KR20190093612A - 코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법 - Google Patents

코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법 Download PDF

Info

Publication number
KR20190093612A
KR20190093612A KR1020197019503A KR20197019503A KR20190093612A KR 20190093612 A KR20190093612 A KR 20190093612A KR 1020197019503 A KR1020197019503 A KR 1020197019503A KR 20197019503 A KR20197019503 A KR 20197019503A KR 20190093612 A KR20190093612 A KR 20190093612A
Authority
KR
South Korea
Prior art keywords
layer
plating layer
nickel plating
glass plate
copper
Prior art date
Application number
KR1020197019503A
Other languages
English (en)
Other versions
KR102414808B1 (ko
Inventor
데츠유키 츠치다
Original Assignee
도판 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도판 인사츠 가부시키가이샤 filed Critical 도판 인사츠 가부시키가이샤
Publication of KR20190093612A publication Critical patent/KR20190093612A/ko
Application granted granted Critical
Publication of KR102414808B1 publication Critical patent/KR102414808B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

유리 코어 기판의 균열을 잘 발생하지 않게 하는 기술을 제공한다. 본 발명의 코어 기판 (1) 은, 유리판 (10) 과, 상기 유리판 (10) 의 일방의 주면 상에 형성된 제 1 도체 패턴 (20) 을 구비하고, 상기 제 1 도체 패턴 (20) 은, 상기 유리판 (10) 의 상기 일방의 주면 상에 형성된, 인 함유율이 5 질량％ 이하의 제 1 니켈 도금층 (210) 과, 상기 제 1 니켈 도금층 (210) 상에 형성된 제 1 구리 도금층 (22) 을 포함하고 있다.

Description

코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법
본 발명은, 코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법에 관한 것이다.
최근, 전자 기기의 고기능화 및 소형화가 진행되고 있다. 이에 수반하여, 전자 기기에 탑재되는 반도체 모듈의 고밀도화가 요구되고 있다. 이와 같은 요구에 응하기 위해서, 반도체 칩을 실장하기 위한 배선 기판의 배선 밀도를 높이는 것이 검토되고 있다.
배선 기판에 포함되는 코어재로는, 일반적으로 유리 에폭시 수지가 이용되고 있다 (일본 공개특허공보 2000-252630호). 최근, 코어재로서 유리판을 사용한 유리 배선 기판이 주목 받고 있다.
유리판은, 유리 에폭시 수지로 이루어지는 코어재와 비교하여, 보다 높은 평활도를 실현할 수 있다. 그 때문에, 유리 배선 기판에서는, 초미세 배선의 형성이 가능하다. 그러므로, 유리 배선 기판을 사용하면, 고밀도의 실장이 가능해진다.
또한, 유리판의 20 ℃ 내지 260 ℃ 의 온도 범위에 있어서의 선 팽창 계수 (CTE) 는, 실리콘 기판을 사용한 반도체 칩의 20 ℃ 내지 260 ℃ 의 온도 범위에 있어서의 선 팽창 계수와 대략 일치한다. 그러므로, 유리 배선 기판을 사용하면, 잔류 응력이 작은 실장이 가능하다.
또한, 유리 배선 기판은, 고속 전송이 우수하다.
이상으로부터, 유리 배선 기판은, 고성능의 전자 기기에 탑재되는 반도체 모듈의 배선 기판의 하나로서 주목 받고 있다.
유리 코어 기판은, 유리 배선 기판 또는 그 일부이다. 유리 코어 기판은, 유리판의 적어도 일방의 주면 상에, 무전해 도금법에 의해, 니켈 도금층을 형성하는 것, 전해 도금법을 이용하여, 이 니켈 도금층의 일부를 피복한 구리 도금층을 형성하는 것, 및, 니켈 도금층의 다른 부분, 즉, 니켈 도금층 중, 구리 도금층에 의해 피복되어 있지 않은 부분을 에칭하여, 도체 패턴을 형성함으로써 얻을 수 있다.
그러나, 이와 같은 방법에 의해 얻어지는 유리 코어 기판에는, 균열이 발생하기 쉽다는 문제가 있었다.
그래서, 본 발명은, 유리 코어 기판의 균열을 잘 발생하지 않게 하는 기술을 제공하는 것을 목적으로 한다.
본 발명의 제 1 측면에 의하면, 유리판과, 상기 유리판의 일방의 주면 상에 형성된 제 1 도체 패턴을 구비하고, 상기 제 1 도체 패턴은, 상기 유리판의 상기 일방의 주면 상에 형성된, 인 함유율이 5 질량％ 이하인 제 1 니켈 도금층과, 상기 제 1 니켈 도금층 상에 형성된 제 1 구리 도금층을 포함한 코어 기판이 제공된다.
본 발명의 제 2 측면에 의하면, 제 1 측면에 관련된 코어 기판과, 상기 제 1 도체 패턴을 사이에 두고 상기 유리판과 마주본 배선층과, 상기 제 1 도체 패턴과 상기 배선층 사이에 개재한 절연층을 구비한 다층 배선 기판이 제공된다.
본 발명의 제 3 측면에 의하면, 제 1 측면에 관련된 코어 기판 또는 제 2 측면에 관련된 다층 배선 기판과, 여기에 탑재된 반도체 칩을 구비한 반도체 패키지가 제공된다.
본 발명의 제 4 측면에 의하면, 제 3 측면에 관련된 반도체 패키지와, 이것을 탑재한 마더 보드를 구비한 반도체 모듈이 제공된다.
본 발명의 제 5 측면에 의하면, 유리판과, 상기 유리판의 일방의 주면 상에 형성된, 인 함유율이 5 질량％ 이하인 니켈 도금층과, 상기 니켈 도금층 상에 형성된 구리 도금층을 구비한 구리 피복 기판이 제공된다.
본 발명의 제 6 측면에 의하면, 유리판의 적어도 일방의 주면 상에, 무전해 도금법에 의해, 인 함유율이 5 질량％ 이하인 니켈 도금층을 형성하는 것과, 전해 도금법을 이용하여, 상기 니켈 도금층의 일부를 피복한 구리 도금층을 형성하는 것과, 상기 니켈 도금층의 다른 부분을, 에칭제로서 산을 사용하여 에칭하여, 상기 니켈 도금층의 상기 일부와 상기 구리 도금층을 포함한 도체 패턴을 형성하는 것을 포함한 코어 기판의 제조 방법이 제공된다.
도 1 은 본 발명의 일 양태에 관련된 코어 기판을 개략적으로 나타내는 평면도이다.
도 2 는 도 1 에 나타내는 코어 기판의 F2-F2 선을 따른 단면도이다.
도 3 은 도 1 및 도 2 에 나타내는 코어 기판의 제 1 변형예를 개략적으로 나타내는 단면도이다.
도 4 는 도 1 및 도 2 에 나타내는 코어 기판의 제 2 변형예를 개략적으로 나타내는 단면도이다.
도 5 는 본 발명의 다른 양태에 관련된 코어 기판을 개략적으로 나타내는 평면도이다.
도 6 은 도 5 에 나타내는 코어 기판의 F6-F6 선을 따른 단면도이다.
도 7 은 도 5 및 도 6 에 나타내는 코어 기판의 제 1 변형예를 개략적으로 나타내는 단면도이다.
도 8 은 도 5 및 도 6 에 나타내는 코어 기판의 제 2 변형예를 개략적으로 나타내는 단면도이다.
도 9 는 도 4 에 나타내는 코어 기판을 포함하는 다층 배선 기판을 개략적으로 나타내는 단면도이다.
도 10 은 도 8 에 나타내는 코어 기판을 포함하는 다층 배선 기판을 개략적으로 나타내는 단면도이다.
도 11 은 도 9 또는 도 10 에 나타내는 다층 배선 기판을 포함하는 반도체 모듈의 일례를 개략적으로 나타내는 단면도이다.
도 12 는 도 9 또는 도 10 에 나타내는 다층 배선 기판을 포함하는 반도체 모듈의 다른 예를 개략적으로 나타내는 단면도이다.
도 13a 는 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 13b 는 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 13c 는 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 13d 는 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 13e 는 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 13f 는 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14a 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14b 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14c 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14d 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14e 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14f 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14g 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14h 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 14i 는 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15a 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15b 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15c 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15d 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15e 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15f 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15g 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15h 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 15i 는 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
도 16 은 도 10 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
본 발명자들은, 상기의 문제에 대하여, 상세한 검증을 실시하였다. 그 결과, 니켈 도금층의 인 함유율이, 코어 기판의 균열에 영향을 주고 있는 것을 알아냈다. 즉, 종래, 유리판의 적어도 일방의 주면 상에 형성되는 니켈 도금층의 인 함유율은, 6 질량％ 이상이었다. 그러나, 본 발명자들은, 이 니켈 도금층의 인 함유율을 충분히 작게 함으로써, 코어 기판의 균열이 잘 발생하지 않게 된다는 지견을 얻었다. 본 발명은 이 지견에 기초하는 것이다.
이하, 본 발명의 양태에 대하여, 도면을 참조하면서 설명한다. 또한, 이하의 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 각 부분에는, 동일 부호를 사용하여, 중복되는 설명은 생략한다.
도 1 은, 본 발명의 일 양태에 관련된 코어 기판을 개략적으로 나타내는 평면도이다. 도 2 는, 도 1 에 나타내는 코어 기판의 F2-F2 선을 따른 단면도이다.
도 1 및 도 2 에 나타내는 코어 기판 (1) 은, 관통공 (TH) 이 형성된 유리판 (10) 과, 제 1 도체 패턴 (20) 과, 제 2 도체 패턴 (30) 과, 도체층 (40) 을 구비하고 있다.
유리판 (10) 은, 전형적으로는, 광 투과성을 갖는다. 유리판 (10) 을 구성하는 유리 재료의 성분, 및 그 배합 비율은 특별히 한정되지 않는다. 유리판 (10) 으로는, 예를 들어, 무알칼리 유리, 알칼리 유리, 붕규산 유리, 석영 유리, 사파이어 유리, 및 감광성 유리 등, 규산염을 주성분으로 하는 유리를 사용할 수 있다. 유리판 (10) 으로는, 반도체 패키지 및 반도체 모듈에 사용된다는 관점에서는, 무알칼리 유리를 사용하는 것이 바람직하다. 무알칼리 유리에 포함되는 알칼리 성분의 함유율은, 0.1 질량％ 이하인 것이 바람직하다.
유리판 (10) 의 두께는, 1 ㎜ 이하인 것이 바람직하다. 유리판 (10) 의 두께는, 관통공 (TH) 의 형성 용이성이나 제조시의 핸들링성을 고려하면, 0.1 ㎜ 이상 0.8 ㎜ 이하의 범위 내에 있는 것이 보다 바람직하다.
유리판 (10) 의 제조 방법으로는, 예를 들어, 플로트법, 다운 드로우법, 퓨전법, 업 드로우법, 및 롤 아웃법 등을 들 수 있다. 유리판 (10) 은, 어느 방법에 의해 제작된 것을 사용해도 된다.
유리판 (10) 의 선 팽창 계수 (CTE : Coefficient of Thermal Expansion) 는, 20 ℃ 내지 260 ℃ 의 온도 범위에 있어서, 0.1 × 10-6/K 이상 15.0 × 10-6/K 이하의 범위 내에 있는 것이 바람직하고, 0.5 × 10-6/K 이상 8.0 × 10-6/K 이하의 범위 내에 있는 것이 보다 바람직하고, 0.5 × 10-6/K 이상 4.0 × 10-6/K 이하의 범위 내에 있는 것이 더욱 바람직하다. 유리판 (10) 의 선 팽창 계수가 이 범위 내에 있으면, 코어 기판 (1) 상에 표면 실장되는 실리콘 기판을 사용한 반도체 칩의 선 팽창 계수와의 차가 작은 경향이 있다. 또한, 선 팽창 계수란, 온도의 상승에 대응하여 길이가 변화하는 비율을 의미하고 있다.
유리판 (10) 의 적어도 일방의 주면은, 기능층을 구비하고 있어도 된다. 기능층으로는, 예를 들어, 미립자를 포함하는 반사 방지층, 적외선 흡수제를 포함하는 적외선 차폐층, 하드 코트 재료를 포함하는 강도 부여층, 대전 방지제를 포함하는 대전 방지층, 착색제를 포함하는 착색층, 광학 박막을 포함하는 광학 필터층, 광 산란막을 포함하는 텍스처 제어층 및 안티글레어층 등을 들 수 있다. 이와 같은 기능층은, 예를 들어, 증착법, 스퍼터법, 또는 웨트 방식 등의 표면 처리 기술에 의해 형성할 수 있다.
관통공 (TH) 의 길이 방향에 대하여 평행한 단면의 형상은, 장방형이어도 되고, X 셰이프, 즉, 관통공 (TH) 의 탑 직경 및 보텀 직경에 대하여, 중앙부의 직경이 보다 작은 형상이어도 되고, 테이퍼상, 즉, 관통공 (TH) 의 탑 직경에 대하여 보텀 직경이 보다 작은 형상이어도 되고, O 셰이프, 즉, 관통공 (TH) 의 탑 직경 및 보텀 직경에 대하여, 중앙부의 직경이 보다 큰 형상이어도 되고, 그 밖의 형상이어도 된다.
관통공 (TH) 의 길이 방향에 대하여 수직인 단면의 형상은, 원형이어도 되고, 타원형이어도 되고, 다각형이어도 된다.
제 1 도체 패턴 (20) 은, 유리판 (10) 의 일방의 주면 상에 형성되어 있다. 제 1 도체 패턴 (20) 은, 예를 들어, 회로 배선이나 전극 패드를 구성하고 있다.
제 1 도체 패턴 (20) 은, 제 1 시드층 (21) 과, 제 1 구리 도금층 (22) 을 포함하고 있다. 제 1 시드층 (21) 은, 유리판 (10) 상에 형성되어 있다. 제 1 구리 도금층 (22) 은, 제 1 시드층 (21) 상에 형성되어 있다.
제 1 시드층 (21) 은, 제 1 금속 함유층 (211) 과, 제 1 니켈 도금층 (210) 을 포함하고 있다. 제 1 금속 함유층 (211) 은, 유리판 (10) 상에 형성되어 있다. 제 1 니켈 도금층 (210) 은, 제 1 금속 함유층 (211) 상에 형성되어 있다.
제 2 도체 패턴 (30) 은, 유리판 (10) 의 타방의 주면 상에 형성되어 있다. 제 2 도체 패턴 (30) 은, 예를 들어, 회로 배선이나 전극 패드를 구성하고 있다.
제 2 도체 패턴 (30) 은, 제 2 시드층 (31) 과, 제 2 구리 도금층 (32) 을 포함하고 있다. 제 2 시드층 (31) 은, 유리판 (10) 상에 형성되어 있다. 제 2 구리 도금층 (32) 은, 제 2 시드층 (31) 상에 형성되어 있다.
제 2 시드층 (31) 은, 제 2 금속 함유층 (311) 과, 제 2 니켈 도금층 (310) 을 포함하고 있다. 제 2 금속 함유층 (311) 은, 유리판 (10) 상에 형성되어 있다. 제 2 니켈 도금층 (310) 은, 제 2 금속 함유층 (311) 상에 형성되어 있다.
또한, 제 1 구리 도금층 (22), 제 1 니켈 도금층 (210), 제 1 금속 함유층 (211), 제 2 구리 도금층 (32), 제 2 니켈 도금층 (310) 및 제 2 금속 함유층 (311) 에 대해서는, 후에 상세하게 설명한다.
도체층 (40) 은, 관통공 (TH) 의 측벽을 피복하고 있다. 도체층 (40) 은, 제 1 도체 패턴 (20) 의 적어도 일부와 제 2 도체 패턴 (30) 의 적어도 일부를 전기적으로 접속하고 있다. 도체층 (40) 은, 제 3 시드층 (41) 과 제 3 구리 도금층 (42) 을 포함하고 있다.
제 3 시드층 (41) 은, 제 3 니켈 도금층을 포함하고 있다. 제 3 시드층 (41) 은, 전형적으로는, 제 3 니켈 도금층으로 이루어진다. 제 3 시드층 (41) 은, 관통공 (TH) 의 측벽 상에 접촉하고 있다. 제 3 구리 도금층 (42) 은, 제 3 시드층 (41) 상에 형성되어 있다.
제 3 니켈 도금층의 조성 등은, 제 1 니켈 도금층 (210) 및 제 2 니켈 도금층 (310) 에 대하여 후술하는 조성 등과 동일하다. 제 3 구리 도금층 (42) 의 조성 등은, 제 1 구리 도금층 (22) 및 제 2 구리 도금층 (32) 에 대하여 후술하는 조성 등과 동일하다.
제 1 니켈 도금층 (210) 및 제 2 니켈 도금층 (310) 은, 인 (P) 을 함유하고 있다. 이들 니켈 도금층 (210 및 310) 의 인 함유율은, 5 질량％ 이하이고, 바람직하게는 3 질량％ 이하이고, 보다 바람직하게는 1 질량％ 이하이다.
이들 니켈 도금층 (210 및 310) 의 인 함유율이 충분히 작은 경우, 코어 기판 (1) 에 균열이 잘 발생하지 않는다. 이 인 함유율에 하한치는 특별히 없지만, 인 함유율은, 일례에 의하면 0.1 질량％ 이상이고, 다른 예에 의하면 0.5 질량％ 이상이고, 또 다른 예에 의하면 1 질량％ 이상이다.
이들 니켈 도금층 (210 및 310) 에 있어서의 인 함유율은, 예를 들어, 에너지 분산형 X 선 분석법 (EDX) 에 의해 얻을 수 있다.
이들 니켈 도금층 (210 및 310) 은, 니켈 및 인 이외에도, 황 (S), 납 (Pb) 및 비스무트 (Bi) 등의 다른 성분을 포함하고 있어도 된다. 이들 니켈 도금층 (210 및 310) 에 포함되는 다른 성분의 함유율은, 2000 ppm 이하인 것이 바람직하다.
니켈 도금층에 있어서의 황의 함유율은, 예를 들어, 이하의 방법에 의해 구할 수 있다.
먼저, 무전해 도금법에 의해 스테인리스판 상에 니켈 도금층을 형성한다. 이어서, 스테인리스판으로부터 니켈 도금층을 박리한다. 이어서, 이 니켈 도금층에 대하여, 일본 공개특허공보 2003-166974호에 기재된 방법 (연소-전량법) 에 의해, 황의 함유율을 구할 수 있다.
니켈 도금층에 있어서의 납 및 비스무트의 함유율은, 예를 들어, 이하의 방법에 의해 얻을 수 있다.
먼저, 무전해 도금법에 의해 스테인리스판 상에 니켈 도금층을 형성한다. 이어서, 스테인리스판으로부터 니켈 도금층을 박리한다. 이어서, 이 니켈 도금층에 대하여, ICP 질량 분석법에 의해, 납 및 비스무트의 함유율을 구할 수 있다.
이들 니켈 도금층 (210 및 310) 의 두께는, 바람직하게는 1 ㎛ 이하이고, 보다 바람직하게는 0.4 ㎛ 이하이고, 더욱 바람직하게는 0.3 ㎛ 이하이다.
제 3 니켈 도금층 (41) 이 얇으면, 유리판 (10) 과 제 3 니켈 도금층 (41) 의 밀착성이 높은 경향이 있다. 또한, 제 3 니켈 도금층 (41) 과, 제 1 니켈 도금층 (210) 과 제 2 니켈 도금층 (310) 이 얇으면, 이들 도금층의 형성에 필요로 하는 시간과, 제 1 니켈 도금층 (210) 과 제 2 니켈 도금층 (310) 의 에칭에 필요로 하는 시간이 짧아, 제조가 용이하다.
이들 니켈 도금층 (210, 310 및 41) 의 두께는, 0.01 ㎛ 이상인 것이 바람직하고, 0.05 ㎛ 이상인 것이 바람직하다. 제 3 니켈 도금층 (41) 이 0.01 ㎛ 보다 얇아지면, 관통공 (TH) 내에서의 전해 구리 도금층 (42) 이 불연속이 될 우려가 있다.
이들 니켈 도금층 (210 및 310) 의 두께는, 예를 들어, 형광 X 선 원소 분석법에 의해 얻을 수 있다.
제 1 금속 함유층 (211) 및 제 2 금속 함유층 (311) 은, 각각, 유리판 (10) 과 제 1 니켈 도금층 (210) 의 밀착성, 및 유리판 (10) 과 제 2 니켈 도금층 (310) 의 밀착성을 향상시킨다. 이들 금속 함유층 (211 및 311) 은, 전형적으로는, 스퍼터법 또는 화학 기상 퇴적 (CVD) 법에 의해 형성된다.
이들 금속 함유층 (211 및 311) 은, 예를 들어, 구리 (Cu), 알루미늄 (Al), 티탄 (Ti), 크롬 (Cr), 몰리브덴 (Mo), 텅스텐 (W), 탄탈 (Ta), 금 (Au), 이리듐 (Ir), 루테늄 (Ru), 팔라듐 (Pd), 백금 (Pt), Al-Si 계 합금, Al-Si-Cu 계 합금, Al-Cu 계 합금, Ni-Fe 계 합금, 산화인듐주석 (ITO), 인듐산화아연 (IZO), 활성 산화아연 (AZO), 산화아연 (ZnO), 티탄산지르콘산납 (PZT), 질화티탄 (TiN), Cu3N4, Cu 합금의 단체 또는 이들의 혼합물로 이루어진다.
이들 금속 함유층 (211 및 311) 은, 단일층이어도 되고, 2 층 이상의 다층이어도 된다. 이들 금속 함유층 (211 및 311) 의 두께는, 0.01 ㎛ 이상 1 ㎛ 이하의 범위 내에 있는 것이 바람직하고, 0.1 ㎛ 이상 0.6 ㎛ 이하의 범위 내에 있는 것이 보다 바람직하다. 이들 금속 함유층 (211 및 311) 의 두께가 이 범위 내에 있으면, 제 1 니켈 도금층 (210) 과 유리판 (10) 의 밀착성, 및 제 2 니켈 도금층 (310) 과 유리판 (10) 의 밀착성과, 공정 시간의 단축을 양립할 수 있다.
이들 금속 함유층 (211 및 311) 의 각각은, 티탄층을 포함하고 있는 것이 바람직하다. 티탄층은, 유리판 (10) 과의 밀착성이 우수하다. 티탄층의 두께는, 0.01 ㎛ 이상 0.1 ㎛ 이하의 범위 내인 것이 바람직하다.
이들 금속 함유층 (211 및 311) 의 각각은, 구리층을 포함하고 있는 것이 바람직하다. 구리층은, 제 1 니켈 도금층 (210) 및 제 2 니켈 도금층 (310) 과의 밀착성이 우수하다. 구리층의 두께는, 0.09 ㎛ 이상 0.5 ㎛ 이하의 범위 내인 것이 바람직하다.
이들 금속 함유층 (211 및 311) 의 각각은, 티탄층과 구리층의 쌍방을 포함하고 있는 것이 바람직하다. 이 경우, 티탄층은, 제 1 니켈 도금층 (210) 과 유리판 (10) 사이, 및 제 2 니켈 도금층 (310) 과 유리판 (10) 사이에 개재하고, 구리층은, 티탄층과 제 1 니켈 도금층 (210) 사이, 및 티탄층과 제 2 니켈 도금층 (310) 사이에 개재하는 것이 바람직하다. 이와 같은 구성을 채용한 경우, 유리판 (10) 과 제 1 니켈 도금층 (210), 및 유리판 (10) 과 제 2 니켈 도금층 (310) 의 밀착성을 보다 향상시킬 수 있다.
이들 금속 함유층 (211 및 311) 상에는, 팔라듐이 층으로서 형성되어 있어도 된다. 팔라듐은, 무전해 니켈 도금시의 촉매가 된다. 따라서, 팔라듐은, 제 1 니켈 도금층 (210) 과 유리판 사이, 및 제 2 니켈 도금층 (310) 과 유리판 (10) 사이에 개재하는 것이 바람직하다.
또한, 팔라듐층과, 이들 금속 함유층 (211 및 311) 에 포함되는 다른 금속 함유층 사이, 그리고 팔라듐층과 이들 니켈 도금층 (210 및 310) 사이에는, 금속간 화합물층이 형성되어 있어도 된다.
제 1 구리 도금층 (22) 및 제 2 구리 도금층 (32) 은, 서브트랙티브법, 세미 애디티브법, 및 애디티브법 등의 공지된 방법으로 형성할 수 있다.
이들 구리 도금층 (22 및 32) 의 두께는, 1 ㎛ 내지 20 ㎛ 의 범위 내에 있는 것이 바람직하고, 3 ㎛ 내지 18 ㎛ 의 범위 내에 있는 것이 보다 바람직하다.
이들 구리 도금층 (22 및 32) 은, 니켈이나 황 등 구리 이외의 성분을 포함하고 있어도 된다. 이들 구리 도금층 (22 및 32) 에 있어서의 구리 이외의 성분의 함유율은, 1 질량％ 이하인 것이 바람직하다.
이들 구리 도금층 (22 및 32) 의 표면은, 조화 (粗化) 되어 있어도 된다. 이와 같이 하면, 제 1 구리 도금층 (22) 과 후술하는 제 1 절연층 (61) 의 밀착성, 및 제 2 구리 도금층 (32) 과 후술하는 제 2 절연층 (62) 의 밀착성이 향상된다.
이 코어 기판 (1) 은, 도시되지 않은 제 1 및 제 2 밀착층을 추가로 구비하고 있어도 된다. 제 1 밀착층은, 유리판 (10) 의 일방의 주면 중, 제 1 도체 패턴 (20) 에 의해 피복되어 있지 않은 부분에 형성된다. 제 2 밀착층은, 유리판 (10) 의 타방의 주면 중, 제 2 도체 패턴 (30) 에 의해 피복되어 있지 않은 부분에 형성된다. 제 1 밀착층은, 유리판 (10) 과 후술하는 제 1 절연층 (61) 의 밀착성을 향상시킨다. 제 2 밀착층은, 유리판 (10) 과 후술하는 제 2 절연층 (62) 의 밀착성을 향상시킨다. 제 1 및 제 2 밀착층은, 전형적으로는, 실란 커플링제를 포함하고 있다.
또한, 구리 도금층 (22 및 32) 의 표면을 조화하지 않는 경우, 코어 기판 (1) 은, 구리 도금층 (22 및 32) 의 표면에, 도시되지 않은 제 3 및 제 4 밀착층을 추가로 구비하고 있어도 된다. 제 3 밀착층은, 제 1 구리 도금층 (22) 상에 형성된다. 제 4 밀착층은, 제 2 구리 도금층 (32) 상에 형성된다. 제 3 밀착층은, 제 1 구리 도금층 (22) 과 후술하는 제 1 절연층 (61) 의 밀착성을 향상시킨다. 제 4 밀착층은, 제 2 구리 도금층 (32) 과 후술하는 제 2 절연층 (62) 의 밀착성을 향상시킨다. 제 3 및 제 4 밀착층은, 전형적으로는, 주석 (Sn) 을 포함하는 층과 실란 커플링제를 포함하는 층의 적층 구조를 포함하고 있다.
또한, 여기서는, 이 코어 기판 (1) 에 대하여, 유리판 (10) 의 양면에 도체 패턴을 구비한 것을 예로 들어 설명했지만, 도체 패턴은, 유리판의 적어도 일방의 주면에 형성되어 있으면 된다.
또한, 제 3 시드층 (41) 에 대하여, 제 3 니켈 도금층만으로 이루어지는 단층 구조를 구비한 것을 예로 들어 설명했지만, 제 3 시드층 (41) 은, 2 층 이상의 다층이어도 된다. 제 3 시드층 (41) 은, 예를 들어, 제 3 니켈 도금층과 유리판 (10) 사이에 개재하는 제 3 금속 함유층을 포함하고 있어도 된다. 제 3 금속 함유층의 조성 등은, 전형적으로는, 금속 함유층 (211 및 311) 의 조성 등과 동일하다.
도 3 은, 도 1 및 도 2 에 나타내는 코어 기판의 제 1 변형예를 개략적으로 나타내는 단면도이다. 이 코어 기판 (1) 은, 구리로 이루어지는 비아 (VI) 를 추가로 구비하고 있다. 비아 (VI) 는, 관통공 (TH) 을, 도체층 (40) 과 함께 구리로 충전함으로써 형성된다. 이 구리의 조성 등은, 전형적으로는, 상기 서술한 구리 도금층 (22 및 32) 의 조성 등과 동일하다. 비아 (VI) 를 형성하는 방법으로는, 전해 도금법을 들 수 있다.
도 4 는, 도 1 및 도 2 에 나타내는 코어 기판의 제 2 변형예를 개략적으로 나타내는 단면도이다. 이 코어 기판 (1) 은, 수지로 이루어지는 플러그 (PL) 와, 제 1 절연층 (61) 과, 제 2 절연층 (62) 을 추가로 구비하고 있다.
플러그 (PL) 는, 관통공 (TH) 을, 도체층 (40) 과 함께 수지로 충전함으로써 형성된다. 절연층 (61 및 62) 은, 각각, 코어 기판 (1) 의 일방의 주면 및 타방의 주면을 피복하고 있다. 플러그 (PL) 와 제 1 절연층 (61) 과 제 2 절연층 (62) 은, 전형적으로는, 동일한 수지에 의해 일체적으로 형성되어 있다.
수지로는, 에폭시 수지, 폴리이미드 수지, 말레이미드 수지, 폴리에틸렌테레프탈레이트, 폴리페닐렌옥사이드, 액정 폴리머 및 이들의 복합 재료를 사용할 수 있다. 수지로는, 전기 특성이나 제조 용이성의 관점에서, 필러를 함유한 에폭시 수지를 사용하는 것이 바람직하다. 필러로는, 예를 들어, 실리카, 황산바륨, 산화티탄 또는 이들의 혼합물을 사용할 수 있다. 또한, 수지로는, 도전성 페이스트 또는 도전성 수지를 사용해도 된다.
도 5 는, 본 발명의 다른 양태에 관련된 코어 기판을 개략적으로 나타내는 평면도이다. 도 6 은, 도 5 에 나타내는 코어 기판의 F6-F6 선을 따른 단면도이다.
이 코어 기판 (1) 은, 콘덴서 (50) 를 추가로 구비하고 있다. 콘덴서 (50) 는, 전형적으로는, 박막 콘덴서이다. 콘덴서 (50) 는, 제 1 전극 (51) 과, 제 2 전극 (52) 과, 유전체층 (53) 으로 구성되어 있다.
제 1 전극 (51) 은, 제 1 도체 패턴 (20) 의 적어도 일부 상에 형성되어 있다. 제 2 전극 (52) 은, 제 1 전극 (51) 과 제 1 도체 패턴 (20) 사이에 개재하고 있다. 유전체층 (53) 은, 제 1 전극 (51) 과 제 2 전극 (52) 사이에 개재하고 있다.
전극 (51 및 52) 은, 각각, 단일층이어도 되고, 2 층 이상의 다층이어도 된다. 이들 전극 (51 및 52) 의 조성 등은, 전형적으로는, 금속 함유층 (211 및 311) 의 조성 등과 동일하다.
유전체층 (53) 은, 예를 들어, 무기 화합물을 포함하고 있다. 무기 화합물로는, 예를 들어, 알루미늄, 티탄, 탄탈, 크롬, 란탄, 사마륨, 이테르븀, 이트륨, 가돌리늄, 지르코늄, 니오브, 하프늄, 갈륨, 세륨, 및 실리콘으로 이루어지는 군에서 선택되는 적어도 1 종의 원소를 포함하는 산화물, 탄화물, 질화물 및 붕화물을 들 수 있다.
유전체층 (53) 은, 실리콘 나이트라이드, 산화탄탈 (탄탈옥사이드) 및 산화알루미늄의 적어도 일방을 포함하고 있는 것이 바람직하다. 실리콘 나이트라이드, 산화탄탈 (탄탈옥사이드) 및 산화알루미늄은, 유전율이 낮고, 절연성이 우수하다.
유전체층 (53) 은, 전형적으로는, 스퍼터법 또는 화학 기상 퇴적 (CVD) 법에 의해 형성된다.
또한, 콘덴서 (50) 는, 제 2 전극 (52) 을 구비하고 있지 않아도 된다. 즉, 콘덴서 (50) 는, 제 1 전극 (51) 과, 제 1 도체 패턴 (20) 중 제 1 전극 (51) 과 마주본 부분과, 유전체층 (53) 으로 구성되어 있어도 된다.
또한, 콘덴서 (50) 는, 제 1 전극 (51) 의 적어도 일부 상에, 구리 도금층을 추가로 구비하고 있어도 된다. 이 구리 도금층의 조성 등은, 전형적으로는, 상기 서술한 구리 도금층 (22 및 32) 의 조성 등과 동일하다.
또한, 콘덴서 (50) 는, 제 1 도체 패턴 (20) 과 제 2 도체 패턴 (30) 의 쌍방 상에 형성되어 있어도 된다. 또한, 콘덴서 (50) 는, 도체 패턴 (20 및 30) 의 일방 상에 복수 형성되어 있어도 되고, 도체 패턴 (20 및 30) 의 각각 상에 복수 형성되어 있어도 된다.
도 5 및 도 6 에 나타내는 다른 양태에 관련된 코어 기판 (1) 에는, 도 7 및 도 8 에 나타내는 바와 같이, 상기 서술한 제 1 및 제 2 변형예를 적용할 수 있다.
도 7 은, 도 5 및 도 6 에 나타내는 코어 기판의 제 1 변형예를 개략적으로 나타내는 단면도이다. 이 코어 기판 (1) 은, 구리로 이루어지는 비아 (VI) 를 추가로 구비하고 있다.
도 8 은, 도 5 및 도 6 에 나타내는 코어 기판의 제 2 변형예를 개략적으로 나타내는 단면도이다. 이 코어 기판 (1) 은, 수지로 이루어지는 플러그 (PL) 와, 제 1 절연층 (61) 과, 제 2 절연층 (62) 을 추가로 구비하고 있다.
이 코어 기판 (1) 에 대하여 설명한 기술은, 구리 피복 기판에도 적용할 수 있다. 즉, 본 발명의 또 다른 양태에 관련된 구리 피복 기판은, 유리판과, 니켈 도금층과, 구리 도금층을 구비하고 있다.
이 니켈 도금층은, 유리판의 일방의 주면 상에 형성되어 있다. 니켈 도금층의 조성 등은, 니켈 도금층 (210 및 310) 의 조성 등과 동일하다.
이 구리 도금층은, 니켈 도금층 상에 형성되어 있다. 구리 도금층의 조성 등은, 구리 도금층 (22 및 32) 의 조성 등과 동일하다.
도 9 는, 도 4 에 나타내는 코어 기판을 포함하는 다층 배선 기판을 개략적으로 나타내는 단면도이다. 이 다층 배선 기판 (1000) 은, 도 4 에 나타내는 코어 기판 (1) 과, 제 1 절연층 (61) 과, 제 2 절연층 (62) 과, 제 3 절연층 (63) 과, 제 4 절연층 (64) 과, 제 5 절연층 (65) 과, 제 6 절연층 (66) 과, 제 1 배선층 (71) 과, 제 2 배선층 (72) 과, 제 3 배선층 (73) 과, 제 4 배선층 (74) 과, 제 1 표면 처리층 (81) 과, 제 2 표면 처리층 (82) 과, 제 1 땜납층 (91) 과, 제 2 땜납층 (92) 을 구비하고 있다.
제 1 절연층 (61) 은, 제 1 도체 패턴 (20) 과 제 1 배선층 (71) 사이에 개재하고 있다. 제 2 절연층 (62) 은, 제 2 도체 패턴 (30) 과 제 2 배선층 (72) 사이에 개재하고 있다. 제 3 절연층 (63) 은, 제 1 배선층 (71) 과 제 3 배선층 (73) 사이에 개재하고 있다. 제 4 절연층 (64) 은, 제 2 배선층 (72) 과 제 4 배선층 (74) 사이에 개재하고 있다.
절연층 (63 및 64) 의 조성 등은, 전형적으로는, 상기 서술한 절연층 (61 및 62) 의 조성 등과 동일하다. 이들 절연층 (61 내지 64) 의 조성은, 동일한 것이 바람직하다.
제 5 절연층 (65) 은, 제 3 배선층 (73) 의 적어도 일부를 피복하고 있다. 제 6 절연층 (66) 은, 제 4 배선층 (74) 의 적어도 일부를 피복하고 있다.
절연층 (65 및 66), 즉, 다층 배선 기판 (1000) 의 표면에 위치하는 절연층은, 전형적으로는, 에폭시 수지, 폴리이미드 수지, 말레이미드 수지, 폴리에틸렌테레프탈레이트, 폴리페닐렌옥사이드, 액정 폴리머, 및 이들의 복합 재료를 포함하고 있다. 절연층 (65 및 66) 은, 솔더 레지스트인 것이 바람직하다. 절연층 (65 및 66) 으로서 솔더 레지스트를 사용하면, 동일 땜납층 내에 형성되고, 떨어져 위치하고 있는 땜납부 (예를 들어, 땜납 볼) 사이에서의 단락을 억제할 수 있다.
제 1 배선층 (71) 은, 제 1 도체 패턴 (20) 을 사이에 두고 유리판 (10) 과 마주보고 있다. 제 2 배선층 (72) 은, 제 2 도체 패턴 (30) 을 사이에 두고 유리판 (10) 과 마주보고 있다. 제 3 배선층 (73) 은, 제 1 배선층 (71) 을 사이에 두고 유리판 (10) 과 마주보고 있다. 제 4 배선층 (74) 은, 제 2 배선층 (72) 을 사이에 두고 유리판 (10) 과 마주보고 있다.
이들 배선층 (71 내지 74) 은, 예를 들어, 회로 배선이나 전극 패드를 구성하고 있다. 이들 배선층 (71 내지 74) 은, 서브트랙티브법, 세미 애디티브법, 및 애디티브법 등의 공지된 방법으로 형성할 수 있다.
이들 배선층 (71 내지 74) 은, 전기 전도율의 관점에서, 구리 또는 구리 합금을 포함하는 것이 바람직하다. 이들 배선층 (71 내지 74) 의 조성 등은, 전형적으로는, 구리 도금층 (22 및 32) 의 조성 등과 동일하다.
제 1 표면 처리층 (81) 은, 제 3 배선층 (73) 과 제 1 땜납층 (91) 사이에 개재하고 있다. 제 1 표면 처리층 (81) 은, 제 3 배선층 (73) 과 제 1 땜납층 (91) 의 접합성을 향상시킨다.
제 2 표면 처리층 (82) 은, 제 4 배선층 (74) 과 제 2 땜납층 (92) 사이에 개재하고 있다. 제 2 표면 처리층 (82) 은, 제 4 배선층 (74) 과, 제 2 땜납층 (92) 의 접합성을 향상시킨다.
이들 표면 처리층 (81 및 82) 으로는, 주석 도금, 주석 합금 도금, 무전해 Ni-P/무전해 Pd-P/Au 도금, 또는 무전해 Ni-P/Au 도금 등의 도금 피막을 사용할 수 있다. 이들 표면 처리층 (81 및 82) 은, 도금 피막을 사용하는 대신에, 유기 피막을 사용해도 된다. 유기 피막으로는, 프리솔더 처리 피막, 또는, OSP (Organic Solderability Preservative) 등의 프리플럭스 처리 피막을 들 수 있다.
제 1 땜납층 (91) 은, 제 1 표면 처리층 (81) 상에 형성되어 있다. 제 2 땜납층 (92) 은, 제 2 표면 처리층 (82) 상에 형성되어 있다. 이들 땜납층 (91 및 92) 의 각각은, 전형적으로는, 복수의 땜납부를 포함하고 있다.
이들 땜납층 (91 및 92) 은, 주석, 은, 구리, 비스무트, 납, 아연, 인듐, 안티몬 또는 이들의 혼합물을 포함하고 있다.
또한, 여기서는, 다층 배선 기판 (1000) 에 대하여, 양면에 2 층의 배선층과 3 층의 절연층을 구비한 것을 예로 들어 설명했지만, 배선층은 1 층이어도 되고, 3 층 이상이어도 된다. 또한, 절연층은, 2 층이어도 되고, 4 층 이상이어도 된다.
또한, 다층 배선 기판 (1000) 에 대하여, 도 4 에 나타내는 코어 기판 (1) 을 포함하는 것을 예로 들어 설명했지만, 다층 배선 기판 (1000) 은, 도 1 및 도 2 에 나타내는 코어 기판 또는 도 3 에 나타내는 코어 기판 (1) 을 포함하고 있어도 된다.
또한, 다층 배선 기판 (1000) 에 대하여, 표면 처리층 (81 및 82) 을 구비한 것을 예로 들어 설명했지만, 표면 처리층 (81 및 82) 은, 생략해도 된다.
또한, 다층 배선 기판 (1000) 에 대하여, 땜납층 (91 및 92) 을 구비한 것을 예로 들어 설명했지만, 땜납층 (91 및 92) 대신에 와이어 본딩용의 패드를 형성해도 된다.
도 10 은, 도 8 에 나타내는 코어 기판을 포함하는 다층 배선 기판을 개략적으로 나타내는 단면도이다. 도 10 에 나타내는 다층 배선 기판 (1000) 은, 콘덴서 (50) 를 추가로 포함하고, 그 제 1 전극 (51) 이 제 1 배선층 (71) 의 일부와 전기적으로 접속되어 있는 것 이외에는, 도 9 에 나타내는 다층 배선 기판 (1000) 과 동일한 구성을 구비하고 있다.
도 11 은, 도 9 또는 도 10 에 나타내는 다층 배선 기판을 포함하는 반도체 모듈의 일례를 개략적으로 나타내는 단면도이다. 이 반도체 모듈 (5000) 은, 마더 보드 (4000) 와, 반도체 칩 (2000) 과, 도 9 또는 도 10 에 나타내는 다층 배선 기판 (1000) 을 구비하고 있다.
다층 배선 기판 (1000) 은, 반도체 칩 (2000) 과 마더 보드 (4000) 사이에 개재하고, 이들을 전기적으로 접속하고 있다. 즉, 다층 배선 기판 (1000) 은, 반도체 모듈 (5000) 의 인터포저로서 기능할 수 있다.
반도체 칩 (2000) 은, 제 1 땜납층 (91) 을 개재하여, 다층 배선 기판 (1000) 에 접속되어 있다. 다층 배선 기판 (1000) 은, 제 2 땜납층 (92) 을 개재하여, 마더 보드 (4000) 와 접속되어 있다.
반도체 칩 (2000) 은, 예를 들어, 집적 회로 (IC), 대규모 집적 회로 (LSI) 또는 고체 촬상 소자이다. 집적 회로는, 반도체 기판과, 반도체 기판 상에 형성된 트랜지스터 및 다이오드 등의 소자를 구비하고 있다. 고체 촬상 소자는, 예를 들어, CMOS 이미지 센서 또는 CCD 센서이다. 반도체 칩 (2000) 은, 일례에 의하면, 대략 직방체 형상을 가지고 있다.
반도체 기판으로는, 예를 들어, 실리콘 기판 (Si 기판), 질화갈륨 기판 (GaN 기판), 또는 탄화규소 기판 (SiC 기판) 등의 무기물을 주성분으로 한 기판을 사용할 수 있고, 실리콘 기판을 사용하는 것이 바람직하다.
실리콘 기판의 20 ℃ 내지 260 ℃ 의 온도 범위에 있어서의 선 팽창 계수는, 약 2 × 10-6/K 내지 4 × 10-6/K 의 범위 내에 있다. 즉, 반도체 기판으로서 실리콘 기판을 사용하면, 반도체 칩 (2000) 의 20 ℃ 내지 260 ℃ 의 온도 범위에 있어서의 선 팽창 계수와, 다층 배선 기판 (1000) 의 20 ℃ 내지 260 ℃ 의 온도 범위에 있어서의 선 팽창 계수의 차를 작게 할 수 있다. 이 차가 작으면, 잔류 응력이 작은 실장을 실현할 수 있다.
도 12 는, 도 9 또는 도 10 에 나타내는 다층 배선 기판을 포함하는 반도체 모듈의 다른 예를 개략적으로 나타내는 단면도이다. 이 반도체 모듈 (5000) 은, 반도체 패키지 (3000) 와 마더 보드 (4000) 를 구비하고 있다.
반도체 패키지 (3000) 는, 도 9 또는 도 10 에 나타내는 다층 배선 기판 (1000) 과, 반도체 칩 (2000) 과, 봉지 수지를 구비하고 있다. 일례에 의하면, 반도체 칩 (2000) 은, 다층 배선 기판 (1000) 에 플립 칩 실장되어 있다. 이 경우, 봉지 수지는, 반도체 칩 (2000) 과 다층 배선 기판 (1000) 의 간극을 충전하고 있다.
반도체 패키지 (3000) 와 마더 보드 (4000) 는, 다층 배선 기판 (1000) 에 구비된 제 2 땜납층 (92) 을 개재하여 접속되어 있다.
또한, 여기서는, 반도체 모듈 (5000) 에 대하여, 땜납층 (91 및 92) 을 개재하여 다층 배선 기판 (1000) 을 접속한 것을 예로 들어 설명했지만, 땜납층 (91 및 92) 대신에, 예를 들어, 구리 포스트 등의 기둥 형상 금속 함유층에 의해 접속해도 된다. 이 구리 포스트는, 표면 처리층이나 땜납층을 추가로 구비하고 있는 것이 바람직하다.
다음으로, 상기 서술한 다층 배선 기판 (1000) 의 제조 방법의 일례에 대하여 설명한다.
먼저, 도 13a 내지 도 13f 를 참조하면서, 도 1 및 도 2 에 나타내는 코어 기판 (1) 의 제조 방법의 일례를 설명한다. 도 13a 내지 도 13f 는, 도 1 및 도 2 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
먼저, 관통공 (TH) 이 형성된 유리판 (10) 을 준비한다. 다음으로, 도 13a 에 나타내는 바와 같이, 유리판 (10) 의 일방의 주면에 제 1 금속 함유층 (211) 을, 타방의 주면에 제 2 금속 함유층 (311) 을 형성한다. 구체적으로는, 유리판 (10) 의 일방의 주면에, 스퍼터법 또는 CVD 법에 의해 티탄을 퇴적시켜, 제 1 티탄층 (211a) 을 형성한다. 동일한 방법에 의해, 유리판 (10) 의 타방의 주면에, 제 2 티탄층 (311a) 을 형성한다. 이어서, 이 티탄층 (211a 및 311a) 상에, 스퍼터법 또는 CVD 법에 의해 구리를 퇴적시켜, 제 1 구리층 (211b) 및 제 2 구리층 (311b) 을 각각 형성한다.
다음으로, 도 13b 에 나타내는 바와 같이, 무전해 도금법에 의해, 금속 함유층 (211 및 311) 상에, 각각, 니켈 도금층 (210 및 310) 을 형성함과 함께, 관통공 (TH) 의 측벽 상에, 제 3 니켈 도금층을 형성한다. 이와 같이 하여, 제 1 시드층 (21), 제 2 시드층 (31) 및 제 3 시드층 (41) 을 얻는다.
무전해 니켈 도금액은, 니켈을 포함하는 금속염과, 환원제를 포함하고 있다.
니켈을 포함하는 금속염으로는, 예를 들어, 황산니켈, 염화니켈 또는 이들의 혼합물을 들 수 있다.
무전해 니켈 도금액에 포함되는 니켈을 포함하는 금속염의 농도는, 10 g/ℓ 내지 50 g/ℓ 의 범위 내에 있는 것이 바람직하고, 15 g/ℓ 내지 45 g/ℓ 의 범위 내에 있는 것이 보다 바람직하고, 20 g/ℓ 내지 30 g/ℓ 의 범위 내에 있는 것이 더욱 바람직하다.
환원제는, 니켈을 포함하는 금속염을 환원한다.
환원제로는, 예를 들어, 포르말린, 히드라진, 하이포아인산, 하이포아인산나트륨, 수소화붕소나트륨 또는 이들의 혼합물을 들 수 있다.
무전해 니켈 도금액에 포함되는 환원제의 농도는, 10 g/ℓ 내지 50 g/ℓ 의 범위 내에 있는 것이 바람직하고, 15 g/ℓ 내지 45 g/ℓ 의 범위 내에 있는 것이 보다 바람직하고, 20 g/ℓ 내지 30 g/ℓ 의 범위 내에 있는 것이 더욱 바람직하다.
무전해 니켈 도금액은, 금속계 첨가제, 유기계 첨가제, 착화제, pH 조정제, 완충제 또는 이들의 혼합물을 추가로 포함하고 있어도 된다.
금속계 첨가제는, 무전해 니켈 도금액의 안정성을 높인다. 금속계 첨가제는, 예를 들어, 납염, 비스무트염 또는 이들의 혼합물을 포함하고 있다.
유기계 첨가제는, 니켈의 석출을 촉진시킨다. 유기계 첨가제는, 예를 들어, 황을 포함하고 있다.
착화제로는, 예를 들어, 수산화암모늄, 시트르산나트륨, 에틸렌글리콜 또는 이들의 혼합물을 들 수 있다.
무전해 니켈 도금액에 포함되는 착화제의 농도는, 10 g/ℓ 내지 50 g/ℓ 의 범위 내에 있는 것이 바람직하고, 10 g/ℓ 내지 40 g/ℓ 의 범위 내에 있는 것이 보다 바람직하고, 20 g/ℓ 내지 30 g/ℓ 의 범위 내에 있는 것이 더욱 바람직하다.
pH 조정제로는, 예를 들어, 수산화나트륨, 암모니아, 황산 또는 이들의 혼합물을 들 수 있다.
완충제로는, 예를 들어, 시트르산나트륨, 붕산, 탄산 또는 이들의 혼합물을 들 수 있다.
또한, 무전해 니켈 도금액은, 염화암모늄을 포함하고 있어도 된다.
무전해 니켈 도금액에 포함되는 염화암모늄의 농도는, 10 g/ℓ 내지 50 g/ℓ 의 범위 내에 있는 것이 바람직하고, 10 g/ℓ 내지 40 g/ℓ 의 범위 내에 있는 것이 보다 바람직하고, 20 g/ℓ 내지 30 g/ℓ 의 범위 내에 있는 것이 더욱 바람직하다.
무전해 도금 처리에 있어서는, 무전해 니켈 도금액의 pH 는, 7.5 내지 10.0 의 범위 내로 하는 것이 바람직하고, 8.0 내지 9.5 의 범위 내로 하는 것이 보다 바람직하고, 8.2 내지 9.3 의 범위 내로 하는 것이 더욱 바람직하다.
또한, 무전해 니켈 도금액의 온도는, 예를 들어, 30 ℃ 내지 60 ℃ 의 범위 내로 하는 것이 바람직하고, 35 ℃ 내지 55 ℃ 의 범위 내로 하는 것이 보다 바람직하고, 40 ℃ 내지 50 ℃ 의 범위 내로 하는 것이 더욱 바람직하다.
다음으로, 제 1 니켈 도금층 (210) 상에, 롤 라미네이트 장치 등을 사용하여 드라이 필름 레지스트를 라미네이트함으로써, 제 1 레지스트층 (RE1) 을 형성한다. 동일한 방법에 의해, 제 2 니켈 도금층 (310) 상에, 제 2 레지스트층 (RE2) 을 형성한다.
또한, 이들 레지스트층은, 유동성의 레지스트 재료를 도포함으로써 형성해도 된다.
다음으로, 도 13c 에 나타내는 바와 같이, 포토리소그래피법에 의해, 제 1 레지스트층 (RE1) 의 일부를 제거하여, 제 1 개구부 (OP1) 를 형성한다. 동일한 방법에 의해, 제 2 레지스트층 (RE2) 의 일부를 제거하여, 제 2 개구부 (OP2) 를 형성한다.
다음으로, 도 13d 에 나타내는 바와 같이, 제 1 구리 도금층 (22), 제 2 구리 도금층 (32) 및 도체층 (40) 을 형성한다. 구체적으로는, 전해 도금법에 의해, 제 1 니켈 도금층 (210) 중, 제 1 레지스트층 (RE1) 에 의해 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310) 중, 제 2 레지스트층 (RE2) 에 의해 피복되어 있지 않은 부분에, 각각, 제 1 구리 도금층 (22) 과 제 2 구리 도금층 (32) 을 형성함과 함께, 제 3 시드층 (41) 상에, 제 3 구리 도금층 (42) 을 형성한다.
다음으로, 도 13e 에 나타내는 바와 같이, 알칼리 용액 등의 레지스트 박리액을 사용하여, 레지스트층 (RE1 및 RE2) 을 박리한다.
다음으로, 도 13f 에 나타내는 바와 같이, 제 1 도체 패턴 (20) 및 제 2 도체 패턴 (30) 을 형성한다.
구체적으로는, 먼저, 제 1 에칭제로서 산을 사용하여, 제 1 니켈 도금층 (210) 및 제 1 구리층 (211b) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310) 및 제 2 구리층 (311b) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭한다.
제 1 에칭제로는, pH 가 0.5 내지 2 의 범위 내에 있는 산성 수용액을 사용하는 것이 바람직하다. 산성 수용액은, 황산 및 과산화수소수의 적어도 일방을 포함하고 있는 것이 바람직하고, 쌍방을 포함하고 있는 것이 보다 바람직하다.
이 제 1 에칭제의 온도는, 20 ℃ 내지 40 ℃ 의 범위 내로 하는 것이 바람직하고, 25 ℃ 내지 35 ℃ 의 범위 내로 하는 것이 보다 바람직하다.
이어서, 제 2 에칭제로서 약알칼리 용액을 사용하여, 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭한다.
제 2 에칭제로는, pH 가 7 내지 12 의 범위 내에 있는 약알칼리성 수용액을 사용하는 것이 바람직하고, pH 가 8 내지 10 의 범위 내에 있는 약알칼리성 수용액을 사용하는 것이 보다 바람직하다. 약알칼리성 수용액으로는, 암모니아수와 과산화수소수의 혼합물을 사용하는 것이 바람직하다.
이 제 2 에칭제의 온도는, 20 ℃ 내지 40 ℃ 의 범위 내로 하는 것이 바람직하고, 25 ℃ 내지 35 ℃ 의 범위 내로 하는 것이 바람직하다.
이상과 같이 하여, 도 1 및 도 2 에 나타내는 코어 기판 (1) 을 얻을 수 있다.
이 방법에서는, 상기 서술한 조건에 기초하여 제 1 내지 제 3 니켈 도금층을 형성하고 있다. 그러므로, 이와 같이 하여 얻어진 코어 기판 (1) 에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 상기 서술한 바와 같이 낮다.
또한, 이와 같은, 니켈 도금층은, 상기 서술한 조건에 기초하여 에칭할 수 있다. 이와 같은 조건에 기초해서는, 유리판 (10) 은 에칭에 의한 데미지를 잘 받지 않는다. 예를 들어, 이와 같이 하여 얻어진 코어 기판 (1) 에 있어서, 시드층 (21 및 31) 을 에칭함으로써 노출된 유리판 (10) 의 부분의 거칠기는, 제조 개시시에 준비한 유리판 (10) 의 표면의 거칠기와 비교하여, 거의 변하지 않는다.
일례에 의하면, 비접촉형 간섭 현미경을 사용하여 얻어진, 유리판 (10) 의 표면의 거칠기는, 제조 개시 전에는 0.5 ㎚ 이고, 시드층 (21 및 31) 을 에칭함으로써 노출시킨 부분에서도 0.5 ㎚ 이다.
따라서, 이와 같이 하여 얻어진 코어 기판 (1) 은, 인 함유율이 6 질량％ 이상인 니켈 도금층이 형성된 코어 기판과 비교하여, 균열이 잘 발생하지 않는다.
또한, 본 발명자들은, 이와 같이 하여 얻어진 코어 기판 (1) 의 시드층 (21 및 31) 에는, 인 함유율이 6 질량％ 이상인 니켈 도금층이 형성된 코어 기판의 시드층과 비교하여, 언더 컷이 잘 발생하지 않는 것을 알아냈다. 따라서, 이 코어 기판 (1) 은, 전기 특성이 우수하다.
또한, 이와 같은 방법에 의하면, 니켈 도금층 (210 및 310) 과, 구리층 (211b 및 311b) 을, 동일한 에칭제를 사용하여, 동시에 제거할 수 있다. 그러므로, 이와 같은 방법에 의하면, 코어 기판 (1) 의 제조 시간을 단축할 수 있다.
다음으로, 도 14a 내지 도 14i 를 참조하면서, 도 9 에 나타내는 다층 배선 기판의 제조 방법을 설명한다. 도 14a 내지 도 14i 는, 도 9 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
먼저, 도 14a 에 나타내는 바와 같이, 도 4 를 참조하면서 설명한 코어 기판 (1) 을 준비한다. 구체적으로는, 도 1 및 도 2 에 나타내는 코어 기판 (1) 의 일방의 주면 및 타방의 주면에, 진공 라미네이트법을 사용하여 수지 필름을 라미네이트함으로써, 각각, 제 1 절연층 (61) 및 제 2 절연층 (62) 을 형성함과 함께, 관통공 (TH) 내를 수지로 충전하여, 플러그 (PL) 를 형성한다.
다음으로, 도 14b 에 나타내는 바와 같이, 제 1 절연층 (61) 에, 레이저 가공을 실시하여, 제 3 개구부 (OP3) 를 형성한다. 동일한 방법에 의해, 제 2 절연층 (62) 에 제 4 개구부 (OP4) 를 형성한다.
이어서, 디스미어 처리를 실시하여, 스미어를 제거함과 함께, 절연층 (61 및 62) 의 표면을 조화 (粗化) 한다.
다음으로, 도 14c 에 나타내는 바와 같이, 무전해 도금법에 의해, 제 1 절연층 (61) 과, 제 1 구리 도금층 (22) 중 제 1 절연층 (61) 에 의해 피복되어 있지 않은 부분에, 시드층 (71a) 을 형성한다. 동일한 방법에 의해, 제 2 절연층 (62) 과, 제 2 구리 도금층 (32) 중 제 2 절연층 (62) 에 의해 피복되어 있지 않은 부분에, 시드층 (72a) 을 형성한다. 시드층 (71a) 및 시드층 (72a) 은, 전형적으로는, 구리를 포함하고 있다.
또한, 시드층 (71a 및 72a) 의 각각은, 무전해 도금법 대신에, 스퍼터법 또는 CVD 법에 의해 형성해도 된다. 단, 개구부 (OP3 및 OP4) 의 측벽으로의 퇴적시키기 쉬움의 관점에서는, 무전해 도금법을 사용하는 것이 바람직하다.
다음으로, 롤 라미네이트 장치를 사용하여, 시드층 (71a) 상에 드라이 필름 레지스트를 라미네이트함으로써, 제 3 레지스트층 (RE3) 을 형성한다. 동일한 방법에 의해, 시드층 (72a) 상에, 제 4 레지스트층 (RE4) 을 형성한다.
다음으로, 도 14d 에 나타내는 바와 같이, 포토리소그래피법에 의해, 제 3 레지스트층 (RE3) 의 일부를 제거하여 제 5 개구부 (OP5) 를 형성한다. 동일한 방법에 의해, 제 4 레지스트층 (RE4) 의 일부를 제거하여 제 6 개구부 (OP6) 를 형성한다.
다음으로, 도 14e 에 나타내는 바와 같이, 전해 도금법에 의해, 시드층 (71a) 중, 제 3 레지스트층 (RE3) 에 의해 피복되어 있지 않은 부분에, 구리 도금층 (71b) 을 형성함과 함께, 시드층 (72a) 중, 제 4 레지스트층 (RE4) 에 의해 피복되어 있지 않은 부분에, 구리 도금층 (72b) 을 형성한다.
다음으로, 알칼리 용액 등의 레지스트 박리액을 사용하여, 레지스트층 (RE3 및 RE4) 을 박리한다.
다음으로, 도 14f 에 나타내는 바와 같이, 시드층 (71a) 중 구리 도금층 (71b) 으로 피복되어 있지 않은 부분과, 시드층 (72a) 중 구리 도금층 (72b) 으로 피복되어 있지 않은 부분을 에칭한다. 이와 같이 하여, 제 1 배선층 (71) 및 제 2 배선층 (72) 을 얻는다.
다음으로, 도 14a 내지 도 14f 를 참조하면서 설명한 공정을 반복하여, 도 14g 에 나타내는 바와 같이, 제 3 배선층 (73) 과 제 4 배선층 (74) 을 형성한다. 제 3 배선층 (73) 은, 시드층 (73a) 및 구리 도금층 (73b) 을 포함하고 있다. 제 4 배선층 (74) 은, 시드층 (74a) 및 구리 도금층 (74b) 을 포함하고 있다.
다음으로, 라미네이트 장치를 사용하여 필름상의 솔더 레지스트 재료를 라미네이트함으로써, 제 3 절연층 (63) 및 제 3 배선층 (73) 상에, 제 5 절연층 (65) 을 형성한다. 동일한 방법에 의해, 제 4 절연층 (64) 및 제 4 배선층 (74) 상에, 제 6 절연층 (66) 을 형성한다. 절연층 (65 및 66) 은, 액상의 솔더 레지스트 재료를 도공함으로써 형성해도 된다.
다음으로, 도 14h 에 나타내는 바와 같이, 포토리소그래피법 또는 레이저 가공에 의해, 제 5 절연층 (65) 의 일부를 제거하여, 제 7 개구부 (OP7) 를 형성한다. 동일한 방법에 의해, 제 6 절연층 (66) 의 일부를 제거하여, 제 8 개구부 (OP8) 를 형성한다.
다음으로, 도 14i 에 나타내는 바와 같이, 무전해 도금법에 의해, 제 3 배선층 (73) 중, 제 5 절연층 (65) 에 의해 피복되어 있지 않은 부분에, 제 1 표면 처리층 (81) 을 형성함과 함께, 제 4 배선층 (74) 중, 제 6 절연층 (66) 에 의해 피복되어 있지 않은 부분에, 제 2 표면 처리층 (82) 을 형성한다.
다음으로, 스크린 인쇄법, 땜납 볼 전송 탑재법 (solder ball transfer mounting method) 및 전해 도금법 등 공지된 방법에 의해, 제 1 표면 처리층 (81) 상에, 제 1 땜납층 (91) 을 형성한다. 동일한 방법에 의해, 제 2 표면 처리층 (82) 상에, 제 2 땜납층 (92) 을 형성한다.
이와 같이 하여, 도 9 에 나타내는 다층 배선 기판 (1000) 을 얻을 수 있다.
다음으로, 도 10 에 나타내는 다층 배선 기판 (1000) 의 제조 방법에 대하여 설명한다.
먼저, 도 15a 내지 도 15i 를 참조하면서, 도 5 및 도 6 에 나타내는 코어 기판 (1) 의 제조 방법을 설명한다. 도 15a 내지 도 15i 는, 도 5 및 도 6 에 나타내는 코어 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
먼저, 도 13a 내지 도 13e 를 참조하면서 설명한 것과 동일한 방법에 의해, 구리 도금층 (22 및 32) 이 패터닝되고, 시드층 (21 및 31) 이 패터닝되어 있지 않은 코어 기판을 준비한다.
다음으로, 도 15a 에 나타내는 바와 같이, 제 1 구리 도금층 (22) 과, 제 1 니켈 도금층 (210) 중 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분에, 스퍼터법 또는 CVD 법에 의해, 제 2 도전층 (52') 을 형성한다. 이어서, 동일한 방법에 의해, 제 2 도전층 (52') 상에 유전체층 (53) 을 형성한다. 이어서, 동일한 방법에 의해, 유전체층 (53) 상에 제 3 티탄층 (51a) 을 형성한다. 이어서, 동일한 방법에 의해, 제 3 티탄층 (51a) 상에 제 3 구리층 (51b) 을 형성한다. 이와 같이 하여, 제 3 티탄층 (51a) 과 제 3 구리층 (51b) 을 포함한 제 1 도전층 (51') 을 얻는다. 또한, 도전층 (51' 및 52') 은, 각각, 제 1 전극 (51) 및 제 2 전극 (52) 으로서 이용하는 층이다.
다음으로, 롤 라미네이트 장치를 사용하여 드라이 필름 레지스트를 라미네이트함으로써, 제 1 도전층 (51') 을 피복하도록 제 1 레지스트층 (RE1) 을 형성한다. 동일한 방법에 의해, 제 2 구리 도금층 (32) 과, 제 2 니켈 도금층 (310) 중 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분에, 제 2 레지스트층 (RE2) 을 형성한다.
다음으로, 도 15b 에 나타내는 바와 같이, 포토리소그래피법 또는 레이저 가공에 의해, 제 1 레지스트층 (RE1) 의 일부를 제거하여 제 1 개구부 (OP1) 를 형성한다. 동일한 방법에 의해, 제 2 레지스트층 (RE2) 의 일부를 제거하여, 제 2 개구부 (OP2) 를 형성한다.
다음으로, 도 15c 에 나타내는 바와 같이, 전해 도금법에 의해, 제 1 도전층 (51') 중, 제 1 레지스트층 (RE1) 에 의해 피복되어 있지 않은 부분에, 제 4 구리 도금층 (54) 을 형성한다. 동일한 방법에 의해, 제 2 구리 도금층 (32) 중, 제 2 레지스트층 (RE2) 에 의해 피복되어 있지 않은 부분에, 제 5 구리 도금층 (55) 을 형성한다.
다음으로, 도 15d 에 나타내는 바와 같이, 알칼리 용액 등의 레지스트 박리액을 사용하여, 레지스트층 (RE1 및 RE2) 을 박리한다.
다음으로, 도 15e 에 나타내는 바와 같이, 롤 라미네이트 장치를 사용하여 드라이 필름 레지스트를 라미네이트함으로써, 제 4 구리 도금층 (54) 과 제 3 구리층 (51b) 의 일부를 피복하도록, 제 3 레지스트층 (RE3) 을 형성한다. 동일한 방법에 의해, 제 2 구리 도금층 (32) 과, 제 2 니켈 도금층 (310) 중 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 피복하도록, 제 4 레지스트층 (RE4) 을 형성한다.
다음으로, 도 15f 에 나타내는 바와 같이, 드라이 에칭에 의해, 제 1 도전층 (51'), 유전체층 (53) 및 제 2 도전층 (52') 중, 제 3 레지스트층 (RE3) 에 의해 피복되어 있지 않은 부분을 순차적으로 에칭하여, 도전층 (51' 및 52') 을 각각 전극 (51 및 52) 에 가공함과 함께, 유전체층 (53) 중 전극 (51 및 52) 사이에 개재하고 있지 않은 부분을 제거한다. 또한, 드라이 에칭 대신에, 웨트 에칭을 실시해도 된다.
다음으로, 도 15g 에 나타내는 바와 같이, 알칼리 용액 등의 레지스트 박리액을 사용하여, 레지스트층 (RE3 및 RE4) 을 박리한다. 이와 같이 하여, 콘덴서 (50) 를 얻는다.
다음으로, 도 15h 에 나타내는 바와 같이, 제 1 에칭제로서 산을 사용하여, 제 1 니켈 도금층 (210) 및 제 1 구리층 (211b) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분을 에칭함과 함께, 제 2 니켈 도금층 (310) 및 제 2 구리층 (311b) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭한다.
이 산에 의한 에칭은, 콘덴서 (50) 의 단면이 외부에 노출된 상태에서 실시한다. 또한, 이 산에 의한 에칭은, 도 13f 를 참조하면서 설명한 제 1 에칭제를 사용한 에칭과 동일한 조건하에서 실시한다.
다음으로, 도 15i 에 나타내는 바와 같이, 제 2 에칭제로서 약알칼리 용액을 사용하여, 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분을 에칭함과 함께, 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭한다. 이와 같이 하여 도체 패턴 (20 및 30) 을 얻는다.
이 약알칼리 용액에 의한 에칭은, 콘덴서 (50) 의 단면이 외부에 노출된 상태에서 실시한다. 또한, 이 약알칼리 용액에 의한 에칭은, 도 13f 를 참조하면서 설명한 제 2 에칭제를 사용한 에칭과 동일한 조건하에서 실시한다.
이와 같이 하여, 콘덴서 (50) 를 구비한 코어 기판 (1) 을 얻는다.
이와 같이 하여 얻어진 코어 기판 (1) 은, 인 함유율이 6 질량％ 이상인 니켈 도금층이 형성된 코어 기판과 비교하여, 균열이 잘 발생하지 않는다. 또한, 이 제조 방법에서는, 콘덴서 (50) 를 형성 후에, 시드층 (21 및 31) 을 에칭하고 있다. 이 에칭시, 시드층 (21 및 31) 을 레지스트층으로 마스크하고 있지 않음에도 불구하고, 콘덴서 (50) 는, 그 단면의 데미지가 적고, 양호한 캐패시터 성능을 갖는다.
다음으로, 도 10 에 나타내는 다층 배선 기판의 제조 방법을 설명한다. 도 16 은, 도 10 에 나타내는 다층 배선 기판의 제조 방법의 일례를 개략적으로 나타내는 단면도이다.
먼저, 도 15a 내지 도 15i 를 참조하면서 설명한 방법에 의해, 도 5 및 도 6 에 나타내는 구조를 얻는다. 다음으로, 도 1 및 도 2 에 나타내는 구조 대신에, 도 5 및 도 6 에 나타내는 구조를 사용하는 것 이외에는, 도 14a 내지 도 14i 를 참조하면서 설명한 방법에 의해, 도 16 에 나타내는 구조를 얻는다. 도 10 에 나타내는 다층 배선 기판 (1000) 은, 예를 들어, 이와 같이 하여 얻어진다.
상기 서술한 각 실시형태에 관련된 코어 기판 (1) 은, 인 함유율이 6 질량％ 이상인 니켈 도금층을 구비한 코어 기판과 비교하여, 균열이 잘 발생하지 않는다. 또한, 이 코어 기판 (1) 은, 전기 특성이 우수하다.
따라서, 이 코어 기판 (1) 을 포함하는 다층 배선 기판 (1000), 반도체 패키지 (3000) 및 반도체 모듈 (5000) 은, 내구성이 우수함과 함께, 전기 특성이 우수하다.
또한, 본 발명은 상기 서술한 실시형태 및 변형예에 한정되는 것은 아니다. 이 외에, 본 발명의 요지를 일탈하지 않는 범위에서 다양한 변형 실시 가능한 것은 물론이다.
실시예
이하, 본 발명의 실시예에 대하여 설명한다.
＜예 1＞
도 9 에 나타내는 다층 배선 기판 (1000) 을, 이하에 기재하는 방법에 의해 제조하였다.
먼저, 도 13a 에 나타내는 바와 같이, 관통공 (TH) 을 구비한 유리판 (10) (OA-10G ; 닛폰 전기 유리 주식회사 제조) 를 준비하였다. 이 유리판 (10) 의 두께는 500 ㎛ 였다. 또한, 비접촉형 간섭 현미경을 사용하여 얻어진, 유리판 (10) 의 표면의 거칠기는, 0.5 ㎚ 였다.
또한, 유리판 (10) 에 형성된 관통공 (TH) 의 직경은, 유리판 (10) 의 일방의 주면에서는 80 ㎛ 이고, 유리판 (10) 의 타방의 주면에서는 60 ㎛ 였다.
다음으로, 유리판 (10) 의 일방의 주면에, 스퍼터법에 의해 티탄을 퇴적시켜, 제 1 티탄층 (211a) 을 형성하였다. 이어서, 동일한 방법에 의해, 유리판 (10) 의 타방의 주면에, 제 2 티탄층 (311a) 을 형성하였다. 이들 티탄층 (211a 및 311a) 의 두께는, 50 ㎚ 였다. 이어서, 제 1 티탄층 (211a) 및 제 2 티탄층 (311a) 상에, 각각, 스퍼터법에 의해 구리를 퇴적시켜, 제 1 구리층 (211b) 및 제 2 구리층 (311b) 을 형성하였다. 이들 구리층 (211b 및 311b) 의 두께는, 300 ㎚ 였다.
다음으로, 도 13b 에 나타내는 바와 같이, 무전해 도금법에 의해, 제 1 구리층 (211b) 및 제 2 구리층 (311b) 상에, 각각, 제 1 니켈 도금층 (210) 및 제 2 니켈 도금층 (310) 을 형성함과 함께, 관통공 (TH) 의 측벽 상에, 제 3 니켈 도금층을 형성하였다.
이 제 1 내지 제 3 니켈 도금층의 두께에 대하여, 상기 서술한 방법에 의해 측정한 결과, 그 두께는 0.1 ㎛ 였다. 또한, 이 제 1 내지 제 3 니켈 도금층의 인 함유율에 대하여, 상기 서술한 방법에 의해 측정한 결과, 그 함유율은 1 질량％ 였다.
무전해 니켈 도금액으로는, 황산니켈 농도가 20 g/ℓ 이고, 하이포아인산니켈 농도가 15 g/ℓ 이고, 시트르산나트륨 농도가 30 g/ℓ 이고, 염화암모늄 농도가 30 g/ℓ 인 것을 사용하였다. 이하, 이 무전해 니켈 도금액을 도금액 A 라고 한다.
무전해 도금 처리에 있어서는, 무전해 니켈 도금액의 pH 는 9.0 으로 하고, 무전해 니켈 도금액의 온도는 50 ℃ 로 하고, 도금 처리 시간은 5 분으로 하였다.
다음으로, 제 1 니켈 도금층 (210) 상에, 롤 라미네이트 장치를 사용하여 감광성 드라이 필름 레지스트를 라미네이트함으로써, 제 1 레지스트층 (RE1) 을 형성하였다. 동일한 방법에 의해, 제 2 니켈 도금층 (310) 상에, 제 2 레지스트층 (RE2) 을 형성하였다.
다음으로, 도 13c 에 나타내는 바와 같이, 포토리소그래피법에 의해, 제 1 레지스트층 (RE1) 의 일부를 제거하여, 제 1 개구부 (OP1) 를 형성하였다. 동일한 방법에 의해, 제 2 레지스트층 (RE2) 의 일부를 제거하여, 제 2 개구부 (OP2) 를 형성하였다.
다음으로, 도 13d 에 나타내는 바와 같이, 전해 도금법에 의해, 제 1 니켈 도금층 (210) 중, 제 1 레지스트층 (RE1) 으로 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310) 중, 제 2 레지스트층 (RE2) 으로 피복되어 있지 않은 부분에, 각각, 제 1 구리 도금층 (22) 과 제 2 구리 도금층 (32) 을 형성함과 함께, 제 3 니켈 도금층 상에, 제 3 구리 도금층 (42) 을 형성하였다. 제 1 내지 제 3 구리 도금층의 두께는, 10 ㎛ 였다.
다음으로, 도 13e 에 나타내는 바와 같이, 알칼리 용액을 사용하여, 레지스트층 (RE1 및 RE2) 을 박리하였다.
다음으로, 도 13f 에 나타내는 바와 같이, 제 1 에칭제로서 황산과 과산화수소의 혼합 용액을 사용하여, 제 1 니켈 도금층 (210) 및 제 1 구리층 (211b) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310) 및 제 2 구리층 (311b) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하였다.
황산과 과산화수소의 혼합 용액의 pH 는 1 로 하고, 이 혼합 용액의 온도는, 25 ℃ 로 하였다.
다음으로, 제 2 에칭제로서 과산화수소수와 암모니아수의 혼합 용액을 사용하여, 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하였다.
이 혼합 용액의 pH 는 9 로 하고, 그 온도는, 25 ℃ 로 하였다.
이상과 같이 하여, 코어 기판 (1) 을 얻었다. 이 코어 기판 (1) 에 있어서, 비접촉형 간섭 현미경을 사용하여 얻어진, 시드층 (21 및 31) 을 에칭함으로써 노출된 유리판 (10) 의 부분의 거칠기는, 0.5 ㎚ 였다.
다음으로, 도 14a 에 나타내는 바와 같이, 진공 라미네이트법을 사용하여 에폭시 수지를 라미네이트함으로써, 코어 기판 (1) 의 일방의 주면 및 타방의 주면을 피복하도록, 각각, 제 1 절연층 (61) 및 제 2 절연층 (62) 을 형성함과 함께, 관통공 (TH) 내를 수지로 충전하여, 플러그 (PL) 를 형성하였다. 에폭시 수지의 두께는, 25 ㎛ 였다.
다음으로, 도 14b 에 나타내는 바와 같이, 제 1 절연층 (61) 에, UV-YAG 레이저를 사용하여 레이저 빔을 조사하여, 제 3 개구부 (OP3) 를 형성하였다. 동일한 방법에 의해, 제 2 절연층 (62) 에 제 4 개구부 (OP4) 를 형성하였다. 개구부 (OP3 및 OP4) 는, 각각, 직경이 60 ㎛ 인 원 기둥 형상이 되도록 형성하였다.
이어서, 디스미어 처리를 실시하여, 스미어를 제거함과 함께, 절연층 (61 및 62) 의 표면을 조화하였다.
다음으로, 도 14c 에 나타내는 바와 같이, 무전해 도금법에 의해, 제 1 절연층 (61) 과, 제 1 구리 도금층 (22) 중 제 1 절연층 (61) 에 의해 피복되어 있지 않은 부분에, 시드층 (71a) 을 형성하였다. 동일한 방법에 의해, 제 2 절연층 (62) 과, 제 2 구리 도금층 (32) 중 제 2 절연층 (62) 에 의해 피복되어 있지 않은 부분에, 시드층 (72a) 을 형성하였다. 시드층 (71a 및 72a) 의 두께는, 1 ㎛ 였다.
다음으로, 롤 라미네이트 장치를 사용하여, 감광성 드라이 필름 레지스트를 라미네이트함으로써, 시드층 (71a) 상에, 제 3 레지스트층 (RE3) 을 형성하였다. 동일한 방법에 의해, 시드층 (72a) 상에, 제 4 레지스트층 (RE4) 을 형성하였다. 감광성 드라이 필름 레지스트의 두께는, 25 ㎛ 였다.
다음으로, 도 14d 에 나타내는 바와 같이, 포토리소그래피법에 의해, 제 3 레지스트층 (RE3) 의 일부를 제거하여 제 5 개구부 (OP5) 를 형성하였다. 동일한 방법에 의해, 제 4 레지스트층 (RE4) 의 일부를 제거하여 제 6 개구부 (OP6) 를 형성하였다.
다음으로, 도 14e 에 나타내는 바와 같이, 전해 도금법에 의해, 시드층 (71a) 중, 제 3 레지스트층 (RE3) 에 의해 피복되어 있지 않은 부분에, 구리 도금층 (71b) 을 형성함과 함께, 시드층 (72a) 중, 제 4 레지스트층 (RE4) 에 의해 피복되어 있지 않은 부분에, 구리 도금층 (72b) 을 형성하였다. 구리 도금층 (71b 및 72b) 의 두께는, 10 ㎛ 였다.
다음으로, 알칼리 용액을 사용하여, 레지스트층 (RE3 및 RE4) 을 박리하였다.
이어서, 도 14f 에 나타내는 바와 같이, 시드층 (71a) 중 구리 도금층 (71b) 으로 피복되어 있지 않은 부분과, 시드층 (72a) 중 구리 도금층 (72b) 으로 피복되어 있지 않은 부분을 에칭하였다. 이와 같이 하여, 배선층 (71 및 72) 을 얻었다.
다음으로, 도 14a 내지 도 14f 를 참조하면서 설명한 공정을 반복하여, 도 14g 에 나타내는 바와 같이, 제 1 배선층 (71) 의 일부 및 제 3 절연층 (63) 의 일부 상에 제 3 배선층 (73) 을 형성하였다. 동일하게 하여, 제 2 배선층 (72) 의 일부 및 제 4 절연층 (64) 의 일부 상에 제 4 배선층 (74) 을 형성하였다.
다음으로, 라미네이트 장치를 사용하여 감광성 솔더 레지스트를 라미네이트함으로써, 제 3 절연층 (63) 및 제 3 배선층 (73) 상에, 제 5 절연층 (65) 을 형성하였다. 동일한 방법에 의해, 제 4 절연층 (64) 및 제 4 배선층 (74) 상에, 제 6 절연층 (66) 을 형성하였다. 감광성 솔더 레지스트의 두께는, 25 ㎛ 였다.
다음으로, 도 14h 에 나타내는 바와 같이, 포토리소그래피법에 의해, 제 5 절연층 (65) 의 일부를 제거하여, 제 7 개구부 (OP7) 를 형성하였다. 제 7 개구부 (OP7) 는, 직경이 500 ㎛ 인 원 기둥 형상이었다. 동일한 방법에 의해, 제 6 절연층 (66) 의 일부를 제거하여, 제 8 개구부 (OP8) 를 형성하였다. 제 8 개구부 (OP8) 는, 직경이 100 ㎛ 인 원 기둥 형상이었다.
다음으로, 도 14i 에 나타내는 바와 같이, 무전해 도금법에 의해, 제 3 배선층 (73) 중, 제 5 절연층 (65) 에 의해 피복되어 있지 않은 부분에, 제 1 표면 처리층 (81) 을 형성함과 함께, 제 4 배선층 (74) 중, 제 6 절연층 (66) 에 의해 피복되어 있지 않은 부분에, 제 2 표면 처리층 (82) 을 형성하였다. 표면 처리층 (81 및 82) 의 두께는, 0.05 ㎛ 였다. 무전해 도금액으로는, 무전해 Ni-P/Au 도금액을 사용하였다.
다음으로, 땜납 볼 전송 탑재법에 의해, 제 1 표면 처리층 (81) 상에, 제 1 땜납층 (91) 을 형성하였다. 제 1 땜납층 (91) 에 포함되는 땜납 볼의 평균 직경은, 550 ㎛ 였다. 동일한 방법에 의해, 제 2 표면 처리층 (82) 상에, 제 2 땜납층 (92) 을 형성하였다. 제 2 땜납층 (92) 에 포함되는 땜납 볼의 평균 직경은 90 ㎛ 였다. 땜납으로는, Sn-Ag-Cu 땜납을 사용하였다.
이와 같이 하여, 도 9 에 나타내는 다층 배선 기판 (1000) 을 얻었다.
＜예 2＞
유리판 (10) 의 두께를 500 ㎛ 로부터 300 ㎛ 로 변경한 것, 무전해 니켈 도금의 욕 온도를 50 ℃ 로부터 45 ℃ 로 변경한 것, 무전해 니켈 도금 처리 시간을 5 분으로부터 20 분으로 변경한 것 이외에는, 예 1 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 3 질량％ 였다. 또한, 제 1 내지 제 3 니켈 도금층의 두께는, 0.3 ㎛ 였다.
＜예 3＞
무전해 니켈 도금의 욕 온도를 45 ℃ 로부터 40 ℃ 로 변경한 것, 및 무전해 니켈 도금 처리 시간을 20 분으로부터 30 분으로 변경한 것 이외에는, 예 2 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 5 질량％ 였다. 또한, 제 1 내지 제 3 니켈 도금층의 두께는, 0.3 ㎛ 였다.
＜예 4＞
무전해 니켈 도금 처리 시간을 20 분으로부터 35 분으로 변경한 것 이외에는, 예 2 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 3 질량％ 였다. 또한, 제 1 내지 제 3 니켈 도금층의 두께는, 0.4 ㎛ 였다.
＜예 5＞
무전해 니켈 도금의 욕 온도를 45 ℃ 로부터 40 ℃ 로 변경한 것, 및 무전해 니켈 도금 처리 시간을 20 분으로부터 40 분으로 변경한 것 이외에는, 예 2 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 5 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.4 ㎛ 였다.
＜예 6＞
먼저, 유리판 (10) 의 두께를 500 ㎛ 로부터 300 ㎛ 로 변경한 것, 무전해 니켈 도금액으로서, 도금액 A 대신에 도금액 B 를 사용한 것, 무전해 니켈 도금의 욕 온도를 50 ℃ 로부터 90 ℃ 로 변경한 것, 및 무전해 니켈 도금액의 pH 를 9.0 으로부터 4.5 로 변경한 것 이외에는, 예 1 에 기재한 것과 동일한 방법으로, 도 13e 에 나타내는, 구리 도금층 (22 및 32) 이 패터닝되고, 시드층 (21 및 31) 이 패터닝되어 있지 않은 코어 기판을 얻었다.
또한, 도금액 B 로는, 황산니켈 농도가 20 g/ℓ 이고, 락트산 농도가 25 g/ℓ 이고, 하이포아인산나트륨 농도가 25 g/ℓ 이고, 납 농도가 1 mg/ℓ 이고, 황 화합물 농도가 1 mg/ℓ 인 것을 사용하였다.
다음으로, 도 13f 에 나타내는 바와 같이, 제 1 에칭제로서 수산화나트륨을 포함하는 무전해 니켈 도금 박리제를 사용하여, 제 1 니켈 도금층 (210), 제 1 구리층 (211b) 및 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310), 제 2 구리층 (311b) 및 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하여, 코어 기판 (1) 을 얻었다.
또한, 이 에칭에 있어서, 수산화나트륨을 포함하는 무전해 니켈 도금 박리제의 pH 는 13 으로 하고, 그 온도는, 80 ℃ 로 하였다.
이 코어 기판 (1) 을 사용한 것 이외에는, 예 1 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 6 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.1 ㎛ 였다.
＜예 7＞
먼저, 예 6 에 기재한 것과 동일한 방법으로, 도 13e 에 나타내는, 구리 도금층 (22 및 32) 이 패터닝되고, 시드층 (21 및 31) 이 패터닝되어 있지 않은 코어 기판을 얻었다.
다음으로, 제 1 에칭제로서 황산과 과산화수소의 혼합 용액을 사용하여, 제 1 니켈 도금층 (210) 및 제 1 구리층 (211b) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310) 및 제 2 구리층 (311b) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하였다.
또한, 이 에칭에 있어서는, 황산과 과산화수소의 혼합 용액의 pH 는 1 로 하고, 이 혼합 용액의 온도는, 25 ℃ 로 하였다.
또한, 이 에칭에 있어서, 제 1 및 제 2 니켈 도금층의 일부는, 충분히 에칭되지 않았다. 즉, 제 1 니켈 도금층 (210) 및 제 1 구리층 (211b) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분의 일부와, 제 2 니켈 도금층 (310) 및 제 2 구리층 (311b) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분의 일부가 제거되지 않았다.
다음으로, 제 2 에칭제로서, 과산화수소수와 암모니아수의 혼합 용액을 사용하여, 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분 및 제 1 니켈 도금층 (210) 에 피복되어 있지 않은 부분과, 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분 및 제 2 니켈 도금층 (310) 에 의해 피복되어 있지 않은 부분을 에칭하여, 코어 기판 (1) 을 얻었다.
이 코어 기판 (1) 을 사용한 것 이외에는, 예 1 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 6 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.1 ㎛ 였다.
＜예 8＞
먼저, 유리판 (10) 의 두께를 500 ㎛ 로부터 300 ㎛ 로 변경한 것 이외에는, 예 1 에 기재한 것과 동일한 방법으로, 도 13e 에 나타내는, 구리 도금층 (22 및 32) 이 패터닝되고, 시드층 (21 및 31) 이 패터닝되어 있지 않은 코어 기판을 얻었다.
다음으로, 제 1 에칭제로서 수산화나트륨을 포함하는 무전해 니켈 도금 박리제를 사용하여, 제 1 니켈 도금층 (210), 제 1 구리층 (211b) 및 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분과, 제 2 니켈 도금층 (310), 제 2 구리층 (311b) 및 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하여, 코어 기판 (1) 을 얻었다.
또한, 이 에칭에 있어서, 수산화나트륨을 포함하는 무전해 니켈 도금 박리제의 pH 는 13 으로 하고, 그 온도는, 80 ℃ 로 하였다.
또한, 이 에칭에 있어서는, 제 1 및 제 2 니켈 도금층의 일부는, 충분히 에칭되지 않았다. 즉, 제 1 니켈 도금층 (210), 제 1 구리층 (211b) 및 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분의 일부와, 제 2 니켈 도금층 (310), 제 2 구리층 (311b) 및 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분의 일부가 제거되지 않았다.
이 코어 기판 (1) 을 사용한 것 이외에는, 예 1 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 1 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.1 ㎛ 였다.
＜예 9＞
도 10 에 나타내는 다층 배선 기판 (1000) 을, 이하에 기재하는 방법에 의해 제조하였다.
먼저, 예 1 에 기재한 것과 동일한 방법으로, 도 13e 에 나타내는 바와 같이, 구리 도금층 (22 및 32) 이 패터닝되고, 시드층 (21 및 31) 이 패터닝되어 있지 않은 코어 기판을 얻었다.
다음으로, 도 15a 에 나타내는 바와 같이, 제 1 구리 도금층 (22) 과, 제 1 니켈 도금층 (210) 중 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분에, 스퍼터법에 의해, 티탄을 퇴적시켜, 제 2 도전층 (52') 을 형성하였다. 이 제 2 도전층 (52') 의 두께는, 0.05 ㎛ 였다.
이어서, 동일한 방법에 의해, 제 2 도전층 (52') 상에 산화알루미늄을 퇴적시켜, 유전체층 (53) 을 형성하였다. 이 유전체층 (53) 의 두께는, 0.3 ㎛ 였다.
이어서, 동일한 방법에 의해, 유전체층 (53) 상에 제 3 티탄층 (51a) 을 형성하였다. 이 제 3 티탄층 (51a) 의 두께는 0.05 ㎛ 였다. 이어서, 동일한 방법에 의해, 제 3 티탄층 (51a) 상에 제 3 구리층 (51b) 을 형성하여, 제 1 도전층 (51') 을 얻었다. 이 제 3 구리층 (51b) 의 두께는 0.3 ㎛ 였다.
다음으로, 롤 라미네이트 장치를 사용하여 감광성 드라이 필름 레지스트를 라미네이트함으로써, 제 1 도전층 (51') 을 피복하도록 제 1 레지스트층 (RE1) 을 형성하였다. 동일한 방법에 의해, 제 2 구리 도금층 (32) 과, 제 2 니켈 도금층 (310) 중 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분에, 제 2 레지스트층 (RE2) 을 형성하였다. 또한, 감광성 드라이 필름 레지스트의 두께는 25 ㎛ 였다.
다음으로, 도 15b 에 나타내는 바와 같이, 포토리소그래피법에 의해, 제 1 레지스트층 (RE1) 의 일부를 제거하여 제 1 개구부 (OP1) 를 형성하였다. 동일한 방법에 의해, 제 2 레지스트층 (RE2) 의 일부를 제거하여, 제 2 개구부 (OP2) 를 형성하였다.
다음으로, 도 15c 에 나타내는 바와 같이, 전해 도금법에 의해, 제 1 도전층 (51') 중, 제 1 레지스트층 (RE1) 에 의해 피복되어 있지 않은 부분에, 제 4 구리 도금층 (54) 을 형성하였다. 동일한 방법에 의해, 제 2 구리 도금층 (32) 중, 제 2 레지스트층 (RE2) 에 의해 피복되어 있지 않은 부분에, 제 5 구리 도금층 (55) 을 형성하였다.
다음으로, 도 15d 에 나타내는 바와 같이, 알칼리 용액을 사용하여, 레지스트층 (RE1 및 RE2) 을 박리하였다.
다음으로, 도 15e 에 나타내는 바와 같이, 롤 라미네이트 장치를 사용하여 감광성 드라이 필름 레지스트를 라미네이트함으로써, 제 4 구리 도금층 (54) 과 제 3 구리층 (51b) 의 일부를 피복하도록, 제 3 레지스트층 (RE3) 을 형성하였다. 동일한 방법에 의해, 제 2 구리 도금층 (32) 과, 제 2 니켈 도금층 (310) 중 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 피복하도록, 제 4 레지스트층 (RE4) 을 형성하였다. 또한, 감광성 드라이 필름 레지스트의 두께는 25 ㎛ 였다.
다음으로, 도 15f 에 나타내는 바와 같이, 드라이 에칭에 의해, 제 1 도전층 (51'), 유전체층 (53) 및 제 2 도전층 (52') 중, 제 3 레지스트층 (RE3) 에 의해 피복되어 있지 않은 부분을, 순차적으로 에칭하였다.
다음으로, 도 15g 에 나타내는 바와 같이, 알칼리 용액을 사용하여, 레지스트층 (RE3 및 RE4) 을 박리하였다. 이와 같이 하여, 콘덴서 (50) 를 얻었다.
다음으로, 도 15h 에 나타내는 바와 같이, 제 1 에칭제로서 황산과 과산화수소의 혼합 용액을 사용하여, 제 1 니켈 도금층 (210) 및 제 1 구리층 (211b) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분을 에칭함과 함께, 제 2 니켈 도금층 (310) 및 제 2 구리층 (311b) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하였다.
이 산에 의한 에칭은, 콘덴서 (50) 의 단면이 외부에 노출된 상태에서 실시하였다. 또한, 이 산에 의한 에칭은, 예 1 에서 설명한 제 1 에칭제를 사용한 에칭과 동일한 조건하에서 실시하였다.
다음으로, 도 15i 에 나타내는 바와 같이, 제 2 에칭제로서 암모니아수와 과산화수소수의 혼합 용액을 사용하여, 제 1 티탄층 (211a) 중, 제 1 구리 도금층 (22) 에 의해 피복되어 있지 않은 부분을 에칭함과 함께, 제 2 티탄층 (311a) 중, 제 2 구리 도금층 (32) 에 의해 피복되어 있지 않은 부분을 에칭하였다. 이와 같이 하여 도체 패턴 (20 및 30) 을 얻었다.
이 암모니아수와 과산화수소수의 혼합 용액에 의한 에칭은, 콘덴서 (50) 의 단면이 외부에 노출된 상태에서 실시하였다. 또한, 이 암모니아수와 과산화수소수의 혼합 용액에 의한 에칭은, 예 1 에서 설명한 제 2 에칭제를 사용한 에칭과 동일한 조건하에서 실시하였다.
이와 같이 하여, 콘덴서 (50) 를 포함하는 코어 기판 (1) 을 얻었다.
다음으로, 도 1 및 도 2 에 나타내는 구조 대신에, 도 5 및 도 6 에 나타내는 구조를 사용한 것 이외에는, 도 14a 내지 도 14i 를 참조하면서 설명한 방법에 의해, 도 16 에 나타내는 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 1 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.1 ㎛ 였다.
＜예 10＞
유리판의 두께를 500 ㎛ 로부터 300 ㎛ 로 변경한 것, 무전해 니켈 도금의 욕 온도를 50 ℃ 로부터 45 ℃ 로 변경한 것, 및 무전해 니켈 도금 처리 시간을 5 분으로부터 20 분으로 변경한 것 이외에는, 예 9 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 3 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.3 ㎛ 였다.
＜예 11＞
무전해 니켈 도금의 욕 온도를 45 ℃ 로부터 40 ℃ 로 변경한 것, 및 무전해 니켈 도금 처리 시간을 20 분으로부터 30 분으로 변경한 것 이외에는, 예 10 에 기재한 것과 동일한 방법으로, 다층 배선 기판을 얻었다.
이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 인 함유율은, 5 질량％ 였다. 또한, 이 다층 배선 기판에 있어서, 제 1 내지 제 3 니켈 도금층의 두께는, 0.3 ㎛ 였다.
＜평가＞
예 1 내지 예 8 에 있어서 제조한 다층 배선 기판의 각각에 대하여, 이하의 방법에 의해, 균열되기 쉬움, 밀착성 및 도체 패턴 형성의 가부를 평가하였다. 또한, 예 9 내지 예 11 에 있어서 제조한 다층 배선 기판의 각각에 대해서는, 상기 특성에 더하여, 콘덴서 형성의 가부에 대해서도 평가하였다.
[균열되기 쉬움]
예 1 내지 예 11 에 기재한 방법에 의해 얻어진 코어 기판에 대하여, 육안으로, 균열을 확인하였다. 그리고, 각 방법에 의해 얻어진 10 장의 코어 기판 중, 균열이 발생한 코어 기판의 수를 표 1 에 정리하였다.
[밀착성]
예 1 내지 예 11 에 기재한 방법에 의해 얻어진 코어 기판에 대하여, 일본 공업 규격 JIS K 5400 : 1990 「도료 일반 시험 방법」 으로 규정되어 있는 크로스 컷 테이프 시험을 실시하였다.
구체적으로는, 먼저, 코어 기판의 일방의 주면에, 커터 나이프를 사용하여, 등간격으로 11 개의 칼집을 넣었다. 이어서, 이 코어 기판의 방향을 90°바꾸어, 추가로 11 개의 칼집을 넣어, 코어 기판의 일방의 주면 상에 100 개의 눈금을 작성하였다. 또한, 이들 칼집의 깊이는, 유리판 (10) 에까지 달하고 있었다. 또한, 이들 눈금의 1 조각의 길이는 1 ㎜ 였다. 이어서, 이 코어 기판의 눈금 상에 점착 테이프를 붙이고, 압착시켰다. 이어서, 코어 기판의 주면으로부터 이 점착 테이프를 박리하였다. 이어서, 육안으로, 박리된 눈금의 수를 확인하였다.
코어 기판에 형성된 100 개의 눈금 중, 박리된 눈금의 수를 표 1 에 정리하였다.
[도체 패턴 형성의 가부]
예 1 내지 예 11 에 기재한 방법에 의해 얻어진 코어 기판에 대하여, 육안으로, 원하는 도체 패턴이 형성되어 있는지를 확인하였다. 원하는 도체 패턴이 형성되어 있는 경우를 OK 라고 하였다. 시드층의 에칭이 불충분하여, 원하는 도체 패턴이 얻어지지 않은 경우를 NG 라고 하였다.
[콘덴서 형성의 가부]
예 9 내지 예 11 에 기재한 방법에 의해 얻어진 코어 기판에 대하여, 육안으로, 원하는 콘덴서가 형성되어 있는지를 확인하였다. 예 9 내지 예 11 에 관련된 코어 기판은, 모두, 그 단면에 사이드 에칭 등은 보이지 않아, 원하는 콘덴서가 형성되어 있었기 때문에, OK 라고 하였다.
표 1 은, 예 1 내지 예 11 에 대하여 상기의 결과를 정리한 것이다.
Figure pct00001
표 1 에 나타내는 바와 같이, 인 함유율이 5 질량％ 이하인 제 1 내지 제 3 니켈 도금층을 구비한 코어 기판은, 균열을 일으키지 않고, 형상이 설계한 대로인 도체 패턴 (20 및 30) 을 가지고 있었다. 또한, 인 함유율이 5 질량％ 이하인 제 1 내지 제 3 니켈 도금층을 구비한 코어 기판은, 콘덴서 (50) 를 구비한 경우에도, 콘덴서 (50) 의 단면에 사이드 에칭은 보이지 않았다.
또한, 인 함유율이 5 질량％ 이하이고, 또한, 두께가 0.3 ㎛ 이하인 제 1 내지 제 3 니켈 도금층을 구비한 코어 기판은, 유리판 (10) 과 제 1 니켈 도금층 (210) 의 밀착성, 및 유리판 (10) 과 제 2 니켈 도금층 (310) 의 밀착성도 우수하였다.
이에 반하여, 인 함유율이 6 질량％ 이상인 제 1 내지 제 3 니켈 도금층을 구비한 코어 기판은, 균열이 발생하거나, 또는 도체 패턴 형성이 불충분하였다.

Claims (19)

  1. 유리판과, 상기 유리판의 일방의 주면 상에 형성된 제 1 도체 패턴을 구비하고,
    상기 제 1 도체 패턴은,
    상기 유리판의 상기 일방의 주면 상에 형성된, 인 함유율이 5 질량％ 이하인 제 1 니켈 도금층과,
    상기 제 1 니켈 도금층 상에 형성된 제 1 구리 도금층을 포함한 코어 기판.
  2. 제 1 항에 있어서,
    상기 제 1 도체 패턴의 적어도 일부 상에 형성된 전극과,
    상기 제 1 도체 패턴과 상기 전극 사이에 개재한 유전체층을 추가로 구비하고,
    상기 전극과, 상기 제 1 도체 패턴 중 상기 전극과 마주본 부분과, 상기 유전체층은 콘덴서를 구성하고 있는 코어 기판.
  3. 제 1 항에 있어서,
    상기 제 1 도체 패턴의 적어도 일부 상에 형성된 제 1 전극과,
    상기 제 1 전극과 상기 제 1 도체 패턴 사이에 개재한 제 2 전극과,
    상기 제 1 및 제 2 전극 사이에 개재한 유전체층을 추가로 구비하고,
    상기 제 1 및 제 2 전극과 상기 유전체층은 콘덴서를 구성하고 있는 코어 기판.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 유전체층은, 산화알루미늄, 탄탈옥사이드 및 실리콘 나이트라이드의 적어도 일방을 포함한 코어 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 니켈 도금층의 두께는 0.3 ㎛ 이하인 코어 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 도체 패턴은, 상기 제 1 니켈 도금층과 상기 유리판 사이에 개재한 티탄층과, 상기 티탄층과 상기 제 1 니켈 도금층 사이에 개재한 구리층을 추가로 포함한 코어 기판.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 유리판의 타방의 주면 상에 형성된 제 2 도체 패턴을 추가로 구비하고,
    상기 제 2 도체 패턴은,
    상기 유리판의 상기 타방의 주면 상에 형성된, 인 함유율이 5 질량％ 이하인 제 2 니켈 도금층과,
    상기 제 2 니켈 도금층 상에 형성된 제 2 구리 도금층을 포함한 코어 기판.
  8. 제 7 항에 있어서,
    상기 유리판은 관통공을 갖고,
    상기 코어 기판은, 상기 관통공의 측벽을 피복함과 함께, 상기 제 1 및 제 2 도체 패턴을 서로 전기적으로 접속한 도체층을 추가로 구비하고,
    상기 도체층은,
    상기 측벽 상에 형성된, 인 함유율이 5 질량％ 이하인 제 3 니켈 도금층과,
    상기 제 3 니켈 도금층 상에 형성된 제 3 구리 도금층을 포함한 코어 기판.
  9. 제 8 항에 있어서,
    상기 제 3 니켈 도금층은 상기 관통공의 측벽에 접촉하고 있는 코어 기판.
  10. 제 8 항 또는 제 9 항에 있어서,
    동으로 이루어지고, 상기 도체층과 함께 상기 관통공을 충전한 비아, 또는, 수지로 이루어지고, 상기 도체층과 함께 상기 관통공을 충전한 플러그를 추가로 구비한 코어 기판.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 코어 기판과,
    상기 제 1 도체 패턴을 사이에 두고 상기 유리판과 마주본 배선층과,
    상기 제 1 도체 패턴과 상기 배선층 사이에 개재한 절연층을 구비한 다층 배선 기판.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 기재된 코어 기판 또는 제 11 항에 기재된 다층 배선 기판과,
    여기에 탑재된 반도체 칩을 구비한 반도체 패키지.
  13. 제 12 항에 기재된 반도체 패키지와,
    이것을 탑재한 마더 보드를 구비한 반도체 모듈.
  14. 유리판과,
    상기 유리판의 일방의 주면 상에 형성된, 인 함유율이 5 질량％ 이하인 니켈 도금층과,
    상기 니켈 도금층 상에 형성된 구리 도금층을 구비한 구리 피복 기판.
  15. 유리판의 적어도 일방의 주면 상에, 무전해 도금법에 의해, 인 함유율이 5 질량％ 이하인 니켈 도금층을 형성하는 것과,
    전해 도금법을 이용하여, 상기 니켈 도금층의 일부를 피복한 구리 도금층을 형성하는 것과,
    상기 니켈 도금층의 다른 부분을, 에칭제로서 산을 사용하여 에칭하여, 상기 니켈 도금층의 상기 일부와 상기 구리 도금층을 포함한 도체 패턴을 형성하는 것을 포함한 코어 기판의 제조 방법.
  16. 제 15 항에 있어서,
    상기 에칭에 앞서, 상기 구리 도금층 상에 콘덴서를 형성하는 것을 추가로 포함하고, 상기 에칭은 상기 콘덴서의 단면을 노출시킨 상태로 실시하는 코어 기판의 제조 방법.
  17. 제 15 항 또는 제 16 항에 있어서,
    상기 니켈 도금층의 형성에 앞서, 상기 유리판의 일방의 주면 상에, 스퍼터법 또는 기상 퇴적법에 의해 금속 함유층을 형성하는 것을 추가로 포함한 코어 기판의 제조 방법.
  18. 제 15 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 유리판으로서 관통공을 가지고 있는 것을 사용하고, 상기 니켈 도금층은, 상기 유리판의 상기 일방의 주면과, 상기 유리판의 타방의 주면과, 상기 관통공의 측벽에 형성하고, 상기 구리 도금층은, 상기 니켈 도금층 중, 상기 유리판의 상기 일방의 주면의 일부, 상기 유리판의 상기 타방의 주면의 일부, 및, 상기 관통공의 상기 측벽 상에 위치한 부분을 피복하도록 형성하는 코어 기판의 제조 방법.
  19. 제 18 항에 있어서,
    상기 에칭 후에, 상기 관통공 내의 간극을 구리 또는 수지로 충전하는 것을 추가로 포함한 코어 기판의 제조 방법.
KR1020197019503A 2016-12-07 2017-12-05 코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법 KR102414808B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016237659A JP6816486B2 (ja) 2016-12-07 2016-12-07 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
JPJP-P-2016-237659 2016-12-07
PCT/JP2017/043677 WO2018105618A1 (ja) 2016-12-07 2017-12-05 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法

Publications (2)

Publication Number Publication Date
KR20190093612A true KR20190093612A (ko) 2019-08-09
KR102414808B1 KR102414808B1 (ko) 2022-06-29

Family

ID=62492189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197019503A KR102414808B1 (ko) 2016-12-07 2017-12-05 코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법

Country Status (7)

Country Link
US (1) US10923439B2 (ko)
EP (1) EP3554200B1 (ko)
JP (1) JP6816486B2 (ko)
KR (1) KR102414808B1 (ko)
CN (1) CN110036699B (ko)
TW (1) TWI754704B (ko)
WO (1) WO2018105618A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US11380609B2 (en) * 2018-05-21 2022-07-05 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
JP7183582B2 (ja) * 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11217520B2 (en) * 2019-12-10 2022-01-04 Advanced Semiconductor Engineering, Inc. Wiring structure, assembly structure and method for manufacturing the same
CN111146155B (zh) * 2020-01-02 2022-02-18 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
JP2021111699A (ja) * 2020-01-10 2021-08-02 凸版印刷株式会社 回路基板
US20220406721A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Die coupling using a substrate with a glass core
US20230197593A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Coupled fins with blind trench structures
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
JPH1056247A (ja) * 1996-08-08 1998-02-24 Canon Inc ガラス製配線基板とその製造方法
JP2005026670A (ja) * 2003-06-10 2005-01-27 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2106872A1 (en) * 1991-03-27 1992-09-28 Charles W. Eichelberger Multichip integrated circuit module and method of fabrication
JP2000252630A (ja) 1999-02-24 2000-09-14 Omg Fidelity ニッケルメッキされたスルーホールおよび／またはブラインド経由路を備えた基板
JP2003166974A (ja) 2001-11-29 2003-06-13 Toppan Printing Co Ltd 金属試料中の硫黄定量方法および装置
JP4043873B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP2004327803A (ja) * 2003-04-25 2004-11-18 Hitachi Chem Co Ltd 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JPWO2005027605A1 (ja) * 2003-09-09 2007-11-15 Hoya株式会社 両面配線ガラス基板の製造方法
JP2005093597A (ja) * 2003-09-16 2005-04-07 Shinko Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法
TWI268522B (en) * 2004-07-29 2006-12-11 Rohm And Haas Electronic Materials L L C Dielectric structure
JP3764160B2 (ja) * 2004-09-10 2006-04-05 三井金属鉱業株式会社 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US20070194575A1 (en) * 2006-02-17 2007-08-23 Kuang-Chieh Wu Portable wind-driven electricity generation device
TWI305124B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
TWI305115B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
CN101083237A (zh) * 2006-05-30 2007-12-05 株式会社迷你模组 封装的集成电路元件
US7685687B2 (en) * 2007-01-22 2010-03-30 E. I. Du Pont De Nemours And Company Methods of making high capacitance density ceramic capacitors
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
JP5078759B2 (ja) * 2008-06-03 2012-11-21 日本特殊陶業株式会社 配線基板内蔵用電子部品及び配線基板
JP5334815B2 (ja) * 2009-11-27 2013-11-06 京セラ株式会社 配線基板
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
JP6015159B2 (ja) * 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
JP6056386B2 (ja) * 2012-11-02 2017-01-11 凸版印刷株式会社 貫通電極付き配線基板及びその製造方法
JP2015198094A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
US9795038B2 (en) * 2014-09-25 2017-10-17 Intel Corporation Electronic package design that facilitates shipping the electronic package
JP6511851B2 (ja) * 2015-02-19 2019-05-15 富士通株式会社 多層回路基板、半導体装置、多層回路基板の製造方法
TWM528251U (zh) * 2016-03-03 2016-09-11 Pomiran Metalization Res Co Ltd 可撓性金屬積層材
JP6750462B2 (ja) * 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
JPH1056247A (ja) * 1996-08-08 1998-02-24 Canon Inc ガラス製配線基板とその製造方法
JP2005026670A (ja) * 2003-06-10 2005-01-27 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355467B2 (en) 2020-01-15 2022-06-07 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad
US11652076B2 (en) 2020-01-15 2023-05-16 Samsung Electronics Co., Ltd. Semiconductor devices including thick pad

Also Published As

Publication number Publication date
EP3554200A1 (en) 2019-10-16
CN110036699A (zh) 2019-07-19
US10923439B2 (en) 2021-02-16
CN110036699B (zh) 2022-10-04
US20190287930A1 (en) 2019-09-19
WO2018105618A1 (ja) 2018-06-14
JP2018093141A (ja) 2018-06-14
KR102414808B1 (ko) 2022-06-29
TW201828792A (zh) 2018-08-01
TWI754704B (zh) 2022-02-11
JP6816486B2 (ja) 2021-01-20
EP3554200A4 (en) 2019-12-18
EP3554200B1 (en) 2021-06-16
US20200343199A9 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
KR102414808B1 (ko) 코어 기판, 다층 배선 기판, 반도체 패키지, 반도체 모듈, 구리 피복 기판, 및 코어 기판의 제조 방법
TWI765941B (zh) 電子零件及電子零件製造方法
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
JP2018200912A (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
US11756846B2 (en) Glass core, multilayer circuit board, and method of manufacturing glass core
US20110283535A1 (en) Wiring board and method of manufacturing the same
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
JP2008192978A (ja) 半導体装置の製造方法
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
US11516907B2 (en) Glass wiring board
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
KR20210091497A (ko) 인쇄회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant