JP2021111699A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2021111699A
JP2021111699A JP2020002788A JP2020002788A JP2021111699A JP 2021111699 A JP2021111699 A JP 2021111699A JP 2020002788 A JP2020002788 A JP 2020002788A JP 2020002788 A JP2020002788 A JP 2020002788A JP 2021111699 A JP2021111699 A JP 2021111699A
Authority
JP
Japan
Prior art keywords
layer
glass core
circuit board
wiring
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020002788A
Other languages
English (en)
Other versions
JP7512594B2 (ja
Inventor
淳 小野原
Atsushi Onohara
淳 小野原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2020002788A priority Critical patent/JP7512594B2/ja
Priority claimed from JP2020002788A external-priority patent/JP7512594B2/ja
Priority to PCT/JP2021/000204 priority patent/WO2021141045A1/ja
Priority to CN202180007084.XA priority patent/CN114788427A/zh
Priority to EP21738039.3A priority patent/EP4089724A4/en
Publication of JP2021111699A publication Critical patent/JP2021111699A/ja
Priority to US17/860,438 priority patent/US20220346226A1/en
Application granted granted Critical
Publication of JP7512594B2 publication Critical patent/JP7512594B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/0115Frequency selective two-port networks comprising only inductors and capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1741Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775Parallel LC in shunt or branch path
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233Filters, inductors or a magnetic substance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09545Plated through-holes or blind vias without lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】電子機器のコンパクト化且つ低背化に対応可能でありながら、層間の接続信頼性に優れた回路基板を提供する。【解決手段】貫通穴44を有するガラスコア41を用いてLC回路を内蔵した回路基板において、貫通穴に形成された導体層10が、ガラスコアの一方の面においては、その面に形成された配線パターン50に接続されており、ガラスコアのもう一方の面においては、ガラスコアの面より突出した状態で、その面に形成された配線パターン51と接続されている。その為、導体層と貫通穴との接触面積が大きくなる為、低背化に対応してガラスコアの薄型化を行った場合であっても、貫通穴における層間の接続信頼性の低下を抑制する事ができる。【選択図】図1

Description

本発明は、回路基板に関する。
スマートフォンの急激な普及を可能にしている無線通信システムは、RFフロントエンドモジュール(RFFM:Radio Frequency Front end Module)の高機能化に支えられている。RFFMはフィルタ・パワーアンプ(PA:Power Amplifier)、ローノイズアンプ(LNA:Low Noise Amplifier)、RFスイッチから構成されており、部品の統合化が進むにつれて、回路が複雑になり部品点数も増加傾向にある。
特にRFFMの小型、薄型、多機能化等に伴い、RFFMに搭載する部品点数が増えるが、それに対応するためRFFMのパッケージの多層配線基板の低背化の要求が増加している。このような半導体パッケージの低背化を容易に実現する方法の一つとして、薄型多層配線基板を用いる方法が知られている。
例えば、薄型多層配線基板の絶縁樹脂層を薄くすることでRFFM全体を低背化する取り組みがなされてきた。
一方、半導体チップ等の電子部品を実装するための配線基板は、様々な形状や構造のものが提案されている。例えば、特許文献1には、配線基板の内層配線層の上下両側に絶縁樹脂層が形成され、絶縁樹脂層に形成されたビアの内部に備えられた導体が内層配線層のランドに接続された構造を有する配線基板が開示されている。
この技術は、内層配線層とランドの接続信頼性を確保しながら、最小限のランド面積として、内層配線層の配線密度を向上させる事を可能とした多層配線基板を提供する事ができる。しかしながら、多層配線基板の低背化については何ら配慮されていない。
その為、内層配線層とランドの接続信頼性を確保しながら、最小限のランド面積として、内層配線層の配線密度を向上させ、且つ低背化をも可能とする技術が待望されていた。
特開2011−134957号公報
本発明は、かかる事情に鑑みてなされたものであり、電子機器のコンパクト化且つ低背化に対応可能でありながら、層間の接続信頼性に優れた回路基板を提供することを課題とする。
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、貫通穴を有するガラスコアを用いてLC回路を内蔵した回路基板であって、
LC回路を形成した基本回路基板と、基本回路基板の表裏面に形成されたビルドアップ層とを備えており、
基本回路基板は、
ガラスコアの表裏面に形成された配線パターンと、
ガラスコアの貫通穴の内部に形成され、ガラスコアの表裏面の配線パターンを接続する導体層と、
ガラスコアの表裏面の少なくともいずれかの配線パターンを一方の電極とし、その上に形成された誘電体層とその誘電体層の上に形成されたもう一方の電極からなるキャパシタと、ガラスコアの、一方の面に形成された配線パターンと、もう一方の面に形成された配線パターンとを、貫通穴の内部に形成された導体層により順次直列に接続されてなるソレノイドコイルを含むインダクタと、からなるLC回路と、を備えており、
導体層は、ガラスコアの一方の面に形成された配線パターンと接続し、且つガラスコアのもう一方の面から突出して備えられており、且つその突出した導体層は、そのガラスコアの面に形成された配線パターンと接続されており、
配線パターンと、導体層と、LC回路を含む基板の表裏面には絶縁樹脂層が形成されており、それらの絶縁樹脂層の上に形成された配線パターンは、絶縁樹脂層に形成された貫通穴を介してキャパシタの電極およびガラスコア上に形成された配線パターンと接続されていることを特徴とする回路基板である。
また、請求項2に記載の発明は、前記導体層は、下地との密着力が強いシード層と、金属層との積層体であることを特徴とする請求項1に記載の回路基板である。
また、請求項3に記載の発明は、前記シード層が、Ti、Cr、Ni、Alの中から選ばれたいずれかの薄膜と、銅の薄膜からなる積層体である事を特徴とする請求項2に記載の回路基板である。
本発明の回路基板によれば、貫通穴を有するガラスコアの貫通穴に形成された導体層が、ガラスコアの一方の面に形成された配線パターンに接続されており、そこから貫通穴の内部を通って、ガラスコアの厚さを超えて、もう一方の面に突出して形成されている。その突出した部分でもう一方の面に形成された配線パターンと接続されている為、貫通穴および貫通穴から延伸して形成される導体層の長さが増大し、貫通穴と導体層が接する面積が大きくなる。その為、電子機器の低背化に伴って、回路基板が薄くなっても、層間接続信頼線が低下するのを抑制する事ができる。
本発明の回路基板における層間接続信頼性の向上を可能とする構造を模式的に説明する断面図である。 本発明の実施形態に含まれるキャパシタの断面図を例示する図である。 本発明の実施形態に含まれるインダクタの斜視図を例示する図である。 本発明の実施形態に含まれるバンドパスフィルタの回路図を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。 本発明の実施形態にかかる回路基板の製造工程を例示する図である。
<回路基板>
以下に、本発明の回路基板の実施形態について、図面を参照して説明する。尚、本明細書中、「上」とはガラス基板から遠ざかる方向をいい、「下」とはガラス基板に近づく方向をいう。
また、「回路素子」とは、抵抗器、キャパシタ、インダクタ、リアクトルなどの受動素子であり、更にはLC回路の構成要素となる素子を指す。これらの回路素子は、複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信に使用するバンドパスフィルタを構成するLCフィルタの部品として使用されるものである。このLCフィルタは、ローパスフィルタ、ハイパスフィルタ、ダイプレクサ等の分波フィルタや、特定帯域のノイズを除去するノッチフィルタとして構成しても良い。
この様な機能を備えた回路基板において、それらの複数帯域通信の内、少なくとも2GHz以上の帯域で時分割二重化送受通信(TDD:Time Division Duplex)に使用するバンドパスフィルタをLCフィルタで構成する事ができる。その様なLCフィルタのリアクタンス素子は、少なくともその構造の一部を回路基板内に有する事により回路基板の低背化に寄与する事ができる。またLCフィルタ以外のRF(Radio Frequency、高周波)部品を回路基板に実装することで、よりコンパクトな回路基板を実現できる。
本発明の実施形態においては、回路基板に回路素子を内蔵することで、回路基板表面における、内蔵された回路素子の上方に位置する領域を、他の部品の実装に充てることができ、これにより高機能でありながらコンパクトな回路基板を実現できる。
次に、ガラス板をコア材として、その両面に配線層と絶縁樹脂層を片側ずつ形成した基板を例にとって、LC回路を構成する回路素子としてのキャパシタとインダクタの例をそれぞれ説明する。
キャパシタについては、二枚の電極の間に誘電体を挟んだ構造とする。
図2に示すように、キャパシタの例としては、不図示のガラス基板直上に、またはガラス基板上に形成した絶縁樹脂層11の上に、導体パターンからなる電極12を形成し、その電極12の上に誘電体層13を積層し、さらにその上に導体パターンからなる電極14を積層したものである。電極12と電極14は、下地との密着層であるシード層と、その上に形成した低い電気抵抗を備えた導電層からなる多層構造であっても良い。
インダクタについては、らせん状のコイルと同様の性能を、貫通穴を備えた基板に内蔵することができる。
図3は、2列に並んだ貫通穴23を有する平行平板状のガラス板を透明化して図示している。ガラス板の表裏面において、平行に延伸する2本の線に沿って等間隔に形成された貫通穴23の開口部に対して、対向する位置にある開口部同士を、らせん状のコイルを形成する様に配線21、22を形成する。更に、ガラス板の表裏面を連通する貫通穴23の内壁に導体層を形成し、TGV(Through Glass Vias)とする事によりらせん状のコイルからなるインダクタを形成する事ができる。
次に、基板内部に形成されるLC回路によるバンドパスフィルタ(BPF)について、説明する。BPFの基本的な回路図を図4に示す。回路図中のキャパシタの電気容量(以下キャパシタンス)とインダクタの誘導係数(以下インダクタンス)を適切に設定することによって、所望の帯域の周波数のみを通過させ、それ以外を遮断するバンドパス効果を発現させることができる。
図14(y)に例示した様に、キャパシタは、ガラスコア41の上表面上の絶縁樹脂層43に埋設されるようになっており、回路基板外部の電極と接続する場合には、絶縁樹脂層43にビアホールを作り、その内部に形成または充填した導体を介して接続する事ができる。
また、インダクタは、ガラスコア41内のTGVと、ガラスコア41の表裏面の配線(図3参照)をつないでソレノイドコイルを作ることにより形成する事ができる。インダクタの本体は、ガラスコア41の内部と、その表裏面の絶縁樹脂層43に埋設されるようになっており、回路基板最外層の電極との導通は、キャパシタと同様に、絶縁樹脂層43内のビアホールを介して行うことができる。なお、インダクタL2(図4参照)は、バンドパスフィルタ間の干渉抑制調整回路用のリアクタンス素子である。
次に、本発明の回路基板を具体的に説明する。
図15は、本発明の回路基板200を模式的に例示した断面図である。
本発明の回路基板200は、貫通穴44を有するガラスコア41を用いてLC回路を内蔵した回路基板である。
本発明の回路基板200は、LC回路を形成した基本回路基板100(図14(z)参照)と、基本回路基板100の表裏面に形成されたビルドアップ層70と、を備えている。図15は、ビルドアップ層70が1層(1組の絶縁樹脂層と配線パターン)である場合を例示しているが、2層以上のビルドアップ層であっても良い。
図14(z)に例示した様に、基本回路基板100は、ガラスコア41の表裏面に形成された配線パターン50、51と、ガラスコア41の貫通穴44の内部に形成され、ガラスコア41の表裏面の配線パターン50、51を接続する導体層10と、ガラスコア41の表裏面の少なくともいずれかの配線パターン50または51を一方の電極とし、その上に形成された誘電体層13とその誘電体層13の上に形成されたもう一方の電極からなるキャパシタと、ガラスコア41の、一方の面に形成された配線パターン50と、もう一方の面に形成された配線パターン51とを、貫通穴44の内部に形成された導体層10により順次直列に接続されてなるソレノイドコイルを含むインダクタと、からなるLC回路と、を備えている。この様に、インダクタがガラスコア41の表裏面の配線パターン50、51を貫通穴44の導体層10によって直列接続されたコイルまたは、配線パターン50、51の一部から形成されている事により、個別素子からなるインダクタを使用する場合と比較して著しく薄くする事が可能となる。
導体層10は、ガラスコア41の一方の面に形成された配線パターン51と接続し、且つガラスコア41のもう一方の面から突出して備えられており、且つその導体層の突出部15は、そのガラスコア41の導体層の突出部15側の面に形成された配線パターン50と接続されている。導体層10がガラスコア41のもう一方の面から突出して備えられているため、導体層10がガラスコア41の内壁面と接する面積が増大する。その為、低背化の為、ガラスコア41を薄くする事により、導体層10とガラスコア41の内壁面との接触面積が減少するが、その事による接続信頼性の低下を抑制する事ができる。
図1を用いて、更に詳しく説明する。
導体層10は貫通穴44の内壁面に形成されており、ガラスコア41の一方の面に形成された配線パターン51と接続している。ここで導体層10は、第一密着層42とその上に形成された配線層45(図6(f)参照)と同じ電解銅めっき層から構成されている。
一方、ガラスコア41のもう一方に面においては、図1においては第一密着層42がガラスコア41の下側の面から突出して形成され、その内側に導体層10が形成されている
様に示しているが、実際には、第一密着層42の厚さは0.3〜0.6μm程度であり、導体層10は、例えば5μmとすることができる。
その為、導体層10は第一密着層42の10倍程度の厚さを備えており、突出して形成された部分は、概ね導体層10で形成されていると考えてよい。従って、突出した長さだけ導体層10が長くなった状態となり、その分だけ、ガラスコア41の内壁面との接触面積が増大する。その結果、変形させようとする応力に抵抗する力が強くなる事により、層間の接続信頼性が向上する。
図14(z)に示した様に、配線パターン50、51と、導体層10と、LC回路を含む基板の表裏面には絶縁樹脂層43が形成されており、それらの絶縁樹脂層43の上に形成された配線パターン50´、51´は、絶縁樹脂層43に形成された貫通穴56を介してキャパシタの上電極およびガラスコア41上に形成された配線パターン50、51と接続されていることが特徴である。なお、貫通穴56の内部は電解銅めっき49が充填されている。
こうする事により、ガラスコア41にインダクタとキャパシタからなるLC回路を内蔵した基本的な回路基板100が得られる。
更に、基本的な回路基板100の表裏面に、1層以上のビルドアップ層を形成する事により、本発明の回路基板200(図15(aa)参照)を得る事ができる。
更に、図16(bb)に例示した様に、回路基板200に高周波用部品57を実装後、その上からモールド樹脂58によりモールドする事により、本発明のモジュール基板300(図17(cc)参照)を得る事ができる。
また、導体層10は、下地との密着力が強いシード層と、導電性が高い金属層と、の積層体である事が好ましい。
また、シード層としては、下地となるガラスや絶縁性樹脂との密着力が強い金属材料、例えばTi、Cr、Ni、Alの中から選ばれたいずれかの薄膜と、導電性が高い金属材料、例えば銅のスパッタ薄膜や無電解銅めっき薄膜からなる積層体である事が好ましい。金属層としては、比較的に短時間のうちに、数μm以上の膜厚を形成可能である電解銅めっき被膜が好ましい。
<回路基板作製プロセス>
次に、図5〜17を用いて、ガラス基板を用いた回路基板作製プロセスの一例を示す。
(回路設計)
まず回路設計を行うため、通過又は遮断する周波数帯域に応じて、必要なキャパシタンスとインダクタンスを、シミュレーションソフトによって算出する。例えば3400MHz以上、3600MHz以下の帯域について、図4に示すような回路構成において、所望の特性を実現するための素子の仕様を表1、表2に示す。ここで、インダクタL1とL3については、インダクタンスが非常に小さいため、コイルの形状(ソレノイド型インダクタ)にする必要がなく、一本の配線の自己インダクタンスで足りるため、表中では、その配線の寸法について示してある。
Figure 2021111699
Figure 2021111699
2499MHz以上、2690MHz以下の帯域用のBPFについても、同様の手順によって、キャパシタンス、インダクタンスを計算し、必要な回路の設計を行う(数値については省略)。
以上の回路設計に基づいて、必要な回路素子を備えた回路基板を製作する。
まず、図5(a)に示すように、低膨張のガラスコア41(厚さ300μm、CTE(Coefficient of Thermal Expansion、熱膨張率):3.5ppm/K)を準備する。
次いで図5(b)に示すように、かかるガラスコア41に開口径80μm〜100μmの貫通穴44を形成する。形成にあたっては、第一段階として、貫通穴44の形成を所望する位置にUVレーザー光をパルス照射する事により、照射されたガラスに脆弱部を作り、第二段階として、ガラス板全体に対してフッ酸水溶液(フッ化水素酸)によるエッチングを行う。これにより脆弱部が選択的にエッチングされ、貫通穴44が迅速に形成される。ガラスエポキシ基板を用いる場合と比較すると、より高精度な内径を持ち、且つ凹凸のない内壁面を有する貫通穴44を形成できることとなる。
つぎに図5(c)に示すように、接着剤層46付きの支持体47をガラスコア41に貼合する。支持体47は、例えば光を透過する性質(透明性)を有する材料から構成される基板である。支持体47が透過する光の波長の範囲は、例えば300nm以上2000nm以下でもよく、300nm以上1100nm以下でもよい。支持体47は、例えばレーザー光のような特定の波長を透過する性質を有するものでもよい。
支持体47には、例えばガラス基板が用いられる。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又はサファイアガラス等が用いられる。支持体47の主面47a(接着剤層46と接する側の面)の表面粗さRz(最大高さとも呼ばれる。)が0.01μm以上であることによって、支持体47を準備するコストの増加を抑制することができる。また、支持体47の主面47aの表面粗さRzが5μm以下であることによって、主面47aの凹凸に起因した配線層45(図6(f)参照)の断線及び短絡等を抑制できる。
接着剤層46は、剥離層46a及び保護層46bを含み支持体47とガラスコア41とを互いに接着するための層である。
剥離層46aは、支持体47の主面47a上に設けられており、光の照射により分解可能な樹脂を含んでいる。例えば光としてレーザー光を用い、剥離層46aに含まれる樹脂として、レーザー光が照射されることによって熱分解可能な樹脂が用いられる。剥離層46aに含まれる樹脂としては、例えばエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の1種又はこれらの樹脂の2種類以上が混合された樹脂等が用いられる。
保護層46bは、剥離層46aの上に形成されており、保護層46bは、レーザー光によるガラス剥離の際に発生する熱による基板へのダメージを防ぐ役目がある。材質はエポキシ樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、およびマレイミド樹脂の内1の1種類又はこれらの樹脂の2種類以上が混合された樹脂等が用いられており、光により硬化する成分を含む層である。
接着剤層46の厚さは、例えば20μm以上100μm以下である事が好ましい。
次に図5(d)に示すように貫通穴23の底部に露出している接着剤層46をエッチングする。例えば、RIE(Reactive Ion Etching)でエッチングする場合、CFとOの混合ガスを用い、約1.6Pa(真空度120mmTorr)、出力80Wで接着剤層46がガラス下面から、例えば1μm以上の深さになるようにエッチングして、接着層46の保護層46bを1μm以上除去する。
次に、図6(e)に示すように、配線層45(図6(f)参照)の下およびガラスコア
41の貫通穴44の内壁面の第一密着層42として、ガラスコア41の表面全面に、例えばTi膜とCu膜を、この順序でスパッタリング法にて2層製膜して、ガラス表面と、貫通穴44の底部の接着剤層46表面の導電化を行う。ガラス表面などの導電化を行う事により、電解めっきが可能となる膜厚に設定すればよく、例えば、Ti膜を50nm、Cu膜を300nmに設定すれば良い。
次に、図6(f)に示す様に、電解銅めっきにより配線層45を形成する。銅めっきの厚さは特に限定する必要は無いが、例えば数μm〜数十μmとすることができる。
次に、図6(g)に示す様に、配線層45の上に配線パターン51を形成するためのドライフィルムレジスト層53を形成する。
次に、図7(h)に示す様に、銅のエッチング液を用いて、電解銅めっきからなる配線層45のドライフィルムレジスト層53に被覆されていない部分をエッチング除去する。
この段階において、図7(h)に示すように、ガラスコア41の表裏面は、ガラス面が露出した部分と、第一密着層42の上に電解銅めっきが積層された配線パターン51の部分が混在している。図7(h)の工程で、配線パターン51の所定の位置には、キャパシタの下電極(図示省略)が形成される。
次に、図7(i)に示すように、まずガラスコア41のキャパシタを形成する側の面全体に、CVD(Chemical Vapour Deposition)製膜法にて、例えば厚さ200nm乃至400nmで、SiN膜を形成してキャパシタの誘電体層13を形成する。
更に、図7(j)に示すように、キャパシタの上電極を形成する際のシード層52として、スパッタ製膜法にて、Ti膜とCu膜を、例えば、おのおの50nm、300nmにて、この順序で誘電体層13の上全体に製膜する。
続いて、図8(k)に示すように、キャパシタの上電極を形成すべく、フォトリソグラフィーにて、上電極を形成する部分のみをドライフィルムレジスト層53から露出させた状態とする。
ついで図8(l)に示すように、電解銅めっきにて、厚さ9〜10μmにて上電極54を形成する。
その後、図9(m)に示すように、ドライフィルムレジスト層53を除去する。この時点では、キャパシタ以外にもSiN層などが積層されている。
次に、図9(n)に示すように、余分な第一密着層42、めっきシード層などを除去すべく、まずフォトリソグラフィーにて、上記キャパシタの上電極54上のみをドライフィルムレジスト55で保護する。
続いて、図10(o)に示すように、キャパシタの上電極54を製膜する際のスパッタ銅層のうち、余分な部分を除去するべく、ウエットエッチング法にて基板を処理し、余分な部分のTi層、SiN層を除去すべく、基板をドライエッチング法にて処理する。
具体的には、まず余分な部分で一番上にあるスパッタCu層をエッチング液にて除去する。つぎに、その下のスパッタTi層とCVD製膜したSiN層を、ドライエッチングにて除去する。
そのあとで、図10(p)に示すように、キャパシタの上電極54を保護していたドライフィルムレジスト55を剥離除去する。
つぎに、図11(q)に示すように、ガラスコア41の上面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂(商品名「ABF GX−T31R」)を貼付して、絶縁樹脂層43を形成する。加工は真空プレスラミネート装置にて、ガラスコア41の貫通穴44の内部にボイドが形成される事なく絶縁樹脂をラミネートする。絶縁樹脂層43の厚さは、例えば35μm程度とし、キャパシタの上電極54まで確実に埋没するようにする。
次に、図11(r)に示すように、ガラスコア41から支持体47を剥離する。剥離に際して、支持体47を通して接着剤層46にレーザー光を照射する。支持体47全体に亘ってレーザー光を照射してもよいし、支持体47の所望の位置にレーザー光を照射してもよい。
この工程においては、接着剤層46内の樹脂を確実に分解し、剥離可能とする観点から、直線的に往復させながら支持体47全体にレーザー光を照射する。レーザー光は、例えば300nm以上2000nm以下の波長を有してもよく、300nm以上1500nm以下の波長を有していてもよく、300nm以上1100nm以下の波長を有していてもよい。レーザー光を出射する装置の一例として1064nmの波長の光を出射するYAGレーザー装置、532nmの波長の2倍高調波YAGレーザー装置、又は780nm以上1300nm以下の波長の光を出射する半導体レーザー装置等を使用する事ができる。支持体47は透明性を有しており、レーザー光を透過する。よって、支持体47を透過したレーザー光のエネルギーは、接着剤層46に吸収される。吸収されたレーザー光のエネルギーは、接着剤層46内にて熱エネルギーに変換される。この熱エネルギーによって、接着剤層46の樹脂は熱分解温度に達し、熱分解する。この事によって、接着剤層46が支持体47とガラスコア41とを接着する力が弱まり、剥離可能となる。
図12(s)は、支持体47と接着剤層46が剥離された基板を示している。
次に図12(t)に示すように、ガラスコア41の下面および貫通穴44の凸部に第二密着層48として、ガラスコア41の下面全面にTi膜とCu膜を、この順序でスパッタリング法にて2層製膜して、ガラス下面の導電化を行う。膜の厚さは、例えばTi膜を50nm、Cu膜を300nmに設定すれば良い。
次に、図12(u)に示すように、電解銅めっきにより、第二密着層48の上に配線層45´を形成する。
次に、図13(v)に示すように、配線層45´の上にレジストパターン31を形成する。
次に、図13(w)に示すように、レジストパターン31をエッチングマスクとして配線層45´をエッチング除去する。配線層45´は電解銅めっき層であるため、銅のエッチング液を使用してエッチングを行い、更にその下地にある第二密着層(スパッタ銅層とスパッタTi層)48を、それぞれ、銅のエッチング液による湿式エッチングとドライエッチングによってエッチング除去する事により、配線パターン50が形成される。
次に、図13(x)に示すように、レジストパターン31を剥離する。この様にして、ガラスコア41の上に、第二密着層48と配線層45´の積層パターンである配線パターン50が形成される。
つぎに、図14(y)に示すように、ガラスコア41の配線パターン50が形成されて
いる下面に、例えば味の素ファインテクノ株式会社製の絶縁樹脂(商品名「ABF GX−T31R」)を貼付して、絶縁樹脂層(樹脂ビルド層)43を形成する。加工は真空プレスラミネート装置にて、配線パターン50にボイドが形成される事なく絶縁樹脂をラミネートする。絶縁樹脂層43の厚さは、例えば35μm程度とし、配線パターン50まで確実に埋没するようにする。
次に、図14(z)に示すように、レーザー加工によって、絶縁樹脂層43の導通をとりたい位置に、ガラスコアの配線パターン50、51に達する貫通穴56を形成する。貫通穴56の直径は、60μm程度が好ましい。
図示していないが、ガラスコア41の表裏面の絶縁樹脂層43を、アルカリ系の表面粗化液にて処理し、算術表面粗さRaが、例えば60nmになるように調整する。これは、次の工程にて、シード層の密着力を高めるためのものである。
つぎに、図示していないが、表裏面の絶縁樹脂層43に無電解銅めっきを施し、導電シード層を形成する。その厚さは、例えば0.6μmとすれば良い。この処理によって、表裏面のみならず、先にレーザー加工にて形成した貫通穴56の内壁面にも導電シード層が形成される。
次に、図示していないが、基板両面にドライフィルムレジストを貼付し、フォトリソグラフィー法によって、配線パターン51´を設けたい部分に開口部を設ける。ついで、基板に電解銅めっきを施し、例えば厚さ15μmにて配線パターン51´を形成する。また、この電解銅めっき処理において、絶縁樹脂層43内の貫通穴56の内部は電解銅めっき49で満たされ、ガラスコア41表面の配線パターン50、51との導通もとる事ができる。
その後、不要な導電シード層をエッチングで除去する事によって、図14(z)に示すようなLC回路用の内蔵素子を含む基本的な回路基板100が完成する。
基本的な回路基板100において、ガラスコア41又は絶縁樹脂層43の表面に平面状(たとえば渦巻き状)のリアクタンス素子(コイル)を形成することもできる。また、電気的に中性なスルーホールをリアクタンス素子間に配置し、相互誘導による損失を低減することも可能であり、スルーホール内にキャパシタンスを設けることも可能である。
また、ガラスコア41に、絶縁樹脂層43と銅の配線パターン50、51を積層した場合において、応力バランスの崩れからガラスコア41の反りや割れが生じることを防ぐべく、例えばガラスコア41の直上に、シリコンナイトライド層などを形成することができる。このシリコンナイトライド層は、銅の配線パターン50、51の残留応力をキャンセルする機能を持ち、この組み合わせにより応力調整したビルド配線層を構成する。ただし、シリコンナイトライド層は一例であり、これに限られることはない。
図15(aa)に示す様に、基本的な回路基板100の表裏面に、ビルドアップ層70を、それぞれ1層以上形成する事により、本発明の回路基板200を得る事ができる。図15(aa)は、ブルドアップ層70が1層形成された例を示している。
また、図17(cc)に示すように、図16(bb)に示した回路基板200上に高周波部品57を実装し、その上から、モールド樹脂58でモールドする事により、モジュール基板300とする事ができる。この様なモジュール基板300は、高周波部品57を実装した面とは反対側の面における導電性部材を、マザー基板(不図示)に接続することができる。この様にする事で、高周波部品57などから発生する熱をマザー基板に流す事が
できる様になり、より大きな放熱面積を得る事ができる。
10・・・(貫通穴内の)導体層
11・・・絶縁樹脂層
12・・・(キャパシタの)下電極
13・・・(キャパシタの)誘電体層
14・・・(キャパシタの)上電極
15・・・(導体層の)突出部
21、22・・・配線
23・・・貫通穴
30・・・配線パターン
31・・・レジストパターン
41・・・ガラスコア
42・・・第一密着層(Ti/Cuスパッタ層)
42a・・・Niめっき
43・・・絶縁樹脂層
44・・・貫通穴
45、45´・・・配線層
46・・・接着層
46a・・・剥離層
46b・・・保護層
47・・・支持体
47a・・・支持体表面
48・・・第二密着層(Ti/Cuスパッタ層)
49・・・電解銅めっき
50、50´・・・配線パターン
51、51´・・・配線パターン
52・・・シード層
53・・・ドライフィルムレジスト層
54・・・(キャパシタの)上電極
55・・・(キャパシタ保護用の)ドライフィルムレジスト層
56・・・貫通穴
57・・・高周波用部品
58・・・モールド樹脂
65・・・配線
70・・・ビルドアップ層
100・・・基本的な回路基板
200・・・回路基板
300・・・モジュール基板

Claims (3)

  1. 貫通穴を有するガラスコアを用いてLC回路を内蔵した回路基板であって、
    LC回路を形成した基本回路基板と、基本回路基板の表裏面に形成されたビルドアップ層とを備えており、
    基本回路基板は、
    ガラスコアの表裏面に形成された配線パターンと、
    ガラスコアの貫通穴の内部に形成され、ガラスコアの表裏面の配線パターンを接続する導体層と、
    ガラスコアの表裏面の少なくともいずれかの配線パターンを一方の電極とし、その上に形成された誘電体層とその誘電体層の上に形成されたもう一方の電極からなるキャパシタと、ガラスコアの、一方の面に形成された配線パターンと、もう一方の面に形成された配線パターンとを、貫通穴の内部に形成された導体層により順次直列に接続されてなるソレノイドコイルを含むインダクタと、からなるLC回路と、を備えており、
    導体層は、ガラスコアの一方の面に形成された配線パターンと接続し、且つガラスコアのもう一方の面から突出して備えられており、且つその突出した導体層は、そのガラスコアの面に形成された配線パターンと接続されており、
    配線パターンと、導体層と、LC回路を含む基板の表裏面には絶縁樹脂層が形成されており、それらの絶縁樹脂層の上に形成された配線パターンは、絶縁樹脂層に形成された貫通穴を介してキャパシタの電極およびガラスコア上に形成された配線パターンと接続されていることを特徴とする回路基板。
  2. 前記導体層は、下地との密着力が強いシード層と、金属層との積層体であることを特徴とする請求項1に記載の回路基板。
  3. 前記シード層が、Ti、Cr、Ni、Alの中から選ばれたいずれかの薄膜と、銅の薄膜からなる積層体である事を特徴とする請求項2に記載の回路基板。
JP2020002788A 2020-01-10 2020-01-10 回路基板 Active JP7512594B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020002788A JP7512594B2 (ja) 2020-01-10 回路基板
PCT/JP2021/000204 WO2021141045A1 (ja) 2020-01-10 2021-01-06 回路基板
CN202180007084.XA CN114788427A (zh) 2020-01-10 2021-01-06 电路基板
EP21738039.3A EP4089724A4 (en) 2020-01-10 2021-01-06 PRINTED CIRCUIT BOARD
US17/860,438 US20220346226A1 (en) 2020-01-10 2022-07-08 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020002788A JP7512594B2 (ja) 2020-01-10 回路基板

Publications (2)

Publication Number Publication Date
JP2021111699A true JP2021111699A (ja) 2021-08-02
JP7512594B2 JP7512594B2 (ja) 2024-07-09

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023042544A1 (ja) * 2021-09-15 2023-03-23 凸版印刷株式会社 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023042544A1 (ja) * 2021-09-15 2023-03-23 凸版印刷株式会社 配線基板

Also Published As

Publication number Publication date
WO2021141045A1 (ja) 2021-07-15
US20220346226A1 (en) 2022-10-27
EP4089724A4 (en) 2023-08-16
CN114788427A (zh) 2022-07-22
EP4089724A1 (en) 2022-11-16

Similar Documents

Publication Publication Date Title
EP1611611B1 (en) Methods for fabricating three-dimensional all organic interconnect structures
KR100828244B1 (ko) 고주파 모듈 장치 및 그 제조 방법
WO2006011320A1 (ja) 複合型電子部品及びその製造方法
US11303261B2 (en) Circuit board
EP4064803A1 (en) Glass-core multilayer wiring substrate and method for manufacturing same
US20210298172A1 (en) Circuit board
JP2008112790A (ja) 半導体パッケージおよびその製造方法
KR100955948B1 (ko) 다중대역 송신단 모듈 및 이의 제조 방법
WO2021141045A1 (ja) 回路基板
JP7512594B2 (ja) 回路基板
JP2021100026A (ja) ガラスコア多層配線基板の製造方法、ガラスコア多層配線基板および高周波モジュール基板
WO2022065184A1 (ja) 配線基板
WO2021205986A1 (ja) 高周波フィルタ内蔵ガラスコア配線基板、それを用いた高周波モジュールおよび高周波フィルタ内蔵ガラスコア配線基板の製造方法
WO2022106296A2 (en) Component carrier for waveguide applications
WO2005101934A1 (ja) 複合型電子部品及びその製造方法
JP2021114582A (ja) 電子部品搭載用回路基板
JP2003332517A (ja) マイクロ波集積回路及びその製造方法並びに無線装置
JP7383215B2 (ja) 回路基板
CN112447533A (zh) 玻璃基板结构及封装方法
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール
KR20060114562A (ko) 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법
CN210167326U (zh) 玻璃基板结构
JP7351113B2 (ja) ガラスコア多層配線基板
KR100647021B1 (ko) 전도성 비아를 구비한 저온동시소성세라믹 기판 및 그제조방법
JP2004335946A (ja) 積層型電子回路装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528