WO2023042544A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2023042544A1
WO2023042544A1 PCT/JP2022/028287 JP2022028287W WO2023042544A1 WO 2023042544 A1 WO2023042544 A1 WO 2023042544A1 JP 2022028287 W JP2022028287 W JP 2022028287W WO 2023042544 A1 WO2023042544 A1 WO 2023042544A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
capacitor
glass substrate
wiring board
glass
Prior art date
Application number
PCT/JP2022/028287
Other languages
English (en)
French (fr)
Inventor
優樹 梅村
健央 高田
智之 石井
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Publication of WO2023042544A1 publication Critical patent/WO2023042544A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Definitions

  • the present invention relates to wiring boards.
  • the high frequency component has a first surface located on the first side and a second side opposite to the first side.
  • a substrate comprising glass and having a second surface located on the substrate, and a capacitor located on the first surface of the substrate, the capacitor comprising: a first surface first conductive layer located on the first surface of the substrate; It has a first surface first insulating layer located on the first surface first conductive layer and a first surface second conductive layer 1 located on the first surface first insulating layer.
  • the layer comprises an inorganic material having a breakdown field of 6 MV/cm or greater.”
  • a high frequency circuit formed on a glass substrate is often formed by utilizing part of a conductor layer connected to a through hole provided in the glass substrate. Therefore, components forming a high-frequency circuit formed on a glass substrate may have unintended parasitic inductance and parasitic resistance. These parasitic components may degrade the filter characteristics of the resonant circuit.
  • Patent Document 1 does not consider such a point.
  • one typical wiring board of the present invention is A wiring board having a glass substrate having a through hole and a component constituting a high frequency circuit on a first surface of the glass substrate, A bottom portion of the through-hole on the first surface and a component forming the high-frequency circuit have an overlapping portion on the first surface.
  • the technique which can reduce the parasitic inductance and parasitic resistance can be provided about the components which comprise the high frequency circuit formed on a glass substrate.
  • FIG. 1 is a schematic diagram of a cross-sectional structure of a conventional wiring board.
  • FIG. 2 is a schematic diagram of the cross-sectional structure of the main part of the first embodiment.
  • FIG. 3 is a schematic diagram of the cross-sectional structure of the wiring board of the first embodiment.
  • FIG. 4 is a schematic diagram of the cross-sectional structure of the main part of the second embodiment.
  • FIG. 5A is a cross-sectional view schematically showing the shape of a capacitor at room temperature.
  • FIG. 5B is a cross-sectional view schematically showing deformation of the capacitor at low temperature.
  • FIG. 5C is a cross-sectional view schematically showing deformation of the capacitor at high temperature.
  • FIG. 6 is a cross-sectional view schematically showing deformation of a capacitor at high temperatures.
  • FIG. 7 is a schematic diagram of the cross-sectional structure of the wiring board of the third embodiment.
  • FIG. 8 is a diagram for explaining the method of manufacturing the wiring board.
  • FIG. 9 is a schematic diagram of the cross-sectional structure of the wiring board of the present disclosure.
  • FIG. 10 is a schematic diagram of a cross-sectional structure of a wiring board of a comparative example.
  • FIG. 11 is a resonance circuit diagram used to verify the effect.
  • FIG. 12 is a diagram showing frequency characteristics of an example of the present disclosure and a comparative example.
  • the term "glass substrate” is sometimes referred to as a glass core substrate, and includes a glass substrate coated with a metal layer, a dielectric layer, an insulating layer, and the like. Furthermore, the glass substrate typically has light transmittance, and the components of the glass material constituting the glass substrate and the blending ratio thereof are not particularly limited. Examples of glass substrates that can be used include glasses containing silicate as a main component, such as alkali-free glass, alkali glass, borosilicate glass, quartz glass, sapphire glass, and photosensitive glass. As the glass substrate 10, from the viewpoint of being used for semiconductor packages and semiconductor modules, it is desirable to use alkali-free glass.
  • the content of alkali components contained in the alkali-free glass is preferably 0.1% by mass or less.
  • the thickness of the glass substrate is preferably 1 mm or less.
  • the thickness of the glass substrate is more preferably in the range of 0.1 mm or more and 0.8 mm or less in consideration of handling properties during manufacturing.
  • components constituting a high-frequency circuit are components constituting an electronic circuit intended to be used for high-frequency signals of 0.1 GHz or higher, and include capacitors, inductors, and the like.
  • "having an overlapping portion on the surface” means that there is a planar overlapping portion when the surface is viewed from the normal direction of the surface. In this case, it includes the case where one region is completely contained in the other region, and the case where it completely overlaps.
  • a “through hole” is generally a hole extending from the first surface of the glass substrate to the second surface opposite to the first surface, and does not necessarily extend from the first surface of the glass substrate to the second surface. It does not have to be completely through the surface.
  • the through-hole may be filled with a conductive material after its formation, or may be formed by forming a conductive layer on the inner wall of the hole and filling the central portion of the hole with an insulating material such as resin. good too.
  • the cross-sectional shape of the through-hole formed in the glass substrate may be a rectangle, and may be an X-shape, that is, a shape in which the diameter of the center portion is smaller than the diameters of one end and the other end of the through-hole.
  • the shape of the opening of the through-hole on the first surface or the second surface of the glass substrate may be circular, elliptical, or polygonal.
  • the “bottom portion” of the through-hole means the surface of the through-hole or the conductive film or insulating film contacting the through-hole contacting the first surface or the second surface of the glass substrate.
  • the smaller diameter end may be referred to as “Bottom” and the larger diameter end may be referred to as “Top”.
  • FIG. 1 is a schematic diagram of a cross-sectional structure of a conventional wiring board.
  • a through hole 20 is formed in a glass substrate 10
  • a conductive layer 40 is formed on the side wall of the through hole, and the central portion of the through hole 20 is filled with an insulating resin.
  • the bottom portion 21 of the through-hole is connected to the conductive layer 91 formed on the surface of the glass substrate on the positive side of the Z-axis.
  • the conductive layer 91 forms an MIM (Metal-Insulator-Metal) capacitor 90 together with an insulator 92 and a conductor 93 formed thereon.
  • MIM Metal-Insulator-Metal
  • This capacitor 90 constitutes a part of the LC filter, and is a part of the components constituting the high frequency circuit.
  • the conductor 93 is connected to the wiring of the wiring board.
  • the conductive layer 40 on the sidewall is connected to an internal wiring layer 41 formed on the surface of the glass substrate on the Z-axis negative side, and the internal wiring layer 41 is formed as a buildup layer on the glass substrate. It is connected to a via portion 50 that is part of the wiring layer.
  • the via portion 50 is connected to a pad portion 51 formed on the outer shell of the wiring layer, and a solder ball 60 is placed on the pad portion 51 .
  • the bottom portion 21 of the through-hole 20 and the capacitor which is a component of the high-frequency circuit, are superimposed on each other in a plane when the surface of the wiring board is viewed from above the z-axis. part does not exist.
  • a distance L is provided from the center of the through hole to the center of the capacitor 90 .
  • the presence of the conductive layer 91 at the distance L causes unintended parasitic inductance and parasitic resistance in the capacitor 90 .
  • FIG. 2 is a schematic diagram of the cross-sectional structure of the wiring board of the first embodiment.
  • a through hole 20 is formed in a glass substrate 10, and a conductive layer 40 is formed on the sidewall of the through hole.
  • an MIM capacitor 90 composed of a conductive layer 91 and an insulator 92 and a conductor 93 formed thereabove is formed in the positive z-axis direction of the through-hole 20 .
  • the capacitor 90 which is a component constituting a high-frequency circuit provided on the first surface of the glass substrate 10, and the bottom portion 21 of the through-hole provided in the glass substrate on the first surface are arranged on the first surface. It has a structure with overlapping parts.
  • the wiring distance from the bottom of the through hole to the capacitor 90 can be shortened as in the conventional example, and the generation of parasitic inductance and parasitic resistance can be suppressed, thereby improving the performance of the high frequency circuit.
  • an area for forming wiring from the bottom of the through-hole to the capacitor 90 is not required, and a high density wiring substrate can be achieved.
  • the center position of the through-hole 20 and the center position of the capacitor 90 on the first surface of the glass substrate substantially overlap, but these center positions need not necessarily match. do not have.
  • the through hole 20 is described as a conformal via having the conductive layer 40 formed only on its sidewalls.
  • the through hole 20 does not necessarily have to be a conformal via, and the entire through hole 20 may be filled with a conductor to form a filled via.
  • a conductive layer 40 is formed on the side wall of the through hole 20, and the central portion is filled with an insulator such as resin.
  • the coefficient of thermal expansion (CTE) of the material filled in the through holes 20 is desirably 40 ppm/K or less, more preferably 30 ppm/K or less, and more preferably 20 ppm/K or less.
  • the capacitor is connected to the external wiring 42 through the via portion 50 formed by opening the insulating layer 30 in the conductor 93 constituting the capacitor.
  • the conductive layer 40 formed on the side wall of the through hole 20 is also connected to the external wiring 42 formed on the wiring substrate through the internal wiring layer 41, the via portion 50, and the like.
  • the configuration and manufacturing method of the wiring board described above are not limited to the configuration described above, and can be changed as appropriate.
  • FIG. 4 is a schematic diagram of the cross-sectional structure of the wiring board of the second embodiment.
  • the same reference numerals are given to the same or equivalent components as in the above-described first embodiment, and the description thereof will be simplified or omitted.
  • the second embodiment differs from the first embodiment in that the diameter of the through hole 20 is tapered in the z-axis direction.
  • the diameter ⁇ 1 of the bottom portion 21 of the through-hole 20 overlapping the capacitor 90 is smaller than the diameter ⁇ 2 of the second surface 12 on the opposite side of the glass substrate. in this way.
  • FIG. 5A, 5B, and 5C are cross-sectional views schematically showing deformation of the capacitor due to temperature changes when the capacitor 90 is configured on the larger diameter side (top) of the through hole 20.
  • FIG. 5A shows the shapes of the through-hole 20 and the capacitor 90 at normal temperature, and no deformation is seen in the capacitor 90 .
  • the material of the glass substrate 10, the internal wiring layer 41, the conductive layer 91, or the thermal expansion coefficient and elastic modulus of the insulating layer are significantly different.
  • glass has a coefficient of thermal expansion (CTE) of about 3 to 10 ppm/K and an elastic modulus of 60 GPa to 100 GPa.
  • CTE coefficient of thermal expansion
  • the elastic modulus is 80 GPa
  • the thermal expansion coefficient of the insulating resin layer is 10 to 60 ppm/K
  • the elastic modulus is about 1 to 20 GPa.
  • glass is difficult to deform due to temperature changes and has a smaller coefficient of thermal expansion than other materials. tend to occur and this tends to manifest itself as deformation of the structure. For this reason, when the components constituting the high-frequency circuit provided on the first surface 11 of the glass substrate and the bottom portion 21 of the through-hole 20 provided on the glass substrate have an overlapping portion on the first surface 11. , deformation may occur in the capacitor 90, which is a component of the high-frequency circuit. The magnitude of this deformation also changes depending on the substance filled in the through-holes 20 .
  • FIG. 5B schematically shows the structure when the wiring board shrinks at low temperature.
  • FIG. 5C schematically shows the structure when the wiring board expands at high temperature.
  • the material filled in the through-holes 20 be a material with a coefficient of thermal expansion close to that of the glass substrate, preferably with a coefficient of thermal expansion (CTE) of 40 ppm/K or less, more preferably 30 ppm/K or less, and particularly preferably 30 ppm/K or less. is preferably 20 ppm/K or less. If it is 40 ppm/K or less, the capacity fluctuation can be suppressed to the extent that it can withstand general use. Also, if it is 30 ppm/K or less, it can be used for applications that require control of capacitance fluctuations. If it is 20 ppm/K or less, it can be used for applications that are stricter in capacity fluctuation.
  • CTE coefficient of thermal expansion
  • Examples of materials that meet these requirements include: (Material example) 40 ppm or less ABF-GX92 (Ajinomoto Fine Techno) 30 ppm or less NX04 series (Sekisui Chemical) ABF-GXT31 (Ajinomoto Fine Techno) 20 ppm or less ABF-GL102, 103 (Ajinomoto Fine Techno) GX-E4 (Ajinomoto Fine Techno)
  • the CTE measurement method is TMA (tensile) at 25°C-150°C.
  • FIGS. 5C and 6 show the case where the capacitor 90 is formed in the larger through hole (Top) (FIG. 5C) and the case where the capacitor 90 is formed in the smaller through hole (Bottom) (FIG. 5C). 6) shows the difference in the amount of deformation under high temperature.
  • the structure (FIG. 6) in which the capacitor is formed on the small side (bottom) of the through hole 20 can suppress the deformation of the capacitor due to temperature change, and further suppress the capacitance fluctuation of the capacitor. becomes possible.
  • the CTE is 3 ppm for glass, 16 ppm for Cu, and 20 ppm for resin.
  • the influence can be minimized. That is, if the structure shown in FIG. 6 is adopted, the insulating material tends to expand toward the second surface 12, which is the surface opposite to the surface on which the capacitor is formed, and as a result, the bottom 21 of the through hole is deformed. becomes difficult, and the capacity fluctuation can be suppressed.
  • FIG. 7 is a schematic diagram of the cross-sectional structure of the wiring board of the third embodiment.
  • the third embodiment is the same as the second embodiment in that the diameter of the through-hole 20 is narrowed in the z-axis direction and the capacitor 90 is formed on the small surface of the through-hole 20 in a tapered shape.
  • Embodiment 3 differs from Embodiment 2 in that the film thickness of the conductive layer 91 at the bottom portion 21 of the through hole is thicker than the conductive layer 91 at the region not overlapping the bottom portion 21 . That is, the conductive layer 91 in contact with the first surface of the capacitor 90, which is a component of the high-frequency circuit, has a larger conductive layer thickness at the bottom portion 21 of the through-hole than the portion not overlapping the through-hole. formed.
  • stress strain due to thermal expansion tends to be greater in the bottom portion 21 than in other locations. The amount of deformation of 90 can be further suppressed, and the performance of the capacitor as a high frequency component can be further improved.
  • Step 1 a 500 ⁇ m-thick alkali-free glass (EN-A1 AGC Co., Ltd.) is prepared as a glass substrate 10, and surface contaminants are removed by ultrasonic cleaning or the like. After that, the glass substrate is irradiated with a laser from the first surface side to form the laser-modified portion 13 serving as the starting point of the through-hole.
  • the laser-modified portion 13 extends downward, for example, in the vertical direction from the first surface 11 and is formed so that the lower end remains on the glass substrate 10 .
  • Step 2 A metal hydrofluoric acid-resistant film (with a thickness of 10 nm or more and 500 nm or less) is formed on the first surface 11 of the glass substrate by sputtering or the like. After that, a copper coating that becomes a part of the conductive layer 91 is formed (with a range of 100 nm or more and 500 nm or less) on the hydrofluoric acid-resistant metal film by a sputtering method, an electroless plating method, or the like. Thereby, a seed layer for electroplating is formed on the first surface of the glass substrate.
  • the material of the hydrofluoric acid-resistant metal film can be appropriately selected from, for example, chromium, nickel, and nickel-chromium.
  • Step 3 A patterning photoresist is then formed over the seed layer.
  • a dry photoresist (RD1225) manufactured by Showa Denko Materials Co., Ltd. is used for lamination on the first surface 11 side, a pattern is drawn, and development is performed to expose the seed layer. Thereafter, by supplying power to the seed layer and performing electrolytic copper plating, a pattern of the conductive layer 91 having a thickness of 2 ⁇ m or more and 10 ⁇ m or less can be obtained. And the pattern of the conductive layer 91 can be the lower electrode of the capacitor. Note that the dry film resist that is no longer needed after plating is dissolved and peeled off.
  • Step 4 a dielectric film as an insulator 92 is formed on the pattern of the conductive layer 91 .
  • Any known method can be applied to form the dielectric film, and for example, a method of forming SiN, SiO2, TaOx, etc. by plasma CVD can be selected.
  • Step 5 The next step is to form the upper electrode of the capacitor on the dielectric film.
  • a copper film 95 (Cu, Ti/Cu) or the like is formed to a thickness of 100 nm or more and 500 nm or less on the dielectric film by sputtering, electroless plating, or the like.
  • dry film resist 96 is used to perform lamination on the first surface side.
  • Step 6 Next, as shown in FIG. 8(b), a pattern is drawn on a dry film resist 96 and then developed to expose the copper film 95 serving as the seed layer, and electric power is supplied to the seed layer to perform electrolytic copper plating. Then, the upper electrode (conductor 93) is formed to have a thickness of 2 ⁇ m or more and 10 ⁇ m or less.
  • Step 7 Next, as shown in FIG. 8C, using the conductor 93 as an etching mask, the upper electrode seed layer, the dielectric, the lower electrode seed layer, and the hydrofluoric acid-resistant metal film are etched.
  • Cu can be removed by wet etching, the dielectric by dry etching, and Ti by dry and wet etching.
  • the hydrofluoric acid-resistant metal film can be etched with an etchant suitable for the metal film. For these etchings, a known etching technique can be appropriately employed.
  • an insulating resin 70 (ABF-GL103 manufactured by Ajinomoto Fine-Techno Co., Ltd., 32.5 ⁇ m thick) is laminated on the capacitor and wiring.
  • an adhesive (Liva Alpha manufactured by Nitto Denko Co., Ltd.) for temporary attachment is formed on the insulating resin 70, and the glass carrier is attached.
  • the thickness of the glass carrier is desirably in the range of 0.7 mm or more and 1.5 mm or less in view of the transportability after thinning.
  • the thickness of the glass carrier can be appropriately set according to the thickness of the glass substrate.
  • a glass carrier is exemplified as a support, but the support may not be made of glass, and may be made of metal, resin, or the like.
  • Step 9 the surface of the glass substrate opposite to the first surface 11 is etched with a hydrogen fluoride solution to form through holes and to thin the glass substrate 10 .
  • the portion of the glass where the laser-modified portion 13 is not formed is etched with a hydrogen fluoride solution and thinned parallel to the first surface of the glass substrate.
  • the hydrogen fluoride solution comes into contact with the laser-modified portion 13, the laser-modified portion is preferentially dissolved and the through hole 20 is formed.
  • the glass substrate is thinned along with the formation of the through holes. That is, thinning and formation of through holes are performed in one etching process.
  • the lower surface of the thinned glass substrate becomes the second surface 12 on which the second surface wiring layer is formed.
  • the amount of etching with the hydrogen fluoride solution can be appropriately set according to the thickness of the glass device.
  • the etching amount is preferably in the range of 100 ⁇ m or more and 350 ⁇ m or less.
  • the thickness of the glass substrate after thinning is preferably 50 ⁇ m or more and 300 ⁇ m or less.
  • Step 10 Next, on the second surface 12 of the glass substrate, a copper film or a similar film having a thickness of 100 nm or more and 500 nm or less is formed as the conductive layer 40 on the side wall and bottom of the through hole 20 by a sputtering method or an electroless plating method. form a film. This forms a seed layer on the second surface 12 of the glass substrate.
  • Step 11 Next, as in step 3, a pattern is formed on the second surface 12 with a dry film resist, power is supplied to the seed layer, and electroplating is performed so as to form a conductive film having a thickness of 2 ⁇ m or more and 10 ⁇ m or less.
  • the film thickness of the conductive layer 91 at the bottom portion 21 of the through-hole shown in the third embodiment is formed to be thicker than the conductive layer 91 at the portion not overlapping the bottom portion 21. be able to.
  • the unnecessary dry film resist is dissolved and removed to form the through electrodes.
  • the unnecessary seed layer is removed, and the inner wiring layer 41 can be formed on the second surface 12 by coating with an outer layer protective film such as insulating resin or solder resist.
  • the through holes 20 are filled with a filling material 23 such as insulating resin.
  • a filling material 23 such as insulating resin.
  • an interlayer insulating layer 22 is further formed to cover the second surface 12 .
  • the filling material 23 that fills the through holes 20 may be the same material as the interlayer insulating layer 22, or may be a different material.
  • the filling of the through-holes may be performed by filling only the through-holes 20 with a soft resin by a printing method and hardening it, and then forming an interlayer insulating resin. You may carry out continuously by the same process.
  • the filling material 23 is not limited to the insulating resin, and may be filled with other metal materials such as Cu plating. After that, the glass carrier 80 temporarily attached in step 8 is removed.
  • Step 13 After that, using a known manufacturing method, wiring and buildup layers can be formed on the front and back surfaces in the same manner as FC-BGA substrates, and an inductor (coil) (not shown) is formed at the same time as wiring is formed. be able to. As for the configuration of the inductor, it is possible to form coils of arbitrary shapes such as solenoids and spirals.
  • the capacitor can be manufactured on the first surface of the highly flat glass substrate before the through holes 20 are formed, so that the capacitor can be formed with high accuracy.
  • the diameter ⁇ 1 of the bottom portion 21 of the through-hole 20 overlapping the capacitor 90 is smaller than the diameter ⁇ 2 of the second surface 12 on the opposite side of the glass substrate. in this way.
  • FIG. 9 is a schematic diagram of a cross-sectional structure of a wiring board employing a main part of the wiring board of the second embodiment of the present disclosure.
  • the same reference numerals are given to the same or equivalent components as in the above-described first and second embodiments, and the description thereof will be simplified or omitted.
  • non-alkali glass EN-A1 (AGC), 0.15 mm thick
  • GL103 Alkali Fine Techno
  • Electrolytic copper plating is used as the conductive layer, and SiN is used as the capacitor dielectric.
  • the size of the diameter of the through-hole is 80 ⁇ m at the top and 50 ⁇ m at the bottom, and the capacitor is arranged on the bottom side directly above the through-hole.
  • FIG. 10 is a schematic diagram of a cross-sectional structure of a wiring board adopting the essential part of the wiring board of the comparative example.
  • the wiring substrate of the comparative example is a glass substrate having a through hole formed therein and capacitors formed thereon, and the laser reforming section employed in the present disclosure is provided to simultaneously form the through hole and thin the glass substrate. We have not adopted a method to do so. For this reason, the glass substrate is made thicker than in FIG.
  • Non-alkali glass EN-A1 (AGC), 0.15 mm thick
  • GX13 Alkali Fine Techno
  • Electrolytic copper plating is used as the conductive layer
  • SiN is used as the capacitor dielectric.
  • the diameter of the through-hole is 80 ⁇ m at the top and 50 ⁇ m at the bottom, and the capacitor is arranged at a position separated from the top side of the through-hole by 500 ⁇ m.
  • the measurement method is as follows. Measuring device: network analyzer (N5225B) Measurement frequency range: 100MHz to 10GHz Calibration: SOL calibration Measurement method: Reflection method (1 port) Measuring probe: SG/GS 200 As a result, an S11 waveform as shown in FIG. 12 could be obtained, and it was possible to confirm steep and favorable frequency characteristics in the example of the present disclosure as compared with the comparative example.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

ガラス基板上に形成される高周波回路を構成する部品について、寄生インダクタンスや寄生抵抗を低減できる技術を提供することを目的とする。　このため、本発明は、ガラス基板（１０）の第１の面（１１）上に設けた高周波回路を構成する部品（キャパシタ９０）と、前記ガラス基板に設けた貫通孔（２０）の前記第１面における底部（２１）とが、前記第１面上において重なり部分を有する。　この結果、キャパシタ９０が貫通孔であるビアの直上に形成されることにより、ビアからキャパシタまでの導電配線が不要となる。　また、貫通孔が形成される前の平坦性の高いガラス基板にキャパシタを形成し、その後貫通孔を形成することにより、キャパシタを安定的に製造することが可能となる。

Description

配線基板
　本発明は、配線基板に関する。
　近年、電子機器の高機能化及び小型化が進んでおり、これに伴って、電子機器に搭載される配線基板についても高機能化や高密度化が要求されている。
　例えば、特許文献１においては、ガラス基板上に形成された薄膜コンデンサの耐電圧を高めるために、「高周波部品は、第１側に位置する第１面及び第１側とは反対の第２側に位置する第２面を有し、ガラスを含む基板と、基板の第１面に位置するキャパシタと、を備える。キャパシタは、基板の第１面に位置する第１面第１導電層と、第１面第１導電層上に位置する第１面第１絶縁層と、第１面第１絶縁層上に位置する第１面第２導電層１と、を有する。第１面第１絶縁層は、６ＭＶ／ｃｍ以上の絶縁破壊電界を有する無機材料を含む。」ことが開示されている。
特開２０１８－７４１３４号公報
　一般的に、ガラス基板上に形成される高周波回路は、ガラス基板に設けられた貫通孔に接続された導体層の一部を活用して形成されることが多い。このため、ガラス基板上に形成された高周波回路を形成する部品には、意図しない寄生インダクタンスや寄生抵抗を備える場合がある。そして、これらの寄生成分は共振回路のフィルタ特性を低下させる虞れがある。
　しかし、特許文献１では、そのような点については検討されていない。
　そこで、本発明では、ガラス基板上に形成される高周波回路を構成する部品について、寄生インダクタンスや寄生抵抗を低減できる技術を提供することを目的とする。
　上記の課題を解決するために、代表的な本発明の配線基板の一つは、
　貫通孔を有するガラス基板と前記ガラス基板の第１の面上に高周波回路を構成する部品を有する配線基板において、
　前記貫通孔の前記第１の面における底部と、前記高周波回路を構成する部品とが、前記第１の面上において重なり部分を有するものである。
　本発明によれば、ガラス基板上に形成される高周波回路を構成する部品について、寄生インダクタンスや寄生抵抗を低減できる技術を提供することができる。
　上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
図１は、従来例の配線基板の断面構造の概略図である。 図２は、第１の実施形態の要部の断面構造の概略図である。 図３は、第１の実施形態の配線基板の断面構造の概略図である。 図４は、第２の実施形態の要部の断面構造の概略図である。 図５Ａは、常温におけるキャパシタの形状を模式的に示した断面図である。 図５Ｂは、低温におけるキャパシタの変形を模式的に示した断面図である。 図５Ｃは、高温におけるキャパシタの変形を模式的に示した断面図である。 図６は、高温におけるキャパシタの変形を模式的に示した断面図である。 図７は、第３の実施形態の配線基板の断面構造の概略図である。 図８は、配線基板の製造方法を説明する図である。 図９は、本開示の配線基板の断面構造の概略図である。 図１０は、比較例の配線基板の断面構造の概略図である。 図１１は、効果の検証に用いた共振回路図である。 図１２は、本開示の実施例と比較例の周波数特性を示す図である。
　以下、図面を参照して、本発明の実施形態について説明する。なお、この実施形態により本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
　同一あるいは同様の機能を有する構成要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。また、これらの複数の構成要素を区別する必要がない場合には、添字を省略して説明する場合がある。
　図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
　なお、本開示において、「ガラス基板」とは、ガラスコア基板と称することもあり、ガラス基板に金属層や誘電体層、絶縁層などを被着させたものも含む。
　さらに、ガラス基板は、典型的には光透過性を有し、ガラス基板を構成するガラス材料の成分、及びその配合比率は特に限定されない。ガラス基板としては、例えば、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、及び感光性ガラスなど、ケイ酸塩を主成分とするガラスを用いることができる。
　ガラス基板１０としては、半導体パッケージ及び半導体モジュールに用いられるという観点からは、無アルカリガラスを用いることが望ましい。無アルカリガラスに含まれるアルカリ成分の含有率は、０．１質量％以下であることが好ましい。
　また、ガラス基板の厚さは、１ｍｍ以下であることが好ましい。ガラス基板の厚さは、製造時のハンドリング性を考慮すると、０．１ｍｍ以上０．８ｍｍ以下の範囲内にあることがより好ましい。
　本開示において、「高周波回路を構成する部品」とは、０．１ＧＨｚ以上の高周波信号に対して使用することを意図した電子回路を構成する部品であり、キャパシタ、インダクタなどが含まれる。
　本開示において「面上において重なり部分を有する」とは、面の法線方向から面上を視認した場合において、平面的に重畳している部分が存在することを意味する。この場合、一方の領域が他方の領域にすべて含まれている場合も含むし、完全に重なっている場合も含む。
　本開示において「貫通孔」とは、概ねガラス基板の第１の面から第１の面の反対側の第２の面に至る孔であり、必ずしも、ガラス基板の第１の面から第２の面までが完全に貫通している必要はない。また、貫通孔は、その形成後に孔の内部に導電物質が充填されていてもよいし、孔の内壁に導電層が形成され、孔の中心部には樹脂などの絶縁物が充填されていてもよい。
　また、ガラス基板に形成される貫通孔の断面形状は、長方形であってもよく、Ｘシェイプ、すなわち貫通孔の一端径及び他端径に対して、中央部の径がより小さい形状であってもよく、テーパ状、すなわち貫通孔の一端径に対して他端径がより小さい形状であってもよく、Ｏシェイプ、すなわち貫通孔の一端径及び他端径に対して、中央部の径がより大きい形状であってもよく、その他の形状であってもよい。また、ガラス基板の第１の面または第２の面における貫通孔の開口の形状は、円形であってもよく、楕円形であってもよく、多角形であってもよい。
　また、貫通孔の「底部」とは、貫通孔または貫通孔に接する導電膜または絶縁膜がガラス基板の第１の面または第２の面と接する面を意味する。
　また、貫通孔の断面がテーパ状の場合には、径が小さい方の端部を「Ｂｏｔｔｏｍ」と称し、径が大きい方の端部を「Ｔｏｐ］と称することがある。
＜従来技術＞
　次に、図１を参照して、従来の配線基板の構成について説明する。図１は従来例の配線基板の断面構造の概略図である。図１において、ガラス基板１０には、貫通孔２０が形成されており、貫通孔の側壁には導電層４０が形成され、貫通孔２０の中央部は絶縁樹脂で充填されている。また、貫通孔の底部２１は、ガラス基板のＺ軸正方側の表面に形成されている導電層９１と接続している。
　導電層９１は、その上方に形成された絶縁体９２、導電体９３とともにＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｅｒ－Ｍｅｔａｌ）キャパシタ９０を形成している。このキャパシタ９０はＬＣフィルタの一部を構成し、高周波回路を構成する部品の一部となっている。
そして導電体９３は、配線基板の配線へと接続されている。
　一方、側壁の導電層４０はガラス基板のＺ軸負方側の表面に形成されている内部配線層４１に接続されており、内部配線層４１は、ガラス基板上にビルドアップ層として形成された配線層の一部であるビア部５０に接続されている。そして、ビア部５０は、配線層の再外殻に形成されたパッド部５１に接続され、パッド部５１には、はんだボール６０が載置されている。
　図１の従来例においては、貫通孔２０の底部２１と高周波回路を構成する部品であるキャパシタは、ｚ軸上方の方向から配線基板の面上を視認した場合において、平面的に重畳している部分が存在していない。そして、貫通孔の中心からキャパシタ９０の中心までは距離Ｌだけ離間している。
　この結果、距離Ｌの導電層９１の存在によって、キャパシタ９０には、意図しない寄生インダクタンスや寄生抵抗が発生することとなる。
＜第１の実施形態＞
　次に、図２を参照して、本開示の第１の実施形態の配線基板の要部である、キャパシタと貫通孔の構成について説明する。図２は、第１の実施形態の配線基板の断面構造の概略図である。図２において、ガラス基板１０には、貫通孔２０が形成されており、貫通孔の側壁には導電層４０が形成されている。
　そして、第１の実施形態においては、導電層９１及びその上方に形成された絶縁体９２、導電体９３からなるＭＩＭキャパシタ９０が、貫通孔２０のｚ軸正方向に形成されている。つまり、ガラス基板１０の第１の面上に設けた高周波回路を構成する部品であるキャパシタ９０と、ガラス基板に設けた貫通孔の前記第１面における底部２１とが、前記第１面上において重なり部分を有する構造となっている。
　これによって、従来例のように貫通孔の底部からキャパシタ９０までの配線の距離が短縮され、寄生インダクタンスや寄生抵抗の発生を抑止して、高周波回路の性能を向上させることができる。
　さらに、ガラス基板上の第１面において、貫通孔の底部からキャパシタ９０までの配線を形成するための面積が不要となり、配線基板の高密度化を達成することができる。
　なお、図２に示した概略図では、ガラス基板上の第１面における貫通孔２０の中心位置と、キャパシタ９０の中心位置がほぼ重なっているが、必ずしも、これらの中心位置は一致する必要はない。貫通孔２０の底部２１とキャパシタ９０における導電層９１とを重ねるように形成することによって、従来例に比較して、高周波回路を構成する部品について、寄生インダクタンスや寄生抵抗を十分低減できることが可能である。
　また、図２において、貫通孔２０は、その側壁にのみ導電層４０が形成されており、コンフォーマルビアとして説明されている。しかし、貫通孔２０は、必ずしもコンフォーマルビアである必要はなく、貫通孔２０の全体を導体で充填し、フィルドビアとして構成してもよい。
　次に、図３を参照して、第１の実施形態におけるキャパシタと貫通孔を配線基板に適用した場合の例について説明する。以下の説明において、上述の第１実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
　図３において、貫通孔２０には側壁に導電層４０が形成され、中心部には樹脂などの絶縁物が充填されている。この場合、貫通孔２０に充填する物質の熱膨張係数（ＣＴＥ）は４０ｐｐｍ／Ｋ以下の材料であることが望ましく、より好ましくは３０ｐｐｍ／Ｋ以下、より好ましくは２０ｐｐｍ／Ｋ以下である。このような構成を採用することにより、後述するように、配線基板の温度変化に対して、キャパシタの容量変化を抑制することが可能となる。
　また、図３の例においては、従来例の場合と同様に、キャパシタを構成する導電体９３に絶縁層３０を開口して設けたビア部５０を介して、外部配線４２に接続されている。また、貫通孔２０の側壁に形成された導電層４０も内部配線層４１やビア部５０などを介して、配線基板上に形成された外部配線４２に接続されている。
　なお、キャパシタ９０及び貫通孔２０との位置関係を除いては、上述した配線基板の構成や製造方法は、上述の構成に限定されるものではなく、適宜変更することが可能である。
＜第２実施形態＞
　次に、図４を参照して、本開示の第２の実施形態の配線基板の要部である、キャパシタと貫通孔の構成について説明する。図４は、第２の実施形態の配線基板の断面構造の概略図である。以下の説明において、上述の第１実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
　第２の実施形態は、貫通孔２０の口径がｚ軸方向に狭まるテーパ状である点で第１の実施形態と異なる。つまり、第２の実施形態においては、貫通孔２０のキャパシタ９０に重なる底部２１の口径φ１がガラス基板の反対側の第２の面１２における口径φ２よりも小さい構成を有している。このように。貫通孔２０の口径の小さい側にキャパシタ９０を構成することによって、配線基板の温度変化に対して、キャパシタの容量変化を抑制することが可能となる。
　次に、貫通孔２０の口径の小さい側（Ｂｏｔｔｏｍ）にキャパシタ９０を構成することによって、配線基板の温度変化に対して、キャパシタの容量変化を抑制することについて、図５Ａ、図５Ｂ、図５Ｃ、図６を参照して説明する。
　図５Ａ、図５Ｂ及び図５Ｃは、いずれも貫通孔２０の口径の大きい側（Ｔｏｐ）にキャパシタ９０を構成した場合の温度変化によるキャパシタの変形を模式的に示した断面図である。
　ガラス基板の第１の面１１上に設けた高周波回路を構成する部品と、前記ガラス基板に設けた貫通孔の前記第１の面１１における底部とが重なり部分を有する場合は、貫通孔２０が温度変化によって変形すると、貫通孔２０の変形がキャパシタ９０の変形につながる。その結果、キャパシタの容量が影響を受ける可能性がある。
　図５Ａは、常温における貫通孔２０及びキャパシタ９０の形状を示したものであり、キャパシタ９０に変形は見られない。
　しかし、ガラス基板１０と内部配線層４１、導電層９１の材料、あるいは絶縁層の熱膨張係数・弾性率は大きく異なっている。例えばガラスの熱膨張係数（ＣＴＥ：ｃｏｅｆｆｉｃｉｅｎｔ　ｏｆ　ｔｈｅｒｍａｌ　ｅｘｐａｎｓｉｏｎ）は約３～１０ｐｐｍ／Ｋ、弾性率は６０ＧＰａ～１００ＧＰａであるが、配線層や導電層に用いる銅の場合、熱膨張係数は約１６ｐｐｍ／Ｋ、弾性率は８０ＧＰａ、絶縁樹脂層の熱膨張係数は１０～６０ｐｐｍ／Ｋ，弾性率が１～２０ＧＰａ程度となる。
　つまりガラスは温度変化によって変形がしにくく、他の材料に比べ熱膨張係数が小さいため、温度変化が生じた際に、近接する他の材料との間で、熱膨張係数・収縮率に差が生じ、これが構造の変形として現われ易い傾向がある。
　このため、ガラス基板の第１の面１１上に設けた高周波回路を構成する部品と、前記ガラス基板に設けた貫通孔２０の底部２１とが、第１の面１１上において重なり部分を有する場合には、高周波回路を構成する部品であるキャパシタ９０に変形が生じることがある。そしてこの変形の大きさは、貫通孔２０に充填される物質によっても変化する。
　図５Ｂは、配線基板が低温下で収縮した場合の構造を模式的に示している。また、図５Ｃは、配線基板が高温下で膨張した場合の構造を模式的に示している。
　このため、貫通孔２０に充填する物質がガラス基板の熱膨張係数に近い材料であることが望ましく、好ましくは熱膨張係数（ＣＴＥ）は４０ｐｐｍ／Ｋ以下、より好ましくは３０ｐｐｍ／Ｋ以下、特に好ましくは２０ｐｐｍ／Ｋ以下であるとよい。
　４０ｐｐｍ／Ｋ以下であれば一般的な使用に耐えうる程度に容量変動を抑制できる。また、３０ｐｐｍ／Ｋ以下であれば容量変動の制御を求められる用途に使用できる。２０ｐｐｍ／Ｋ以下であればより容量変動に厳格な用途に使用できる。
　こうした要件を満たす材料の例としては、以下のものがあげられる。
（材料例）４０ｐｐｍ以下　ＡＢＦ－ＧＸ９２　（味の素ファインテクノ）
　　　　　３０ｐｐｍ以下　ＮＸ０４シリーズ（積水化学）
　　　　　　　　　　　　　ＡＢＦ－ＧＸＴ３１（味の素ファインテクノ）
　　　　　２０ｐｐｍ以下　ＡＢＦ－ＧＬ１０２，１０３（味の素ファインテクノ）
　　　　　　　　　　　　　ＧＸ－Ｅ４（味の素ファインテクノ）
　なお、ＣＴＥ測定方法は　ＴＭＡ（引っ張り）　２５℃－１５０℃による。
　次に、貫通孔２０の口径の小さい側（Ｂｏｔｔｏｍ）にキャパシタ９０を構成した場合の温度変化によるキャパシタの変形の比較について、図６を参照して説明する。
　図５Ａ、図５Ｂ、図５Ｃが、貫通孔２０の口径の大きい側（Ｔｏｐ）にキャパシタ９０を構成した場合の温度変化であるのに対して、図６は、貫通孔２０の口径の小さい側（Ｂｏｔｔｏｍ）にキャパシタ９０を構成した場合の高温下での変形を示している。
　つまり、図５Ｃと図６は、貫通孔の口径の大きい方（Ｔｏｐ）にキャパシタ９０を形成した場合（図５Ｃ）と貫通孔の口径の小さい方（Ｂｏｔｔｏｍ）にキャパシタ９０を形成した場合（図６）の高温下での変形量の違いを示している。
　この結果からも明らかなように、貫通孔２０の小さい面（Ｂｏｔｔｏｍ）にキャパシタを形成した構造（図６）の方が、温度変化によるキャパシタの変形を抑制でき、キャパシタの容量変動をより抑制することが可能となる。
　例えば、高温の条件下で、材料が膨張した際にガラスはＣＴＥ３ｐｐｍ，Ｃｕは１６ｐｐｍ，樹脂は２０ｐｐｍ程度なので貫通孔２０内の材料がガラスに比べて大きく膨張するが、キャパシタ９０を貫通孔２０の小さい面に形成することで、影響を最小限とすることができる。
　つまり、図６のような構造を採用すると、キャパシタが形成されたのと反対の面である第２の面１２側に絶縁物質が膨張しやすくなり、結果的に貫通孔の底部２１は変形しにくくなり、容量変動を抑えることができる。
＜第３の実施形態＞
　次に、図７を参照して、本開示における第３の実施形態について説明する。図７は、第３の実施形態の配線基板の断面構造の概略図である。以下の説明において、上述の第１実施形態、第２の実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
　第３の実施形態は、貫通孔２０の口径がｚ軸方向に狭まり、キャパシタ９０を貫通孔２０の小さい面に形成するテーパ状である点では、第２の実施形態と同一であるが、第３の実施形態においては、貫通孔の底部２１における導電層９１の膜厚が、底部２１と重ならない領域における導電層９１よりも厚い点で第２の実施形態と異なっている。
　つまり、高周波回路を構成する部品であるキャパシタ９０の前記第１面に接する導電層９１は、前記貫通孔の底部２１において、前記貫通孔と重ならない部分に比較して、導電層膜厚が大きく形成されている。
　第３の実施形態においては、底部２１においては、他の場所と比較して、熱膨張による応力歪みが大きくかかりやすいが、底部２１における導電膜の厚さを厚くすることにより、熱膨張によるキャパシタ９０の変形量をさらに抑制し、高周波部品としてのキャパシタの性能をさらに向上させることができる。
＜製造方法＞
　次に、本開示の配線基板の製造方法について、図８を参照して説明する。
（工程１）
　まず、図８（ａ）に示すように、ガラス基板１０として、厚さ５００μｍの無アルカリガラス（ＥＮ－Ａ１　ＡＧＣ（株））を用意し、超音波洗浄などで表面の汚染物を除去する。
　その後、ガラス基板に対し、第一面側からレーザを照射し、貫通孔の起点となるレーザ改質部１３を形成する。レーザ改質部１３は、第１の面１１から下方、例えば垂直方向に延在し、下端がガラス基板１０に留まるように形成する。
（工程２）
　ガラス基板の第１の面１１にスパッタ法などにより、耐フッ酸金属膜を（１０ｎｍ以上５００ｎｍ以下の範囲で）形成する。その後、耐フッ酸金属膜上にスパッタ法および無電解めっき法などにより、導電層９１の一部となる銅被膜を（１００ｎｍ以上５００ｎｍ以下の範囲で）成膜する。これにより、ガラス基板の第一面の上に、電解めっきのシード層を形成する。耐フッ酸金属膜の材料は、例えばクロム、ニッケル、ニッケルクロムから適宜選定することができる。
（工程３）
　次に、シード層の上に、パターン形成用のフォトレジストを形成する。具体的には、昭和電工マテリアルズ社製のドライフォトレジスト（ＲＤ１２２５）を用いて、第１の面１１側にラミネートを行い、パターンを描画後、現像することにより、シード層を露出させる。この後、シード層に給電し、電解銅めっきを行うことにより、２μｍ以上１０μｍ以下の厚さの導電層９１のパターンを得ることができる。そして、導電層９１のパターンはキャパシタの下電極とすることができる。
　なお、めっき後に不要なったドライフィルムレジストは溶解剥離する。
（工程４）
　次の工程では、導電層９１のパターン上に、絶縁体９２としての誘電体膜を形成する。誘電体膜の形成は、任意の公知の方法を適用することができ、例えばプラズマＣＶＤによりＳｉＮ、ＳｉＯ２、ＴａＯｘ、等を形成する方法を選択することができる。
（工程５）
　次の工程では、誘電体膜上に、キャパシタの上電極を形成する。まず、誘電体膜上にスパッタ法および無電解めっき法などにより、銅被膜９５（Ｃｕ、Ｔｉ／Ｃｕ）等を１００ｎｍ以上５００ｎｍ以下の厚さで成膜する。その後、ドライフィルムレジスト９６を用いて、第一の面側のラミネートを行う。
（工程６）
　次に、図８（ｂ）に示すように、ドライフィルムレジスト９６にパターンを描画後、現像することにより、シード層となる銅被膜９５を露出させ、シード層に給電し、電解銅めっきを行って、厚さが２μｍ以上１０μｍ以下となるように上電極（導電体９３）を形成する。
（工程７）
　次に、図８（ｃ）に示すように、導電体９３をエッチングマスクとして、上電極シード層、誘電体、下電極シード層、耐フッ酸金属膜をエッチングする。
　Ｃｕはウエットエッチング、誘電体はドライエッチング、Ｔｉはドライ及びウエットでエッチングで除去することが可能である。また、耐フッ酸金属膜についても、金属膜に応じたエッチング液でエッチング可能である。これらのエッチングについては、公知のエッチング手法を適宜採用することができる。
（工程８）
　次に、図８（ｄ）に示すように、絶縁樹脂７０（味の素ファインテクノ社製のＡＢＦ－ＧＬ１０３、３２．５μｍ厚）をキャパシタ及び配線上にラミネートする。
　その後、ガラスキャリア８０を張り付けるため、絶縁樹脂７０に仮貼り用の接着剤（日東電工社製リバアルファ）を形成し、ガラスキャリアを貼り合わせる。
　なお、ガラスキャリアの厚さは、薄板化後の搬送性を鑑み０．７ｍｍ以上１．５ｍｍ以下の範囲が望ましい。しかし、ガラス基板の厚さによってガラスキャリアの厚さは適宜設定することができる。
　なお、本開示では、支持体としてガラスキャリアを例示しているが、支持体はガラス製ではなくてもよく、金属製や樹脂製などでも良い。
（工程９）
　次に、第１の面１１とは反対側のガラス基板の面から、フッ化水素溶液でエッチングを行い、貫通孔の形成とガラス基板１０の薄板化を行う。
　この工法によれば、レーザ改質部１３が形成されていない部分のガラスはフッ化水素溶液によってエッチングされ、ガラス基板の第１の面と平行に薄板化される。フッ化水素溶液がレーザ改質部１３に接触すると、レーザ改質部が優先的に溶解され、貫通孔２０が形成される。これによって、ガラス基板は、貫通孔の形成と共に薄板化する。すなわち、薄板化と貫通孔の形成とが、一つのエッチング処理で行われる。薄板化したガラス基板の下面が、第二面配線層が形成される第２の面１２となる。
　フッ化水素溶液によるエッチング量は、ガラスデバイスの厚さに応じて適宜設定することができる。例えば、工程１で用いたガラス基板の厚さが４００μｍの場合、そのエッチング量は１００μｍ以上３５０μｍ以下の範囲であることが望ましい。
　また、薄板化後のガラス基板の厚さは、５０μｍ以上３００μｍ以下が好ましい。
　このように、ガラス基板１０の片側からエッチングすることで、第二の実施形態に示した、貫通孔２０の口径の小さい側にキャパシタ９０を構成することが可能となる。
（工程１０）
　次に、ガラス基板の第２の面１２にスパッタ法または無電解めっき法などにより、貫通孔２０の側壁や底部に導電層４０として、銅被膜もしくはそれに準ずるものを１００ｎｍ以上５００ｎｍ以下の膜厚で成膜する。これにより、ガラス基板の第２の面１２上に、シード層を形成する。
（工程１１）
　つぎに、工程３と同様に、第２の面１２上をドライフィルムレジストでパターン形成し、シード層に給電し、２μｍ以上１０μｍ以下の厚さの導電膜が形成されるよう電解めっきを行う。
　なお、この電解めっき処理を制御することにより、第三の実施形態に示した、貫通孔の底部２１における導電層９１の膜厚を、底部２１と重ならない場所における導電層９１よりも厚く形成することができる。
　その後、不要となったドライフィルムレジストを溶解剥離して貫通電極を形成する。その後不要となったシード層を除去し、絶縁樹脂、もしくはソルダーレジスト等の外層保護膜をコートすることで、第２の面１２上に内部配線層４１を形成することができる。
（工程１２）
　次に、図８（ｅ）に示すように、貫通孔２０を絶縁樹脂などの充填材料２３で充填する。その後、さらに第２の面１２上を覆うように層間絶縁層２２を形成する。
　なお、貫通孔２０を充填する充填材料２３は、層間絶縁層２２と同じ材料であってもよいし、異なる材料であってもよい。例えば、貫通孔の充填は、柔らかい樹脂を印刷法で貫通孔２０だけに充填・硬化させ、その後、層間絶縁樹脂を形成することとしてもよいし、貫通孔２０の充填と層間絶縁層の形成を同一の工程で連続して行ってもよい。
　また、充填材料２３は絶縁樹脂に限られるものではなく、他にＣｕめっきなど金属材料で充填してもよい。
　その後、工程８で仮貼りしていたガラスキャリア８０を取り外す。
（工程１３）
　その後は、公知の製造方法を用いて、ＦＣ―ＢＧＡ基板などと同様に表裏面に配線やビルドアップ層を形成することができ、配線形成と同時にインダクタ（コイル）（図示せず）を形成することができる。インダクタの構成については、ソレノイド、スパイラルなど任意の形状のコイルを形成することが可能である。
　本開示の製造方法によれば、貫通孔２０を形成する前に、平坦性の高いガラス基板の第１の面上にキャパシタを製造することができるので、キャパシタを精度高く形成することが可能となる。
　また、貫通孔２０のキャパシタ９０に重なる底部２１の口径φ１がガラス基板の反対側の第２の面１２における口径φ２よりも小さい構成を有している。このように。貫通孔２０の口径の小さい側にキャパシタ９０を構成することによって、配線基板の温度変化に対して、キャパシタの容量変化を抑制することが可能となる。
＜効果の検証＞
　次に、図９から図１２を参照して、本開示の第２の実施形態の配線基板の要部を採用した配線基板と比較例の配線基板を比較した場合の高周波回路の反射特性（Ｓ１１）について説明する。
　図９は、本開示の第２の実施形態の配線基板の要部を採用した配線基板の断面構造の概略図である。以下の説明において、上述の第１実施形態、第２の実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
　具体的な構成は、ガラス基板１０としては、無アルカリガラス（ＥＮ－Ａ１　（ＡＧＣ）　０．１５ｍｍ厚）、層間絶縁樹脂及び貫通孔充填材料としては、ＧＬ１０３　（味の素ファインテクノ）を採用した。また、導電層としては、電解銅めっきを採用し、キャパシタ誘電体としてはＳｉＮを採用している。なお、図９の例においては、貫通孔の径の大きさは、Ｔｏｐ：８０μｍ　Ｂｏｔｔｏｍ：５０μｍであり、キャパシタは、貫通孔の直上のＢｏｔｔｏｍ側に配置されている。
　これに対し、図１０は、比較例の配線基板の要部を採用した配線基板の断面構造の概略図である。以下の説明において、上述の従来例、第１実施形態、第２の実施形態と同一又は同等の構成要素については同一の符号を付し、その説明を簡略又は省略する。
　比較例の配線基板は、貫通孔を形成したガラス基板にキャパシタを形成したものであり、本開示で採用しているレーザ改質部を設けて、貫通孔の形成とガラス基板の薄板化を同時に行う手法を採用していない。このため、ガラス基板は図９に比較して厚く作成されている。
　その他の具体的な構成は、ガラス基板１０としては、無アルカリガラス（ＥＮ－Ａ１　（ＡＧＣ）　０．１５ｍｍ厚）、層間絶縁樹脂及び貫通孔充填材料としては、ＧＸ１３（味の素ファインテクノ）を採用した。また、導電層としては、電解銅めっきを採用し、キャパシタ誘電体としてはＳｉＮを採用している。また、貫通孔の径の大きさは、Ｔｏｐ：８０μｍ　Ｂｏｔｔｏｍ　５０μｍであり、キャパシタは、貫通孔のＴｏｐ側から５００μｍ離した位置に配置されている。
　図９及び図１０には、高周波回路を構成する部品としてのインダクタは図示されていないが、図９及び図１０の回路基板を用いて、図１１に示すようなインダクタ及びキャパシタによる並列共振回路を作成し、ネットワークアナライザにてＳパラメータ（Ｓ１１反射特性）を測定して比較した。
　測定方法は以下のとおりである。
　　測定装置：ネットワークアナライザ（Ｎ５２２５Ｂ）
　　測定周波数範囲：１００ＭＨｚ～１０ＧＨｚ
　　校正：ＳＯＬ校正
　　測定方法：反射法（１ポート）
　　測定プローブ：ＳＧ／ＧＳ　２００
　この結果、図１２に示すようなＳ１１波形を得ることができ、本開示の実施例において、比較例と比較して、急峻で良好な周波数特性を確認することができた。
　以上、本発明の実施の形態について説明したが、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
１０：ガラス基板、１１：第１の面、１２：第２の面、１３：レーザ改質部、２０：貫通孔、２１：底部、２２：層間絶縁層、２３：充填材料、３０：絶縁層、４０：導電層、４１：内部配線層、４２：外部配線、５０：ビア部、５１：パッド部、６０：はんだボール、７０：絶縁樹脂、８０：ガラスキャリア、９０：キャパシタ、９１：導電層、９２：絶縁体、９３：導電体、９４：耐フッ酸金属膜、９５：銅被膜、９６：ドライフィルムレジスト

Claims (5)

  1. 　貫通孔を有するガラス基板と前記ガラス基板の第１の面上に高周波回路を構成する部品を有する配線基板において、
    　前記貫通孔の前記第１の面における底部と、前記高周波回路を構成する部品とが、前記第１の面上において重なり部分を有する配線基板。
  2. 　請求項１に記載の配線基板において、
    　前記貫通孔は、熱膨張係数（ＣＴＥ）が４０ｐｐｍ／Ｋ以下の材料で充填されていることを特徴とする配線基板。
  3. 　請求項１または２に記載の配線基板において、
    　前記貫通孔は、前記第１の面上の口径が、前記第１の面の反対側の面である第２の面上の口径よりも小さいこと
    を特徴とする配線基板。
  4. 　請求項１乃至３のいずれか一項に記載の配線基板において、
    　前記高周波回路を構成する部品の前記第１の面に接する導電層は、前記貫通孔の底部において、前記貫通孔と重ならない部分に比較して、導電層膜厚が大きいこと
    を特徴とする配線基板。
  5. 　請求項１乃至３のいずれか一項に記載の配線基板において、
    　前記高周波回路を構成する部品はキャパシタであること
    を特徴とする配線基板。
PCT/JP2022/028287 2021-09-15 2022-07-21 配線基板 WO2023042544A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021150441A JP2023042990A (ja) 2021-09-15 2021-09-15 配線基板
JP2021-150441 2021-09-15

Publications (1)

Publication Number Publication Date
WO2023042544A1 true WO2023042544A1 (ja) 2023-03-23

Family

ID=85602691

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/028287 WO2023042544A1 (ja) 2021-09-15 2022-07-21 配線基板

Country Status (2)

Country Link
JP (1) JP2023042990A (ja)
WO (1) WO2023042544A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047667A (ja) * 2002-07-11 2004-02-12 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置
JP2021111699A (ja) * 2020-01-10 2021-08-02 凸版印刷株式会社 回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004047667A (ja) * 2002-07-11 2004-02-12 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2019106429A (ja) * 2017-12-11 2019-06-27 凸版印刷株式会社 ガラス配線基板、その製造方法及び半導体装置
JP2021111699A (ja) * 2020-01-10 2021-08-02 凸版印刷株式会社 回路基板

Also Published As

Publication number Publication date
JP2023042990A (ja) 2023-03-28

Similar Documents

Publication Publication Date Title
JP7228697B2 (ja) パッケージング基板及びこれを含む半導体装置
EP3220417A1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
US8362369B2 (en) Wiring board
JP2019036589A (ja) インダクタ部品
JP7447982B2 (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
TW201427527A (zh) 多層基板
WO2022004019A1 (ja) 薄膜キャパシタ及びこれを備える電子回路基板
JP2019016672A (ja) 実装基板及び実装基板の製造方法
JP2022159478A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
TWI651741B (zh) 附電容器之半導體裝置
TWI728531B (zh) 探針卡裝置
JP2018107423A (ja) 有孔基板、有孔基板を備える実装基板及び有孔基板の製造方法
JP2019102733A (ja) 配線基板、半導体装置、及び配線基板の製造方法
US20130271251A1 (en) Substrate-Less Electronic Component
WO2023042544A1 (ja) 配線基板
JP2021097243A (ja) インターポーザーの製造方法
US20230207442A1 (en) Packaging substrate and semiconductor device comprising same
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP2023536041A (ja) パッケージング基板及びそれを備える半導体装置
JP2018125491A (ja) 導電基板およびその製造方法
WO2022202475A1 (ja) 配線基板の製造方法及び配線基板
JP7416868B2 (ja) パッケージング基板及びこれを含む半導体装置
WO2023090197A1 (ja) 配線基板及びその製造方法
JP7223352B2 (ja) 導電基板およびその製造方法
JP2018170440A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22869692

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE