以下、第一の実施形態に係るキャパシタ内蔵ガラス回路基板について図1A,図1Bと図2A,図2Bを用いて詳細を説明する。
図1A,図1Bは、第一の実施形態に係るガラス直上に1層の配線層を形成してなるガラス基板の一部を拡大して示す概略側面図である。図2A,図2Bは本実施形態におけるキャパシタ内蔵ガラス基板の応用例を示した図である。
なお、以下の説明において、同一要素又は同一機能を有する各部分には、同一符号を用いて、重複する説明は省略する。又、本明細書中、「上」とはガラス基板から遠ざかる方向をいい、「下」とはガラス基板に近づく方向をいう。
(キャパシタ内蔵ガラス基板の製造方法)
まず図1A(a)に示すように、ガラス基板100を準備する。ガラス基板100は、光透過性を有する透明のガラス材料である。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は特に限定されない。例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラスなどが挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いても良い。ただし、本実施形態にかかる半導体用途では、無アルカリガラスを用いるのが望ましい。また、ガラス基板100の厚みは1mm以下が好ましいが、ガラスの貫通孔形成プロセスの容易性や製造時のハンドリング性を考慮すれば、より好ましくは0.1mm以上0.8mm以下である。
ガラス基板100の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法などが挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよく、特に限定されない。ガラスの線膨張係数は-1ppm/K以上、15.0ppm/K以下であることが望ましい。-1ppm/K未満である場合、ガラス材料自体を選定することが困難となり安価に作成できなくなってしまう。15.0ppm/Kを超えた場合、他層との熱膨張係数の差異が大きく信頼性が低下してしまう。また、本実施形態の基板にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下してしまう。より好ましくはガラスの線膨張係数は0.5ppm/K以上、8.0ppm/K以下、更に好ましくは1.0ppm/K以上、4.0ppm/K以下である。
また、ガラス基板100にはあらかじめ反射防止膜またはIRカットフィルター等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、テクスチャー制御などの機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与については、帯電防止膜、着色については、光学フィルター膜、テクスチャー制御においては、アンチグレア、光散乱膜などが挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタリング法、ウエット方式などの成膜技術が用いられる。
続いて図1A(b)に示すようにガラス基板100にガラス溝101を形成する。以降、ガラス基板100のガラス溝101を形成した面側をA面、ガラス基板100のガラス溝101が形成されていない面をB面と呼ぶ。ガラス溝101の断面形状や径は特に限定されない。例えばガラス溝101の底面の面積と開口側の面積とを比較して、底面の面積が小さくなるような形状でもよく、また、開口側の面積が底面の面積よりも小さい形状などでもよい。ガラス溝の公知形成方法としては、レーザー加工、放電加工、感光性レジスト材料を用いる場合ではサンドブラスト加工、ドライエッチング、フッ化水素酸等によるケミカルエッチング加工が挙げられる。さらに感光性ガラスを用いてもガラスコアを作成することが可能である。好ましくはレーザー加工、放電加工が簡便でスループットが良いことから用いることが望ましい。用いることができるレーザーは、CO2レーザー、UVレーザー、ピコ秒レーザー、フェムト秒レーザーなどから選択することができる。いずれの加工方法を用いた場合でも、ガラス溝101の底面は、めっき層104(後述)の表面よりも粗度が小さくなる。
続いて図1A(c)記載するようにガラス基板100のA面の表面及びガラス溝101内にシード金属層102を形成する。金属薄膜であるシード金属層102はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。ガラス基板100上及びガラス溝101の底面及び側面に設けられるシード金属層102は、例えば、スパッタリング法、またはCVD法などにより形成され、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金単体もしくは複数組み合わせたものを適用することができる。本実施形態では、電気特性、製造の容易性の観点およびコスト面を考慮して、ガラスと密着が良好なチタン層、続いて銅層を順次スパッタリング法で形成する。ガラス基板上の回路形成用のチタンと銅層の合計の膜厚は、セミアディティブ法による微細な配線形成に有利なことから1μm以下とするのが望ましい。1μmより厚くした場合、ピッチ30μm以下の微細配線形成が困難であるからである。
ガラス基板100上と、ガラス溝101の底面及び側面にチタン層及び銅層(これらを総称して金属層という)を形成した後に、無電解めっき層を形成する。チタン層及び銅層のみである場合、ガラス溝101内部すべてに金属皮膜を形成することができない。本実施形態によれば、無電解めっき法によってガラス溝101内に金属層を増強することで後に形成されるガラス貫通孔101Aの接続信頼性を向上させることが出来る。無電解めっき層は無電解銅めっき、無電解ニッケルめっきが挙げられるが、ガラスあるいはチタン、銅層との密着性がよいことから無電解ニッケルめっきを行うと好ましい。ニッケルめっき層が厚い場合、微細な配線形成が困難となってしまうばかりでなく、膜応力増加による密着性低下してしまう。そのため、無電解ニッケルめっき厚は1μm以下が望ましい。また、より好ましくは、無電解ニッケルめっき厚は0.5μm以下であり、さらに好ましくは0.3μm以下である。また、無電解ニッケルめっき皮膜には還元剤に由来する共析物であるリンや、無電解ニッケルめっき液中に含まれる硫黄や鉛やビスマスなどが含まれていてもよい。以上の工程を経て、ガラス溝101が形成されたガラス基板上にシード金属層102が形成された基板(図1A(c))が得られる。
続いて、図1A(d)に示すように、フォトレジストパターン103を形成する。フォトレジストパターンの形成方法について記載する。まずはシード金属層102上全面にフォトレジスト層(不図示)を形成する。形成するフォトレジストはネガ型ドライフィルムレジスト、ネガ型液状レジスト、ポジ型液状レジストが挙げられるが、レジスト層形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。レジスト層形成方法であるが、例えばネガ型ドライフィルムレジストであればロールラミネート法、真空ラミネート法が挙げられる。液状ネガ型、あるいはポジ型レジストである場合はスリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。これらレジスト層の形成方法は特に限定されない。
続いて、フォトレジスト層に所望の回路パターンを公知のフォトリソグラフィー法によって形成する。レジストパターンは後の電解めっき層が形成される部分が露出するように位置合わせの上、露光、現像処理することによってパターニングする。レジスト層の厚みであるが、後工程の電解めっき厚にも依存するが、好ましくは5μm以上、25μm以下であることが望ましい。レジスト層の厚みが5μmより薄い場合、導体回路層となる電解めっき層を5μm以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。一方、レジスト層の厚みが25μmより厚くなる場合、ピッチ30μm以下の微細配線を形成することが困難となる。こうして図1A(d)に示すようにフォトレジストパターン103が形成されたガラス基板を得る。
続いて、図1A(e)に示すようにめっき層104を電解めっき法により形成する。電解めっき法は電解ニッケルめっき、電解銅めっき電解、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは3μm以上、30μm以下であることが望ましい。電解銅めっきの厚みが3μm未満の場合、後のエッチング処理によっては回路が消失してしまう危険性があり、さらに回路の接続信頼性、電気伝導性が低下する危険性がある。一方、電解銅めっき厚が30μmを超えた場合、30μm厚以上のレジスト層を形成する必要があり、製造コストがかかる。さらにはレジスト解像性が低下することから、ピッチ30μm以下の微細な配線形成が困難となってしまう。より好ましくは電解銅めっきの厚みは5μm以上、25μm以下であり、さらに好ましくは10μm以上、20μm以下であることが望ましい。
続いて、図1A(f)に示すように、電解めっきにより配線形成した後に不要となったフォトレジストパターン103を除去し、シード金属層102を露出させる。レジスト除去方法は限定されないが、例えば、アルカリ水溶液によって剥離除去することが出来る。
続いて、図1A(g)に示すように、シード金属層102を除去し、回路を電気的に分断することによって、後述するように貫通孔が形成された際にガラス基板上にMIMキャパシタの下部電極層105を形成する。シード層除去方法は特に限定されることはないが、無電解Ni層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることが出来る。エッチング液の種類は除去する金属種により適宜選択され、特に限定されない。
続いて、図1A(h)に示すように、樹脂(PET等)のフィルムFLで下部電極層105をラミネートしてマスキングを行い、ガラス基板100の下部電極層105のB面からガラス基板のエッチングを行い、ガラス溝101内に形成されている下部電極層105の表面を露出させる。エッチング後、フィルムFLを除去した状態を、図1B(i)に示す。これによりそれまでのガラス溝101部がガラス貫通孔101Aとして形成され、ガラス貫通孔101Aの内部には下部電極層105が備わる形状となる。ガラス貫通孔101Aの公知形成方法としては、レーザー加工、放電加工、感光性レジスト材料を用いる場合ではサンドブラスト加工、ドライエッチング、フッ化水素酸等によるケミカルエッチング加工が挙げられる。さらに感光性ガラスを用いてもガラスコアを作成することが可能である。好ましくはレーザー加工、放電加工が簡便でスループットが良いことから望ましい。用いることができるレーザーは、CO2レーザー、UVレーザー、ピコ秒レーザー、フェムト秒レーザーなどから選択することができるが、いずれの方法においても露出する下部電極層105の腐食や表面Ra変化が起こらない方法を選択する。上述の通り加工方法の違いから、下部電極層105の誘電体層106(図1B(j)参照)と隣接する面PL1(第1面という)の表面Raは、第1面に対向する下部電極層105の面PL2(第2面という)の表面Raよりも小さくなる。更に、下部電極層105の表面が、かかる表面に隣接して誘電体層106が形成されるガラス基板100の面と面一である。「面一」とは、例えば下部電極層105の表面と、ガラス基板100の誘電体層106が形成される面との平均高低差が、誘電体層106の厚さの1/5以下、好ましくは1/10以下であることをいう。
続いて図1B(j)に示すように、ガラス基板100及びガラス貫通孔101A上に、誘電体層106を堆積形成する。誘電体層の形成方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、MBE法、レーザーアブレーション法、CVD法が挙げられるが、特に限定されない。
本実施形態における図1B(j)に示す誘電体層106は絶縁性、比誘電率の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムから選択することが出来る。これら誘電体層106の厚みは10nm以上、5μm以下であることが望ましい。誘電体層106の厚みが10nm未満である場合、絶縁性を保つことが出来ずにキャパシタとしての機能が十分に発現しない。一方、誘電体層106の厚みが5μmを超えた場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。より好ましくは誘電体層106の厚みが50nm以上、1μm以下である。
続いて、図1B(k)に示すように、誘電体層106上に、密着層107、シード金属層108を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、MBE法、レーザーアブレーション法、CVD法が挙げられるが、特に限定されない。
誘電体層106の上層にある密着層107は、誘電体層106とシード金属層108の密着性を向上させる層であり、例えばCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金単体もしくは複数組み合わせたものを適用することができる。本実施形態では、密着性、電気伝導性、製造の容易性の観点およびコスト面を考慮してチタン層を選択しているが、これに限定されない。密着層107の厚みは特に規定されないが、10nm以上、1μm以下であることが望ましい。密着層107の厚みが10nm未満である場合、密着強度が不十分となる可能性がある。一方、密着層107の厚みが1μmを超えた場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。より好ましくは密着層107の厚みが10nm以上、500nm以下である。また、誘電体層106とシード金属層108との密着が十分である場合は、密着層107がなくてもかまわない。
シード金属層108は、めっき層104をセミアディティブ法で形成するための給電層である。シード金属層108は例えばCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金単体もしくは複数組み合わせたものを適用することができる。より好ましくはシード金属層108が銅であると、後のエッチング除去が簡便となる。これらシード金属層108の厚みは10nm以上、5μm以下であることが望ましい。シード金属層108の厚みが10nm未満である場合、続く電解めっき工程において通電不良が発生する可能性がある。一方、シード金属層108の厚みが5μmを超えた場合、エッチング除去に時間がかかってしまう。より好ましくはシード金属層108の厚みが100nm以上、500nm以下である。
続いて、図1B(l)に示すように、レジストパターン103を形成する。レジストパターン103の形成は、前記と同方法で行ってもよい。この場合、レジストパターン103の開口領域は、ガラス貫通孔101Aの直上にガラス貫通孔101Aを覆う形状とし、開口領域の面積がガラス貫通孔101Aの断面積と同一かそれよりも大きい面積となるように形成する。
続いて、図1B(m)に示すように、シード金属層108を用いて電解めっき法によってめっき層104を形成する。電解めっき法は電解ニッケルめっき、電解銅めっき電解、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは3μm以上、30μm以下であることが望ましい。電解銅めっきの厚みが3μm未満の場合、後のエッチング処理によっては回路が消失してしまう危険性があり、さらに回路の接続信頼性、電気伝導性が低下する危険性がある。一方、電解銅めっきの厚みが30μmを超えた場合、30μm厚以上のレジスト層を形成する必要があり、製造コストがかかり、さらにはレジスト解像性が低下することから、ピッチ30μm以下の微細な配線形成が困難となってしまう。より好ましくは電解銅めっきの厚みが5μm以上、25μm以下であり、さらに望ましくは10μm以上、20μm以下である。上述したように、レジストパターン103の開口領域は、ガラス貫通孔101Aを覆う形状で形成されているため、めっき層104は誘電体層106上においてガラス貫通孔101A直上位置に形成される。
続いて、図1B(n)で不要になったレジストパターン103を除去する。レジストパターン103の除去は、公知方法のアルカリ水溶液を用いた除去剥離処理で行うことが出来る。
続いて、図1B(o)で不要部分の密着層107とシード金属層108を除去する。密着層107とシード金属層108の除去は公知の化学エッチング液を用いることが出来る。さらにドライエッチング法により除去を行ってもよい。密着層107とシード金属層108が除去され、電気的に分断することによって、誘電体層106上にMIMキャパシタの上部電極層109が形成される。図に示すように、上部電極層109が、ガラス貫通孔101Aの直上においてガラス貫通孔101Aの全体を覆う形状であり、またガラス貫通孔101Aの断面積と同一またはより大きい面積である。また、図示はしていないが、密着層107とシード金属層108を除去し、露出した誘電体層106は公知の化学エッチング液を用いたウェットエッチングまたはドライエッチング法により除去されてもよい。
これら図1A(a)~図1B(o)に記載した製造方法を経ることにより、下部電極層105と、誘電体層106と、上部電極層109を構成要素としたMIMキャパシタ110がガラス基板100に内蔵されて形成され、キャパシタ内蔵ガラス基板120を得る事ができる。下部電極層105と、誘電体層106と、上部電極層109とを適宜パターニングすることにより、所望の機能を発揮するMIMキャパシタ110を形成できる。
続いて、図2A,図2Bを用いて本実施形態によるキャパシタ内蔵ガラス基板及び電子部品の応用例を説明する。図2Aに示すようにガラス基板上にMIMキャパシタ110を形成した後に、絶縁樹脂層130、通孔131の形成と、導体回路132の形成とを公知のセミアディティブ法あるいはサブトラクティブ法を用いて行い、これを繰り返すことによって多層配線を形成してもよい。さらに外部接続端子133を形成した後に、はんだボール134を形成してもよい。
本実施形態による回路基板は、図2Aに示すように片面に外部接続端子(はんだボール134)があってもよく、図2Bに示すように両面にあっても良い。さらに半導体チップ135、チップ部品(例えば抵抗、インダクタ、キャパシタの少なくとも1つ)136を実装してもよい。また半導体チップ135には、例えば抵抗、インダクタ、キャパシタ等が内蔵されている。
以下に多層配線の形成方法について説明する。多層配線の形成方法は公知方法を用いることができる。
多層配線層の絶縁樹脂層130として使用できる例としては、エポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー及びこれらの複合材料、あるいは感光性ポリイミド樹脂、感光性ポリベンゾオキサゾール、感光性アクリル-エポキシ樹脂等がある。絶縁樹脂の形成方法は特に限定されないが、シート状のものであれば真空ラミネート、真空プレス、ロールラミネート法を用いることが出来る。液状のものであれば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。絶縁層の厚みであるが、好ましくは5μm以上、50μm以下であることが望ましい。絶縁層の厚みが50μmを超えた場合、絶縁樹脂層に形成できる通孔131を小径化が難しくなるため、配線の高密度化が不利となってしまう。一方、絶縁層の厚みが5μm未満である場合、層間絶縁性を確保することが困難となる。
多層配線中の通孔131の形成は、非感光性絶縁樹脂であればレーザー加工を用いることができる。レーザーは、CO2レーザー、UVレーザー、ピコ秒レーザー、フェムト秒レーザーなどが挙げられるが、好ましくはUVレーザー、CO2レーザーであることが簡便で望ましい。感光性絶縁樹脂であればフォトリソグラフィー法によって形成することが出来る。貫通孔形成後に適宜過マンガン酸溶液によるデスミアを行うことで、樹脂表面の粗化と貫通孔内をクリーニングして導体回路132との密着性向上を行うことが望ましい。あるいはプラズマ処理によって樹脂表面及びビア内部をクリーニングする方法を行っても良い。
導体回路132の形成方法は公知方法を用いることが出来る。すなわち貫通孔形成後の樹脂上全面に1μm前後のシード層として薄膜金属層を形成する。シード層の形成方法としては公知の無電解銅めっき、無電解ニッケルめっき、あるいはスパッタリング法により薄膜金属層を形成することが出来る。シード金属層は無電解めっきであれば無電解銅めっき層であることが望ましい。無電解めっきであれば、電解銅めっきであることが簡便で安価で望ましい、無電解めっきであれば触媒のPd層が樹脂-銅界面にあっても良い。スパッタリング法であればCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cu合金単体もしくは複数組み合わせたものを適用することができる。より好ましくはチタン層/銅層のスパッタ層であると密着性良好であり、且つ後のエッチング除去が簡便となるため望ましい。樹脂上に金属層を形成した後の配線形成方法は、公知のセミアディティブ法であれば、フォトリソグラフィー法によるレジストパターン形成、電解めっき、レジスト剥離、シード層除去により回路形成することができる。サブトラクティブ法であれば、シード層上全面に電解めっき、レジストパターン形成、エッチング、レジスト剥離の工程により回路層を形成することが可能である。電解めっきは電解銅めっきであることが、電気伝導性やコストの観点から望ましい。
図2Aに示す絶縁樹脂層130は最外層であれば、ソルダーレジストを用いても良く、特に限定されない。また、外部接続端子133に表面処理を行ってもよい。表面処理を行うことで、はんだボール134との接合性が向上する。表面処理は、スズやスズの合金めっき皮膜、無電解Ni-P/無電解Pd-P/Auめっき皮膜、もしくは無電解Ni-P/Auめっき皮膜などを成膜することができる。または、プレソルダー処理、または、OSP(Organic Solderability Preservative)等の有機皮膜処理が施されてもよい。はんだボール134はスクリーン印刷法、はんだボール振込み搭載法、電解めっき法等によって形成することができる。はんだボールの組成はスズ、銀、銅、ビスマス、鉛、亜鉛、インジウム、アンチモンなど一種、もしくは複数種を混合したものを用いることができ、これら金属材料の混合比は問わない。はんだの代わりにワイヤーボンディング用のパッドを設けてもよい。
<作用効果>
次に、上述したようなキャパシタ内蔵ガラス基板の構成とその製造方法を用いた場合の作用効果について、図1を参照にして説明する。
本実施形態の図1A(b)~図1B(o)のように、ガラス貫通孔101Aの内部にキャパシタの下部電極層105を形成することにより、MIMキャパシタ110の断面積がほぼガラス貫通孔110Aの断面積として規定される。また、下部電極層105の誘電体層106に対する接地面は、めっきで形成した場合における下部電極層よりも表面Raが小さくなる為、誘電体層106の厚みがキャパシタ内部でより均一化される。そのため、MIMキャパシタ110の持つ静電容量が一つ一つの素子で均一になり、また、MIMキャパシタ110に対して過負荷(過電圧)が掛かった際のキャパシタショートの発生が少なくなる。これらから、製品不良の発生率が減少し、歩留まり向上の効果が見込めると共に電気的信頼性の高いキャパシタ内蔵ガラス基板を得る事ができる。
以上述べたように本実施形態によれば、基板として線熱膨張係数が低く弾性率が高いガラスを使用することによって、熱サイクルによる寸法変動が少ないキャパシタ内蔵基板および電子部品を製造することが出来る。これにより、熱サイクルをかけたときの電子回路の接続信頼性、外部接続端子の接続信頼性を確保することが出来る。さらに本実施形態のキャパシタ内蔵ガラス基板の製造方法によれば、ガラス基板の下部電極層を形成する面にガラス基板の厚みよりも浅い深さの溝を形成し、前記ガラス基板の溝に対して溝の底面及び側面を覆う形状で金属薄膜を含む電極層を形成し、前記ガラス基板の誘電体層を形成する面側からガラス基板をエッチングし、前記ガラス基板のエッチングされた表面と平滑な下部電極層を露出・形成し、ガラス基板のエッチングされた表面側に誘電体層を形成し、前記誘電体層の上に上部電極層を形成することができる。この製造方法により、薄膜MIMキャパシタの誘電体層の厚みのバラつきを低減できる。そのため、作製工程における歩留まりが高く、電気的信頼性の高いMIM構造のキャパシタ内蔵ガラス基板を提供することが可能となる。
本実施形態に係るガラス基板を有する多層配線基板をもとに、図1A,図1Bを参照しながら、多層配線基板の製造方法を説明する。
まず、図1A(a)に示すように、ガラス基板100(日本電気硝子株式会社製OA-10G、0.5mm厚、線熱膨張係数 3ppm/K)を準備する。続いて図1A(b)に示すようにピコ秒レーザー加工機とフッ化水素酸によるエッチングを用いてガラス溝101を断面積1.0×105μm、深さ0.45mmとなるように形成した。さらに図1A(c)に示すようにガラス基板100のA面およびガラス溝101の底面と側面にシード金属層102としてスパッタリング法を用いてチタンを50nm、銅を300nm成膜した。さらにガラス溝101内のシード金属層の増膜を目的として、0.1μm厚みの無電解ニッケルめっき層を形成した。以上よりチタン、銅、ニッケルからなるシード金属層102を形成した。
続いて図1A(d)に示すように25μm厚の感光性ドライフィルムレジストをガラス表層のシード金属層102上にロールラミネートによって設け、フォトリソグラフィーによってレジストパターン103を形成した。次に、図1A(e)に示すように15μm厚みとなるように電解銅のめっき層104を形成した後に、レジストパターン103をアルカリ溶液中で剥離することにより、図1A(f)に示す基板を得た。さらにシード金属層102のNi層を硝酸-過酸化水素混合エッチング液、Cu層を硫酸-過酸化水素混合エッチング液、Ti層を水酸化カリウム-過酸化水素エッチング液を用いて順次溶解除去し、下部電極層105を形成し、ガラスコア基板(図1A(g))を得た。次に、図1A(h)に示すようにマスキングを行い、ガラス基板100のガラス溝101が形成されていない面(B面)からフッ化水素酸によるエッチングを行い、図1B(i)に示すようにガラス貫通孔101Aを形成した。
次に、図1B(j)に示すようにガラス基板100のフッ化水素酸エッチング面側の全面に対して、スパッタリング法を用いてタンタルオキサイドを400nm成膜し、誘電体層106を形成した。次に、図1B(k)に示すように誘電体層106上の全面に対してスパッタリング法を用いて厚さ50nmのチタンと厚さ300nmの銅を成膜し、それぞれ密着層107とシード金属層108を形成した。次に、図1B(l)に示すように公知フォトリソグラフィー法によりレジストパターン103を形成した。次に、図1B(m)に示すように15μm厚みとなるように電解銅のめっき層104を形成した後に、レジストパターン103をアルカリ溶液中で剥離することにより、図1B(n)に示す基板を得た。次に、レジストパターン103をアルカリ水溶液で剥離除去後、MIMキャパシタ形成用のシード金属層108を硫酸-過酸化水素エッチング液で溶解除去した。最後に水酸化カリウム-過酸化水素エッチング液を用いて、密着層107であるチタン層をエッチング除去することで、図1B(o)に示す上部電極層109および本実施例であるMIMキャパシタ110を形成した。
さらに脂厚40μmのビルトアップ樹脂であるGX-T31(味の素ファインテクノ製)を真空ラミネートにより絶縁樹脂層を表裏両面に形成後、UVレーザー加工機で直径60μmの貫通孔を形成した。さらにデスミア処理、無電解銅めっき処理によって厚さ0.8μmの無電解銅めっき層を形成した後に、厚さ25μmのドライフィルムレジスト層を表裏両面に形成した。フォトリソグラフィーによりレジストパターンを形成後、電解銅めっきによって厚さ15μmの導体回路層を表裏各層の多層回路層を形成した。以上の多層回路形成を繰り返すことで、ビルトアップ多層回路をガラスコア配線上表裏に各2層の回路層を形成した。表裏最外層はソルダーレジスト層を形成し、フォトリソグラフィーすることによって外部接続端子で実施例のキャパシタ内蔵多層ガラス回路基板を得た。さらに図2Aに示すように、外部接続端子133表面にニッケル-金めっきを行いさらに、はんだボール134を形成することで、キャパシタ内蔵ガラス回路基板を作製した。
[比較例]
比較例と実施例とで異なる点は、実施例では誘電体層106および上部電極層109をガラス基板100のB面側に形成したのに対し、比較例ではガラス基板のA面側に形成したことである。
比較例とその製造方法を図1A(a)~図1B(i)と図3(a)~(f)を参照しながら説明するが、図1B(i)までは実施例と同じ製造方法になる為、詳細は割愛する。
比較例は、図1A(a)~図1B(i)に示すように下部電極層105及びガラス貫通孔101Aを形成した後、図3(a)に示すようにガラス基板のA面側に対してスパッタリング法を用いてタンタルオキサイドを厚さ400nm成膜し誘電体層106を形成した。次に、図3(b)に示すように誘電体層106上の全面に対してスパッタリング法を用いて厚さ50nmのチタンと厚さ300nmの銅を成膜し、それぞれ密着層107とシード金属層108を形成した。次に、図3(c)に示すように公知フォトリソグラフィー法によりレジストパターン103を形成した。次に、図3(d)に示すように15μm厚みとなるように電解銅のめっき層104を形成した後に、レジストパターン103をアルカリ溶液中で剥離することにより、図3(e)に示す基板を得た。次に、レジストパターン103をアルカリ水溶液で剥離除去後、MIMキャパシタ形成用のシード金属層108を硫酸-過酸化水素エッチング液で溶解除去した。最後に水酸化カリウム-過酸化水素エッチング液を用いて密着層107であるチタン層をエッチング除去することで、図3(f)に示す上部電極層109および比較例のMIMキャパシタ110を形成した。
以上の実施例及び比較例において、図1B(o)、図3(f)のMIMキャパシタ110の電気的品質、信頼性に顕著な差が確認されたため、結果を下記に記載する。
実施例・・・MIMキャパシタを100個作製し、導通検査を行ったところ、上部電極層と下部電極層間でショートが発生した素子は無かった。また、上部電極層と下部電極層間に最大100Vの電位差を意図的に印加した際にも、誘電体層の絶縁破壊によるショートは発生しなかった。
比較例・・・MIMキャパシタを100個作製し、導通検査を行ったところ、上部電極層と下部電極層間でショートが発生した素子が40個存在した。また、上部電極層と下部電極層間に50Vの電位差を意図的に印加した際に、誘電体層の絶縁破壊によるショートが発生した。
実施例と比較例で、下部電極層105の誘電体層106に接する面の表面Raを比較した。実施例の面PL1(図1B(j))の表面Raは2nm以下であり、比較例の面PL3(図3(a))の表面Raは10nm以上であった。この表面Raの値により比較例ではMIMキャパシタの誘電体層に膜厚ムラが生じ、部分的に誘電体層が薄い部分がショートあるいは絶縁破壊しやすい状態である事からMIMキャパシタの電気的品質、信頼性に顕著な差が生じたと推定できる。
比較例の下部電極層105は積層回路基板に一般的に用いられる銅の電解めっき層であるが、それに対し実施例の下部電極層105は予めガラス溝101の底面に形成されるスパッタ膜である事から、底面の形状に沿う形状で形成されており、本実施形態の製造方法により、表面Raを一般的な銅の電解めっき層よりも小さくすることができていると考えられる。
上述の実施形態は一例であって、その他、具体的な細部構造等については適宜に変更可能であることは勿論である。