TWI754704B - 芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法 - Google Patents

芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法 Download PDF

Info

Publication number
TWI754704B
TWI754704B TW106142675A TW106142675A TWI754704B TW I754704 B TWI754704 B TW I754704B TW 106142675 A TW106142675 A TW 106142675A TW 106142675 A TW106142675 A TW 106142675A TW I754704 B TWI754704 B TW I754704B
Authority
TW
Taiwan
Prior art keywords
layer
core substrate
copper
glass plate
nickel plating
Prior art date
Application number
TW106142675A
Other languages
English (en)
Other versions
TW201828792A (zh
Inventor
土田徹勇起
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW201828792A publication Critical patent/TW201828792A/zh
Application granted granted Critical
Publication of TWI754704B publication Critical patent/TWI754704B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供一種難以產生玻璃芯基板的破裂之技術。
本發明的芯基板1具備：玻璃板10、和設置於前述玻璃板10的一方的主面上之第1導體圖案20；前述第1導體圖案20包含有第1鍍鎳層210和第1鍍銅層22，該第1鍍鎳層210設置於前述玻璃板10的前述一方的主面上且磷含有率為5質量%以下，該第1鍍銅層22設置於前述第1鍍鎳層210上。

Description

芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法
本發明係關於芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板、及芯基板的製造方法。
近年來，電子機器的高功能化及小型化持續進展中。伴隨之，要求搭載於電子機器之半導體模組的高密度化。為了因應此種要求，進行著提高用於安裝半導體晶片之配線基板的配線密度之研究。
作為包含於配線基板的芯材，一般係使用玻璃環氧樹脂(日本特開2000-252630號公報)。近年來，使用玻璃板作為芯材之玻璃配線基板係受到矚目。
玻璃板比起由玻璃環氧樹脂所構成的芯材，能夠實現更高的平滑度。所以，在玻璃配線基板中，可形成超微細配線。因此，若使用玻璃配線基板，則可進行高密度的安裝。
又，玻璃板在20℃至260℃的溫度範圍中的線膨脹係數(CTE)，係與使用矽基板的半導體晶片在20℃至260℃的溫度範圍中的線膨脹係數大約一致。因此，若使用玻璃配線基板，便可實現殘留應力小的安裝。
再者，玻璃配線基板在高速傳送方面性能優異。
根據以上，玻璃配線基板作為搭載於高性能的電子機器之半導體模組的配線基板之一而備受矚目。
玻璃芯基板為玻璃配線基板或其一部分。玻璃芯基板係可藉由以下的方法獲得：在玻璃板的至少一方的主面上，利用無電解鍍敷法，形成鍍鎳層；利用電解鍍敷法，形成被覆了該鍍鎳層的一部分之鍍銅層；以及蝕刻鍍鎳層的其他部分，亦即鍍鎳層中未被鍍銅層被覆的部分，而形成導體圖案。
然而，利用此種方法得到的玻璃芯基板，會有容易發生破裂之問題。
於是，本發明之目的在提供一種難以產生玻璃芯基板的破裂之技術。
根據本發明的第1態樣，提供一種芯基板，其具備玻璃板、和設置於前述玻璃板的一方的主面上之第1導體圖案；前述第1導體圖案包含有：設置於前述玻璃板之前述一方的主面上且磷含有率為5質量%以下的第1鍍鎳層；及設置於前述第1鍍鎳層上的第1鍍銅層。
根據本發明的第2態樣，提供一種多層配線基板，其具備：第1態樣的芯基板；將前述第1導體圖案夾在中間而與前述玻璃板相對向之配線層；及存在於前述第1導體圖案與前述配線層之間的絕緣層。
根據本發明的第3態樣，提供一種半導體封裝體，其具備：第1態樣之芯基板或第2態樣之多層配線基板；及搭載於該多層配線基板之半導體晶片。
根據本發明的第4態樣，提供一種半導體模組，其具備：第3態樣之半導體封裝體；和搭載有該半導體封裝體之母板。
根據本發明的第5態樣，提供一種覆銅基板，其具備：玻璃板；設置於前述玻璃板的一方的主面上且磷含有率為5質量%以下的鍍鎳層；和設置於前述鍍鎳層上的鍍銅層。
根據本發明的第6態樣，提供一種芯基板的製造方法，其包含：在玻璃板的至少一方的主面上，利用無電解鍍敷法，形成磷含有率為5質量%以下之鍍鎳層；利用電解鍍敷法，形成被覆了前述鍍鎳層的一部分之鍍銅層；使用酸作為蝕刻劑對前述鍍鎳層的其他部分進行蝕刻，而形成含有前述鍍鎳層的前述一部分與前述鍍銅層之導體圖案。
1‧‧‧芯基板
10‧‧‧玻璃板
20‧‧‧第1導體圖案
21‧‧‧第1種子層
210‧‧‧第1鍍鎳層
211‧‧‧第1含金屬層
211a‧‧‧第1鈦層
211b‧‧‧第1銅層
22‧‧‧第1鍍銅層
30‧‧‧第2導體圖案
31‧‧‧第2種子層
310‧‧‧第2鍍鎳層
311‧‧‧第2含金屬層
311a‧‧‧第2鈦層
311b‧‧‧第2銅層
32‧‧‧第2鍍銅層
40‧‧‧導體層
41‧‧‧第3種子層
42‧‧‧第3鍍銅層
50‧‧‧電容器
51‧‧‧第1電極
51a‧‧‧第3鈦層
51b‧‧‧第3銅層
51’‧‧‧第1導電層
52‧‧‧第2電極
52’‧‧‧第2導電層
53‧‧‧介電質層
54‧‧‧第4鍍銅層
55‧‧‧第5鍍銅層
61‧‧‧第1絕緣層
62‧‧‧第2絕緣層
63‧‧‧第3絕緣層
64‧‧‧第4絕緣層
65‧‧‧第5絕緣層
66‧‧‧第6絕緣層
71‧‧‧第1配線層
71a‧‧‧種子層
71b‧‧‧鍍銅層
72‧‧‧第2配線層
72a‧‧‧種子層
72b‧‧‧鍍銅層
73‧‧‧第3配線層
73a‧‧‧種子層
73b‧‧‧鍍銅層
74‧‧‧第4配線層
74a‧‧‧種子層
74b‧‧‧鍍銅層
81‧‧‧第1表面處理層
82‧‧‧第2表面處理層
91‧‧‧第1焊料層
92‧‧‧第2焊料層
1000‧‧‧多層配線基板
2000‧‧‧半導體晶片
3000‧‧‧半導體封裝體
4000‧‧‧母板
5000‧‧‧半導體模組
OP1‧‧‧第1開口部
OP2‧‧‧第2開口部
OP3‧‧‧第3開口部
OP4‧‧‧第4開口部
OP5‧‧‧第5開口部
OP6‧‧‧第6開口部
OP7‧‧‧第7開口部
OP8‧‧‧第8開口部
RE1‧‧‧第1阻劑層
RE2‧‧‧第2阻劑層
RE3‧‧‧第3阻劑層
RE4‧‧‧第4阻劑層
PL‧‧‧插塞
TH‧‧‧貫通孔
VI‧‧‧通路
圖1係將本發明的一態樣的芯基板示意地顯示之平面圖。
圖2係沿著圖1所示之芯基板的F2-F2線之剖面圖。
圖3係將圖1及圖2所示之芯基板的第1變形例示意地顯示之剖面圖。
圖4係將圖1及圖2所示之芯基板的第2變形例示意地顯示之剖面圖。
圖5係將本發明的其他態樣的芯基板示意地顯示之平面圖。
圖6係沿著圖5所示之芯基板的F6-F6線之剖面圖。
圖7係將圖5及圖6所示之芯基板的第1變形例示意地顯示之剖面圖。
圖8係將圖5及圖6所示之芯基板的第2變形例示意地顯示之剖面圖。
圖9係將圖4所示之包含芯基板的多層配線基板示意地顯示之剖面圖。
圖10係將圖8所示之包含芯基板的多層配線基板示意地顯示之剖面圖。
圖11係將圖9或圖10所示之包含多層配線基板的半導體模組的一例示意地顯示之剖面圖。
圖12係將圖9或圖10所示之包含多層配線基板的半導體模組的其他例示意地顯示之剖面圖。
圖13A係將圖1及圖2所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖13B係將圖1及圖2所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖13C係將圖1及圖2所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖13D係將圖1及圖2所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖13E係將圖1及圖2所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖13F係將圖1及圖2所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖14A係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14B係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14C係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14D係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14E係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14F係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14G係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14H係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖14I係將圖9所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
圖15A係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15B係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15C係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15D係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15E係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15F係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15G係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15H係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖15I係將圖5及圖6所示之芯基板的製造方法的一例示意地顯示之剖面圖。
圖16係將圖10所示之多層配線基板的製造方法的一例示意地顯示之剖面圖。
用以實施發明的形態
本案發明人等針對上述問題，進行詳細的探討研究。其結果，發現鍍鎳層的磷含有率會影響到芯基板的破裂。亦即，以往，形成於玻璃板之至少一方的主面上之鍍鎳層的磷含有率為6質量%以上。然而，本案發明人等獲得了如此見解：藉由使此鍍鎳層的磷含有率 充分地變小，芯基板的破裂便難以產生。本發明係依據此見解而完成者。
以下，參照圖式，說明本發明的態樣。此外，在以下的說明中，具有相同要素或相同功能的各部分，係使用同一符號，並省略重複的說明。
圖1係示意地顯示本發明之一態樣的芯基板之平面圖。圖2係沿著圖1所示之芯基板的F2-F2線之剖面圖。
圖1及圖2所示的芯基板1具備有：設有貫通孔TH的玻璃板10、第1導體圖案20、第2導體圖案30和導體層40。
玻璃板10典型而言係具有光透過性。構成玻璃板10之玻璃材料的成分及其摻合比率並無特別限定。以玻璃板10而言，例如：可使用無鹼玻璃、鹼玻璃、硼砂玻璃、石英玻璃、藍寶石玻璃、及感光性玻璃等以矽酸鹽為主成分的玻璃。以玻璃板10而言，從使用於半導體封裝體及半導體模組的觀點來看，以使用無鹼玻璃較佳。無鹼玻璃所含之鹼成分的含有率係以0.1質量%以下較佳。
玻璃板10的厚度係以1mm以下較佳。玻璃板10的厚度，若考量到貫通孔TH的形成容易性或製造時的操縱(handling)性時，係以在0.1mm以上0.8mm以下的範圍內更佳。
就玻璃板10的製造方法而言，係可列舉：浮式法(float process)、下拉法(down-draw process)、熔融 法(fusion method)、上引法(up-draw process)、及壓延法(rollout process)等。玻璃板10亦可使用藉由任一方法所製作者。
玻璃板10的線膨脹係數(CTE：Coefficient of Thermal Expansion)，係以在20℃至260℃的溫度範圍中，位在0.1×10-6/K以上15.0×10-6/K以下的範圍內較佳，在0.5×10-6/K以上8.0×10-6/K以下的範圍內更佳，在0.5×10-6/K以上4.0×10-6/K以下的範圍內又更佳。當玻璃板10的線膨脹係數在此範圍內時，會有與採用在芯基板1上進行表面安裝的矽基板之半導體晶片的線膨脹係數的差較小的傾向。此外，線膨脹係數係指長度因應溫度的上升而變化的比例。
玻璃板10之至少一方的主面亦可具備功能層。以功能層而言，可列舉例如：含微粒子的反射防止層、含紅外線吸收劑的紅外線遮蔽層、含硬塗材料的強度賦予層、含抗靜電劑的抗靜電層、含著色劑的著色層、含光學薄膜的光學膜層、含光散射膜的織構(texture)控制層及防眩層等。此種功能層係可藉由例如蒸鍍法、濺鍍法、或濕式法等的表面處理技術形成。
相對於貫通孔TH的長度方向呈平行之剖面的形狀，亦可為長方形；亦可為X形，即貫通孔TH的中央部直徑相對於頂部直徑及底部直徑為較小的形；亦可為錐狀，即貫通孔TH的底部直徑相對於貫通孔TH的頂部直徑為較小的形狀；亦可為O形，即貫通孔TH的中央部直徑相對於頂部直徑及底部直徑為較大的形狀；亦可為其他的形狀。
相對於貫通孔TH的長度方向呈垂直之剖面的形狀，亦可為圓形，亦可為橢圓形，亦可為多角形。
第1導體圖案20係設置於玻璃板10之一方的主面上。第1導體圖案20係構成了例如電路配線、電極墊。
第1導體圖案20含有第1種子層21和第1鍍銅層22。第1種子層21係設置於玻璃板10上。第1鍍銅層22係設置於第1種子層21上。
第1種子層21係含有第1含金屬層211和第1鍍鎳層210。第1含金屬層211係設置於玻璃板10上。第1鍍鎳層210係設置於第1含金屬層211上。
第2導體圖案30係設置於玻璃板10之另一方的主面上。第2導體圖案30係構成了例如電路配線、電極墊。
第2導體圖案30係含有第2種子層31和第2鍍銅層32。第2種子層31係設置於玻璃板10上。第2鍍銅層32係設置於第2種子層31上。
第2種子層31係含有第2含金屬層311和第2鍍鎳層310。第2含金屬層311係設置於玻璃板10上。第2鍍鎳層310係設置於第2含金屬層311上。
此外，關於第1鍍銅層22、第1鍍鎳層210、第1含金屬層211、第2鍍銅層32、第2鍍鎳層310及第2含金屬層311，將於後詳細說明。
導體層40係被覆貫通孔TH的側壁。導體層40係將第1導體圖案20的至少一部分與第2導體圖案 30的至少一部分電氣連接。導體層40係含有第3種子層41和第3鍍銅層42。
第3種子層41係含有第3鍍鎳層。第3種子層41典型而言係由第3鍍鎳層所構成。第3種子層41係接觸於貫通孔TH的側壁上。第3鍍銅層42係設置於第3種子層41上。
第3鍍鎳層的組成等係與後面針對第1鍍鎳層210及第2鍍鎳層310所述之組成等相同。第3鍍銅層42的組成等係與後面針對第1鍍銅層22及第2鍍銅層32所述之組成等相同。
第1鍍鎳層210及第2鍍鎳層310係含有磷(P)。此等鍍鎳層210及310的磷含有率為5質量%以下，較佳為3質量%以下，更佳為1質量%以下。
在這些鍍鎳層210及310的磷含有率足夠小的情況下，在芯基板1不易產生破裂。雖然此磷含有率並無特別有下限值，但是根據一例，磷含有率為0.1質量%以上，根據其它例，為0.5質量%以上，根據另一例，為1質量%以上。
這些鍍鎳層210及310的磷含有率，係可藉由例如能量分散型X線分析法(EDX)而獲得。
這些鍍鎳層210及310除了鎳及磷以外，亦可含有硫(S)、鉛(Pb)及鉍(Bi)等其他成分。包含於這些鍍鎳層210及310之其他成分的含有率係以2000ppm以下較佳。
鍍鎳層之硫的含有率係可藉由例如以下的方法求取。
首先，藉由無電解鍍敷法在不銹鋼板上形成鍍鎳層。其次，從不銹鋼板剝離鍍鎳層。針對此鍍鎳層，藉由日本專利公開公報2003-166974號公報所記載之方法(燃燒-電量法)，可求取硫的含有率。
鍍鎳層之鉛及鉍的含有率，例如可藉由以下的方法獲得。
首先，藉由無電解鍍敷法在不銹鋼板上形成鍍鎳層。其次，從不銹鋼板將鍍鎳層剝離。然後，針對此鍍鎳層，藉由ICP質量分析法，可求取鉛及鉍的含有率。
此等鍍鎳層210及310的厚度，較佳為1μm以下，更佳為0.4μm以下，又更佳為0.3μm以下。
當第3鍍鎳層41薄時，玻璃板10與第3鍍鎳層41的密接性有高的傾向。又，當第3鍍鎳層41、第1鍍鎳層210與第2鍍鎳層310薄時，此等鍍敷層的形成所需的時間、和第1鍍鎳層210與第2鍍鎳層310的蝕刻所需之時間短，製造容易。
此等鍍鎳層210、310及41的厚度係以0.01μm以上較佳，且以0.05μm以上較佳。當第3鍍鎳層41比0.01μm薄時，會有貫通孔TH內的電解鍍銅層42變得不連續之虞。
此等鍍鎳層210及310的厚度，係可藉由例如螢光X線元素分析法獲得。
第1含金屬層211及第2含金屬層311，係可分別使玻璃板10與第1鍍鎳層210的密接性、及玻璃板10與第2鍍鎳層310的密接性提升。此等含金屬層211及311典型而言係可藉由濺鍍法或化學氣相沈積(CVD)法形成。
此等含金屬層211及311係包含例如銅(Cu)、鋁(Al)、鈦(Ti)、鉻(Cr)、鉬(Mo)、鎢(W)、鉭(Ta)、金(Au)、銥(Ir)、釕(Ru)、鈀(Pd)、鉑(Pt)、Al-Si系合金、Al-Si-Cu系合金、Al-Cu系合金、Ni-Fe系合金、銦錫氧化物(ITO)、銦鋅氧化物(IZO)、活性氧化鋅(AZO)、氧化鋅(ZnO)、鋯鈦酸鉛(PZT)、氮化鈦(TiN)、Cu3N4、Cu合金的單體或此等的混合物。
此等含金屬層211及311可為單一層，也可為2層以上的多層。此等含金屬層211及311的厚度係以位在0.01μm以上1μm以下的範圍內較佳，以位在0.1μm以上0.6μm以下的範圍內更佳。當此等含金屬層211及311的厚度位在此範圍內時，可同時實現第1鍍鎳層210與玻璃板10的密接性及第2鍍鎳層310與玻璃板10的密接性、與製程時間的縮短。
此等含金屬層211及311的每一者係以含有鈦層較佳。鈦層與玻璃板10的密接性優異。鈦層的厚度係以位在0.01μm以上0.1μm以下的範圍內較佳。
此等含金屬層211及311的每一者係以含有銅層較佳。銅層與第1鍍鎳層210及第2鍍鎳層310的密接性優異。銅層的厚度係以在0.09μm以上0.5μm以下的範圍內較佳。
此等含金屬層211及311的每一者係以含有鈦層與銅層兩者較佳。於此情況下，鈦層係以存在於第1鍍鎳層210與玻璃板10之間、及第2鍍鎳層310與玻璃板10之間較佳，銅層係以存在於鈦層與第1鍍鎳層210之間、及鈦層與第2鍍鎳層310之間較佳。採用此種構成時，可使玻璃板10與第1鍍鎳層210的密接性、及玻璃板10與第2鍍鎳層310的密接性更加提升。
在此等含金屬層211及311上，亦可形成有鈀層。鈀係作為無電解鍍鎳時的觸媒。因此，鈀係以存在於第1鍍鎳層210與玻璃板之間、及第2鍍鎳層310與玻璃板10之間較佳。
此外，在鈀層、與此等含金屬層211及311所含的其它含金屬層之間，以及鈀層與此等鍍鎳層210及310之間，亦可形成有金屬間化合物層。
第1鍍銅層22及第2鍍銅層32係可以減成法(subtractive process)、半加成法及加成法等周知的方法形成。
此等鍍銅層22及32的厚度係以位在1μm至20μm的範圍內較佳，以位在3μm至18μm的範圍內更佳。
此等鍍銅層22及32亦可含有鎳、硫等銅以外的成分。此等鍍銅層22及32中之銅以外的成分的含有率係以1質量%以下較佳。
此等鍍銅層22及32的表面亦可被粗糙化。如此，第1鍍銅層22與後述之第1絕緣層61的密接性、及第2鍍銅層32與後述之第2絕緣層62的密接性得以提升。
此芯基板1亦可進一步具備未圖示之第1及第2密接層。第1密接層係設置於玻璃板10之一方的主面中未被第1導體圖案20被覆之部分。第2密接層係設置於玻璃板10之另一方的主面中未被第2導體圖案30被覆的部分。第1密接層係使玻璃板10與後述之第1絕緣層61的密接性提升。第2密接層係使玻璃板10與後述之第2絕緣層62的密接性提升。第1及第2密接層典型而言係含有矽烷偶合劑。
又，在未將鍍銅層22及32的表面粗糙化的情況，芯基板1亦可在鍍銅層22及32的表面進一步具備未圖示之第3及第4密接層。第3密接層設置於第1鍍銅層22上。第4密接層設置於第2鍍銅層32上。第3密接層係使第1鍍銅層22與後述之第1絕緣層61的密接性提升。第4密接層係使第2鍍銅層32與後述之第2絕緣層62的密接性提升。第3及第4密接層典型而言係包含有含錫(Sn)的層、與含矽烷偶合劑的層之積層構造。
此外，在此，關於此芯基板1，係舉在玻璃板10的兩面具備導體圖案的例子來進行說明，惟導體圖案只要形成於玻璃板之至少一方的主面即可。
又，關於第3種子層41，係舉具備僅由第3鍍鎳層所構成的單層構造為例來進行說明，第3種子層41亦可為2層以上的多層。第3種子層41亦可含有例如設於第3鍍鎳層與玻璃板10之間的第3含金屬層。第3含金屬層的組成等典型而言係與含金屬層211及311之組成等同樣。
圖3係示意地顯示圖1及圖2所示之芯基板的第1變形例之剖面圖。此芯基板1進一步具備有由銅所構成的通路VI。通路VI係藉由以導體層40與銅填充貫通孔TH而形成。此銅的組成等典型而言係與上述之鍍銅層22及32的組成等相同。作為形成通路VI的方法，係可列舉電解鍍敷法。
圖4係示意地顯示圖1及圖2所示之芯基板的第2變形例之剖面圖。此芯基板1進一步具備有由樹脂構成的插塞(plug)PL、第1絕緣層61和第2絕緣層62。
插塞PL係藉由以導體層40和樹脂填充貫通孔TH而形成。絕緣層61及62分別被覆芯基板1之一方的主面及另一方的主面。插塞PL和第1絕緣層61和第2絕緣層62典型而言係藉由同一樹脂形成一體。
以樹脂而言，係可使用環氧樹脂、聚醯亞胺樹脂、順丁烯二醯亞胺樹脂(maleimide resin)、聚對酞酸乙二酯、聚伸苯醚、液晶聚合物及此等的複合材料。以樹脂而言，從電氣特性、製造容易性的觀點來看，係以使用含有填料的環氧樹脂較理想。以填料而言，係可使用例如二氧化矽(silica)、硫酸鋇、氧化鈦或此等的混合物。此外，以樹脂而言，係可使用導電性糊或導電性樹脂。
圖5係示意地顯示本發明之其他態樣的芯基板之平面圖。圖6係沿著圖5所示之芯基板的F6-F6線之剖面圖。
此芯基板1進一步具備有電容器50。電容器50典型而言係為薄膜電容器。電容器50係由第1電極51、第2電極52和介電質層53所構成。
第1電極51係設置於第1導體圖案20的至少一部分上。第2電極52係存在於第1電極51與第1導體圖案20之間。介電質層53係存在於第1電極51與第2電極52之間。
電極51及52亦可分別為單一層，亦可為2層以上的多層。此等電極51及52的組成等典型而言係與含金屬層211及311的組成等相同。
介電質層53亦可含有例如無機化合物。以無機化合物而言，係可列舉例如：包含由選自鋁、鈦、鉭、鉻、鑭、釤、鐿、釔、釓、鋯、鈮、鉿、鎵、鈰、及矽所構成的群組之至少一種元素的氧化物、碳化物、氮化物及硼化物。
介電質層53係以含有氮化矽、氧化鉭(鉭氧化物：tantalum oxide)及氧化鋁的至少一者較理想。氮化矽、氧化鉭(鉭氧化物)及氧化鋁的介電常數低，絕緣性優異。
介電質層53典型而言係藉由濺鍍法或化學氣相沈積(CVD)法形成。
此外，電容器50亦可不具備第2電極52。亦即，電容器50係可由第1電極51、和第1導體圖案20中之與第1電極51相向的部分、和介電質層53所構成。
又，電容器50亦可在第1電極51的至少一部分上，進一步具備鍍銅層。此鍍銅層的組成等典型而言係與上述之鍍銅層22及32的組成等同樣。
又，電容器50亦可設置於第1導體圖案20和第2導體圖案30兩者上。又，電容器50亦可在導體圖案20及30的一者上設置有複數個，亦可在導體圖案20及30的每一者上設置有複數個。
圖5及圖6所示之其他態樣的芯基板1，係如圖7及圖8所示，可適用上述之第1及第2變形例。
圖7係示意地顯示圖5及圖6所示之芯基板的第1變形例之剖面圖。此芯基板1進一步具備有由銅所構成的通路VI。
圖8係示意地顯示圖5及圖6所示之芯基板的第2變形例之剖面圖。此芯基板1進一步具備有由樹脂所構成的插塞PL、和第1絕緣層61、和第2絕緣層62。
說明關於此芯基板1的技術亦可適用於覆銅基板。亦即，本發明之又一其他態樣的覆銅基板係具備有玻璃板、鍍鎳層和鍍銅層。
此鍍鎳層係設置於玻璃板之一方的主面上。鍍鎳層的組成等係與鍍鎳層210及310的組成等相同。
此鍍銅層係設置於鍍鎳層上。鍍銅層的組成等係與鍍銅層22及32的組成等相同。
圖9係示意地顯示包含圖4所示的芯基板之多層配線基板之剖面圖。此多層配線基板1000具備有： 圖4所示的芯基板1、第1絕緣層61、第2絕緣層62、第3絕緣層63、第4絕緣層64、第5絕緣層65、第6絕緣層66、第1配線層71、第2配線層72、第3配線層73、第4配線層74、第1表面處理層81、第2表面處理層82、第1焊料層91和第2焊料層92。
第1絕緣層61係存在於第1導體圖案20與第1配線層71之間。第2絕緣層62係存在於第2導體圖案30與第2配線層72之間。第3絕緣層63係存在於第1配線層71與第3配線層73之間。第4絕緣層64係存在於第2配線層72與第4配線層74之間。
絕緣層63及64的組成等典型而言係與上述之絕緣層61及62的組成等相同。此等絕緣層61至64的組成係以相同較佳。
第5絕緣層65係被覆第3配線層73的至少一部分。第6絕緣層66係被覆第4配線層74的至少一部分。
絕緣層65及66，即位於多層配線基板1000表面的絕緣層，典型而言係含有環氧樹脂、聚醯亞胺樹脂、順丁烯二醯亞胺樹脂、聚對酞酸乙二酯、聚伸苯醚、液晶聚合物、及此等的複合材料。絕緣層65及66係以阻焊劑較佳。當使用阻焊劑作為絕緣層65及66時，便可抑制設於同一焊料層內且分離而設置之焊料部(例如焊球)間的短路。
第1配線層71係以在中間夾著第1導體圖案20的方式與玻璃板10相向。第2配線層72係以中間夾 著第2導體圖案30的方式與玻璃板10相向。第3配線層73係以中間夾著第1配線層71的方式與玻璃板10相向。第4配線層74係以中間夾著第2配線層72的方式與玻璃板10相向。
此等配線層71至74構成了例如電路配線、電極墊。此等配線層71至74係可藉由減成法、半加成法及加成法等周知的方法形成。
由電氣傳導率的觀點來看，此等配線層71至74係以含有銅或銅合金較佳。此等配線層71至74的組成等，典型而言係與鍍銅層22及32的組成等相同。
第1表面處理層81係存在於第3配線層73與第1焊料層91之間。第1表面處理層81係使第3配線層73與第1焊料層91的接合性提升。
第2表面處理層82係存在於第4配線層74與第2焊料層92之間。第2表面處理層82係使第4配線層74與第2焊料層92的接合性提升。
以此等表面處理層81及82而言，係可使用鍍錫、錫合金鍍敷、無電解Ni-P/無電解Pd-P/Au鍍敷、或無電解Ni-P/Au鍍敷等的鍍敷被膜。關於此等表面處理層81及82，亦可使用有機被膜，來取代鍍敷被膜。以有機被膜而言，係可列舉：預焊錫(pre-solder)處理被膜、或者OSP(Organic Solderability Preservative：有機保焊膜)等的預焊劑(preflux)處理被膜。
第1焊料層91係設置於第1表面處理層81上。第2焊料層92係設置於第2表面處理層82上。此 等焊料層91及92的每一者，典型而言係含有複數個焊料部。
此等焊料層91及92係含有錫、銀、銅、鉍、鉛、鋅、銦、銻或此等的混合物。
此外，在此，關於多層配線基板1000，係舉在兩面具備2層配線層和3層絕緣層之構成為例來進行說明，不過配線層可為1層，也可為3層以上。又，絕緣層可為2層，也可為4層以上。
又，關於多層配線基板1000，係舉包含圖4所示之芯基板1之構成為例來進行說明，惟多層配線基板1000亦可含有圖1及圖2所示的芯基板或圖3所示的芯基板1。
又，關於多層配線基板1000，係舉具備表面處理層81及82之構成為例進行說明，惟表面處理層81及82亦可省略。
又，關於多層配線基板1000，係舉具備焊料層91及92之構成為例進行說明，惟亦可設置引線搭接(wire bonding)用的墊(pad)來取代焊料層91及92。
圖10係示意地顯示包含圖8所示之芯基板的多層配線基板的剖面圖。圖10所示之多層配線基板1000除了進一步包含電容器50，且該第1電極51與第1配線層71的一部分電氣連接以外，其餘係具備有與圖9所示的多層配線基板1000同樣的構成。
圖11係示意地顯示包含圖9或圖10所示之多層配線基板的半導體模組的一例之剖面圖。此半導體 模組5000具備有：母板(mother board)4000、半導體晶片2000、和圖9或圖10所示的多層配線基板1000。
多層配線基板1000係存在於半導體晶片2000與母板4000之間，將此等電氣連接。亦即，多層配線基板1000係可發揮作為半導體模組5000的中介層之功能。
半導體晶片2000係隔介第1焊料層91連接於多層配線基板1000。多層配線基板1000係隔介第2焊料層92而與母板4000連接。
半導體晶片2000係例如積體電路(IC)、大型積體電路(LSI)或固態攝影元件。積體電路具備有半導體基板、和設置於半導體基板上的電晶體及二極體等元件。固態攝影元件係為例如CMOS影像感測器或CCD感測器。半導體晶片2000舉例來說係具有大致長方體形狀。
作為半導體基板，較佳為可使用例如以矽基板(Si基板)、氮化鎵基板(GaN基板)、或碳化矽基板(SiC基板)等的無機物為主成分之基板，且可使用矽基板。
矽基板在20℃至260℃的溫度範圍的線膨脹係數，係在約2×10-6/K至4×10-6/K的範圍內。亦即，若使用矽基板作為半導體基板，便可縮小半導體晶片2000在20℃至260℃的溫度範圍的線膨脹係數與多層配線基板1000在20℃至260℃的溫度範圍的線膨脹係數之差。當此差小時，便可實現殘留應力小的安裝。
圖12係示意地顯示包含圖9或圖10所示之多層配線基板的半導體模組的其他例之剖面圖。此半導體模組5000具備有半導體封裝體3000和母板4000。
半導體封裝體3000具備有圖9或圖10所示的多層配線基板1000、和半導體晶片2000、和密封樹脂。根據一例，半導體晶片2000係以倒裝晶片法(flip chip)安裝於多層配線基板1000。於此情況，密封樹脂係填充半導體晶片2000與多層配線基板1000的間隙。
半導體封裝體3000與母板4000係透過設置於多層配線基板1000的第2焊料層92連接。
此外，在此，關於半導體模組5000，係舉隔介焊料層91及92連接有多層配線基板1000的構成為例來說明，惟亦可取代焊料層91及92，而利用例如銅柱等的柱狀含金屬層來連接。此銅柱係以進一步具備表面處理層、焊料層較佳。
其次，針對上述之多層配線基板1000的製造方法的一例進行說明。
首先，參照圖13A至圖13F，說明圖1及圖2所示之芯基板1的製造方法的一例。圖13A至圖13F係示意地顯示圖1及圖2所示之芯基板的製造方法的一例之剖面圖。
首先，準備設有貫通孔TH的玻璃板10。接著，如圖13A所示，在玻璃板10之一方的主面形成第1含金屬層211，在另一方的主面形成第2含金屬層311。具體而言，在玻璃板10之一方的主面，藉由濺鍍法或 CVD法沈積鈦，而形成第1鈦層211a。利用同樣的方法，在玻璃板10之另一方的主面，形成第2鈦層311a。其次，在此鈦層211a及311a上，藉由濺鍍法或CVD法沈積銅，而分別形成第1銅層211b及第2銅層311b。
其次，如圖13B所示，藉由無電解鍍敷法，在含金屬層211及311上分別形成鍍鎳層210及310，並且在貫通孔TH的側壁上形成第3鍍鎳層。依此方式，獲得第1種子層21、第2種子層31及第3種子層41。
無電解鍍鎳液係包含有含鎳的金屬鹽和還原劑。
作為含鎳的金屬鹽，係可舉出例如硫酸鎳、氯化鎳或此等的混合物。
包含於無電解鍍鎳液之含鎳的金屬鹽的濃度係以在10g/L至50g/L的範圍內較佳，在15g/L至45g/L的範圍內更佳，在20g/L至30g/L的範圍內又更佳。
還原劑係將含鎳的金屬鹽還原。
以還原劑而言，係可舉出例如：福馬林(formalin)、肼、次磷酸、次磷酸鈉、硼氫化鈉或此等的混合物。
包含於無電解鍍鎳液之還原劑的濃度，係以在10g/L至50g/L的範圍內較佳，在15g/L至45g/L的範圍內更佳，在20g/L至30g/L的範圍內又更佳。
無電解鍍鎳液亦可進一步包含金屬系添加劑、有機系添加劑、錯合劑、pH調整劑、緩衝劑或此等的混合物。
金屬系添加劑係提高無電解鍍鎳液的安定性。金屬系添加劑係含有例如鉛鹽、鉍鹽或此等的混合物。
有機系添加劑係促進鎳的析出。有機系添加劑係含有例如硫。
作為錯合劑，係可舉出例如：氫氧化銨、檸檬酸鈉、乙二醇或此等的混合物。
包含於無電解鍍鎳液之錯合劑的濃度係以在10g/L至50g/L的範圍內較佳，在10g/L至40g/L的範圍內更佳，在20g/L至30g/L的範圍內又更佳。
作為pH調整劑，係可舉出例如：氫氧化鈉、氨、硫酸或此等的混合物。
作為緩衝劑，係可舉出例如：檸檬酸鈉、硼酸、碳酸或此等的混合物。
又，無電解鍍鎳液亦可含有氯化銨。
包含於無電解鍍鎳液之氯化銨的濃度，係以在10g/L至50g/L的範圍內較佳，在10g/L至40g/L的範圍內更佳，在20g/L至30g/L的範圍內又更佳。
進行無電解鍍敷處理時，無電解鍍鎳液的pH係以設在7.5至10.0的範圍內較佳，設在8.0至9.5的範圍內更佳，設在8.2至9.3的範圍內又更佳。
又，無電解鍍鎳液的溫度，係以例如設在30℃至60℃的範圍內較佳，設在35℃至55℃的範圍內更佳，設在40℃至50℃的範圍內又更佳。
接著，藉由在第1鍍鎳層210上，使用輥壓裝置(roll laminating device)等層積乾膜阻劑(dry film resist)，而形成第1阻劑層RE1。利用同樣的方法，在第2鍍鎳層310上，形成第2阻劑層RE2。
此外，此等阻劑層亦可藉由塗布流動性的阻劑材料而形成。
其次，如圖13C所示，利用光微影法，去除第1阻劑層RE1的一部分，而設置第1開口部OP1。利用同樣的方法，去除第2阻劑層RE2的一部分，而設置第2開口部OP2。
如圖13D所示，形成第1鍍銅層22、第2鍍銅層32及導體層40。具體而言，利用電解鍍敷法，在第1鍍鎳層210中未被第1阻劑層RE1被覆的部分、和第2鍍鎳層310中未被第2阻劑層RE2被覆的部分，分別形成第1鍍銅層22與第2鍍銅層32，並且在第3種子層41上形成第3鍍銅層42。
如圖13E所示，使用鹼溶液等的阻劑剝離液，將阻劑層RE1及RE2剝離。
其次，如圖13F所示，形成第1導體圖案20及第2導體圖案30。
具體而言，首先，使用酸作為第1蝕刻劑，蝕刻第1鍍鎳層210及第1銅層211b中未被第1鍍銅層22被覆的部分、和第2鍍鎳層310及第2銅層311b中未被第2鍍銅層32被覆的部分。
作為第1蝕刻劑，係以使用pH在0.5至2的範圍內之酸性水溶液較佳。酸性水溶液係以含有硫酸及過氧化氫水的至少一者較佳，含有兩者更佳。
此第1蝕刻劑的溫度係以設在20℃至40℃的範圍內較佳，設在25℃至35℃的範圍內更佳。
其次，使用弱鹼溶液作為第2蝕刻劑，蝕刻第1鈦層211a中未被第1鍍銅層22被覆的部分、和第2鈦層311a中未被第2鍍銅層32被覆的部分。
作為第2蝕刻劑，係以使用pH在7至12的範圍內的弱鹼性水溶液較佳，使用pH在8至10的範圍內的弱鹼性水溶液更佳。作為弱鹼性水溶液，係以使用氨水與過氧化氫水的混合物較佳。
此第2蝕刻劑的溫度係以設在20℃至40℃的範圍內較佳，設在25℃至35℃的範圍內更佳。
利用以上的方式，可得到圖1及圖2所示的芯基板1。
在此方法中，基於上述的條件形成第1至第3鍍鎳層。因此，在以此方式獲得的芯基板1中，第1至第3鍍鎳層的磷含有率係如上述般地低。
又，此種鍍鎳層係可在上述的條件下蝕刻。基於此種條件，玻璃板10難以受到因蝕刻所致之破壞。例如，在以此方式所得到的芯基板1中，藉由蝕刻種子層21及31而露出之玻璃板10之部分的粗度，與製造開始時所準備之玻璃板10的表面粗度相比較，幾乎沒有改變。
根據一例，使用非接觸型干涉顯微鏡所得到之玻璃板10的表面粗度，在製造開始前為0.5nm，藉由蝕刻種子層21及31而露出的部分亦為0.5nm。
因此，以此方式得到的芯基板1，比起設有磷含有率為6質量%以上的鍍鎳層之芯基板，難以產生破裂。
再者，本案發明人等將以此方式得到的芯基板1的種子層21及31，與設有磷含有率為6質量%以上的鍍鎳層之芯基板的種子層相比較，發現難以產生底切(undercut)。因此，此芯基板1的電氣特性優異。
又，根據此種方法，可將鍍鎳層210及310、與銅層211b及311b，使用相同的蝕刻劑，同時去除。因此，根據此種方法，可縮短芯基板1的製造時間。
其次，參照圖14A至圖14I，說明圖9所示之多層配線基板的製造方法。圖14A至圖14I係示意地顯示圖9所示之多層配線基板的製造方法的一例之剖面圖。
首先，如圖14A所示，準備一邊參照圖4一邊說明的芯基板1。具體而言，在圖1及圖2所示之芯基板1的一方的主面及另一方的主面，使用真空層積法層積樹脂膜，藉此分別形成第1絕緣層61及第2絕緣層62，並以樹脂填充貫通孔TH內，而形成插塞PL。
然後，如圖14B所示，在第1絕緣層61，實施雷射加工，形成第3開口部OP3。利用同樣的方法，在第2絕緣層62形成第4開口部OP4。
其後，進行除膠渣(desmear)處理，去除膠渣(smear)，並將絕緣層61及62的表面粗糙化。
接著，如圖14C所示，利用無電解鍍敷法，在第1絕緣層61、與第1鍍銅層22中未被第1絕緣層61被覆的部分，形成種子層71a。利用同樣的方法，在第2絕緣層62、與第2鍍銅層32中未被第2絕緣層62被覆的部分，形成種子層72a。種子層71a及種子層72a典型而言含有銅。
此外，種子層71a及72a的每一者，亦可以濺鍍法或CVD法形成，來取代取無電解鍍敷法。惟，由對開口部OP3及OP4的側壁沈積之容易度的觀點來看，係以使用無電解鍍敷法較佳。
其次，藉由使用輥壓裝置，在種子層71a上層積乾膜阻劑，而形成第3阻劑層RE3。藉由同樣的方法，在種子層72a上形成第4阻劑層RE4。
如圖14D所示，利用光微影法，去除第3阻劑層RE3的一部分而設置第5開口部OP5。利用同樣的方法，去除第4阻劑層RE4的一部分而設置第6開口部OP6。
接著，如圖14E所示，利用電解鍍敷法，在種子層71a中未被第3阻劑層RE3被覆的部分，形成鍍銅層71b，並且在種子層72a中未被第4阻劑層RE4被覆的部分，形成鍍銅層72b。
使用鹼溶液等的阻劑剝離液，將阻劑層RE3及RF4剝離。
其次，如圖14F所示，蝕刻種子層71a中未被鍍銅層71b被覆的部分、和種子層72a中未被鍍銅層72b被覆的部分。以此方式，得到第1配線層71及第2配線層72。
接著，重複進行參照圖14A至圖14F說明的步驟，如圖14G所示，形成第3配線層73和第4配線層74。第3配線層73包含有種子層73a及鍍銅層73b。第4配線層74包含有種子層74a及鍍銅層74b。
其次，藉由使用層積裝置層積膜狀的阻焊劑材料，在第3絕緣層63及第3配線層73上，形成第5絕緣層65。利用同樣的方法，在第4絕緣層64及第4配線層74上，形成第6絕緣層66。絕緣層65及66亦可藉由塗布液狀的阻焊劑材料而形成。
接著，如圖14H所示，利用光微影法或雷射加工，去除第5絕緣層65的一部分，而形成第7開口部OP7。利用同樣的方法，去除第6絕緣層66的一部分，而形成第8開口部OP8。
其次，如圖14I所示，利用無電解鍍敷法，在第3配線層73中未被第5絕緣層65被覆的部分，形成第1表面處理層81，並且在第4配線層74中未被第6絕緣層66被覆的部分，形成第2表面處理層82。
接著，利用網版印刷法、焊球轉移搭載法及電解鍍敷法等周知的方法，在第1表面處理層81上，形成第1焊料層91。利用同樣的方法，在第2表面處理層82上，形成第2焊料層92。
以此方式，可獲得圖9所示之多層配線基板1000。
其次，針對圖10所示之多層配線基板1000的製造方法進行說明。
首先，參照圖15A至圖15I，說明圖5及圖6所示之芯基板1的製造方法。圖15A至圖15I係示意地顯示圖5及圖6所示之芯基板的製造方法的一例之剖面圖。
首先，藉由與參照圖13A至圖13E所說明者同樣的方法，準備鍍銅層22及32被圖案化、但種子層21及31未被圖案化的芯基板。
接著，如圖15A所示，在第1鍍銅層22、與第1鍍鎳層210中未被第1鍍銅層22被覆的部分，藉由濺鍍法或CVD法，形成第2導電層52’。其次，利用同樣的方法，在第2導電層52’上形成介電質層53。然後，利用同樣的方法，在介電質層53上形成第3鈦層51a。接著，利用同樣的方法，在第3鈦層51a上形成第3銅層51b。依此方式，獲得含有第3鈦層51a和第3銅層51b的第1導電層51’。此外，導電層51’及52’係分別被使用作為第1電極51及第2電極52的層。
其次，藉由使用輥壓裝置層積乾膜阻劑，以被覆第1導電層51’的方式形成第1阻劑層RE1。利用同樣的方法，在第2鍍銅層32、和第2鍍鎳層310中未被第2鍍銅層32被覆的部分，形成第2阻劑層RE2。
接著，如圖15B所示，藉由光微影法或雷射加工，去除第1阻劑層RE1的一部分而設置第1開口部OP1。利用同樣的方法，去除第2阻劑層RE2的一部分，而設置第2開口部OP2。
其次，如圖15C所示，利用電解鍍敷法，在第1導電層51’中未被第1阻劑層RE1被覆的部分，形成第4鍍銅層54。利用同樣的方法，在第2鍍銅層32中未被第2阻劑層RE2被覆的部分，形成第5鍍銅層55。
接著，如圖15D所示，使用鹼溶液等阻劑剝離液，將阻劑層RE1及RE2剝離。
其次，如圖15E所示，使用輥壓裝置層積乾膜阻劑，藉此以被覆第4鍍銅層54和第3銅層51b的一部分之方式，形成第3阻劑層RE3。利用同樣的方法，以覆蓋第2鍍銅層32、和第2鍍鎳層310中未被第2鍍銅層32被覆的部分之方式，形成第4阻劑層RE4。
接著，如圖15F所示，藉由乾式蝕刻，對第1導電層51’、介電質層53及第2導電層52’中未被第3阻劑層RE3被覆的部分依序加以蝕刻，將導電層51’及52’分別加工成電極51及52，並且去除介電質層53中未存在於電極51及52間的部分。此外，也可進行濕式蝕刻，來取代乾式蝕刻。
其次，如圖15G所示，使用鹼溶液等阻劑剝離液，將阻劑層RE3及RE4剝離。以此方式，獲得電容器50。
接著，如圖15H所示，使用酸作為第1蝕刻劑，蝕刻第1鍍鎳層210及第1銅層211b中未被第1鍍銅層22被覆的部分，並且蝕刻第2鍍鎳層310及第2銅層311b中未被第2鍍銅層32被覆的部分。
此利用酸所致之蝕刻，係在電容器50的端面露出外部的狀態下進行。又，此利用酸所致之蝕刻，係在與參照圖13F所說明之使用第1蝕刻劑的蝕刻同樣的條件下進行。
其次，如圖15I所示，使用弱鹼溶液作為第2蝕刻劑，蝕刻第1鈦層211a中未被第1鍍銅層22被覆的部分，並且蝕刻第2鈦層311a中未被第2鍍銅層32被覆的部分。以此方式獲得導體圖案20及30。
此利用弱鹼溶液所進行的蝕刻，係在電容器50的端面露出外部的狀態下進行。又，利用此弱鹼溶液的蝕刻，係在與參照圖13F所說明之使用第2蝕刻劑的蝕刻同樣的條件下進行。
以此方式，得到具備有電容器50的芯基板1。
以此方式得到的芯基板1，與設有磷含有率為6質量%以上的鍍鎳層之芯基板相比較，難以產生破裂。又，在此製造方法中，係在形成電容器50後，蝕刻種子層21及31。進行此蝕刻之際，儘管沒有以阻劑層遮罩種子層21及31，電容器50其端面的破壞少，具有良好的電容器(capacitor)性能。
接著，說明圖10所示之多層配線基板的製造方法。圖16係示意地顯示圖10所示之多層配線基板的製造方法的一例之剖面圖。
首先，藉由參照圖15A至圖15I說明的方法，獲得圖5及圖6所示之構造。接著，除了使用圖5及圖6所示之構造，來取代圖1及圖2所示之構造外，其餘係藉由參照圖14A至圖14I說明的方法，獲得圖16所示之構造。圖10所示之多層配線基板1000，係例如以此方式獲得。
上述各實施形態的芯基板1，與具備有磷含有率為6質量%以上的鍍鎳層之芯基板相比較，難以產生破裂。又，此芯基板1的電氣特性優異。
因此，含有此芯基板1的多層配線基板1000、半導體封裝體3000及半導體模組5000，其耐久性優異，且電氣特性也優異。
此外，本發明並不限定於上述的實施形態及變形例。此外，在不脫離本發明的要旨的範圍內當然可實施各種變形。
[實施例]
以下，說明關於本發明的實施例。
<例1>
利用以下記載的方法，製造圖9所示之多層配線基板1000。
首先，如圖13A所示，準備具備貫通孔TH的玻璃板10(OA-10G；日本電氣硝子股份有限公司製)。 此玻璃板10的厚度為500μm。又，使用非接觸型干涉顯微鏡獲得之玻璃板10的表面的粗度為0.5nm。
又，設於玻璃板10之貫通孔TH的直徑，在玻璃板10之一方的主面為80μm，在玻璃板10的另一方的主面為60μm。
其次，在玻璃板10的一方的主面，藉由濺鍍法沈積鈦，而形成第1鈦層211a。接著，利用同樣的方法，在玻璃板10的另一方的主面，形成有第2鈦層311a。此等鈦層211a及311a的厚度為50nm。然後，在第1鈦層211a及第2鈦層311a上，分別藉由濺鍍法沈積銅，而形成第1銅層211b及第2銅層311b。此等銅層211b及311b的厚度為300nm。
接著，如圖13B所示，利用無電解鍍敷法，在第1銅層211b及第2銅層311b上，分別形成第1鍍鎳層210及第2鍍鎳層310，並且在貫通孔TH的側壁上，形成有第3鍍鎳層。
針對此第1至第3鍍鎳層的厚度，利用上述的方法進行測定時，其厚度為0.1μm。又，針對此第1至第3鍍鎳層的磷含有率，利用上述的方法進行測定時，其含有率為1質量%。
以無電解鍍鎳液而言，係使用硫酸鎳濃度為20g/L，次磷酸鎳濃度為15g/L，檸檬酸鈉濃度為30g/L，氯化銨濃度為30g/L者。以下，將此無電解鍍鎳液稱為鍍敷液A。
進行無電解鍍敷處理之際，無電解鍍鎳液的pH設為9.0，無電解鍍鎳液的溫度設為50℃，鍍敷處理時間設為5分。
其次，藉由在第1鍍鎳層210上，使用輥壓裝置層積感光性乾膜阻劑，而形成有第1阻劑層RE1。利用同樣的方法，在第2鍍鎳層310上，形成有第2阻劑層RE2。
接著，如圖13C所示，利用光微影法，去除第1阻劑層RE1的一部分，而設置有第1開口部OP1。利用同樣的方法，去除第2阻劑層RE2的一部分，而設置有第2開口部OP2。
其次，如圖13D所示，利用電解鍍敷法，在第1鍍鎳層210中未被第1阻劑層RE1被覆的部分、與第2鍍鎳層310中未被第2阻劑層RE2被覆的部分，分別形成第1鍍銅層22和第2鍍銅層32，並且在第3鍍鎳層上形成有第3鍍銅層42。第1至第3鍍銅層的厚度為10μm。
接著，如圖13E所示，使用鹼溶液，將阻劑層RE1及RE2剝離。
其次，如圖13F所示，使用硫酸與過氧化氫的混合溶液作為第1蝕刻劑，蝕刻第1鍍鎳層210及第1銅層211b中未被第1鍍銅層22被覆的部分、和第2鍍鎳層310及第2銅層311b中未被第2鍍銅層32被覆的部分。
硫酸與過氧化氫的混合溶液的pH設為1，此混合溶液的溫度設為25℃。
接著，使用過氧化氫水與氨水的混合溶液作為第2蝕刻劑，蝕刻第1鈦層211a中未被第1鍍銅層 22被覆的部分、與第2鈦層311a中未被第2鍍銅層32被覆的部分。
此混合溶液的pH設為9，其溫度設為25℃。
以上述方式，得到芯基板1。在此芯基板1中，使用非接觸型干涉顯微鏡所得到之藉由蝕刻種子層21及31而露出的玻璃板10的部分的粗度為0.5nm。
其次，如圖14A所示，藉由使用真空層積法層積環氧樹脂，以被覆芯基板1的一方的主面及另一方的主面之方式，分別形成第1絕緣層61及第2絕緣層62，並且以樹脂填充貫通孔TH內，而形成插塞PL。環氧樹脂的厚度為25μm。
接著，如圖14B所示，使用UV-YAG雷射，對第1絕緣層61照射雷射束，而形成有第3開口部OP3。利用同樣的方法，在第2絕緣層62形成有第4開口部OP4。開口部OP3及OP4分別形成直徑為60μm的圓柱形狀。
然後，進行除膠渣處理，去除膠渣，並且將絕緣層61及62的表面粗糙化。
其次，如圖14C所示，利用無電解鍍敷法，在第1絕緣層61、與第1鍍銅層22中沒有被第1絕緣層61被覆的部分，形成有種子層71a。利用同樣的方法，在第2絕緣層62、與第2鍍銅層32中沒有被第2絕緣層62被覆的部分，形成有種子層72a。種子層71a及72a的厚度為1μm。
接著，使用輥壓裝置，層積感光性乾膜阻劑，藉此在種子層71a上，形成有第3阻劑層RE3。利用同樣的方法，種子層72a上，形成有第4阻劑層RE4。感光性乾膜阻劑的厚度為25μm。
其次，如圖14D所示，利用光微影法，去除第3阻劑層RE3的一部分而設有第5開口部OP5。利用同樣的方法，去除第4阻劑層RE4的一部分而設有第6開口部OP6。
接著，如圖14E所示，利用電解鍍敷法，在種子層71a中未被第3阻劑層RE3被覆的部分，形成鍍銅層71b，並且在種子層72a中未被第4阻劑層RE4被覆的部分，形成有鍍銅層72b。鍍銅層71b及72b的厚度為10μm。
其次，使用鹼溶液，將阻劑層RE3及RE4剝離。
如圖14F所示，蝕刻種子層71a中未被鍍銅層71b被覆的部分、與種子層72a中未被鍍銅層72b被覆的部分。以此方式，獲得配線層71及72。
接著，重複進行參照圖14A至圖14F說明的步驟，如圖14G所示，在第1配線層71的一部分及第3絕緣層63的一部分上形成有第3配線層73。以同樣的方式，第2配線層72的一部分及第4絕緣層64的一部分上形成有第4配線層74。
其次，使用層積裝置層積感光性阻焊劑，藉此在第3絕緣層63及第3配線層73上，形成有第5絕 緣層65。利用同樣的方法，在第4絕緣層64及第4配線層74上，形成有第6絕緣層66。感光性阻焊劑的厚度為25μm。
如圖14H所示，利用光微影法，去除第5絕緣層65的一部分，而形成有第7開口部OP7。第7開口部OP7係直徑為500μm的圓柱形狀。利用同樣的方法，去除第6絕緣層66的一部分，而形成有第8開口部OP8。第8開口部OP8係直徑為100μm的圓柱形狀。
其次，如圖14I所示，利用無電解鍍敷法，在第3配線層73中未被第5絕緣層65被覆的部分，形成第1表面處理層81，並且在第4配線層74中未被第6絕緣層66被覆的部分，形成有第2表面處理層82。表面處理層81及82的厚度為0.05μm。作為無電解鍍敷液，係使用無電解Ni-P/Au鍍敷液。
接著，藉由焊球轉移搭載法，在第1表面處理層81上，形成有第1焊料層91。第1焊料層91所含之焊球的平均直徑為550μm。利用同樣的方法，在第2表面處理層82上，形成有第2焊料層92。第2焊料層92所含之焊球的平均直徑為90μm。以焊料(solder)而言，係使用Sn-Ag-Cu焊料。
以此方式，獲得圖9所示之多層配線基板1000。
<例2>
除了將玻璃板10的厚度從500μm變更成300μm，將無電解鍍鎳的鍍浴溫度從50℃變更成45℃， 將無電解鍍鎳處理時間從5分變更成20分之外，其餘係利用與例1所記載的方法同樣的方法，而獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為3質量%。又，第1至第3鍍鎳層的厚度為0.3μm。
<例3>
除了將無電解鍍鎳的鍍浴溫度從45℃變更成40℃、以及將無電解鍍鎳處理時間從20分變更成30分之外，其餘係利用與例2所記載的方法同樣的方法，獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為5質量%。又，第1至第3鍍鎳層的厚度為0.3μm。
<例4>
除了將無電解鍍鎳處理時間從20分變更成35分之外，其餘係利用與例2所記載的方法同樣的方法，獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為3質量%。又，第1至第3鍍鎳層的厚度為0.4μm。
<例5>
除了將無電解鍍鎳的鍍浴溫度從45℃變更成40℃，以及將無電解鍍鎳處理時間從20分變更成40分之外，其餘係利用與例2所記載的方法同樣的方法，獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為5質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.4μm。
<例6>
首先，除了將玻璃板10的厚度從500μm變更成300μm，取代鍍敷液A而改使用鍍敷液B作為無電解鍍鎳液，將無電解鍍鎳的鍍浴溫度從50℃變更成90℃，以及將無電解鍍鎳液的pH從9.0變更成4.5之外，其餘係利用與例1所記載的方法同樣的方法，而獲得圖13E所示之鍍銅層22及32被圖案化而種子層21及31未圖案化的芯基板。
此外，作為鍍敷液B，係使用硫酸鎳濃度為20g/L，乳酸濃度為25g/L，次磷酸鈉濃度為25g/L，鉛濃度為1mg/L，硫化合物濃度為1mg/L者。
接著，如圖13F所示，使用含有氫氧化鈉的無電解鍍鎳剝離劑作為第1蝕刻劑，蝕刻第1鍍鎳層210、第1銅層211b及第1鈦層211a中未被第1鍍銅層22被覆的部分、和第2鍍鎳層310、第2銅層311b及第2鈦層311a中未被第2鍍銅層32被覆的部分，而獲得芯基板1。
此外，在此蝕刻中，含有氫氧化鈉的無電解鍍鎳剝離劑的pH設為13，其溫度設為80℃。
除了使用此芯基板1外，其餘係利用與例1所記載的方法同樣的方法，而獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為6質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.1μm。
<例7>
首先，利用與例6所記載的方法同樣的方法，而獲得圖13E所示之鍍銅層22及32被圖案化而種子層21及31未被圖案化的芯基板。
其次，使用硫酸與過氧化氫的混合溶液作為第1蝕刻劑，蝕刻第1鍍鎳層210及第1銅層211b中未被第1鍍銅層22被覆的部分、和第2鍍鎳層310及第2銅層311b中未被第2鍍銅層32被覆的部分。
此外，進行此蝕刻之際，硫酸與過氧化氫的混合溶液的pH設為1，此混合溶液的溫度設為25℃。
又，在此蝕刻中，第1及第2鍍鎳層的一部分未充分地被蝕刻。亦即，第1鍍鎳層210及第1銅層211b中未被第1鍍銅層22被覆之部分的一部分、與第2鍍鎳層310及第2銅層311b中未被第2鍍銅層32被覆之部分的一部分並沒有被去除。
接著，使用過氧化氫水與氨水的混合溶液作為第2蝕刻劑，蝕刻第1鈦層211a未被第1鍍銅層22被覆的部分及未被第1鍍鎳層210被覆的部分、與第2鈦層311a中未被第2鍍銅層32被覆的部分及未被第2鍍鎳層310被覆的部分，而獲得芯基板1。
除了使用此芯基板1外，其餘係利用與例1所記載的方法同樣的方法，而獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為6質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.1μm。
<例8>
首先，除了將玻璃板10的厚度從500μm變更成300μm外，其餘係利用與例1所記載的方法同樣的方法，而獲得圖13E所示之鍍銅層22及32被圖案化而種子層21及31未被圖案化的芯基板。
其次，使用含有氫氧化鈉的無電解鍍鎳剝離劑作為第1蝕刻劑，蝕刻第1鍍鎳層210、第1銅層211b及第1鈦層211a中未被第1鍍銅層22被覆的部分、與第2鍍鎳層310、第2銅層311b及第2鈦層311a中未被第2鍍銅層32被覆的部分，而獲得芯基板1。
此外，在此蝕刻中，含氫氧化鈉的無電解鍍鎳剝離劑的pH設為13，其溫度設為80℃。
又，在此蝕刻中，第1及第2鍍鎳層的一部分未被充分地蝕刻。亦即，第1鍍鎳層210、第1銅層211b及第1鈦層211a中未被第1鍍銅層22被覆之部分的一部分、與第2鍍鎳層310、第2銅層311b及第2鈦層311a中未被第2鍍銅層32被覆之部分的一部分並未被去除。
除了使用此芯基板1外，其餘係利用與例1所記載的方法同樣的方法，而獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為1質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.1μm。
<例9>
利用以下所記載的方法，製造圖10所示之多層配線基板1000。
首先，利用與例1所記載的方法同樣的方法，如圖13E所示，獲得鍍銅層22及32被圖案化而種子層21及31未被圖案化的芯基板。
接著，如圖15A所示，在第1鍍銅層22、與第1鍍鎳層210中未被第1鍍銅層22被覆的部分，藉由濺鍍法，沈積鈦，而形成第2導電層52’。此第2導電層52’的厚度為0.05μm。
其次，利用同樣的方法，使氧化鋁沈積於第2導電層52’上，而形成介電質層53。此介電質層53的厚度為0.3μm。
然後，利用同樣的方法，在介電質層53上形成有第3鈦層51a。此第3鈦層51a的厚度為0.05μm。接著，利用同樣的方法，在第3鈦層51a上形成第3銅層51b，而獲得第1導電層51’。此第3銅層51b的厚度為0.3μm。
接著，藉由使用輥壓裝置層積感光性乾膜阻劑，而以被覆第1導電層51’的方式形成有第1阻劑層RE1。利用同樣的方法，在第2鍍銅層32、與第2鍍鎳層310中未被第2鍍銅層32被覆的部分，形成有第2阻劑層RE2。此外，感光性乾膜阻劑的厚度為25μm。
接著，如圖15B所示，利用光微影法，去除第1阻劑層RE1的一部分而設有第1開口部OP1。利用 同樣的方法，去除第2阻劑層RE2的一部分，而設有第2開口部OP2。
其次，如圖15C所示，利用電解鍍敷法，在第1導電層51’中未被第1阻劑層RE1被覆的部分，形成有第4鍍銅層54。利用同樣的方法，在第2鍍銅層32中未被第2阻劑層RE2被覆的部分，形成有第5鍍銅層55。
接著，如圖15D所示，使用鹼溶液，將阻劑層RE1及RE2剝離。
如圖15E所示，使用輥壓裝置層積感光性乾膜阻劑，藉此以被覆第4鍍銅層54與第3銅層51b的一部分之方式，形成有第3阻劑層RE3。利用同樣的方法，以被覆第2鍍銅層32、與第2鍍鎳層310中未被第2鍍銅層32被覆的部分之方式，形成有第4阻劑層RE4。此外，感光性乾膜阻劑的厚度為25μm。
接著，如圖15F所示，藉由乾式蝕刻，將第1導電層51’、介電質層53及第2導電層52’中未被第3阻劑層RE3被覆的部分依序蝕刻。
如圖15G所示，使用鹼溶液，將阻劑層RE3及RE4剝離。依此方式，得到電容器50。
其次，如圖15H所示，使用硫酸與過氧化氫的混合溶液作為第1蝕刻劑，蝕刻第1鍍鎳層210及第1銅層211b中未被第1鍍銅層22被覆的部分，並且蝕刻第2鍍鎳層310及第2銅層311b中未被第2鍍銅層32被覆的部分。
此利用酸所進行的蝕刻，係在電容器50的端面露出外部的狀態下進行。又，此利用酸所進行的蝕刻，係在與使用例1所說明的第1蝕刻劑的蝕刻同樣的條件下進行。
接著，如圖15I所示，使用氨水與過氧化氫水的混合溶液作為第2蝕刻劑，蝕刻第1鈦層211a中未被第1鍍銅層22被覆的部分，並且蝕刻第2鈦層311a中未被第2鍍銅層32被覆的部分。以此方式得到導體圖案20及30。
此利用氨水與過氧化氫水的混合溶液所致之蝕刻，係在電容器50的端面露出外部的狀態下進行。又，此利用氨水與過氧化氫水的混合溶液所致之蝕刻，係在與使用例1所說明的第2蝕刻劑的蝕刻同樣的條件下進行。
以此方式，獲得含有電容器50的芯基板1。
接著，除了使用圖5及圖6所示之構造來取代圖1及圖2所示之構造外，其餘係藉由參照圖14A至圖14I說明的方法，而得到圖16所示之多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為1質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.1μm。
<例10>
除了將玻璃板的厚度從500μm變更成300μm，將無電解鍍鎳的鍍浴溫度從50℃變更成45℃，及將無電解鍍鎳處理時間從5分變更成20分之外，其餘 係利用與例9所記載的方法同樣的方法，而獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為3質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.3μm。
<例11>
除了將無電解鍍鎳的鍍浴溫度從45℃變更成40℃，以及將無電解鍍鎳處理時間從20分變更成30分之外，其餘係利用與例10所記載的方法同樣的方法，而獲得多層配線基板。
在此多層配線基板中，第1至第3鍍鎳層的磷含有率為5質量%。又，在此多層配線基板中，第1至第3鍍鎳層的厚度為0.3μm。
<評價>
針對例1至例8中所製造的多層配線基板的每一者，利用以下的方法，評價破裂容易度、密接性及導體圖案可否形成。又，針對例9至例11所製造之多層配線基板的每一者，除了評價上述特性，亦評價電容器可否形成。
[破裂容易度]
針對藉由例1至例11記載的方法所得到的芯基板，透過目視，確認破裂。並且，將藉由各方法所得到10片芯基板中已產生破裂的芯基板的數量彙整於表1。
[密接性]
針對藉由例1至例11記載的方法所得到的芯基板，進行利用日本工業規格JIS K 5400：1990「塗料一般試驗方法」所規定之棋盤格膠帶試驗。
具體而言，首先，在芯基板的一方的主面，使用截切刀(cutter knife)，等間隔地形成11條切口。接著，將此芯基板地朝向改變90°，再形成11條切口，在芯基板的一方的主面上作成了100個方形格。此外，此等切口的深度達到玻璃板10。又，此等方形格之一片的長度為1mm。然後，在此芯基板的方形格上貼上黏著帶，加以壓接。接著，將此黏著帶從芯基板的主面剝下。然後，透過目視，確認被剝下的方形格的數量。
將形成於芯基板的100個方形格中被剝下的方形格的數量彙整於表1。
[導體圖案可否形成]
針對利用例1至例11記載的方法獲得的芯基板，透過目視，確認是否形成有所期望的導體圖案。將形成有所期望的導體圖案的情況設為OK。將種子層的蝕刻不夠，未得到所期望的導體圖案的情況設為NG。
[電容器可否形成]
針對例9至例11記載的方法所得到的芯基板，透過目視，確認是否形成有所期望的電容器。例9至例11的芯基板，因為皆為在其端面看到旁側蝕刻(side etching)等，形成有所期望的電容器，所以設為OK。
表1針對就例1至例11彙整了上述的結果。
Figure 106142675-A0202-12-0048-1
如表1所示，具有磷含有率為5質量%以下的第1至第3鍍鎳層之芯基板，沒有產生破裂，而具有形狀如設計般的導體圖案20及30。又，具有磷含有率為5質量%以下的第1至第3鍍鎳層的芯基板，即便在具備電容器50的情況，也沒有在電容器50的端面看到旁側蝕刻。
再者，具有磷含有率為5質量%以下且厚度為0.3μm以下的第1至第3鍍鎳層之芯基板，其玻璃板10與第1鍍鎳層210的密接性、及玻璃板10與第2鍍鎳層310的密接性皆優異。
相對地，具有磷含有率為6質量%以上的第1至第3鍍鎳層的芯基板，會產生破裂、或導體圖案形成不充分。
1‧‧‧芯基板
10‧‧‧玻璃板
20‧‧‧第1導體圖案
21‧‧‧第1種子層
210‧‧‧第1鍍鎳層
211‧‧‧第1含金屬層
22‧‧‧第1鍍銅層
30‧‧‧第2導體圖案
31‧‧‧第2種子層
310‧‧‧第2鍍鎳層
311‧‧‧第2含金屬層
32‧‧‧第2鍍銅層
40‧‧‧導體層
41‧‧‧第3種子層
42‧‧‧第3鍍銅層
TH‧‧‧貫通孔

Claims (19)

  1. 一種芯基板，具備玻璃板、和設置於前述玻璃板的一方的主面上之第1導體圖案，前述第1導體圖案包含有：設置於前述玻璃板之前述一方的主面上且磷含有率為5質量%以下的第1鍍鎳層；及設置於前述第1鍍鎳層上的第1鍍銅層。
  2. 如請求項1之芯基板，其進一步具備：設置於前述第1導體圖案的至少一部分上之電極；及存在於前述第1導體圖案與前述電極之間的介電質層，前述電極、前述第1導體圖案中與前述電極相向的部分、以及前述介電質層係構成了電容器。
  3. 如請求項1之芯基板，其進一步具備：設置於前述第1導體圖案的至少一部分上之第1電極；存在於前述第1電極與前述第1導體圖案之間的第2電極；及存在於前述第1及第2電極間的介電質層，前述第1及第2電極和前述介電質層構成了電容器。
  4. 如請求項2或3之芯基板，其中前述介電質層係含有氧化鋁、氧化鉭及氮化矽的至少一者。
  5. 如請求項1至3中任一項之芯基板，其中前述第1鍍鎳層的厚度為0.3μm以下。
  6. 如請求項1至3中任一項之芯基板，其中前述第1導體圖案進一步包括：存在於前述第1鍍鎳層與前述玻璃板之間的鈦層；及存在於前述鈦層與前述第1鍍鎳層之間的銅層。
  7. 如請求項1至3中任一項之芯基板，其進一步具備設置於前述玻璃板的另一方的主面上之第2導體圖案，前述第2導體圖案包含：設置於前述玻璃板之前述另一方的主面上且磷含有率為5質量%以下之第2鍍鎳層；及設置於前述第2鍍鎳層上之第2鍍銅層。
  8. 如請求項7之芯基板，其中前述玻璃板具有貫通孔，前述芯基板進一步具備導體層，該導體層係被覆前述貫通孔的側壁，並將前述第1及第2導體圖案彼此電氣連接，前述導體層係含有：設置於前述側壁上且磷含有率為5質量%以下之第3鍍鎳層；及設置於前述第3鍍鎳層上之第3鍍銅層。
  9. 如請求項8之芯基板，其中前述第3鍍鎳層係與前述貫通孔的側壁接觸。
  10. 如請求項8之芯基板，其進一步具備：由銅所構成且與前述導體層一起填充前述貫通孔的通路，或者由樹 脂所構成且與前述導體層一起填充前述貫通孔之插塞。
  11. 一種多層配線基板，其具備：如請求項1至10中任一項之芯基板；將前述第1導體圖案夾在中間而與前述玻璃板相對向之配線層；及存在於前述第1導體圖案與前述配線層之間的絕緣層。
  12. 一種半導體封裝體，其具備：如請求項1至10中任一項之芯基板或如請求項11之多層配線基板；及搭載於該多層配線基板之半導體晶片。
  13. 一種半導體模組，其具備：如請求項12之半導體封裝體；及搭載有該半導體封裝體之母板。
  14. 一種覆銅基板，其具備：玻璃板；設置於前述玻璃板的一方的主面上且磷含有率為5質量%以下的鍍鎳層；及設置於前述鍍鎳層上的鍍銅層。
  15. 一種芯基板的製造方法，其包含：在玻璃板的至少一方的主面上，利用無電解鍍敷法，形成磷含有率為5質量%以下之鍍鎳層；利用電解鍍敷法，形成被覆了前述鍍鎳層的一部分之鍍銅層；及 使用酸作為蝕刻劑對前述鍍鎳層的其他部分進行蝕刻，而形成含有前述鍍鎳層的前述一部分與前述鍍銅層之導體圖案。
  16. 如請求項15之芯基板的製造方法，其進一步包含在前述蝕刻前，先在前述鍍銅層上形成電容器；前述蝕刻係在前述電容器的端面露出的狀態下進行。
  17. 如請求項15或16之芯基板的製造方法，其進一步包含：在前述鍍鎳層的形成前，先在前述玻璃板的一方的主面上，藉由濺鍍法或氣相沈積法形成含金屬層。
  18. 如請求項15或16之芯基板的製造方法，其中，作為前述玻璃板，係使用具有貫通孔的構成；前述鍍鎳層係形成於前述玻璃板的前述一方的主面、和前述玻璃板的另一方的主面、和前述貫通孔的側壁；前述鍍銅層係以覆蓋前述鍍鎳層中之前述玻璃板的前述一方的主面的一部分、前述玻璃板的前述另一方的主面的一部分、及位於前述貫通孔的前述側壁上的部分之方式形成。
  19. 如請求項18之芯基板的製造方法，其進一步包含：在前述蝕刻後，以銅或樹脂填充前述貫通孔內的間隙。
TW106142675A 2016-12-07 2017-12-06 芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法 TWI754704B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-237659 2016-12-07
JP2016237659A JP6816486B2 (ja) 2016-12-07 2016-12-07 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法

Publications (2)

Publication Number Publication Date
TW201828792A TW201828792A (zh) 2018-08-01
TWI754704B true TWI754704B (zh) 2022-02-11

Family

ID=62492189

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142675A TWI754704B (zh) 2016-12-07 2017-12-06 芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法

Country Status (7)

Country Link
US (1) US10923439B2 (zh)
EP (1) EP3554200B1 (zh)
JP (1) JP6816486B2 (zh)
KR (1) KR102414808B1 (zh)
CN (1) CN110036699B (zh)
TW (1) TWI754704B (zh)
WO (1) WO2018105618A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
US11380609B2 (en) * 2018-05-21 2022-07-05 Intel Corporation Microelectronic assemblies having conductive structures with different thicknesses on a core substrate
JP7183582B2 (ja) * 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
IT201900006736A1 (it) * 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
US11862546B2 (en) * 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11217520B2 (en) * 2019-12-10 2022-01-04 Advanced Semiconductor Engineering, Inc. Wiring structure, assembly structure and method for manufacturing the same
CN111146155B (zh) * 2020-01-02 2022-02-18 上海航天电子通讯设备研究所 一种微波功放芯片载体及其制备方法
JP7512594B2 (ja) * 2020-01-10 2024-07-09 Ｔｏｐｐａｎホールディングス株式会社 回路基板
KR20210091910A (ko) 2020-01-15 2021-07-23 삼성전자주식회사 두꺼운 패드를 갖는 반도체 소자들
CN111564374A (zh) 2020-07-15 2020-08-21 珠海越亚半导体股份有限公司 封装基板制作方法
US20220406721A1 (en) * 2021-06-17 2022-12-22 Intel Corporation Die coupling using a substrate with a glass core
US20230197593A1 (en) * 2021-12-16 2023-06-22 Intel Corporation Coupled fins with blind trench structures
CN114521072B (zh) * 2022-02-11 2023-03-10 北京华镁钛科技有限公司 沉孔薄铜表面工艺线路板压合装置及工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514488A (en) * 2003-09-09 2005-04-16 Hoya Corp Method for fabricating a double-sided wiring glass substrate
CN101015235A (zh) * 2004-09-10 2007-08-08 三井金属矿业株式会社 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
TW201625083A (zh) * 2014-09-25 2016-07-01 英特爾公司 電子封裝及運送電子封裝的方法
TWM528251U (zh) * 2016-03-03 2016-09-11 Pomiran Metalization Res Co Ltd 可撓性金屬積層材

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0577779A4 (en) * 1991-03-27 1994-05-25 Integrated System Assemblies Multichip integrated circuit module and method of fabrication
US5536908A (en) * 1993-01-05 1996-07-16 Schlumberger Technology Corporation Lead-free printed circuit assembly
JPH1056247A (ja) * 1996-08-08 1998-02-24 Canon Inc ガラス製配線基板とその製造方法
JP2000252630A (ja) 1999-02-24 2000-09-14 Omg Fidelity ニッケルメッキされたスルーホールおよび／またはブラインド経由路を備えた基板
JP2003166974A (ja) 2001-11-29 2003-06-13 Toppan Printing Co Ltd 金属試料中の硫黄定量方法および装置
JP4043873B2 (ja) * 2002-07-11 2008-02-06 大日本印刷株式会社 多層配線基板の製造方法
JP2004327803A (ja) * 2003-04-25 2004-11-18 Hitachi Chem Co Ltd 多層回路基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP4537753B2 (ja) * 2003-06-10 2010-09-08 大日本印刷株式会社 多層配線基板およびその製造方法
JP2005093597A (ja) * 2003-09-16 2005-04-07 Shinko Electric Ind Co Ltd 薄膜キャパシタ及びその製造方法
JP2006093663A (ja) * 2004-07-29 2006-04-06 Rohm & Haas Electronic Materials Llc 誘電体構造
US7190016B2 (en) * 2004-10-08 2007-03-13 Rohm And Haas Electronic Materials Llc Capacitor structure
JP4564343B2 (ja) * 2004-11-24 2010-10-20 大日本印刷株式会社 導電材充填スルーホール基板の製造方法
US20070194575A1 (en) * 2006-02-17 2007-08-23 Kuang-Chieh Wu Portable wind-driven electricity generation device
TWI305115B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
TWI305124B (en) * 2006-04-14 2009-01-01 Gigno Technology Co Ltd Glass circuit board and manufacturing method thereof
CN101083237A (zh) * 2006-05-30 2007-12-05 株式会社迷你模组 封装的集成电路元件
US7685687B2 (en) * 2007-01-22 2010-03-30 E. I. Du Pont De Nemours And Company Methods of making high capacitance density ceramic capacitors
JP2008227177A (ja) * 2007-03-13 2008-09-25 Nec Corp インターポーザ、半導体モジュール、及びそれらの製造方法
CN101364583A (zh) * 2007-08-10 2009-02-11 全懋精密科技股份有限公司 电容元件埋入半导体封装基板结构及其制作方法
JP5078759B2 (ja) * 2008-06-03 2012-11-21 日本特殊陶業株式会社 配線基板内蔵用電子部品及び配線基板
JP5334815B2 (ja) * 2009-11-27 2013-11-06 京セラ株式会社 配線基板
JP2011129665A (ja) * 2009-12-17 2011-06-30 Sony Corp 積層配線基板の製造方法
JP6015159B2 (ja) * 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
JP6056386B2 (ja) * 2012-11-02 2017-01-11 凸版印刷株式会社 貫通電極付き配線基板及びその製造方法
JP2015198094A (ja) * 2014-03-31 2015-11-09 凸版印刷株式会社 インターポーザ、半導体装置、およびそれらの製造方法
JP6511851B2 (ja) * 2015-02-19 2019-05-15 富士通株式会社 多層回路基板、半導体装置、多層回路基板の製造方法
JP6750462B2 (ja) * 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200514488A (en) * 2003-09-09 2005-04-16 Hoya Corp Method for fabricating a double-sided wiring glass substrate
CN101015235A (zh) * 2004-09-10 2007-08-08 三井金属矿业株式会社 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板
JP2014022465A (ja) * 2012-07-13 2014-02-03 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
TW201625083A (zh) * 2014-09-25 2016-07-01 英特爾公司 電子封裝及運送電子封裝的方法
TWM528251U (zh) * 2016-03-03 2016-09-11 Pomiran Metalization Res Co Ltd 可撓性金屬積層材

Also Published As

Publication number Publication date
US10923439B2 (en) 2021-02-16
TW201828792A (zh) 2018-08-01
JP6816486B2 (ja) 2021-01-20
KR102414808B1 (ko) 2022-06-29
US20200343199A9 (en) 2020-10-29
CN110036699B (zh) 2022-10-04
WO2018105618A1 (ja) 2018-06-14
EP3554200A1 (en) 2019-10-16
KR20190093612A (ko) 2019-08-09
CN110036699A (zh) 2019-07-19
EP3554200A4 (en) 2019-12-18
US20190287930A1 (en) 2019-09-19
JP2018093141A (ja) 2018-06-14
EP3554200B1 (en) 2021-06-16

Similar Documents

Publication Publication Date Title
TWI754704B (zh) 芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法
TWI765941B (zh) 電子零件及電子零件製造方法
EP3220417A1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
JP7139594B2 (ja) ガラスコア、多層配線基板、及びガラスコアの製造方法
JP2018200912A (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
JP2017204527A (ja) 配線回路基板及びその製造方法
JP2023016861A (ja) ガラス配線基板及びその製造方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP6950795B2 (ja) ガラス回路基板
TW200934334A (en) Method of fabricating printed circuit board