CN101015235A - 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板 - Google Patents

电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板 Download PDF

Info

Publication number
CN101015235A
CN101015235A CNA2005800300306A CN200580030030A CN101015235A CN 101015235 A CN101015235 A CN 101015235A CN A2005800300306 A CNA2005800300306 A CN A2005800300306A CN 200580030030 A CN200580030030 A CN 200580030030A CN 101015235 A CN101015235 A CN 101015235A
Authority
CN
China
Prior art keywords
layer
nickel
capacitor
conductive layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800300306A
Other languages
English (en)
Other versions
CN100539806C (zh
Inventor
杉冈晶子
阿部直彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN101015235A publication Critical patent/CN101015235A/zh
Application granted granted Critical
Publication of CN100539806C publication Critical patent/CN100539806C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的目的在于提供一种设置有导电层的电容器层形成材料，该导电层用于形成作为电容器电路的下部电极与介电层的附着性优异、并且可作为电阻电路兼电极使用的新型的下部电极。为了达成该目的，采用一种电容器层形成材料，其在上部电极与下部电极之间设置有介电层的印刷电路板中，为了使电容器电路的下部电极侧与介电层的附着性优异，具有在铜层的表面上依次层压纯镍层与镍－磷合金层、或在铜层的表面上依次层压镍－磷合金层/纯镍层/镍－磷合金层状态的导电层。

Description

电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器 电路的印刷电路板
技术领域
本申请的发明涉及一种用于形成印刷电路板的内置电容器层的电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板。
背景技术
在内置有电容器电路(元件)的多层印刷电路板中，将位于其内层的绝缘层内的一个以上的层用作介电层。而且，如专利文献1所述，在位于该介电层的两表面上的内层电路中对向设置用作电容器的上部电极及下部电极、并作为电容器电路使用。因此，这种电容器电路称作内置电容器电路。
而且，电容器通过贮存余电等而使电子、电气设备的节省电力成为可能，因此作为电容器的基本的品质，要求其具有尽可能大的电容量。电容器的容量(C)，可由式C＝εε0(A/d)(ε0为真空时的介电常数)进行计算。尤其是，随着最近对电子、电气设备的轻薄短小化的趋势，对于印刷电路板也逐渐提出同样的要求，但是，在规定的印刷电路板面积中取大面积的电容器电极几乎是不可能，显然对于表面积(A)的改善是有极限的。因此，为了增大电容器容量，且如果电容器电极的表面积(A)及介电体层的比介电常数(ε)为一定值，则必须在使介电体层的厚度(d)变薄或电容器电路整体的层结构上进行尝试。
专利文献1：美国专利第6541137号公报
发明的公开
【发明要解决的课题】
但是，在下部电极的表面上设置镍-磷合金层的情形下，有介电层与镍-磷合金层的附着性的问题，有时会在介电层与镍-磷合金层之间发生剥离现象，导致电容器的设计电容量的偏差变大而不能满足设计要求。另外，成为印刷电路板中产生层间剥离的原因，致使受到焊锡回流等的加热冲击时产生层间剥离，或因使用过程中产生的热而引起剥离，使制品寿命变短。
因此，在市场上，一直在寻求设置有用于形成作为电容器电路的下部电极与介电层的附着性优异、并且可作为电阻电路兼电极使用的新型的下部电极的导电层的电容器层形成材料。
【用于解决课题的方法】
因此，本发明的发明人等进行悉心研究的结果，发现通过使用以下的电容器层形成材料，能够得到介电层与下部电极之间的良好的附着性。而且，通过使用后述的电容器层形成材料，也可确实地提高作为电容器电路的电容量。
本发明涉及的电容器层形成材料，为“一种电容器层形成材料，其为在用于形成上部电极的第一导电层与用于形成下部电极的第二导电层之间设置有介电层的印刷电路板的电容器层形成材料，其特征在于，第二导电层为，以在铜层的表面上依次层压有纯镍层与镍-磷合金层的的状态而设置的导电层”。
另外，本发明涉及的电容器层形成材料，还包括“一种电容器层形成材料，其为在用于形成上部电极的第一导电层与用于形成下部电极的第二导电层之间设置有介电层的印刷电路板的电容器层形成材料，其特征在于，第二导电层为，以在铜层的表面上依次层压有镍-磷合金层/纯镍层/镍-磷合金层的状态而设置的导电层”。
上述本发明涉及的电容器层形成材料中使用的镍-磷合金层中，磷含量优选为0.05重量％～5重量％。
另外，本发明涉及的电容器层形成材料中的镍-磷合金层的厚度优选为0.1μm～2.0μm。
另外，本发明涉及的电容器层形成材料中的纯镍层的厚度优选为0.3μm～3.0μm。
通过使用本发明涉及的电容器层形成材料，可形成与介电层的附着性优异的下部电极，因此可得到设置有在介电层与下部电极之间没有剥离现象的高品质的内置电容器电路的印刷电路板。
【发明的效果】
本发明涉及的电容器层形成材料中用于形成下部电极的第二导电层，其与介电层的附着性优异，通过使用该材料可得到设置有在介电层与下部电极之间没有剥离现象的高品质的内置电容器电路的印刷电路板。而且，能够提高使用本发明的电容器层形成材料形成的电容器电路所持有的电容量，可形成高品质的内置电容器电路。另外，在此进行明确的说明，本发明涉及的电容器层形成材料的介电层，是指通过所谓的溶胶凝胶法、用包括介电体填充物与粘合剂树脂的含介电体填充物树脂溶液来涂敷形成介电层的浆料(paste)涂敷法等所有的方法制造的介电层。
用于实施发明的最佳方式
下面，通过实施方式以及实施例，更加详细地说明本发明。
(发明的实施方式)
本发明涉及的电容器层形成材料的第一种方式(variation)，为如上所述的在第一导电层与第二导电层之间设置有介电层的印刷电路板的电容器层形成材料，其特征在于，该第二导电层，为在铜层的表面上依次层压有纯镍层与镍-磷合金层的状态。图1表示本发明涉及的电容器层形成材料1a、1b，是表示第一导电层2、介电层3、第二导电层4、以及表示第二导电层4的层结构的镍-磷合金层4a、纯镍层4b及铜层4c的配置关系的示意性剖面图。
这里所说的第二导电层，由图1(a)及图1(b)明确可知，至少在第二导电层4与介电层3之间的接触面上存在纯镍层4b与镍-磷合金层4a即可。因此，纯镍层4b与镍-磷合金层4a可在铜层4c的单面或双面上依次被层压而存在。
本发明涉及的电容器层形成材料的第二种方式，为如上所述的在第一导电层与第二导电层之间设置有介电层的印刷电路板的电容器层形成材料，其特征在于，该第二导电层，为在铜层的表面上依次层压有镍-磷合金层/纯镍层/镍-磷合金层的状态。图2表示本发明涉及的电容器层形成材料1c，是表示第一导电层2、介电层3、第二导电层4、以及表示第二导电层4的层结构的镍-磷合金层4a、纯镍层4b及铜层4c的配置关系的示意性剖面图。由图1及图2的对比明确可知，第二种方式在第一种方式的铜层与纯镍层之间添加有镍-磷合金层4a。
该镍-磷合金层与纯镍层，通过伴随加热冷却而进行的TMA分析的膨胀收缩行为完全不同。镍-磷合金层的加热引起的膨胀曲线与冷却引起的收缩曲线大体上一致，即使进行多次的加热冷却循环其膨胀曲线与收缩曲线也不改变，保持一致。与此相比，纯镍层的加热引起的膨胀曲线与冷却引起的收缩曲线产生了如描绘磁滞曲线般的偏移，若进行多次加热冷却循环，则膨胀曲线与收缩曲线每次都有变化的倾向。即，通过进一步设置镍-磷合金层，可进一步改善在负载有高温热历程或热击时的介电层与下部电极之间的附着性。
因此，通过采用如第二种方式的层结构，在铜层与纯镍层之间进一步设置镍-磷合金层，即使经过电容器层形成材料工序及印刷电路板制造工序中的热历程，也能够得到比第一种方式更加稳定的介电层与下部电极之间的附着性。
上述电容器形成材料的铜层，既可以是使用电解铜箔而形成的铜层，也可以是采用蒸镀、电镀等各种方法而形成的铜层。此外，该铜层的表面上形成的纯镍层及镍-磷合金层，可采用电解法或非电解法等的电化学电镀法、溅射蒸镀法等的干式涂敷法等的任何一种。
例如，采用溅射蒸镀法时，可通过调整作为靶材使用的纯镍靶材、镍-磷合金靶材等的靶材组成，可分别形成纯镍层与镍-磷合金层。
与此相比，采用电解电镀法时，可采用如下所述的电镀液组成及电解条件。形成纯镍层时，可广泛使用已知的作为镍电镀液的溶液。例如，(i)使用硫酸镍，条件为，镍浓度为5～30g/L、液体温度为20～50℃、pH值为2～4、电流密度为0.3～10A/dm2；(ii)使用硫酸镍，条件为，镍浓度为5～30g/L、焦磷酸钾为50～500g/L、液体温度为20～50℃、pH值为8～11、电流密度为0.3～10A/dm2；(iii)使用硫酸镍，条件为，镍浓度为10～70g/L、硼酸为20～60g/L、液体温度为20～50℃、pH值为2～4、电流密度为1～50A/dm2等，其它的条件为一般的瓦特浴的条件。
镍-磷合金层的情形，是通过使用磷酸类溶液，形成镍-磷合金。该情形下，采用(i)硫酸镍浓度为120g/L～180g/L、氯化镍浓度为35g/L～55g/L、H3PO4浓度为3g/L～5g/L、H3PO3浓度为2g/L～4g/L、液体温度为70℃～95℃、pH值为0.5～1.5，电流密度为5A/dm2～50A/dm2的条件；(ii)硫酸镍浓度为180g/L～280g/L、氯化镍浓度为30g/L～50g/L、H3BO3浓度为16g/L～25g/L、H3PO3浓度为1g/L～5g/L、液体温度为45～65℃、电流密度为5A/dm2～50A/dm2的条件等。另外，可使用市售的非电解电镀液，用非电解法形成镍-磷合金层。
此外，本发明中使用的镍-磷合金层，优选磷含量为0.05重量％～5重量％。镍-磷合金层的磷成分，被认为在电容器层形成材料的制造及通常的印刷电路板的制造工序中若有高温负载，则扩散到介电层的内部，使与介电层的附着性变差，介电常数也会发生变化。然而，确认了具有合适的磷含量的镍-磷合金层能够提高作为电容器的电特性。当磷含量低于0.05％重量时，该层接近为纯镍，热膨胀变化变大，使介电层受到损伤，电容器的电特性也不能提高。与此相比，当磷含量超过5％重量时，则磷在介电层的界面上偏析，该层与介电层的附着性变差，容易引起剥离。因此，磷含量优选为0.05重量％～5重量％。此外，若磷含量为0.2重量％～3重量％的范围时，能够确保与介电层有更稳定的附着性，即使在工序中有一定的偏差也能形成品质稳定的电容器电路。另外，如果要指出最合适的范围，则当磷含量为0.25重量％～1.0重量％时，可确保与介电层的最好的附着性的同时，也能确保良好的介电常数。另外，本发明中的镍含量为以[P成分重量]/[Ni成分重量]×100(重量％)进行换算的值。
此外，本发明涉及的电容器层形成材料中的镍-磷合金层的厚度，优选为0.1μm～2.0μm。这里所说的镍-磷合金层的厚度，是以上述的镍-磷合金组成的范围作为前提的。当镍-磷合金层的厚度低于0.1μm时，镍-磷合金层的磷向纯镍层侧扩散，镍-磷合金层的磷浓度变低，从而接近于纯镍，热膨胀变化变大，介电层受到损伤，电容器的电特性也不能提高，同时形成电容器电路时的品质稳定性有欠缺。与此相比，当镍-磷合金层的厚度超过2.0μm时，即使在上述的磷含量的范围，由于磷的总量变得过大，失去了底面上存在纯镍层的意义，与单独的镍-磷合金层的情形同样，降低与介电层的附着性，由于磷在界面上偏析，容易引起界面剥离。因此，为了确保与介电层有更稳定的附着性，当镍-磷合金层的厚度为0.5μm～1.5μm的范围时，即使在工序上有一定的偏差也能形成品质稳定的电容器电路。另外，如果要指出最合适的范围，则当镍-磷合金层的厚度为0.8μm～1.2μm时，可确保与介电层的最好的附着性与良好的介电常数。
此外，本发明涉及的电容器层形成材料中的纯镍层的厚度，优选为0.3μm～3.0μm。该纯镍层的镍纯度为99.9重量％以上，使作为分解介电层的有机成分的催化剂的铜成分，在受到高温加热时不能扩散到介电层侧，因而可认为其起到了扩散阻碍层的作用。另外，该纯镍层使镍-磷合金层的磷成分在受到高温加热时扩散到介电层一侧的量减少，因而可认为也起到了作为磷吸收材料的功能。因此，当纯镍层的厚度低于0.3μm时，不能充分地起到作为铜成分的扩散阻碍的作用。此外，当纯镍层的厚度超过3.0μm也没有什么特别的问题。但是，若考虑到电容器层形成材料的制造及通常的印刷电路板的制造工序中负载的热历程及温度，使用比较昂贵的镍形成3.0μm以上的厚度是对资源的浪费。
对于介电层的材质并没有特别的限定。而且，对介电层的形成方法也可采用所谓的溶胶凝胶法、使用包括介电体填充物与粘合剂树脂的含介电体填充物树脂溶液来涂敷形成介电层的涂敷法等各种公知的方法。
通过使用上述的本发明涉及的电容器层形成材料，可形成与介电层的附着性优异的下部电极。对使用本发明涉及的电容器形成材料的具有内置电容器电路的印刷电路板的制造方法，也没有特别的限定，可采用所有的方法。但是，优选采用如以下实施例所示的能够尽可能除去形成电容器电路的部位以外的多余介电层的印刷电路板的制造方法。
实施例1
用于形成第二导电层的表面处理铜箔的制造：在35μm厚的电解铜箔的双表面上用电解电镀法形成约2μm厚的纯镍层与约1.0μm厚的镍-磷合金层。此时的镍-磷合金层中的磷含量为0.3重量％。纯镍层的形成，是使用硫酸镍浴，在硫酸镍浓度为240g/L、氯化镍浓度为45g/L、H3BO3浓度为30g/L、液体温度为50℃、pH值为4.5、电流密度为5A/dm2的条件下，在电解铜箔的双表面上均匀平滑地析出了2μm厚的纯镍层。然后，镍-磷合金层，是使用磷酸类溶液，在硫酸镍浓度为250g/L、氯化镍浓度为40.39g/L、H3BO3浓度为19.78g/L、H3PO3浓度为3g/L、液体温度为50℃、电流密度为20A/dm2的条件下电解，在电解铜箔的双表面析出形成的纯镍层上，均匀平滑地析出了约1μm厚的镍-磷合金层。图3为观察该表面处理铜箔的、要与介电层附着的表面状态。
介电层的形成：在用于形成上述第二导电层的表面处理铜箔的外层上存在的镍-磷合金层的表面上，使用溶胶凝胶法形成介电层。这里使用的溶胶凝胶法，使用在升温至沸点附近的甲醇溶液中，添加作为稳定剂的乙醇胺，使其相对于全部金属量的浓度为50mol％～60mol％，并依次添加异丙氧基钛、丙氧基锆的丙醇溶液、醋酸铅、醋酸镧、作为催化剂的硝酸，最后，用甲醇稀释至0.2mol/L的浓度的溶胶凝胶溶液。此外，使用旋转涂敷器在上述的表面处理铜箔的镍-磷合金层的表面上涂敷该溶胶凝胶溶液，在250℃×5分钟的大气环境下干燥、在500℃×15分钟的大气环境下进行热分解。进一步，反复进行六次该涂敷工序调整膜的厚度。此外，最后在600℃×30分钟的氮气环境下进行烧结处理形成介电层。此时的介电层的组成比为Pb∶La∶Zr∶Ti＝1.1∶0.05∶0.52∶0.48。
电容器层形成材料的制造：在如此形成的介电层上，通过溅射蒸镀法形成作为第一导电层的3μm厚的铜层，并作为在介电层的双表面上设置有第一导电层与第二导电层的电容器形成材料。此时，负载规定的电压，进行层间耐电压测定，没有发现在第一导电层与第二导电层之间有短路现象。
此外，为了调查第二导电层与介电层的附着性，进行了第二导电层与介电层之间界面的剥离强度的测定及界面观察。其结果是，剥离强度为12gf/cm，为比下述的比较例高的值。为了证明上述结果，图4中表示了从介电层剥离后的第二导电层的界面状态，与图3对比中明确可知，曾与介电层附着的第二导电层的表面上残留有介电层的成分。另外，图5中，表示了剥离下部电极后的上部电极的剥离面，在上部电极的剥离面上也残留有介电层，可知由于下部电极的剥离引起了在介电层内部的破坏但并没有产生界面剥离。进一步地，图6中表示了从剖面捕捉的第二导电层与介电层附着状态的SIM图像，在第二导电层与介电层的界面上见不到任何的异常，形成了良好的界面。另外，当上部电极的电极面积为1mm2时的平均容量密度为480nF/cm2，显示出非常良好的数值，且tanδ为0.02，可知得到了具有高电容量与低介电损失的良好的电容器电路。
印刷电路板的制造：调整如上所述进行而制得的图7(a)所示电容器层形成材料1b的单面的第一导电层的表面，在其双表面上贴上干膜，形成抗蚀膜层21。然后，在该第一导电层的表面的抗蚀膜层上曝光用于形成上部电极的蚀刻图案，并显影。然后，用氯化铜蚀刻液蚀刻，形成了如图7(b)所示的上部电极5。
此外，上部电极5形成后在电路表面上残留有抗蚀膜的状态下，除去电路部分以外的区域中露出的介电层。此时的介电层的除去方法，为采用湿式喷砂处理，使浆料状研磨液(研磨剂浓度为14体积％)作为以0.20MPa的水压从长90mm、宽2mm的狭缝喷嘴喷出的高速水流而冲撞被研磨面，从而研磨除去不必要的介电层的方法，其中，上述浆料状研磨液是将中心粒径为14μm的作为微粒粉状体的氧化铝研磨剂分散在水中而得到的。在该湿式喷砂处理结束后，进行抗蚀膜的剥离，并通过水洗、干燥而成为图7(c)所示的状态。
结束了上述介电层除去工序的电容器层形成材料，需要填埋在除去露出的介电层而变深的上部电极间的缝隙。因此，如图8(d)所示，为了在电容器层形成材料的双表面上设置绝缘层及导电层，在铜箔6的单表面上叠合设置有80μm厚的半固化树脂层7的带有树脂层的铜箔8，并在180℃×60分钟的加热条件下进行热压成型，加工成在外层上贴合铜箔层6与绝缘层7，的图8(e)所示的状态。然后，对图8(e)所示的外层的第二导电层4进行蚀刻加工，形成下部电极9，形成如图8(f)所示的状态。
接下来，为了在置于外层的铜箔层6上形成外层电路22及导通孔23，按照通常的方法设置铜电镀层24，蚀刻加工形成图9(g)的状态。此外，如图9(h)所示，叠合带有树脂层的铜箔8，并在180℃×60分钟的加热条件下进行热压成型，在外层上贴合铜箔层6与绝缘层7，，形成图10(i)所示的状态。
此外，为了在图10(i)所示外层的铜箔层6上形成外层电路22及导通孔23，按照通常的方法设置铜电镀层24，蚀刻加工形成图10(j)的状态。此时的蚀刻方法及导通孔形成等也采用通常的方法。如此，制造设置有内置电容器电路的印刷电路板10。其结果是，当上部电极的电极面积为1mm2时的平均容量密度为480nF/cm2、为非常良好的数值，tanδ为0.02，可知得到了具有高电容量与低介电损失的良好的电容器电路。
比较例
比较例1
以下所述的比较例，与实施例1相比不同点仅在于，将构成实施例1的第二导电层的表面处理铜箔，形成为约3μm厚的纯镍层。因此，以下尽量省略成为重复说明部分的说明。
用于形成第二导电层的表面处理铜箔的制造，为在约35μm厚的电解铜箔的双表面上通过电解电镀方法设置了约3μm厚的纯镍层。纯镍层的形成采用了与实施例1同样的条件。观察此时的表面处理铜箔的与介电层贴合的贴合面的状态，因为与图3同样，故省略了该扫描式电子显微镜图像的图示。
此外，经过与实施例1同样地采用溶胶凝胶法形成介电层的电容器层形成材料的制造，制成在介电层的双表面上设置有第一导电层与第二导电层的电容器层形成材料。此时进行了层间耐电压测定，第一导电层与第二导电层之间发生短路现象，产品成品率为60％。
此外，为了调查第二导电层与介电层的附着性，进行第二导电层与介电层之间界面的剥离强度的测定及界面观察。其结果是，剥离强度为7gf/cm，可得到一定程度的剥离强度，但是与上述实施例相比，其为低的值。为了证明上述结果，图11中表示了从介电层剥离后的第二导电层的界面状态，图12中表示了相对的第一导电层的剥离界面。可知与图4及图5的情形不同，曾与介电层附着的第二导电层的剥离表面的剥离状态是不同的。进一步地，图13中表示了从剖面捕捉的第二导电层与介电层的附着状态的SIM图像，在第二导电层与介电层的界面中发现很多空腔状的缺陷，可以判断为是没有得到良好的附着性的界面。
此外，使用比较例1中制造的电容器层形成材料，与实施例1同样地制造了设置有内置电容器的印刷电路板。其结果是，当上部电极的电极面积为1mm2时的平均容量密度为350nF/cm2，tanδ为0.092。将其与实施例比较，可知电容量及介电损失均变差。
比较例2
以下所述的比较例，与实施例1相比不同点仅在于，将构成实施例1的第二导电层的表面处理铜箔形成为约3μm厚的镍-磷合金层。因此，以下尽量省略成为重复说明的部分的说明。
用于形成第二导电层的表面处理铜箔的制造，为在约35μm厚的电解铜箔的双表面上通过电解电镀方法设置约3μm厚的镍-磷合金层。镍-磷合金层的形成采用了与实施例1同样的条件。观察了此时的表面处理铜箔与介电层贴合的贴合面的状态，因为与图3同样，故省略该扫描式电子显微镜图像的图示。
此外，经过与实施例1同样地用溶胶凝胶法形成介电层的电容器层形成材料的制造，制成在介电层的双表面上设置有第一导电层与第二导电层的电容器层形成材料。此时进行了层间耐电压测定，但不能确认第一导电层与第二导电层之间的短路现象。
此外，为了调查第二导电层与介电层的附着性，进行第二导电层与介电层之间界面的剥离强度的测定及界面观察。其结果是，剥离强度为2gf/cm，为比上述实施例非常低的值。为了证明上述结果，图14中表示了从介电层剥离后的第二导电层的界面状态，图15中表示了相对的第一导电层的剥离界面。可知，图14的从介电层剥离后的第二导电层的界面上几乎没有残留介电层，在图15的第一导电层侧残留有介电层。进一步地，观察从剖面捕捉第二导电层与介电层之间的附着状态的SIM图像，与图6所示同样地在第二导电层与介电层的界面中没有发现空腔状的缺陷，不是得不到良好的附着性的界面。
此外，使用比较例1中制造的电容器层形成材料，与实施例1同样地制造了设置有内置电容器的印刷电路板。其结果是，当上部电极的电极面积为1mm2时的平均容量密度为450nF/cm2，tanδ为0.03。将其与实施例比较，电容量及介电损失均变差。
产业上的可利用性
本发明涉及的电容器层形成材料的特征在于用于形成下部电极的导电层上。此外，通过使用该电容器层形成材料，所形成的电容器电路为平均容量密度、tanδ非常良好的产品，而且，介电层与下部电极的附着性提高。因此，在电容器层形成材料的制造工序及设置有内置电容器电路的印刷电路板的制造工序中不易引起品质劣化，提高了制造印刷电路板生产线的生产线设计的自由度，大幅度地提高了印刷电路板的品质。
附图的简单说明
图1是电容器层形成材料的示意性剖面图(第一方式)。
图2是电容器层形成材料的示意性剖面图(第二方式)。
图3是作为第二导电层使用的表面处理铜箔的与介电层附着的附着面(镍-磷合金层)的扫描式电子显微镜图像。
图4是观察从介电层剥离后的第二导电层的界面状态的扫描式电子显微镜图像。
图5是从介电层剥离下部电极后的上部电极剥离面的扫描式电子显微镜图像。
图6是从剖面捕捉的第二导电层与介电层的附着状态的SIM图像。
图7是表示内置有电容器电路的印刷电路板的制造流程的示意图。
图8是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图9是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图10是表示内置有电容器电路的多层印刷电路板的制造流程的示意图。
图11是观察从介电层剥离后的第二导电层的界面状态的扫描式电子显微镜图像。
图12是从介电层剥离下部电极后的上部电极剥离面的扫描式电子显微镜图像。
图13是从剖面捕捉的第二导电层与介电层的附着状态的SIM图像。
图14是观察从介电层剥离后的第二导电层的界面状态的扫描式电子显微镜图像。
图15是从介电层剥离下部电极后的上部电极剥离面的扫描式电子显微镜图像。
附图标记的说明
1a、1b、1c电容器层形成材料
2  第一导电层
3  介电层
4  第二介电层
4a 镍-磷合金层
4b 纯镍层
4c 铜层
5  上部电极
6  铜箔(层)
7  半固化树脂层
8  带有树脂层的铜箔
9  下部电极
10 印刷电路板
21 抗蚀膜
22 外层电路
23 导通孔
24 铜电镀层

Claims (6)

1.一种电容器层形成材料，其为在用于形成上部电极的第一导电层与用于形成下部电极的第二导电层之间设置有介电层的印刷电路板的电容器层形成材料，其特征在于，
第二导电层为以在铜层的表面上依次层压有纯镍层与镍-磷合金层的状态而设置的导电层。
2.一种电容器层形成材料，其为在用于形成上部电极的第一导电层与用于形成下部电极的第二导电层之间设置有介电层的印刷电路板的电容器层形成材料，其特征在于，
第二导电层为以在铜层的表面上依次层压有镍-磷合金层/纯镍层/镍-磷合金层的状态而设置的导电层。
3.根据权利要求1或2所述的电容器层形成材料，其中，镍-磷合金层的磷含量为0.05重量％～5重量％。
4.根据权利要求1～3中任何一项所述的电容器层形成材料，其中，镍-磷合金层的厚度为0.1μm～2.0μm。
5.根据权利要求1～4中任何一项所述的电容器层形成材料，其中，纯镍层的厚度为0.3μm～3.0μm。
6.一种印刷电路板，其设置有内置电容器电路，该内置电容器电路使用权利要求1～5中任何一项所述的电容器层形成材料而得到。
CNB2005800300306A 2004-09-10 2005-09-09 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板 Expired - Fee Related CN100539806C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004264741A JP3764160B2 (ja) 2004-09-10 2004-09-10 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
JP264741/2004 2004-09-10

Publications (2)

Publication Number Publication Date
CN101015235A true CN101015235A (zh) 2007-08-08
CN100539806C CN100539806C (zh) 2009-09-09

Family

ID=36036490

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800300306A Expired - Fee Related CN100539806C (zh) 2004-09-10 2005-09-09 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板

Country Status (7)

Country Link
US (1) US7430106B2 (zh)
EP (1) EP1804558A1 (zh)
JP (1) JP3764160B2 (zh)
KR (1) KR100844258B1 (zh)
CN (1) CN100539806C (zh)
CA (1) CA2579062A1 (zh)
WO (1) WO2006028208A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983408B (zh) * 2008-03-31 2012-11-14 三井金属矿业株式会社 电容器形成材料和带有电容器的印刷电路板
CN103369825A (zh) * 2012-03-30 2013-10-23 Tdk株式会社 高频传送线路、天线和电子电路基板
CN111345120A (zh) * 2017-11-30 2020-06-26 凸版印刷株式会社 玻璃芯、多层配线基板以及玻璃芯的制造方法
TWI754704B (zh) * 2016-12-07 2022-02-11 日商凸版印刷股份有限公司 芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881695B1 (ko) 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
JP5076775B2 (ja) * 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
KR101015127B1 (ko) * 2008-08-20 2011-02-16 주식회사 하이닉스반도체 반도체 장치의 전극, 캐패시터 및 그의 제조방법
WO2010140638A1 (ja) * 2009-06-05 2010-12-09 古河電気工業株式会社 金属張積層体および金属張積層体の製造方法
KR102083251B1 (ko) * 2014-08-29 2020-03-02 타츠타 전선 주식회사 플렉시블 프린트 배선판용 보강 부재, 및 이것을 포함한 플렉시블 프린트 배선판
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098245A (ja) * 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd コンデンサ、コンデンサ内蔵基板及びその製造方法
JP2000064084A (ja) * 1998-08-20 2000-02-29 Kobe Steel Ltd 電子部品の放熱板用めっき材
JP2001196607A (ja) * 2000-01-12 2001-07-19 Sumitomo Electric Ind Ltd マイクロベンチとその製造方法及びそれを用いた光半導体モジュール
US6623865B1 (en) * 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
JP2001355094A (ja) * 2000-06-13 2001-12-25 Citizen Watch Co Ltd 装飾被膜を有する基材およびその製造方法
US6649930B2 (en) * 2000-06-27 2003-11-18 Energenius, Inc. Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
CN1672260A (zh) * 2002-07-31 2005-09-21 奥斯兰姆奥普托半导体有限责任公司 可表面安装的半导体器件及其制造方法
JP4663975B2 (ja) * 2003-11-28 2011-04-06 日本特殊陶業株式会社 電子部品用パッケージ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983408B (zh) * 2008-03-31 2012-11-14 三井金属矿业株式会社 电容器形成材料和带有电容器的印刷电路板
CN103369825A (zh) * 2012-03-30 2013-10-23 Tdk株式会社 高频传送线路、天线和电子电路基板
CN103369825B (zh) * 2012-03-30 2016-08-03 Tdk株式会社 高频传送线路、天线和电子电路基板
TWI754704B (zh) * 2016-12-07 2022-02-11 日商凸版印刷股份有限公司 芯基板、多層配線基板、半導體封裝體、半導體模組、覆銅基板及芯基板的製造方法
CN111345120A (zh) * 2017-11-30 2020-06-26 凸版印刷株式会社 玻璃芯、多层配线基板以及玻璃芯的制造方法

Also Published As

Publication number Publication date
WO2006028208A1 (ja) 2006-03-16
EP1804558A1 (en) 2007-07-04
JP2006080401A (ja) 2006-03-23
CA2579062A1 (en) 2006-03-16
KR100844258B1 (ko) 2008-07-07
CN100539806C (zh) 2009-09-09
US20070263339A1 (en) 2007-11-15
KR20070053303A (ko) 2007-05-23
JP3764160B2 (ja) 2006-04-05
US7430106B2 (en) 2008-09-30

Similar Documents

Publication Publication Date Title
CN100539806C (zh) 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板
KR100922467B1 (ko) 커패시터층 형성재 및 그 커패시터층 형성재를 이용하여얻어지는 내장 커패시터층을 구비한 프린트 배선판
CN101055803B (zh) 具有聚合物外层的电解质电容器及其制备方法
TWI302159B (zh)
KR100834833B1 (ko) 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법
WO2018074408A1 (ja) 固体電解コンデンサ
JP2007281466A (ja) プリント回路基板内蔵型キャパシタの製造方法
JPH05501852A (ja) 誘電セラミックピースのコーティング方法
JP2003173929A (ja) キャパシタ層形成用の積層板及びその製造方法
WO2009125620A1 (ja) コンデンサおよびその製造方法
CN110176504A (zh) 部件金属化的方法
CN104073844A (zh) 一种电镀液、镀银方法及其镀银镀件
CN105074058B (zh) 带载体超薄铜箔、覆铜层压板以及无芯基板
US20220344102A1 (en) Electrolytic capacitor and method for manufacturing electrolytic capacitor
CN105856792A (zh) 单面薄型金属基板的制造方法
CN109778247A (zh) 一种超薄多孔铜箔的制备方法
US20190357346A1 (en) Heat dissipation substrate, method for preparing same, application of same, and electronic device
CN107130275A (zh) 一种锌合金阳极氧化的方法
WO2013116876A2 (en) Sheet assembly with aluminum based electrodes
JPH01253226A (ja) 固体電解コンデンサ及びその製造方法
JPH1036991A (ja) 電解銅箔の製造方法
CN100532317C (zh) 具有穿透纳米孔的三氧化二铝陶瓷箔材料的制备方法
CN112492745A (zh) 封装基板、基板的制造方法及基板线路的制作方法
JP2015099871A (ja) コンデンサ
KR101554007B1 (ko) 전처리 단계를 가진 적층형 알루미늄 캐패시터용 전극박의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20130909