JP3764160B2 - キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。 - Google Patents

キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。 Download PDF

Info

Publication number
JP3764160B2
JP3764160B2 JP2004264741A JP2004264741A JP3764160B2 JP 3764160 B2 JP3764160 B2 JP 3764160B2 JP 2004264741 A JP2004264741 A JP 2004264741A JP 2004264741 A JP2004264741 A JP 2004264741A JP 3764160 B2 JP3764160 B2 JP 3764160B2
Authority
JP
Japan
Prior art keywords
layer
capacitor
nickel
forming material
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004264741A
Other languages
English (en)
Other versions
JP2006080401A (ja
Inventor
晶子 杉岡
直彦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004264741A priority Critical patent/JP3764160B2/ja
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to EP05782331A priority patent/EP1804558A1/en
Priority to KR1020077007005A priority patent/KR100844258B1/ko
Priority to CNB2005800300306A priority patent/CN100539806C/zh
Priority to PCT/JP2005/016610 priority patent/WO2006028208A1/ja
Priority to US11/662,402 priority patent/US7430106B2/en
Priority to CA002579062A priority patent/CA2579062A1/en
Publication of JP2006080401A publication Critical patent/JP2006080401A/ja
Application granted granted Critical
Publication of JP3764160B2 publication Critical patent/JP3764160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本件出願に係る発明は、プリント配線板の内蔵キャパシタ層を形成するために用いるキャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板に関する。
キャパシタ回路(素子)を内蔵した多層プリント配線板は、その内層に位置する絶縁層の内の1以上の層を誘電層として用いてきた。そして、特許文献1に開示されているように、その誘電層の両面に位置する内層回路にキャパシタとしての上部電極及び下部電極が対抗配置するよう形成されキャパシタ回路として用いられてきた。従って、このようなキャパシタ回路は、内蔵キャパシタ回路と称されてきた。
そして、キャパシタは余剰の電気を蓄電する等して電子・電気機器の省電力化等を可能にしてきたものであるから、可能な限り大きな電気容量を持つことが基本的な品質として求められる。キャパシタの容量(C)は、C=εε(A/d)の式(εは真空の誘電率)から計算される。特に、最近の電子、電気機器の軽薄短小化の流れから、プリント配線板にも同様の要求が行われることになり、一定のプリント配線板面積の中で、キャパシタ電極の面積を広く採ることは殆ど不可能であり、表面積(A)に関しての改善に関しては限界がある事は明らかである。従って、キャパシタ容量を増大させるためには、キャパシタ電極の表面積(A)及び誘電体層の比誘電率(ε)が一定とすれば、誘電体層の厚さ(d)を薄くするか、キャパシタ回路全体として見たときの層構成に工夫を凝らす等の試みがなされてきた。
米国特許第6541137号公報
しかしながら、下部電極の表面にニッケル−リン合金層を設ける場合に於いては、誘電層とニッケル−リン合金層と密着性に問題があり、誘電層とニッケル−リン合金層と間での剥離現象が起こる場合があり、キャパシタとしての設計電気容量とのズレが大きくなり設計品質を満たさないこととなる。また、プリント配線板としてのデラミネーション発生の起点となり、半田リフロー等の加熱衝撃を受けることで層間剥離が生じたり、使用途中の発生熱による剥離が誘発され製品寿命を短命化させる原因となっていた。
従って、市場では、キャパシタ回路の下部電極として誘電層との密着性に優れ、且つ、抵抗器電極等として使用の可能な新たな下部電極形成のための導電層を備えたキャパシタ層形成材が求められてきたのである。
そこで、本件発明者等は、鋭意研究の結果、以下のキャパシタ層形成材を用いることで、誘電層と下部電極との良好な密着性を得られることに想到したのである。しかも、後述するキャパシタ層形成材を用いることで、キャパシタ回路としての電気容量も確実に向上するのである。
本件発明に係るキャパシタ層形成材は、「上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、第2導電層は、銅層の表面に純ニッケル層とニッケル−リン合金層とが順次積層された状態で備える導電層であることを特徴としたキャパシタ層形成材。」である。
そして、本件発明に係るキャパシタ層形成材には、「上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、第2導電層は、銅層の表面にニッケル−リン合金層/純ニッケル層/ニッケル−リン合金層とが順次積層された状態で備える導電層であることを特徴としたキャパシタ層形成材。」も含まれる。
上記本件発明に係るキャパシタ層形成材で用いるニッケル−リン合金層は、リン含有量が0.05wt%〜5wt%である事が好ましい。
そして、本件発明に係るキャパシタ層形成材におけるニッケル−リン合金層は、0.1μm〜2.0μmの厚さを有するものであることが好ましい。
そして、本件発明に係るキャパシタ層形成材における純ニッケル層は、0.3μm〜3.0μmの厚さを有するものであることが好ましい。
本件発明に係るキャパシタ層形成材を用いることで、誘電層との密着性に優れた下部電極を形成することが可能であるため、誘電層と下部電極との剥離現象のない高品質の内蔵キャパシタ回路を備えるプリント配線板を得ることが可能となるのである。
本件発明に係るキャパシタ層形成材の下部電極形成に用いる第2導電層は、誘電層との密着性に優れ、誘電層と下部電極との剥離現象のない高品質の内蔵キャパシタ回路を備えるプリント配線板を得ることができる。しかも、本件発明に係るキャパシタ層形成材を用いて形成したキャパシタ回路の持つ電気容量が向上し、高品質の内蔵キャパシタ回路の形成が可能となるのである。なお、ここで明記しておくが、本件発明に係るキャパシタ層形成材の誘電層は、いわゆるゾルゲル法、誘電体フィラーとバインダー樹脂とを含む誘電体フィラー含有樹脂溶液を用いて塗工により誘電層を形成するペースト塗工法等あらゆる方法での製造した誘電層を対象とすることができる。
以下、実施の形態と実施例とを通じて、本件発明をより詳細に説明する。
(発明の実施の形態)
本件発明に係るキャパシタ層形成材の第1バリエーションは、上述のように第1導電層と第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材であって、当該第2導電層は、銅層の表面に純ニッケル層とニッケル−リン合金層とが順次積層された状態になっていることを特徴とするものである。そして、図1に本件発明に係るキャパシタ層形成材1a,1bのバリエーションを示し、第1導電層2、誘電層3、第2導電層4、そして第2導電層4の層構成を示すニッケル−リン合金層4a、純ニッケル層4b及び銅層4cの配置関係を示す模式断面図とした。
ここで言う第2導電層は、図1(a)及び図1(b)から明らかなように、少なくとも、第2導電層4と誘電層3との接触面に純ニッケル層4bとニッケル−リン合金層4aとが存在していればよいのである。従って、純ニッケル層4bとニッケル−リン合金層4aとが銅層4cの片面及び両面に順次積層され存在していても構わない。
本件発明に係るキャパシタ層形成材の第2バリエーションは、上述のように第1導電層と第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材であって、第2導電層は、銅層の表面にニッケル−リン合金層/純ニッケル層/ニッケル−リン合金層とが順次積層された状態で備える導電層であることを特徴とするものである。そして、図2に本件発明に係るキャパシタ層形成材1cのバリエーションを示し、第1導電層2、誘電層3、第2導電層4、そして第2導電層4の層構成を示すニッケル−リン合金層4a、純ニッケル層4b及び銅層4cの配置関係を示す模式断面図とした。図1と図2とを対比することから明らかなように、第2バリエーションは、第1バリエーションの銅層と純ニッケル層との間に、ニッケル−リン合金層4aが付加されている。
このニッケル−リン合金層と純ニッケル層とは、加熱冷却に伴うTMA分析による膨張収縮挙動が全く異なる。ニッケル−リン合金層は、加熱による膨張曲線と冷却による収縮曲線とがほぼ一致したものとなり、複数回の加熱冷却サイクルを加えても膨張曲線と収縮曲線とが変わらず一致したものとなる。これに対して、純ニッケル層は、加熱による膨張曲線と冷却による収縮曲線とがヒステリシス曲線を描くようにズレを生じ、複数回の加熱冷却サイクルを加えると、その度に膨張曲線と収縮曲線とが変化する傾向にある。即ち、ニッケル−リン合金層を更に設けることで、高温熱履歴やヒートショックが負荷されたときの誘電層と下部電極との密着性を更に改善することが可能となるのである。
従って、第2バリエーションの如き層構成を採用し、銅層と純ニッケル層との間にニッケル−リン合金層を更に設けることで、キャパシタ層形成材プロセス及びプリント配線板製造プロセスにおける熱履歴を経ても、第1バリエーション以上に安定した誘電層と下部電極との密着性を得ることが出来るのである。
上記キャパシタ層形成材の銅層は、電解銅箔を用いて形成したものでも、蒸着、メッキ等の種々の方法を採用して形成出来るものである。そして、この銅層の表面に形成する純ニッケル層及びニッケル−リン合金層は、電解法若しくは無電解法等の電気化学的メッキ法、スパッタリング蒸着法等の乾式被覆法のいずれを採用しても問題ない。
例えば、スパッタリング蒸着法を採用する場合には、ターゲットとして用いる純ニッケルターゲット、ニッケル−リン合金ターゲット等のターゲット組成を調整することにより、純ニッケル層とニッケル−リン合金層とを作り分けることが出来る。
これに対し、電解メッキ法を採用する場合には、以下のようなメッキ液組成及び電解条件を採用することが出来る。純ニッケル層を形成する場合は、ニッケルメッキ液として知られる溶液を広く使用することが可能である。例えば、(i)硫酸ニッケルを用いニッケル濃度が5〜30g/l、液温20〜50℃、pH2〜4、電流密度0.3〜10A/dmの条件、(ii)硫酸ニッケルを用いニッケル濃度が5〜30g/l、ピロリン酸カリウム50〜500g/l、液温20〜50℃、pH8〜11、電流密度0.3〜10A/dmの条件、(iii)硫酸ニッケルを用いニッケル濃度が10〜70g/l、ホウ酸20〜60g/l、液温20〜50℃、pH2〜4、電流密度1〜50A/dmの条件、その他一般のワット浴の条件とする等である。
ニッケル−リン合金層の場合、リン酸系溶液を用いることで、ニッケル−リン合金を行うのである。この場合、(i)硫酸ニッケル濃度120g/l〜180g/l、塩化ニッケル濃度35g/l〜55g/l、HPO濃度3g/l〜5g/l、HPO濃度2g/l〜4g/l、液温70℃〜95℃、pH0.5〜1.5、電流密度5A/dm〜50A/dmの条件、(ii)硫酸ニッケル濃度が180g/l〜280g/l、塩化ニッケル濃度30g/l〜50g/l、HBO濃度16g/l〜25g/l、HPO濃度1g/l〜5g/l、液温45℃〜65℃、電流密度5A/dm〜50A/dmの条件等を採用するのである。また、市販の無電解メッキ液を用いて、無電解法にてニッケル−リン合金層を形成する事も可能である。
そして、本件発明で用いるニッケル−リン合金層は、リン含有量が0.05wt%〜5wt%である事が好ましい。ニッケル−リン合金層のリン成分は、キャパシタ層形成材の製造及び通常のプリント配線板の製造プロセスにおいて高温負荷されることがあれば、誘電層の内部に拡散し、誘電層との密着性を劣化させ、誘電率にも変化を与えていると考えられる。しかしながら、適正なリン含有量を備えたニッケル−リン合金層は、キャパシタとしての電気特性を向上させることが判明した。リン含有量が0.05wt%未満の場合には、純ニッケルに近くなり熱膨張変化が大きくなり、誘電層が損傷を受け、キャパシタとしての電気特性も向上させえないものとなるのである。これに対し、リン含有量が5wt%を超えると、誘電層の界面にリンが偏析し、誘電層との密着性が劣化し、剥離しやすいものとなるのである。従って、リン含有量は、0.05wt%〜5wt%の範囲が好ましい。そして、誘電層とのより安定した密着性を確保するためには、リン含有量が0.2wt%〜3wt%の範囲であれば工程に一定のバラツキがあっても安定した品質のキャパシタ回路の形成が可能となる。なお、最適な範囲を敢えて指摘するならば、リン含有量が0.25wt%〜1.0wt%で最も良好な誘電層との密着性を確保し、同時に良好な誘電率をも確保出来るのである。なお、本件発明におけるニッケル含有量は、[P成分重量]/[Ni成分重量]×100(wt%)として換算した値である。
また、本件発明に係るキャパシタ層形成材におけるニッケル−リン合金層は、0.1μm〜2.0μmの厚さを有するものであることが好ましい。ここで言うニッケル−リン合金層の厚さは、上記ニッケル−リン合金組成の範囲である事を前提としたものである。ニッケル−リン合金層の厚さが、0.1μm未満の場合には、ニッケル−リン合金層のリンが純ニッケル層側に拡散してしまい、ニッケル−リン合金層のリン濃度が低くなり、純ニッケルに近く熱膨張変化が大きくなり、誘電層が損傷を受け、キャパシタとしての電気特性を向上させえないものとなり、同時にキャパシタ回路を形成したときの品質安定性に欠けるものとなるのである。これに対し、ニッケル−リン合金層の厚さが2.0μmを超えると、上記リン含有量の範囲であっても、リンの総量が大きくなりすぎて、下地に純ニッケル層が存在する意義が失われ、単独のニッケル−リン合金層の場合と同様に、誘電層との密着性が劣化し、界面でのリンの偏析により界面剥離しやすいものとなるのである。そして、誘電層とのより安定した密着性を確保するためには、ニッケル−リン合金層の厚さが0.5μm〜1.5μmの範囲であれば工程に一定のバラツキがあっても安定した品質のキャパシタ回路の形成が可能となる。なお、最適な範囲を敢えて指摘するならば、ニッケル−リン合金層の厚さが0.8μm〜1.2μmで最も良好な誘電層との密着性と、良好な誘電率を確保出来るのである。
そして、本件発明に係るキャパシタ層形成材における純ニッケル層は、0.3μm〜3.0μmの厚さを有するものであることが好ましい。この純ニッケル層は、ニッケル純度が99.9wt%以上のものであるが、誘電層の有機成分の分解触媒となる銅成分を、高温加熱を受けた際に誘電層側に拡散させないための拡散バリア層としての機能を果たしていると考えられる。また、この純ニッケル層は、ニッケル−リン合金層のリン成分が、高温加熱を受けた際に誘電層側に拡散していく量を減少させるリン吸収材としての機能をも果たしていると考えられる。従って、純ニッケル層の厚さが0.3μm未満の場合には、銅成分の拡散バリアとしての機能は十分には果たし得ない。そして、純ニッケル層の厚さが3.0μmを超えて形成しても特に問題はない。しかしながら、キャパシタ層形成材の製造及び通常のプリント配線板の製造プロセスにおいて負荷される熱履歴及び温度を考慮すれば、比較的高価なニッケルを3.0μm以上の厚さで形成する事は単なる資源の無駄遣いとなるのである。
誘電層の材質に関しては特に限定はない。そして、誘電層の形成方法についても、いわゆるゾルゲル法、誘電体フィラーとバインダー樹脂とを含む誘電体フィラー含有樹脂溶液を用いて塗工により誘電層を形成する塗工法等種々の公知の方法を採用することが可能である。
以上の述べてきた本件発明に係るキャパシタ層形成材を用いることで、誘電層との密着性に優れた下部電極を形成することが可能となる。この本件発明に係るキャパシタ層形成材を用いての内蔵キャパシタ回路を備えるプリント配線板の製造方法に関しても、特段の限定はなく、あらゆる方法を採用する事が可能となる。但し、以下の実施例に示すように、キャパシタ回路を形成した部位以外の余分な誘電層を可能な限り除去可能なプリント配線板の製造方法を採用することが好ましいのである。
第2導電層の形成に用いた表面処理銅箔の製造: 35μm厚さの電解銅箔の両面に約2μm厚さの純ニッケル層と約1.0μm厚さのニッケル−リン合金層を電解メッキ法で設けた。このときのニッケル−リン合金層中のリン含有量は、0.3wt%とした。純ニッケル層の形成は、硫酸ニッケル浴を用い、硫酸ニッケル濃度が240g/l、塩化ニッケル濃度45g/l、HBO濃度30g/l、液温50℃、pH4.5、電流密度5A/dmの条件で電解銅箔の両面に2μm厚の純ニッケル層を均一且つ平滑に電析させた。そして、ニッケル−リン合金層は、リン酸系溶液を用い、硫酸ニッケル濃度が250g/l、塩化ニッケル濃度40.39g/l、HBO濃度19.78g/l、HPO濃度3g/l、液温50℃、電流密度20A/dmの条件で電解し、電解銅箔の両面に析出形成した純ニッケル層の上に、約1μm厚さのニッケル−リン合金層を均一且つ平滑に電析させた。この表面処理銅箔の誘電層と密着することとなる表面状態を観察したのが、図3である。
誘電層の形成: 上記第2導電層の形成に用いる表面処理銅箔の外層に存在するニッケル−リン合金層の表面にゾルゲル法を用いて誘電層を形成した。ここで用いたゾルゲル法は、沸点近傍に加温したメタノール溶液に、安定化剤として全金属量に対して50mol%〜60mol%濃度となるようにエタノールアミンを添加し、チタンイソプロポキシド、ジルコニウムプロポキシドのプロパノール溶液、酢酸鉛、酢酸ランタン、触媒としての硝酸を順次添加し、最終的にメタノールで0.2mol/l濃度に希釈したゾルゲル溶液を用いた。そして、このゾルゲル溶液をスピンコータを用いて、前記表面処理銅箔のニッケル−リン合金層の表面に塗工し、250℃×5分の大気雰囲気で乾燥、500℃×15分の大気雰囲気での熱分解を行い。更に、この塗工工程を6回繰り返し膜厚調整を行った。そして、最終的に600℃×30分の窒素置換雰囲気での焼成処理を行い誘電層を形成した。このときの誘電層の組成比は、Pb:La:Zr:Ti=1.1:0.05:0.52:0.48であった。
キャパシタ層形成材の製造: 以上のようにして形成した誘電層の上に、スパッタリング蒸着法により3μm厚さの銅層を第1導電層として形成し、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。この段階で、所定の電圧を負荷して、層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は見られなかった。
そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定及び界面観察を行った。その結果、引き剥がし強さは、12gf/cmであり、以下の比較例と比べ高い値となっている。このことを裏付けるように、図4には、誘電層から引き剥がした後の第2導電層の界面の状態を示しているが、図3と対比すると明らかなように、誘電層と密着していた第2導電層の表面に誘電層の成分が残留していることが分かる。そして、図5には、下部電極を引き剥がした後の、上部電極の剥離面を示しており、上部電極の剥離面にも誘電層が残留しており、下部電極の引き剥がしにより、誘電層内部での破壊が起こり界面剥離は起こっていないことが理解出来る。更に、図6には、第2導電層と誘電層との密着状態を断面から捉えたSIM像を示しているが、第2導電層と誘電層との界面に何ら異常は見られず、良好な界面が形成されていることが判明した。また、上部電極の電極面積を1mmの場合の平均容量密度は480nF/cmと非常に良好な値を示し、tanδが0.02であり、高い電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分かる。
プリント配線板の製造: 以上のようにして製造した図7(a)に示すキャパシタ層形成材1bの片面の第1導電層を整面し、その両面にドライフィルムを張り合わせて、エッチングレジスト層21を形成した。そして、その第1導電層の表面のエッチングレジスト層に、上部電極を形成するためのエッチングパターンを露光し、現像した。そして、塩化銅エッチング液でエッチングして、図7(b)に示すように上部電極5を形成した。
そして、上部電極5の形成後にエッチングレジストを回路表面に残留させた状態で、回路部以外の領域の露出した誘電層の除去を行った。このときの誘電層の除去方法は、ウエットブラスト処理を用い、中心粒径が14μmの微粒粉体であるアルミナ研磨剤を水に分散させたスラリー状の研磨液(研磨剤濃度14vol%)を、0.20MPaの水圧で長さ90mm、幅2mmのスリットノズルから高速水流として被研磨面に衝突させ、不要な誘電層の研磨除去を行ったのである。このウエットブラスト処理が終了すると、エッチングレジストの剥離を行い、水洗し、乾燥し、図7(c)に示す状態とした。
上記誘電層除去の終了したキャパシタ層形成材は、露出した誘電層を除去して、深くなった上部電極間ギャップを埋設する必要がある。そこで、図8(d)に示すように、キャパシタ層形成材の両面に絶縁層及び導電層を設けるため、銅箔6の片面に80μm厚さの半硬化樹脂層7を備えた樹脂層付銅箔8を重ね合わせて、180℃×60分の加熱条件下で熱間プレス成形し、外層に銅箔層6と絶縁層7’と張り合わせられた図8(e)に示す状態とした。そして、図8(e)に示す外層の第2導電層4をエッチング加工し、下部電極9とし、図8(f)に示す状態とした。
次に、外層に位置する銅箔層6に外層回路22及びビアホール23を形成するため、定法に基づいて銅メッキ層24を設け、エッチング加工して図9(g)の状態とした。そして、図9(h)に示すように、樹脂層付銅箔8を重ね合わせて、180℃×60分の加熱条件下で熱間プレス成形し、外層に銅箔層6と絶縁層7’とを張り合わせ、図10(i)に示す状態とした。
そして、図10(i)に示す外層の銅箔層6に外層回路22及びビアホール23を形成するため、定法に基づいて銅メッキ層24を設け、エッチング加工して図10(j)の状態とした。このときのエッチング方法及びビアホール形成等に関しても、定法を採用した。以上のようにして、内蔵キャパシタ回路を備えるプリント配線板10を製造したのである。その結果、上部電極の電極面積を1mmの場合の平均容量密度は480nF/cmと非常に良好な値を示し、tanδが0.02であり、高い電気容量と誘電損失の少ない良好なキャパシタ回路が得られたことが分かる。
比較例
(比較例1)
以下に述べる比較例は、実施例1の第2導電層を構成した表面処理銅箔を、約3μm厚さの純ニッケル層のみとした点が異なるのみである。従って、重複した説明となる部分の説明は極力省略するものとする。
第2導電層の形成に用いた表面処理銅箔の製造は、35μm厚さの電解銅箔の両面に約3μm厚さの純ニッケル層を電解メッキ法で設けた。純ニッケル層の形成は、実施例1と同様の条件を用いた。この段階での表面処理銅箔の、誘電層との張り合わせ面の状態を観察したが、図3と同様であるため走査型電子顕微鏡像の掲載は省略する。
そして、実施例1と同様にゾルゲル法で誘電層を形成してのキャパシタ層形成材の製造を経て、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。この段階で層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象が発生しており、製品歩留まりが60%であった。
そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定及び界面観察を行った。その結果、引き剥がし強さは、7gf/cmであり、ある程度の引き剥がし強度を得ることは出来るが、上記実施例と比べ低い値となっている。このことを裏付けるように、図11に誘電層から引き剥がした後の第2導電層の界面の状態を、図12に反対の第1導電層の剥離界面を示している。しかしながら、図4及び図5の場合と異なり、誘電層と密着していた第2導電層の剥離表面の引き剥がし態様が異なっていることが分かる。更に、図13には、第2導電層と誘電層との密着状態を断面から捉えたSIM像を示しているが、第2導電層と誘電層との界面にボイド状の欠陥が多く見られ、良好な密着性は得られないであろう界面であることが判明した。
なお、比較例1で製造したキャパシタ層形成材を用いて、実施例1と同様にして内蔵キャパシタを備えたプリント配線板を製造した。その結果、上部電極の電極面積を1mmの場合の平均容量密度は350nF/cmであり、tanδが0.092であった。これを実施例と比較すると、電気容量及び誘電損失共に劣るものとなっている。
(比較例2)
以下に述べる比較例は、実施例1の第2導電層を構成した表面処理銅箔を、約3μm厚さのニッケル−リン合金層のみとした点が異なるのみである。従って、重複した説明となる部分の説明は極力省略するものとする。
第2導電層の形成に用いた表面処理銅箔の製造は、35μm厚さの電解銅箔の両面に約3μm厚さのニッケル−リン合金層を電解メッキ法で設けた。ニッケル−リン合金層の形成は、実施例1と同様の条件を用いた。この段階での表面処理銅箔の、誘電層との張り合わせ面の状態を観察したが、図3と同様であるため走査型電子顕微鏡像の掲載は省略する。
そして、実施例1と同様にゾルゲル法で誘電層を形成してのキャパシタ層形成材の製造を経て、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。この段階で層間耐電圧測定を行ったが、第1導電層と第2導電層との間でのショート現象は確認出来なかった。
そして、第2導電層と誘電層との密着性を調べるため、第2導電層と誘電層との界面での引き剥がし強さの測定及び界面観察を行った。その結果、引き剥がし強さは、2gf/cmであり、上記実施例と比べ非常に低い値となっている。このことを裏付けるように、図14に誘電層から引き剥がした後の第2導電層の界面の状態を、図15に反対の第1導電層の剥離界面を示している。図14の誘電層から引き剥がした後の第2導電層の界面には、誘電層が殆ど残っておらず、図15の第1導電層側に誘電層が残留してる事が分かった。更に、第2導電層と誘電層との密着状態を断面から捉えたSIM像を観察したが、図6に示したと同様に第2導電層と誘電層との界面にボイド状の欠陥は見られないが、良好な密着性は得られないていないのである。
なお、比較例1で製造したキャパシタ層形成材を用いて、実施例1と同様にして内蔵キャパシタを備えたプリント配線板を製造した。その結果、上部電極の電極面積を1mmの場合の平均容量密度は450nF/cmであり、tanδが0.03であった。これを実施例と比較すると、電気容量及び誘電損失共に劣るものとなっている。
本件発明に係るキャパシタ層形成材は、下部電極を形成するための導電層に特徴のあるものである。そして、このキャパシタ層形成材を用いることで、形成したキャパシタ回路の平均容量密度、tanδは非常に良好なものとなり、しかも、誘電層と下部電極との密着性が高くなる。従って、キャパシタ層形成材の製造プロセス及び内蔵キャパシタ回路を備えるプリント配線板の製造プロセスにおける品質劣化を起こしにくく、プリント配線板製造ラインのライン設計の自由度が向上し、プリント配線板としての品質も大幅に向上することとなる。
キャパシタ層形成材の模式断面図(第1バリエーション)。 キャパシタ層形成材の模式断面図(第2バリエーション)。 第2導電層として用いる表面処理銅箔の誘電層との密着面(ニッケル−リン合金層)の走査型電子顕微鏡像。 誘電層から引き剥がした後の第2導電層の界面の状態を観察した走査型電子顕微鏡像。 下部電極を誘電層から引き剥がした後の上部電極の剥離面の走査型電子顕微鏡像。 第2導電層と誘電層との密着状態を断面から捉えたSIM像。 キャパシタ回路を内蔵するプリント配線板の製造フローを表す模式図。 キャパシタ回路を内蔵する多層プリント配線板の製造フローを表す模式図。 キャパシタ回路を内蔵する多層プリント配線板の製造フローを表す模式図。 キャパシタ回路を内蔵する多層プリント配線板の製造フローを表す模式図。 誘電層から引き剥がした後の第2導電層の界面の状態を観察した走査型電子顕微鏡像。 下部電極を誘電層から引き剥がした後の上部電極の剥離面の走査型電子顕微鏡像。 第2導電層と誘電層との密着状態を断面から捉えたSIM像。 誘電層から引き剥がした後の第2導電層の界面の状態を観察した走査型電子顕微鏡像。 下部電極を誘電層から引き剥がした後の上部電極の剥離面の走査型電子顕微鏡像。
符号の説明
1a,1b,1c キャパシタ層形成材
2 第1導電層
3 誘電層
4 第2誘電層
4a ニッケル−リン合金層
4b 純ニッケル層
4c 銅層
5 上部電極
6 銅箔(層)
7 半硬化樹脂層
8 樹脂層付銅箔
9 下部電極
10 プリント配線板
21 エッチングレジスト
22 外層回路
23 ビアホール
24 銅メッキ層

Claims (6)

  1. 上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、
    第2導電層は、銅層の表面に純ニッケル層とニッケル−リン合金層とが順次積層された状態で備える導電層であることを特徴としたキャパシタ層形成材。
  2. 上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるプリント配線板のキャパシタ層形成材において、
    第2導電層は、銅層の表面にニッケル−リン合金層/純ニッケル層/ニッケル−リン合金層とが順次積層された状態で備える導電層であることを特徴としたキャパシタ層形成材。
  3. ニッケル−リン合金層は、リン含有量が0.05wt%〜5wt%である請求項1又は請求項2に記載のキャパシタ層形成材。
  4. ニッケル−リン合金層は、0.1μm〜2.0μmの厚さを有するものである請求項1〜請求項3のいずれかに記載のキャパシタ層形成材。
  5. 純ニッケル層は、0.3μm〜3.0μmの厚さを有するものである請求項1〜請求項4のいずれかに記載のキャパシタ層形成材。
  6. 請求項1〜請求項5のいずれかに記載のキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
JP2004264741A 2004-09-10 2004-09-10 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。 Expired - Fee Related JP3764160B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004264741A JP3764160B2 (ja) 2004-09-10 2004-09-10 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
KR1020077007005A KR100844258B1 (ko) 2004-09-10 2005-09-09 커패시터층 형성재 및 커패시터층 형성재를 이용하여얻어지는 내장 커패시터 회로를 구비하는 프린트 배선판
CNB2005800300306A CN100539806C (zh) 2004-09-10 2005-09-09 电容器层形成材料及使用电容器层形成材料获得的设置有内置电容器电路的印刷电路板
PCT/JP2005/016610 WO2006028208A1 (ja) 2004-09-10 2005-09-09 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板
EP05782331A EP1804558A1 (en) 2004-09-10 2005-09-09 Capacitor layer-forming material and printed circuit board having internal capacitor circuit obtained by using capacitor layer-forming material
US11/662,402 US7430106B2 (en) 2004-09-10 2005-09-09 Materials for forming capacitor layer and printed wiring board having embedded capacitor circuit obtained by using the same
CA002579062A CA2579062A1 (en) 2004-09-10 2005-09-09 Capacitor layer-forming material and printed circuit board having internal capacitor circuit obtained by using capacitor layer-forming material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004264741A JP3764160B2 (ja) 2004-09-10 2004-09-10 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。

Publications (2)

Publication Number Publication Date
JP2006080401A JP2006080401A (ja) 2006-03-23
JP3764160B2 true JP3764160B2 (ja) 2006-04-05

Family

ID=36036490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004264741A Expired - Fee Related JP3764160B2 (ja) 2004-09-10 2004-09-10 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。

Country Status (7)

Country Link
US (1) US7430106B2 (ja)
EP (1) EP1804558A1 (ja)
JP (1) JP3764160B2 (ja)
KR (1) KR100844258B1 (ja)
CN (1) CN100539806C (ja)
CA (1) CA2579062A1 (ja)
WO (1) WO2006028208A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881695B1 (ko) * 2007-08-17 2009-02-06 삼성전기주식회사 캐패시터 내장형 인쇄회로기판 및 그 제조 방법
JP5076775B2 (ja) * 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
KR20100123886A (ko) * 2008-03-31 2010-11-25 미쓰이 긴조꾸 고교 가부시키가이샤 커패시터 형성재 및 커패시터를 구비한 프린트 배선판
KR101015127B1 (ko) * 2008-08-20 2011-02-16 주식회사 하이닉스반도체 반도체 장치의 전극, 캐패시터 및 그의 제조방법
KR101369850B1 (ko) * 2009-06-05 2014-03-04 후루카와 덴키 고교 가부시키가이샤 금속장적층체 및 금속장적층체의 제조방법
JP2013229851A (ja) * 2012-03-30 2013-11-07 Tdk Corp 高周波伝送線路、アンテナ及び電子回路基板
JP6781631B2 (ja) * 2014-08-29 2020-11-04 タツタ電線株式会社 フレキシブルプリント配線板用補強部材、及びそれを備えたフレキシブルプリント配線板
JP6816486B2 (ja) * 2016-12-07 2021-01-20 凸版印刷株式会社 コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
JP7139594B2 (ja) * 2017-11-30 2022-09-21 凸版印刷株式会社 ガラスコア、多層配線基板、及びガラスコアの製造方法
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098245A (ja) * 1996-09-21 1998-04-14 Ngk Spark Plug Co Ltd コンデンサ、コンデンサ内蔵基板及びその製造方法
JP2000064084A (ja) * 1998-08-20 2000-02-29 Kobe Steel Ltd 電子部品の放熱板用めっき材
JP2001196607A (ja) * 2000-01-12 2001-07-19 Sumitomo Electric Ind Ltd マイクロベンチとその製造方法及びそれを用いた光半導体モジュール
US6623865B1 (en) * 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
JP2001355094A (ja) * 2000-06-13 2001-12-25 Citizen Watch Co Ltd 装飾被膜を有する基材およびその製造方法
US6649930B2 (en) * 2000-06-27 2003-11-18 Energenius, Inc. Thin film composite containing a nickel-coated copper substrate and energy storage device containing the same
US6541137B1 (en) * 2000-07-31 2003-04-01 Motorola, Inc. Multi-layer conductor-dielectric oxide structure
JP2005535144A (ja) * 2002-07-31 2005-11-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能な半導体素子及び該半導体素子の製造のための方法
JP4663975B2 (ja) * 2003-11-28 2011-04-06 日本特殊陶業株式会社 電子部品用パッケージ

Also Published As

Publication number Publication date
KR100844258B1 (ko) 2008-07-07
WO2006028208A1 (ja) 2006-03-16
CA2579062A1 (en) 2006-03-16
US7430106B2 (en) 2008-09-30
KR20070053303A (ko) 2007-05-23
US20070263339A1 (en) 2007-11-15
CN100539806C (zh) 2009-09-09
CN101015235A (zh) 2007-08-08
EP1804558A1 (en) 2007-07-04
JP2006080401A (ja) 2006-03-23

Similar Documents

Publication Publication Date Title
KR100844258B1 (ko) 커패시터층 형성재 및 커패시터층 형성재를 이용하여얻어지는 내장 커패시터 회로를 구비하는 프린트 배선판
KR100922467B1 (ko) 커패시터층 형성재 및 그 커패시터층 형성재를 이용하여얻어지는 내장 커패시터층을 구비한 프린트 배선판
KR100975757B1 (ko) 적층형 전자부품 및 그 제조방법
US8130485B2 (en) Ceramic electronic component and method for manufacturing the same
JP4741616B2 (ja) フォトレジスト積層基板の形成方法
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
JP2005529448A (ja) 内蔵受動素子用電極としてのニッケルめっき銅
JPWO2006016586A1 (ja) 多層プリント配線板の製造方法及びその製造方法で得られた多層プリント配線板
JP2007281466A (ja) プリント回路基板内蔵型キャパシタの製造方法
JP2008507847A (ja) 高エネルギー貯蔵密度及び低esrを有するコンデンサ
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
KR101538538B1 (ko) 콘덴서, 구조체 및 콘덴서의 제조 방법
US8607445B1 (en) Substrate having internal capacitor and method of making same
JP4409559B2 (ja) 薄膜キャパシタが内蔵された印刷回路基板及びその製造方法
JP2006128326A (ja) キャパシタ層形成材及びそのキャパシタ層形成材製造に用いる複合箔の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
US20220344102A1 (en) Electrolytic capacitor and method for manufacturing electrolytic capacitor
JP2002367858A (ja) コンデンサ内蔵回路基板およびその製造方法
US20060087794A1 (en) Capacitor layer forming material, method of manufacturing a composite foil used where manufacturing the same, and print wiring board having a circuit where a capacitor is embedded, obtained by using the same
JP5316227B2 (ja) コンデンサ、配線基板およびそれらの製造方法
JP2008252019A (ja) 薄膜キャパシタの製造方法
JP4665854B2 (ja) バルブ金属複合電極箔およびその製造方法
JP2006339296A (ja) キャパシタ回路を備えるプリント配線板の製造方法及びその製造方法で得られたプリント配線板並びにそのプリント配線板を用いた内蔵キャパシタ回路を備える多層プリント配線板。
CN112153824A (zh) 一种具有厚铜结构的陶瓷电路板及其制作方法
CN113035573B (zh) 电极结构材料及制备电极结构材料的方法、电解电容器
CN111540607B (zh) 电极结构材料及制备电极结构材料的方法、电解电容器

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20051220

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100127

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110127

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120127

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130127

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees