JP6511851B2 - 多層回路基板、半導体装置、多層回路基板の製造方法 - Google Patents
多層回路基板、半導体装置、多層回路基板の製造方法 Download PDFInfo
- Publication number
- JP6511851B2 JP6511851B2 JP2015030723A JP2015030723A JP6511851B2 JP 6511851 B2 JP6511851 B2 JP 6511851B2 JP 2015030723 A JP2015030723 A JP 2015030723A JP 2015030723 A JP2015030723 A JP 2015030723A JP 6511851 B2 JP6511851 B2 JP 6511851B2
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- multilayer circuit
- circuit board
- metal
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
このため、配線が設けられた複数の基板を積層して多層化したプリント配線板などの多層回路基板が提案されている。
このような多層回路基板としては、例えば、配線が設けられた複数の樹脂基板を、これらの間に熱硬化性樹脂や熱可塑性樹脂などからなる樹脂接着層を挟んで積層し、加圧・加熱することで、上下の樹脂基板を樹脂接着層で接着し、上下の樹脂基板に設けられた配線間をビアホールに充填された導電性ペーストで電気的に接続したものがある。
そこで、良好な伝送特性が得られるようにしたい。
本多層回路基板の製造方法は、貫通穴と、少なくとも貫通穴の一方の側に設けられた金属配線とを備える複数の基板を作製し、複数の基板に含まれる隣接する2つの基板の一方に備えられる金属配線上に金属ポストを設け、金属ポストが、隣接する2つの基板の他方に備えられる貫通穴に挿入されるように、隣接する2つの基板の間に空間ができるように金属ポストの周囲に絶縁性スペーサを設けて、複数の基板を積層し、金属ポストと隣接する2つの基板の他方に備えられる金属配線とを導電性材料によって接合し、隣接する2つの基板を互いに電気的に接続して、多層回路基板を製造する。
本実施形態の多層回路基板は、少なくとも片面に配線が設けられた基板が複数積層された多層回路基板であって、例えばプリント配線板やインターポーザに適用することができる。
なお、隣接する2つの基板3は、互いに向かい合う2つの基板である。つまり、隣接する2つの基板3は、積層された状態で、上下に隣接する2つの基板であって、上下で互いに向かい合う2つの基板である。
また、本実施形態では、金属配線2は、図2(A)に示すように、各基板3の両面に設けられており、貫通穴1の一方の側を塞ぐように設けられた金属配線2X(金属パッド)を含む。なお、金属配線2は、図2(B)に示すように、各基板3の片面のみに設けられていても良い。つまり、貫通穴1の一方の側を塞ぐように設けられた金属配線2Xが設けられている側の反対側の各基板3の表面には金属配線2が設けられていないものとしても良い。ここでは、図2(A)に示すように、金属配線2は、各基板3の両面に接するように設けられている。つまり、樹脂材料を用いた配線層を設けていないため、良好な伝送特性が得られる。また、ここでは、金属配線2は銅配線である。つまり、両面に銅配線2を有するガラス基板3を用いている。
また、本実施形態では、絶縁性スペーサ5は、ソルダーレジスト材料からなる。これをソルダーレジストスペーサという。ここでは、隣接する2つの基板3の他方の表面上にソルダーレジスト材料からなる突起を設けることによって絶縁性スペーサ5を設けている。このため、絶縁性スペーサ5は、金属ポスト4が設けられている、隣接する2つの基板3の一方には接合されておらず、接しているだけである。このため、絶縁性スペーサ5の材料と基板3の材料との間の熱膨張率差の影響を受けることがない。
次に、本実施形態にかかる多層回路基板の製造方法について説明する。
まず、貫通穴1と、少なくとも貫通穴1の一方の側に設けられた金属配線2Xとを備える複数の基板3を作製する。
次に、金属ポストが、隣接する2つの基板の他方に備えられる貫通穴に挿入されるように、隣接する2つの基板3の間に空間ができるように絶縁性スペーサ5を設けて、複数の基板3を積層する。
特に、金属ポスト4を、銅ポストとし、導電性材料6を、Sn、Ag、Cu、Biのいずれかを主成分とする導電性ペーストとして、導電性ペーストを溶融させて銅ポスト4と隣接する2つの基板の他方に備えられる金属配線2Xとを接合するのが好ましい。
まず、概略を説明する。
次に、多層回路基板の最も上側のガラス基板3となるガラス基板には、貫通穴1(層間接続用穴)の下側を塞いでいる金属配線2Xに銅ポスト4を設ける。また、多層回路基板の最も下側のガラス基板3となるガラス基板には、貫通穴1の上側で貫通穴1の周りにソルダーレジストスペーサ5を設ける。また、多層回路基板の最も上側のガラス基板3と最も下側のガラス基板3との間の中間のガラス基板3となるガラス基板には、貫通穴1の片側(下側)を塞いでいる金属配線2Xに銅ポスト4を設け、反対側(上側)の貫通穴1の周りにソルダーレジストスペーサ5を設ける。なお、図3(A)では、多層回路基板の最も上側のガラス基板3と最も下側のガラス基板3との間の中間のガラス基板3となるガラス基板を例示している。
そして、図3(B)に示すように、このようにして銅ポスト4及びソルダーレジストスペーサ5が設けられ、導電性ペースト6が充填された複数のガラス基板3を積層する。ここでは、上下に隣接するガラス基板3で、上方のガラス基板3に設けられた銅ポスト4が下方のガラス基板3の貫通穴1に挿入され、貫通穴1に充填されている導電性ペースト6に接触するように、複数のガラス基板3を積層する。
このように多層回路基板を構成する各基板3がガラス基板になっており、これらの基板3の間に空間ができるようにしているため、各基板に樹脂基板を用い、これらの基板を樹脂接着層で接着する場合と比較して、良好な伝送特性を得ることが可能となる。また、多層回路基板を構成する各基板3を複数同時に作製することができるため、コストを低く抑えることができ、容易に高多層化することができる。
次に、具体的に説明する。
次に、図4(B)に示すように、レジストを塗布し、配線パターン(回路パターン)の形状となるようにレジストを感光し、レジストパターン10を形成する。
このようにして、銅配線2(2X)で形成された回路を両面に有するガラス基板3を複数作製する。これにより、多層回路基板を構成する各基板3を、低コストで良好な伝送特性を有するものとすることができる。
次に、図4(G)に示すように、銅ポスト用レジスト11を除去した後、図4(H)に示すように、多層回路基板の最も下側及び中間に配置されるガラス基板3の片側(上側)の貫通穴1の周りに、ソルダーレジストを塗布し、例えば約30μmの高さを有するソルダーレジストスペーサ5を形成する。
次に、図4(J)に示すように、上方のガラス基板3に設けられた銅ポスト4が下方のガラス基板3の貫通穴1に挿入され、貫通穴1に充填されている導電性ペースト6に接触するように、上述のようにして作製された複数のガラス基板3を重ね合わせて積層する。
このように、ガラス基板を用いた場合に一括積層工法で多層回路基板を作製することが可能となる。また、このようにして多層回路基板を作製することで、上下の銅配線間に、厚さ約100μmのガラス基板又は高さ約30μmの空気層(空間)を有し、空気による誘電損失はほとんどないために、優れた伝送特性を有する多層回路基板を作製することができる。また、多層回路基板を構成する各基板3にガラス基板を用いても、上下のガラス基板3の間にはスペーサ5があるだけで、上下のガラス基板3の間は空間になっているため、例えばはんだ実装時などにおける熱膨張率差の影響を少なくすることができ、ガラス基板にクラックが発生することがないようにすることができる。
多層回路基板として、配線が設けられた複数の樹脂基板を、これらの間に例えば熱硬化性樹脂や熱可塑性樹脂などからなる樹脂接着層を挟んで積層し、加圧・加熱することで、上下の樹脂基板を樹脂接着層で接着し、上下の樹脂基板に設けられた配線間をビアホールに充填された導電性ペーストで電気的に接続したものがある。
そこで、良好な伝送特性が得られるようにすべく、上述のように構成し、製造している。
また、例えばLSIチップなどの半導体チップの高密度実装化を図るために、プリント配線板と半導体チップとの間に、ガラス基板を用いたインターポーザ(ガラスインターポーザ)を設けることが考えられる。
プリント配線板やインターポーザなどの配線の高密度化を図るために、配線が設けられた複数の基板を積層して多層化した多層回路基板において、複数の基板にガラス基板を用いることが考えられる。
例えば、配線が設けられた樹脂基板を複数用意し、これらの間に例えば熱硬化性樹脂や熱可塑性樹脂などからなる樹脂接着層を挟んで積層し、加圧・加熱することで、一括で貼り合わせる方法もある。
また、上下のガラス基板を樹脂接着層で接着すると、例えばはんだ実装時にはんだ溶融温度にすると、樹脂接着層とガラス基板の熱膨張率差あるいは樹脂接着層と配線の熱膨張率差によって、ガラス基板にクラックが発生するおそれがある。
ところで、例えば図5に示すように、上述のように構成される多層回路基板20の一方の側に、例えばはんだボール21によって、半導体チップ23(例えばLSIチップ)を電気的に接続し、他方の側に、例えばはんだボール22によって、プリント配線板24(プリント基板)を電気的に接続することで、半導体装置を構成することもできる。この場合も、半導体装置は、上述のように構成される多層回路基板20と、多層回路基板20に電気的に接続された半導体チップ23とを備えるものとなる。なお、この場合、多層回路基板20はインターポーザ(ここではガラスインターポーザ)として用いられることになる。また、このような構成のものを電子装置ともいう。
なお、上述の実施形態では、多層回路基板を構成する各基板3としてガラス基板を用いているが、即ち、多層回路基板を構成する各基板3の材料(基材)としてガラスを用いているが、これに限られるものではない。例えば、多層回路基板を構成する各基板3として、ガラスエポキシ基板(ガラスを含む基板)やエポキシ基板(樹脂基板;有機基板)などの基板を用いても良い。つまり、多層回路基板を構成する各基板3の材料として、ガラスエポキシ、エポキシ(樹脂;有機材料)などの材料を用いても良い。但し、上述の実施形態のようにガラス基板3を用いることで、より良好な伝送特性が得られるようにすることができ、また、高密度化を図ることが可能となる。
以下、上述の実施形態に関し、更に、付記を開示する。
(付記1)
貫通穴と、少なくとも前記貫通穴の一方の側に設けられた金属配線とを備え、互いに積層されている複数の基板と、
前記複数の基板に含まれる隣接する2つの基板の一方に備えられる前記金属配線上に設けられた金属ポストと、
前記隣接する2つの基板の間に空間ができるように設けられた絶縁性スペーサとを備え、
前記金属ポストは、前記隣接する2つの基板の他方に備えられる前記貫通穴に挿入され、導電性材料によって、前記隣接する2つの基板の他方に備えられる前記金属配線に接合されて、前記隣接する2つの基板が互いに電気的に接続されていることを特徴とする多層回路基板。
前記絶縁性スペーサは、前記金属ポストの周囲に設けられていることを特徴とする、付記1に記載の多層回路基板。
(付記3)
前記基板は、ガラス基板であることを特徴とする、付記1又は2に記載の多層回路基板。
前記絶縁性スペーサは、ソルダーレジスト材料からなることを特徴とする、付記1〜3のいずれか1項に記載の多層回路基板。
(付記5)
前記金属ポストが、銅ポストであり、
前記導電性材料が、Sn、Ag、Cu、Biのいずれかを主成分とする導電性ペーストであることを特徴とする、付記1〜4のいずれか1項に記載の多層回路基板。
前記絶縁性スペーサの高さは、前記金属ポストの高さよりも低く、かつ、前記隣接する2つの基板の互いに向かい合う面に設けられた金属配線の合計厚さよりも高いことを特徴とする、付記1〜5のいずれか1項に記載の多層回路基板。
(付記7)
付記1〜6のいずれか1項に記載の多層回路基板と、
前記多層回路基板に電気的に接続された半導体チップとを備えることを特徴とする半導体装置。
貫通穴と、少なくとも前記貫通穴の一方の側に設けられた金属配線とを備える複数の基板を作製し、
前記複数の基板に含まれる隣接する2つの基板の一方に備えられる前記金属配線上に金属ポストを設け、
前記金属ポストが、前記隣接する2つの基板の他方に備えられる前記貫通穴に挿入されるように、前記隣接する2つの基板の間に空間ができるように絶縁性スペーサを設けて、前記複数の基板を積層し、
前記金属ポストと前記隣接する2つの基板の他方に備えられる前記金属配線とを導電性材料によって接合し、前記隣接する2つの基板を互いに電気的に接続して、多層回路基板を製造することを特徴とする多層回路基板の製造方法。
前記金属ポストが、銅ポストであり、
前記導電性材料が、Sn、Ag、Cu、Biのいずれかを主成分とする導電性ペーストであり、
前記導電性ペーストを溶融させて前記銅ポストと前記隣接する2つの基板の他方に備えられる前記金属配線とを接合することを特徴とする、付記8に記載の多層回路基板の製造方法。
2、2X 金属配線
3 基板
4 金属ポスト
5 絶縁性スペーサ
6 導電性材料
10 レジストパターン
11 銅ポスト用レジスト
20 多層回路基板
21、22 はんだボール
23 半導体チップ
24 プリント配線板
30 多層回路基板
31 はんだボール
32 半導体チップ
Claims (5)
- 貫通穴と、少なくとも前記貫通穴の一方の側に設けられた金属配線とを備え、互いに積層されている複数の基板と、
前記複数の基板に含まれる隣接する2つの基板の一方に備えられる前記金属配線上に設けられた金属ポストと、
前記隣接する2つの基板の間に空間ができるように設けられた絶縁性スペーサとを備え、
前記金属ポストは、前記隣接する2つの基板の他方に備えられる前記貫通穴に挿入され、導電性材料によって、前記隣接する2つの基板の他方に備えられる前記金属配線に接合されて、前記隣接する2つの基板が互いに電気的に接続されており、
前記絶縁性スペーサは、前記金属ポストの周囲に設けられていることを特徴とする多層回路基板。 - 前記基板は、ガラス基板であることを特徴とする、請求項1に記載の多層回路基板。
- 前記絶縁性スペーサは、ソルダーレジスト材料からなることを特徴とする、請求項1又は2に記載の多層回路基板。
- 請求項1〜3のいずれか1項に記載の多層回路基板と、
前記多層回路基板に電気的に接続された半導体チップとを備えることを特徴とする半導体装置。 - 貫通穴と、少なくとも前記貫通穴の一方の側に設けられた金属配線とを備える複数の基板を作製し、
前記複数の基板に含まれる隣接する2つの基板の一方に備えられる前記金属配線上に金属ポストを設け、
前記金属ポストが、前記隣接する2つの基板の他方に備えられる前記貫通穴に挿入されるように、前記隣接する2つの基板の間に空間ができるように前記金属ポストの周囲に絶縁性スペーサを設けて、前記複数の基板を積層し、
前記金属ポストと前記隣接する2つの基板の他方に備えられる前記金属配線とを導電性材料によって接合し、前記隣接する2つの基板を互いに電気的に接続して、多層回路基板を製造することを特徴とする多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030723A JP6511851B2 (ja) | 2015-02-19 | 2015-02-19 | 多層回路基板、半導体装置、多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015030723A JP6511851B2 (ja) | 2015-02-19 | 2015-02-19 | 多層回路基板、半導体装置、多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016152397A JP2016152397A (ja) | 2016-08-22 |
JP6511851B2 true JP6511851B2 (ja) | 2019-05-15 |
Family
ID=56695606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015030723A Expired - Fee Related JP6511851B2 (ja) | 2015-02-19 | 2015-02-19 | 多層回路基板、半導体装置、多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6511851B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6816486B2 (ja) * | 2016-12-07 | 2021-01-20 | 凸版印刷株式会社 | コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法 |
JP2019021876A (ja) * | 2017-07-21 | 2019-02-07 | 日本特殊陶業株式会社 | 配線基板、プレーナトランス、及び配線基板の製造方法 |
JP2019021879A (ja) * | 2017-07-21 | 2019-02-07 | 日本特殊陶業株式会社 | 配線基板及びプレーナトランス |
US10631405B1 (en) * | 2019-09-20 | 2020-04-21 | Raytheon Company | Additive manufacturing technology (AMT) inverted pad interface |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000315866A (ja) * | 1999-04-30 | 2000-11-14 | Ibiden Co Ltd | 多層配線板およびその製造方法 |
JP2003318545A (ja) * | 2002-04-22 | 2003-11-07 | Sony Corp | 多層型プリント配線基板及び多層型プリント配線基板の製造方法 |
-
2015
- 2015-02-19 JP JP2015030723A patent/JP6511851B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2016152397A (ja) | 2016-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010737B2 (ja) | プリント配線板 | |
US8178191B2 (en) | Multilayer wiring board and method of making the same | |
US9456492B2 (en) | Printed circuit board with warpage prevention layer | |
JP5993248B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP4791244B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
JP6810617B2 (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
JP4201436B2 (ja) | 多層配線基板の製造方法 | |
JP6511851B2 (ja) | 多層回路基板、半導体装置、多層回路基板の製造方法 | |
US20170309558A1 (en) | Interposer and method for manufacturing interposer | |
US10485098B2 (en) | Electronic component device | |
JP2018133572A (ja) | 多層配線基板およびこれを備えるプローブカード | |
TWI479959B (zh) | 印刷電路板及其製造方法 | |
JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
US9060458B2 (en) | Method for manufacturing multi-layer printed circuit board | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005135995A (ja) | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2008529283A (ja) | 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法 | |
JP5561683B2 (ja) | 部品内蔵基板 | |
JP2008135483A (ja) | 電子部品内蔵基板およびその製造方法 | |
US9837345B2 (en) | Interposer and circuit substrate | |
JP2008153682A (ja) | 電子部品実装装置とその製造方法 | |
JP4639147B2 (ja) | 誘電体積層基板 | |
JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP6631120B2 (ja) | 回路基板、電子機器、回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6511851 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |