JP2024006905A - 多層配線基板、多層配線基板の製造方法、および母材基板 - Google Patents

多層配線基板、多層配線基板の製造方法、および母材基板 Download PDF

Info

Publication number
JP2024006905A
JP2024006905A JP2022209893A JP2022209893A JP2024006905A JP 2024006905 A JP2024006905 A JP 2024006905A JP 2022209893 A JP2022209893 A JP 2022209893A JP 2022209893 A JP2022209893 A JP 2022209893A JP 2024006905 A JP2024006905 A JP 2024006905A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
wiring layer
layer
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022209893A
Other languages
English (en)
Inventor
将士 澤田石
Masashi Sawadaishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Holdings Inc
Original Assignee
Toppan Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Holdings Inc filed Critical Toppan Holdings Inc
Priority to PCT/JP2023/021314 priority Critical patent/WO2024004566A1/ja
Publication of JP2024006905A publication Critical patent/JP2024006905A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明では、コア基板に損傷が生じることを回避し、多層配線基板の信頼性を確保することを可能とする技術を提供することを目的とする。【解決手段】本発明の多層配線基板は、第1面および前記第1面に対向する第2面を有するコア基板と、前記第1面上に形成された配線層である第1配線層と、前記第2面上に形成された配線層である第2配線層と、を有する多層配線基板であって、少なくとも前記コア基板の側面が、絶縁樹脂によって覆われる。前記コア基板は、前記第1面から前記第2面まで貫通する貫通孔を有し、前記貫通孔を通じて、前記第1面と前記第2面との間を導通させる貫通電極と、が形成され、前記第1配線層には前記貫通電極に接続する第1導電部が配置され、前記第2配線層には、前記貫通電極と接続する第2導電部が配置され、前記第1導電部と前記第2導電部とが、前記貫通電極を通じて導通する。【選択図】図1

Description

本発明は、多層配線基板、多層配線基板の製造方法、および母材基板に関する。
電子機器の高機能化および小型化に伴って、半導体装置を構成する配線基板の高密度化の要求が高まっている。その中で、回路配線の微細化に合わせて、抵抗、キャパシタ、インダクタ等の受動部品についても小型化が求められている。しかしながら、これら受動部品の小型化と基板表面への高密度実装のみではさらなる小型化には限界がある。そこで、実装基板に受動素子を内蔵化する技術が提案されている(例えば、特許文献1参照。)。
この技術では、受動素子を印刷や真空成膜法等で形成することで多層基板内に内蔵させている。そして、小型化に加えて配線長が短くなることにより、高周波ノイズを軽減する効果も得ることができる。
一方、配線基板の材料としては、ガラスエポキシ樹脂に代表される有機材料が一般的に用いられている。近年、ガラス材料への穴あけ技術の進歩により、例えば、300μm厚のガラス基板に対して100μm以下の小径スルーホールを150μmピッチ以下で形成することが可能となっている。このことから、電子回路基板の材料としてガラスに注目が集まっている。
ガラス材料をコア基板に用いた回路基板(以下、「ガラス回路基板」という。)は、ガラスの線熱膨張係数(CTE)が2ppm~8ppmと小さくシリコンチップのCTEと整合するため、実装信頼性が高い。さらに平坦性にも優れるため、高精度な実装が可能となり、微細配線形成性、高速伝送性の面でもプラスに作用する。
特開2000-151114号公報
しかし、上述したガラス回路基板内にキャパシタを形成すると、次のような問題があった。
ガラス基板をコア基板に用いてガラス基板の上下面に配線層を形成させて多層配線基板を形成しようとする場合、母材基板から多層配線基板を個片化をする際に配線層の応力によって、ガラス基板にμクラックが発生する場合がある。マイクロクラック(以下、「μクラック」ともいう。)は、ガラス基板が破断する現象の原因となる。このため、ガラス材料をコア基板とする多層配線基板について、信頼性を確保することが難しくなっていた。
そこで、本発明では、コア基板に損傷が生じることを回避し、多層配線基板の信頼性を確保することを可能とする技術を提供することを目的とする。
上記の課題を解決するために、代表的な本発明の多層配線基板は、第1面および前記第1面に対向する第2面を有するコア基板と、前記第1面上に形成された配線層である第1配線層と、前記第2面上に形成された配線層である第2配線層と、を有する多層配線基板であって、少なくとも前記コア基板の側面が、絶縁樹脂によって覆われる、ことを特徴とする。
本発明によれば、コア基板に損傷が生じることを回避し、多層配線基板の信頼性を確保することが可能となる。上記した以外の課題、構成および効果は、以下の実施をするための形態における説明により明らかにされる。
図1は、第1実施形態に係る多層配線基板を示す断面図である。 図2は、第1実施形態に係る多層基板配線のうち、貫通電極の構造を示す断面図である。 図3は、第1実施形態に係る製造方法において、第1支持体の接着工程を説明する断面図である。 図4は、第1実施形態に係る製造方法において、レーザ改質部の形成工程を説明する断面図である。 図5は、第1実施形態に係る製造方法において、レーザ改質部の形成箇所を説明する図である。 図6は、第1実施形態に係る製造方法において、第1配線層の形成工程を説明する断面図である。 図7は、第1実施形態に係る製造方法において、第2支持体の接着工程を説明する断面図である。 図8は、第1実施形態に係る製造方法において、第1支持体の剥離工程を説明する断面図である。 図9Aは、第1実施形態に係る製造方法において、エッチングによる貫通孔の形成工程を説明する断面図である。 図9Bは、分離溝を形成した場合の下面図である。 図9Cは、分離溝の下面図の一部を拡大して模式的に示す図である。 図9Dは、分離溝の側面を模式的に示す図である。 図9Eは、分離溝を拡大して模式的に示す図である。 図9Fは、分離溝の下面図の一部を拡大して模式的に示す図である。 図10は、第1実施形態に係る製造方法において、第2配線層の形成工程を説明する断面図である。 図11は、第1実施形態に係る製造方法において、第2支持体の剥離工程を説明する断面図である。 図12は、第1実施形態に係る製造方法において、第2支持体の剥離工程が行われた後を示す断面図である。 図13は、第1実施形態に係る製造方法において、ビルドアップ層の形成工程を説明する断面図である。 図14は、第1実施形態に係る製造方法において、接続パッドの形成工程を説明する断面図である。 図15は、第1実施形態に係る製造方法において、個片化工程を説明する断面図である。 図16は、第1実施形態に係る製造方法のフローチャートを示す図である。 図17は、第1変形例に係る製造方法において、第1配線層の形成工程を説明する断面図である。 図18は、第1変形例に係る製造方法において、レーザ改質部の形成工程を説明する断面図である。 図19は、第1変形例に係る製造方法のフローチャートを示す図である。 図20は、第2変形例に係る製造方法において、第2支持体の接着工程を説明する断面図である。 図21は、第2変形例に係る製造方法において、レーザ改質部の形成工程を説明する断面図である。 図22は、第2変形例に係る製造方法のフローチャートを示す図である。 図23は、レーザ改質部と貫通孔の重複率を説明した図である。 図24は、第2実施形態に係る多層配線基板を示す断面図である。
以下、発明の実施形態について図面を参照しながら説明する。
なお、以下の説明は、本発明の一例に関するものであり、本発明はこれらによって限定されるものではない。また、図面の記載において、同一部分には同一の符号を付して示している。
図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方または下方に示される面を意味する。なお、「上面」、「下面」については、「第1面」、「第2面」と称することもある。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚さの部分を意味する。さらに、面の一部および側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材または層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」およびこれと反対の「下方」については、これらを「Z軸プラス方向」、「Z軸マイナス方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
また、「底部」とは、図面において紙面に垂直な方向にある箇所を指すことがある。
<第1実施形態>
(多層配線基板の構造)
図1および図2を参照して、第1実施形態に係る多層配線基板を説明する。図1は、本発明の第1実施形態に係る多層配線基板を示す断面図である。図2は、第1実施形態に係る多層配線基板のうち、貫通電極の構造を示す断面図である。ここに示すように多層配線基板1は、ガラス基板であるコア基板10を有している。コア基板10は、Z軸プラス方向の上面(以下、「第1面20」ともいう。)に第1配線層21が形成され、Z軸マイナス方向の下面(以下、「第2面30」ともいう。)に第2配線層22が形成されている。
コア基板10は、第1面20と第1面20に対向する第2面30を有している。コア基板10には、第1面20から第2面30までを貫通する、言い換えると表裏面を貫通する貫通孔11が形成されている。この貫通孔11の内壁面にシード金属層が形成されており、これによって貫通電極12が形成され、コア基板10の第1面20側と第2面30側の間を導通させている。また、図2に示すように第1配線層21において貫通電極12の上方にキャパシタ電極13が配置されている。なお、キャパシタ以外の他の回路素子、例えばインダクタを第1配線層21に内蔵することも可能である。
コア基板10の第1面20上に形成された配線層である第1配線層21の構成について説明する。貫通電極接続部41(以下、「第1導電部」ともいう。)は、第1配線層21内に配置され、耐フッ酸金属層15を介して貫通電極12と接続する電極であり、貫通電極接続部41上には導通電極31が設けられている。キャパシタ電極13と、誘電体層14と、貫通電極接続部41(および耐フッ酸金属層15)は、MIM(Metal Insulator Metal)構造を形成する。また、配線16は、第1配線層21内に配置された配線であり、貫通電極12や導通電極31等と接続する。貫通電極接続部41、導通電極31、キャパシタ電極13、誘電体層14、配線16は、いずれも絶縁樹脂層25によって保護されている。また、多層配線基板1を複数の半導体素子を接続する中継用の基板、すなわちインターポーザ基板として用いる場合、半導体素子用接合パッド51は他の半導体素子を搭載したり他の半導体素子と接続するときに用いられるバンプである。ソルダーレジスト55は、多層配線基板1を保護するための絶縁性の部材からなる膜である。ここで、導通電極31は、第1配線層21内に2つ重ねて設けられている。これは、第1配線層21が2つの配線層を重ねて作成されたものであることを示している。
コア基板10の第2面30上に形成された配線層である第2配線層22の構成について説明する。貫通電極接続部42(以下、「第2導電部」ともいう。)は、第2配線層22内に配置され、貫通電極12と接続する電極であり、貫通電極12の開口端の形状に合わせて形成されている。貫通電極接続部42には導通電極32が接続されている。第2配線層22に配置された貫通電極接続部42と第1配線層21に配置された貫通電極接続部41のうちの所定の組合せは、貫通電極12を通じて導通する。基板用接合はんだ54は、プリント配線基板と接続するときに用いられるバンプである。ソルダーレジスト55は、多層配線基板1を保護するための絶縁性の部材からなる膜である。ここで、導通電極32は、第2配線層22内において、重ねてまたは他の配線層を介して導通経路を形成している。これは、第2配線層22が2つの配線層を重ねて作成されたものであることを示している。
第1配線層21および第2配線層22には絶縁樹脂層25が含まれているところ、コア基板10の側面は、絶縁樹脂層25を構成する絶縁樹脂と同じ種類の絶縁樹脂によって覆われている。
(多層配線基板の寸法、組成)
貫通電極12の第1面20側の開口径D1と第2面30側の開口径D2の関係(第1面側開口径D1/第2面側開口径D2)は、0.35以上0.65以下の範囲となる。第1面20側の開口径を第2面30側の開口径に比べて小さくすることで、貫通電極12上にキャパシタ電極13を安定的に形成できる。
コア基板10の厚さは50μm以上150μm以下の範囲であり、第1配線層21に形成するキャパシタ電極13、インダクタ、抵抗等の特性値に合わせて、その厚さを設定することが可能である。コア基板10の厚さが200μm以上となる場合は、第1面20側の開口径D1と第2面30側の開口径D2の関係(第1面側の開口径D1/第2面側の開口径D2)が0.35以上0.65以下となり、貫通電極12上にキャパシタ電極13の形成、並びに貫通電極12の接続信頼性の確保が難しくなる。より望ましくは、コア基板10の厚さは100μm以上150μm以下の範囲である。
なお、第1面20側の開口径D1と第2面30側の開口径D2の間の関係は、上記範囲内であれば、適宜設定して構わない。
絶縁樹脂層25は、比誘電率が3.1以上3.5以下の範囲に含まれ、かつ誘電正接が0.002以上0.012以下の範囲に含まれる。絶縁樹脂層25は、熱硬化性樹脂で形成されている。
熱硬化性樹脂としては、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂およびこれらの複合材料であり、かつ少なくともSiOを成分とするフィラー材料が65%以上80%以下の範囲で充填されているものが用いられる。SiOのフィラー材料の充填率が65%以下の場合、比誘電率および誘電正接が上記範囲外となり、伝送特性の低下の要因となる。より望ましくは、SiOのフィラー材料の充填率を72%以上とする。
また、上記複合材料のうち、SiOのフィラー材料が高充填された材料は、絶縁樹脂の線膨張係数が低く、ガラス材の線膨張係数と近い値となる。よって、このような材料を用いることで、コア基板10に配線層を形成した時に生じうる応力を低減させることが可能となる。このようにすることで、比誘電率および誘電正接の値を上記範囲に抑えることができ、伝送特性に影響が及ぶことを回避することができる。
多層配線基板1の側面は、第1配線層21および第2配線層22に含まれる絶縁樹脂層25およびコア基板10の側面に形成された絶縁樹脂が露出している。多層配線基板1の側面部分にある絶縁樹脂の厚さwiは、水平方向(多層配線基板1が広がる方向)に測定した場合、少なくとも50μm以上である。コア基板10の側面は、第1面20から第2面30に向かう垂直な直線を仮定し当該直線と側面のなす角度をθ1とした場合、第1配線層21のコア基板10の端部を基準として、θ1が21°以上35°以下の範囲で傾斜して第2配線層22に到達する。また、多層配線基板1の側面の形状は、垂直な直線の方向と同じ垂直方向に延びる形状である。
コア基板10の側面を含む多層配線基板1の側面は、絶縁樹脂の材料で覆われており、結果として絶縁樹脂材料で保護されている。これによって、コア基板10の上下面に形成される第1配線層21または第2配線層22で発生する応力を、コア基板10の側面にある絶縁樹脂を通じて他方の配線層に分散させることが可能となる、また、コア基板10の端部でのμクラック、チッピングを抑制でき、多層配線基板1の信頼性を高めることが可能となる。
多層配線基板1の第1配線層21に形成されるキャパシタはMIM構造を持つ。キャパシタを形成する誘電体層14は、絶縁性、非誘電率の観点から、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムの少なくとも1つを選択することができる。また、MIM構造の上下電極に用いられる材料は、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cuのうちの少なくともひとつを適用することができる。例えば、Cuは望ましい材料である。
多層配線基板1に用いられるコア基板10は、光透過性を有する透明のガラス材料である。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は、特に限定されない。例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラス等が挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いてもよい。但し、本実施形態に係る多層配線基板では、無アルカリガラスを用いることが望ましい。
コア基板10には、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法等によって製造されたガラスが用いられるが、いずれの方法によって作製されたガラス材料を用いてもよい。ガラスの線膨張係数は-1ppm/K以上15.0ppm/K以下の範囲であることが望ましい。その理由として、-1ppm/K以下である場合、ガラス材料を選定すること自体が困難である。一方、15.0ppm/K以上である場合、他層との熱膨張係数の差異が大きくなり多層配線基板に用いる場合に信頼性が低下する。また、本実施形態の多層配線基板1にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下する。なお、ガラスの線膨張径数は、より望ましくは0.5ppm/K以上8.0ppm/K以下の範囲であり、更に望ましくは1.0ppm/K以上4.0ppm/K以下の範囲である。
<本発明の実施形態に係る第1製造方法>
以下では、図3から図15を参照して、第1実施形態における多層配線基板1の製造方法について説明する。
(第1支持体の接着)
まず、図3を参照して、母材基板であるガラス基板60に第1支持体61を接着する工程を説明する。図3は、第1実施形態に係る製造方法において、第1支持体61の接着工程を説明する断面図である。
ガラス基板60は、第1面20および第2面30を有している。ここに示すように、第1接着層62を用いて、ガラス基板60に第1支持体61を貼り合わせ、ガラス基板60、第1接着層62、第1支持体61からなる積層構造体63を形成する。
なお、図面においては、第1接着層は、本来であればガラス基板60と第1支持体61と比較して厚さを無視できるほどであり、ガラス基板60と第1支持体61の間の界面と表現することも可能であるところ、見やすくするため厚さを有する層状に図示している。また、ガラス基板60はY軸方向に広がりを持つところ、図面においては一部を抜粋して表示しており、そのためY軸方向の端部は直線で示されている。
第1接着層62は、ガラス基板60に対して第1支持体61を仮固定するための接着層である。第1接着層62は、ガラス基板60の第2面30上に形成された、水酸基(ヒロドキシル基)を含む面である。接着界面の構成は、水酸基(ヒロドキシル基)を含んでいれば、複数の他の官能基を含んでいても構わない。このため、第1接着層62の材料は、UV光などの光を吸収して発熱、昇華、または変質によって剥離可能となる樹脂、熱によって発泡により剥離可能となる樹脂、もしくは、官能基等から、適宜選択することができる。
ガラス基板60に第1支持体61を貼り合わせるためには、例えば、ラミネーター、真空加圧プレス、減圧貼り合わせ機等を使用することができる。
このように、水酸基(ヒロドキシル基)を含んだ界面をガラス基板60の第2面30に形成することにより、ガラス基板60と第1支持体61の間に、水酸基を用いた水素結合を形成することが可能となる。なお、水酸基(ヒロドキシル基)を含む接着層は、ガラス基板60の第1面20上にも形成することが可能である。
第1支持体61は、ガラス基板60と同一の材料で構成されることが望ましい。ガラス基板60の材料が無アルカリガラスである場合、第1支持体61の材料も無アルカリガラスであることが望ましい。また第1支持体61の厚さについては、ガラス基板60の厚さT1に応じて、適宜設定することができる。ただし、製造工程中に搬送可能な厚さであることが望ましく、例えば、ガラス基板60の厚さT1は75μm以上200μm以下の範囲であり、第1支持体61の厚さは300μm以上1,500μm以下の範囲に設定することが可能である。
なお、本実施形態では、第1支持体61はガラス材料で構成されており、接着界面として水酸基(ヒロドキシル基)並びに複数の官能基を使用している。
ガラス基板60と第1支持体61の間の密着強度は、0.15J/cm以上0.45J/cm以下の範囲に入ることが好ましい。上記の範囲の強度が得られない場合には、水酸基を形成後にアニール処理を行い、密着強度を向上させてもよい。密着強度は0.15J/cm以下では、工程流動中にガラス基板60と第1支持体61の界面で剥離する可能性が高くなる。また逆に、密着強度は0.45J/cm以上では、密着強度が別途記載の剥離工程で不具合が発生し易くなる。より望ましくは、0.25J/cm以上0.4J/cm以下の範囲となる。なお、密着強度はクラックオープン法を用いて測定したが、測定方法はこれに限定されない。
(レーザ改質部の形成)
次に、図4を参照して、レーザ改質部の形成工程について説明する。図4は、第1実施形態に係る製造方法において、レーザ改質部の形成工程を説明する断面図である。図4において、破線がレーザ改質部65を示す。図4に示すように、積層構造体63に対し、第1面20側からレーザを照射し、レーザ改質部65を形成する。レーザ改質部65は、ガラス基板60に対し、例えば垂直方向に延在し、ガラス基板60のほぼ全面にわたって所望の位置に形成することができる。このとき、レーザ改質部65は、第1接着層62および第1支持体61まで到達するように形成されていても構わない。
本実施形態においては、ガラス基板60に第1支持体61を重ねた状態でレーザを照射することによって、レーザ照射の処理条件(process window)を広くとることが可能となり、かつ、ガラス基板60に対して所望の位置にレーザ改質部65を形成することが可能となる。
ここで、第1接着層62として樹脂からなる接着層を用いると、レーザ照射によって接着剤の樹脂にクラックが発生し、第1支持体61をガラス基板60から剥離する際に接着樹脂がガラス基板60上に残留する事象が発生する場合がある。このような接着樹脂がガラス基板60上に残留した場合には、後のフッ酸エッチングによる貫通孔形成工程において、不具合の原因となり得る。例えば、ガラス基板60における表面凹凸の発生などにつながる虞がある。このため、ガラス基板60および第1支持体61の接着には、樹脂接着層を用いるよりも、水酸基(ヒロドキシル基)を含んだ界面を用いることが望ましい。
また、図5は、第1実施形態に係る製造方法において、レーザ改質部の形成箇所を説明する図である。図5(a)はガラス基板60をZ軸プラス方向からみた平面図であり、図5(b)はガラス基板60の一部を拡大して示す一例である。ここで、一点鎖線で示されたものは個片化ライン64である。個片化ラインは、ガラス基板60から多層配線基板を分離させるときの分離溝が形成される位置を示す。また、貫通孔11の起点となるレーザ改質部65は黒丸で示されている。レーザ改質部65は、貫通孔11または分離溝が形成される箇所である。
また、図5(c)は別例におけるガラス基板の一部を拡大して示す他の例である。ここに示すように、分離溝のレーザ改質部を形成する場合、レーザの照射位置をずらして複数のレーザ改質部を形成して個片化ライン64とすることも可能である。
(第1配線層の形成)
次に図6を参照して、第1配線層21の形成工程について説明する。図6は、第1実施形態に係る製造方法おいて、第1配線層の形成工程を説明する断面図である。ここに示すように、積層構造体63のガラス基板60上の第1面20に、導電層と絶縁層を含む第1配線層21を形成する。
まず、ガラス基板60上に耐フッ酸金属層15を含むシード層を形成する。ガラス基板60上の耐フッ酸金属層15は、クロムまたはニッケルの少なくともいずれかを含む合金層であり、スパッタ処理にて10nm以上1,000nm以下の範囲で形成する。その後、耐フッ酸金属層15上に導電金属皮膜を所望の厚さで形成する。導電金属皮膜の材料としては、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cuから適宜設定することができる。
電極接続部(電極)および配線の形成は、例えばセミアディティブ(SAP)工法によって行う。セミアディティブ工法では、フォトレジストを使用し、所望のパターンを形成する。一般的には、ドライフィルムレジストを用いるが、液体のレジストを用いても構わない。レジストに露光、現像をし、所望のパターンを形成した後に、電解めっきにて2μm以上20μm以下の厚さのめっき被膜を形成する。不要となったレジストパターンを剥離し、シード層をエッチングすることでレーザ改質部の上方に位置する貫通電極接続部41とレーザ改質部65の間に位置する配線16が形成される。
貫通電極接続部41上の誘電体層14の形成は、絶縁性、比誘電率の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムのうちの少なくともひとつを用いて行う。誘電体層14の厚さは、10nm以上5μm以下の範囲であることが望ましい。誘電体層14の厚さが、10nm以下である場合、絶縁性を保つことができずにキャパシタとしての機能が発現しない。誘電体層14の厚さが5μm以上の場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。誘電体層14の厚さは、より望ましくは50nm以上1μm以下の範囲である。
キャパシタ電極13の形成は、下部電極層と上部電極層に分けて形成する。下部電極層としては、密着性、電気伝導性の観点から、Cu、Ni、Al、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cuのうちの少なくともひとつを材料として用いて形成する。例えばTiは、密着性、電気伝導性、製造の容易性の観点およびコスト面で優れている。
キャパシタ電極13の上部電極には、シード金属層を形成し、さらに電解メッキ層を形成する。シード金属層として、例えばCu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、Cuのうちのすくなくともひとつを適用することができる。後のエッチング除去が簡便となるという観点では、銅を用いることが望ましい。シード金属層の厚さは、10nm以上5μm以下の範囲であることが望ましい。シード金属層の厚さが100nm未満である場合、続く電解めっき工程において通電不良が発生する可能性がある。シード金属層の厚さが5μmを超えると、エッチング除去に時間がかかってしまう。シード金属層113の厚さは、より望ましくは100nm以上500nm以下の範囲である。
その後、キャパシタ電極13の上部電極として電解めっき層を形成する。電解銅めっきは簡便で安価であり、電気伝導性も良好である。電解銅めっきの他、電解ニッケルめっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等であってもよい。上部電極形成後は、シード金属層を除去する。ウエットエッチング、ドライエッチング等、用途に応じて適宜設定することが可能である。
キャパシタ電極13の形成について、貫通孔11が事前に形成された基板を用いて多層配線基板を製造する従来の製造方法では、貫通孔上に導電性の材料を堆積させることができないため、貫通孔を避けてMIM構造を形成する必要があった。一方、本実施形態に係る製造方法によれば、配線の形成工程とキャパシタ電極の形成工程が貫通孔の形成工程の前に行われるため、キャパシタ電極13を貫通孔近傍並びに貫通孔の上方に、言い換えると貫通孔の位置の制限を受けずに、形成することができる。たとえば、貫通孔の直上にキャパシタ電極13を設けることも可能である。このことにより、キャパシタまでの伝送距離を短くすることができ、伝送特性の低下を回避することができる。さらに、キャパシタ電極13を形成するときに下部電極層を形成することによって、キャパシタ容量のばらつきを低減させることが可能となる。
最後に、絶縁樹脂層25の形成を行う。絶縁樹脂層25は熱硬化性樹脂で構成され、その材料は、エポキシ系樹脂、ポリイミド系樹脂、ポリアミド系樹脂のうちの少なくとも1以上を含み、SiOのフィラー材料を含み、液状、もしくはフィルム状の材料であることが望ましい。液状樹脂の場合は、スピンコート法、フィルム状樹脂の場合は、真空ラミネーターを用いて、真空下で加熱・加圧を行って絶縁層を形成することができる。絶縁樹脂層25の材料は、必要に応じて適宜選択することができる。但し、感光性絶縁樹脂材料を用いる場合は、フォトリソグラフィ性を確保するためにSiOのフィラー材料の充填が困難となるため、非感光性の熱硬化性樹脂に限られる。
(第2支持体の接着)
次に図7を参照して、第2支持体の接着工程について説明する。図7は、第1実施形態に係る製造方法において、第2支持体の接着工程を説明する断面図である。ここに示すように、積層構造体63の第1配線層21上に第2接着層71を形成し、第2接着層71に第2支持体70を接着する。
第2接着層71については、第1接着層62と同様にUV光などの光を吸収して発熱、昇華、または変質によって剥離可能となる樹脂、熱によって発泡により剥離可能となる樹脂、もしくは、ガラス基板60、第1支持体61を仮固定する官能基等から適宜選択することができるが、第1接着層62と異なる材料で形成されることが好ましい。
第2支持体70については、ガラス基板60と同一の材料であることが好ましい。ガラス基板60が無アルカリガラスである場合、第1支持体61も無アルカリガラスであることが望ましい。また第2支持体の厚さについては、ガラス基板60の厚さに応じて、適宜設定することができる。ただし、搬送可能な厚さであることが望ましく、300μm以上1,500μm以下の範囲である。
(第1支持体の剥離)
次に、図8を参照して、第1支持体の剥離工程について説明する。図8は、第1実施形態に係る製造方法において、第1支持体61の剥離工程を説明する断面図である。ここに示すように、ガラス基板60と第1接着層62の界面を剥離し、ガラス基板60から第1接着層62と第1支持体61を分離させる。
ガラス基板60から第1支持体61を分離させるにあたっては、第1接着層62の側面に物理的な力を加えて剥離開始部を形成し、この剥離開始部を起点にして力を加えることによって、第1接着層62の界面を剥離することができる。
より具体的には、第1接着層62の側面にカッター等でけがき処理を施した箇所を剥離開始部とし、第1支持体61とガラス基板を引き離す方向に力をかけることによって、ガラス基板60と第1支持体61を分離することができる。
なお、第1支持体61とガラス基板を引き離すように力をかけた状態で、けがき処理を施すと、剥離処理を円滑に行うことができる。第1接着層62に使用した材料に応じて、UV光の照射、加熱処理、物理剥離等から使用材料に応じた剥離方式を適宜選択することとなる。また、ガラス基板60に第1接着層62の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗、アルコールを使用した溶剤洗浄などを行ってもよい。
(エッチングによる貫通孔の形成)
次に、図9Aから図9Fを参照して、エッチングによる貫通孔の形成工程について説明する。図9Aは、第1実施形態に係る製造方法において、エッチングによる貫通孔の形成工程を説明する断面図である。図9Aにフッ酸エッチング後のガラス基板60の形状を示す。フッ酸エッチングにより、貫通孔11と後述する分離溝17が同時に形成されており、分離溝17では、絶縁樹脂層25が露出する構造となる。ここに示すように、ガラス基板60の第2面30側からレーザ改質部65をエッチングで選択的に除去する。これにより貫通孔11が形成される。エッチングはフッ化水素水溶液を使用した湿式エッチングが適している。フッ化水素水溶液によるエッチング量は、ガラス多層配線基板の厚さに応じて、適宜設定する。例えば、ガラス基板60の厚さT1が200μmである場合、そのエッチング量は50μm以上175μm以下の範囲であることが望ましい。なお、ここでは絶縁樹脂層25が露出する構造を示しているが、構造はこれに限定されない。分離溝17に第一配線層27の耐フッ酸金属層15を含むシード層を残した場合、第一配線層17のシード層が個片化ライン部に残る。
なお、レーザ改質部65のエッチングに伴い、ガラス基板60も同様にエッチングされる。エッチング後のガラス基板60の厚さT2は、25μm以上150μm以下の範囲であることが望ましい。ここで、従来の多層配線基板では、コア基板の厚さは一般的に300μm以上400μm以下であった。第1実施形態では薄型のコア基板を実現できるため、伝送特性への影響を抑えることができる。
次に、図9Bは、分離溝17を形成した場合の下面図である。図9Cは、分離溝の下面図の一部を拡大して模式的に示す図である。図9Cは、図9Bの範囲60Sを示す図である。図9Dは、分離溝の側面を模式的に示す図である。図9Dは、図9Bの範囲60Sを側面から見た場合を模式的に示す図である。図9Dは、たとえばSEM(走査電子顕微鏡)によって取得することができる。図9Cにおける分離溝17では、分離溝17を形成するためのレーザ改質部の加工ピッチに沿ってガラス基板60の側面には、ガラス基板の法線方向(z軸方向)に凸部が連なって視認される縦稜線が形成される。また、図9Dに示される実線は、ガラス基板60の側面に形成された縦稜線および縦稜線と略直行した横稜線からなる、凹凸の稜線を示している。このため、ガラス基板60の側面には、略矩形の凹部が多数形成された状況となっている。これら矩形の寸法は、例えば、レーザ改質部がピッチ10μmで加工された場合、図9Cに示される分離溝17の下面に形成される稜線の間隔R1または図9Dに示される側面に形成される稜線の間隔R1は、10μm以下となる。稜線の間隔R1に応じて、レーザ改質部の加工ピッチを任意に設定することが可能となる。また、図9Cの分離溝17の上面では、稜線に沿って形成された凹凸の幅(以下、「稜線のPV]ともいう。(Peak To Valley:PV))はおおよそ10μm以下となる。
前記コア基板の側面は、複数の縦稜線および横稜線からなる略矩形の複数の凹部を有し、前記矩形の横方向の寸法は、一例として、5μm以上20μm以下、縦方向の寸法は、2μm以上25μm以下となり、前記複数の凹部の深さは、0.5μm以上から11μm以下である。
ガラス基板60の分離溝17が形成された面に表れる凹凸は、微小であり、後述する第2配線層22の絶縁樹脂層25とガラス基板60との間の密着性を向上させる効果がある。なお、図9Aは、図9BにおけるAA断面図である。
また、図9Eは、分離溝を拡大して模式的に示す図である。図9Eは、図9BにおけるBB断面図である。分離溝17では、図9Eに示す様に底部の加工巾17Bと開口部の開口巾17Tの関係(底部の加工巾17B/開口巾17T)は、レーザ改質部のピッチ間隔、本数を変更することで0.85以上1.0以下の範囲で形成することが可能となる。分離溝17の底部の加工巾17Bの範囲を所望の巾で加工することによって、加工巾17Bと開口巾17Tの違いによって生じる分離溝の傾斜部分にのちの工程で形成する絶縁樹脂層の量を調整することができるため、多層配線基板の個片化後のガラス基板60側面の絶縁樹脂層の厚みを所望の厚みに形成することが容易となる。
図9Fは、分離溝17の下面図の一部を拡大して模式的に示す図である。図9Fは、図9Bの領域17Eを示す図である。分離溝17の底部では、フッ酸エッチング後に底部のCr、CU、絶縁樹脂層にレーザ改質部の転写痕65Tが形成されており、微小な凹凸が形成される。上記凹凸については、その後の配線形成、第二配線層の絶縁樹脂を形成した際に、アンカー効果を生み出し、絶縁樹脂層25ガラス基板60との間の密着性を向上させることが可能となる。
(第2配線層の形成)
次に、図10を参照して、第2配線層の形成工程について説明する。図10は、第1実施形態に係る製造方法において、第2配線層の形成工程を説明する断面図である。ここに示すように、ガラス基板60の第2面30に貫通電極接続部42と絶縁樹脂層25からなる第2配線層22を形成する。貫通電極12および貫通電極接続部42の形成には、給電用のシード層の形成、レジストによるパターン形成を行い、2μm以上20μm以下の厚さをめっきを形成するようにめっき処理をする。その後に、不要となったレジストパターンを剥離し、シード層を除去し、貫通電極12および貫通電極接続部42が形成される。最後に絶縁樹脂層25を形成し、第2配線層22が形成される。絶縁樹脂層25は、貫通電極12内にも充填されている。なお、ここに示される例では、第1配線層21と第2配線層22に形成された絶縁樹脂層25が同じ材料で形成されたこととしているが、これに限定されない。異なる材料で絶縁樹脂層を形成してもよい。
第2配線層22では、その後の工程でフッ化水素水溶液によるエッチング処理がないことから、耐フッ酸金属層15と異なる材料を使用することができる。この場合、貫通孔11の側面に、耐フッ酸金属層15と異なる材料からなる金属層が形成され、貫通電極接続部42が形成される。耐フッ酸金属層15と異なる材料として、例えば、Ti、Cu等が挙げられ、それらの材料からなる少なくとも1層以上の金属層が、貫通孔11の側面、並びにガラス基板60の第2面30上に形成される。材料、層数等は、実施の形態の開示内容に限られたものだけでなく、必要に応じて適宜設定することができる。
なお、貫通孔11のうち貫通電極12とならなかった部分は、分離溝17となる。分離溝17にも絶縁樹脂層25が充填される。
(第2支持体の剥離)
次に、図11および図12を参照して、第2支持体70の剥離工程について説明する。図11は、第1実施形態に係る製造方法において、第2支持体70の剥離工程を説明する図である。また、図12は、本発明の実施形態に係る製造方法において、第2支持体70の剥離工程が行われた後を示す図である。図11に示すように、第1配線層21と第2支持体70の界面を剥離し、第2支持体70と第2接着層71が分離される。これによって、図12に示すように、ガラス基板60の第1面20側に第1配線層21、第2面30側に第2配線層22が形成されたガラス基板60が得られる。
第2支持体70を第2配線層22から分離するにあたっては、第2接着層71に使用した材料に応じて、UV光の照射、加熱処理、物理剥離等から使用材料に応じた適宜の剥離方式を選択することができる。また、第1配線層21と第2接着層71との接合面に、第2接着層71の残差が生じる場合、プラズマ洗浄、超音波洗浄、水洗、アルコールを使用した溶剤洗浄などを行ってもよい。
(ビルドアップ層の形成)
次に、図13を参照して、ビルドアップ層、言い換えると第1配線層21および第2配線層22の積層された層の形成工程について説明する。図13は、第1実施形態に係る製造方法において、ビルドアップ層の形成工程を説明する図である。
図13に示すように、ガラス基板60の第1面20側の第1配線層21、第2面30側の第2配線層22に、第1面側の第1配線層を導通させるための導通電極31、第2面側の第2配線層を導通させるための導通電極32を形成する。導通電極31および32は、絶縁樹脂層25にレーザでビアを形成した後、ビア上にシード層を形成し、その後、セミアディティブ工法(すなわち、レジストパターン形成、めっき処理、レジストの剥離、シード層の除去、絶縁樹脂層の形成、の一連の処理を行う)を用いて形成する。
なお、第1配線層21および第2配線層22は、少なくとも1層以上積層されており、必要に応じて、適宜の層数を設定することができる。図13においては、第1配線層21および第2配線層22のいずれも2層が積層されている。
導通電極31および導通電極32を形成するために使用するレーザは、レーザ改質部65の形成に用いるレーザとは異なるレーザを用いることが可能である。例えば、炭酸ガスレーザー、UV-YAGレーザといったパルスレーザを用いることが望ましく、パルス幅がμsオーダーのレーザが適している。
(接続パッドの形成)
次に、図14を参照して、接続パッドの形成について説明する。図14は、第1実施形態に係る製造方法において、接続パッドの形成工程を説明する図である。ここに示すように、第1配線層21および第2配線層22にソルダーレジスト55等の外層保護膜を形成した後に、第1配線層21上に半導体素子用接合パッド51を形成し、第2配線層22上に基板用接合パッド53を形成する。半導体素子用接合パッド51および基板用接合パッド53にNi/Au、Ni/Pd/Au、IT、OSP(水溶性プリフラックス)等の表面処理を施し、必要に応じて半導体素子接合用はんだ52、基板接合用はんだ54を形成し、多層配線基板を完成させる。なお、Ni/AuはNiとAuの両方を用いる意味であり、Ni/Pd/AuはNiとPdとAuのいずれをも用いる意味である。
(個片化)
次に、図15を参照して、多層配線基板の個片化について説明する。図15は、第1実施形態に係る製造方法において、個片化工程を説明する断面図である。多層配線基板の個片化については、図15に示すにようにレーザ、フッ酸エッチングで形成した個片化ラインに沿って個片化を行う。図15では、ブレード72を用いるブレードダイシングを想定した場合を示しているが、ブレードダイシング以外にも、レーザ、スクライブ等を使用しても構わない。また、ブレードダイシング、レーザ、スクラブを組合わせて個片化してもよい。
(第1実施形態に係る製造方法のフローチャート)
以上説明した工程を、フローチャートにまとめる。図16は、第1実施形態に係る製造方法のフローチャートを示す図である。
ステップS1は、第1支持体の接着工程である。母材基板に第1支持体を接着する。第1実施形態においては水酸基を含む接着層を用いることを例示した。
ステップS2は、レーザ改質層の形成工程である。レーザは第1支持体を接着した面とは反対側の面から照射する。レーザ改質部は、貫通孔および分離溝の起点となる。
ステップS3は、第1配線層の形成工程である。第1配線層には、電極、配線、キャパシタ、インダクタなどを形成することができる。
ステップS4は、第2支持体の接着工程である。第2支持体は、第1配線層上に接着させる。
ステップS5は、第1支持体の剥離工程である。接着層の部分から母材基板と第1支持体を分離させる。
ステップS6は、エッチングによる貫通孔の形成工程である。改質部が除去された部分は、貫通孔11または分離溝17となる。
ステップS7は、第2配線層の形成工程である。母材基板の貫通孔に貫通電極を形成し、貫通電極と導通する電極および配線が形成される。
ステップS8は、第2支持体の剥離工程である。第2支持体を、母材基板から分離させる。
ステップS9は、ビルドアップ層の形成工程である。第1配線層および第2配線層に電極や配線を形成する。
ステップS10は、接続パッドの形成工程である。第1配線層および第2配線層に保護膜を形成したうえで、接続パッドを形成する。
ステップS11は、個片化工程である。母材基板にダイシング等を行い、多層配線基板を分離させる。
<第1変形例>
次に、第1変形例としての製造方法を、図17から図19を参照して説明する。
第1変形例は、レーザ改質部の形成工程を第1配線層の形成工程の後に行う点で、第1実施形態と異なる。
以下の説明において、上述の第1実施形態と同一または同等の構成要素については同一の符号を付し、その説明を簡略または省略する。
図17は、第1変形例に係る製造方法において、第1配線層の形成工程を説明する断面図である。第1変形例においては、第1支持体の接着工程に続いて、積層構造体63のガラス基板60上に第1配線層21の形成を行う。このとき、ガラス基板60上には耐フッ酸金属層15を含むシード層を形成した後に、セミアディティブ(SAP)工法で貫通電極接続部41、配線16を形成し、不要となるシード層を除去した後に、絶縁樹脂層25を形成する。
なお、耐フッ酸金属層および貫通電極接続部等の材料や成膜方法などは、第1実施形態の場合と同様である。
(レーザ改質部の形成)
次に、図18を参照して、第1変形例におけるレーザ改質部の形成工程について説明する。図18は、第1変形例に係る製造方法において、レーザ改質部の形成工程を説明する断面図である。ここに示すように、積層構造体63に対し、レーザを第1支持体61の面から照射し、レーザ改質部65を形成する。
本工程で多層配線基板1の個片化ラインに沿ってレーザ改質部も形成されるため、第1実施形態に説明した多層配線基板1の側面形状と同じ形状を得ることが可能となる。
(第2支持体の接着以降の工程)
図19は、第1変形例に係る製造方法のフローチャートを示す図である。第1変形例においては、第1配線層の形成工程(ステップS12)およびレーザ改質部の形成工程(ステップS13)の他は、第1実施形態に係る製造方法と同じである。
<第2変形例>
次に、第2変形例としての製造方法を、図20から図22を参照して説明する。
第2変形例は、レーザ改質の工程を、第2支持体の接着工程の後に行う点で第1実施形態と異なる。
以下の説明において、上述の第1実施形態、第1変形例と同一または同等の構成要素については同一の符号を付し、その説明を簡略または省略する。
(第1支持体の接着および第1配線層の形成)
第2変形例に係る製造方法において、最初の工程である第1支持体の接着工程および第1配線層の形成工程は、第1実施形態の工程と同一であるので説明を省略する。
(第2支持体の接着)
次に、図20を参照して、第2変形例における第2支持体の接着工程について説明する。図20は、第2変形例に係る製造方法において、第2支持体の接着工程を説明する断面図図である。第2変形例においては、ここに示すように、積層構造体63の第1配線層21上に第2接着層71、第2支持体70を形成する。
(レーザ改質部の形成)
図21は、第2変形例に係る製造方法において、レーザ改質部の形成工程を説明する断面図である。ここに示すように、積層構造体63に対してレーザを第1支持体61側から照射し、レーザ改質部65を形成する。
本工程で多層配線基板1の個片化ラインに沿ってレーザ改質部も形成されるため、第1実施形態に説明した多層配線基板1の側面形状と同じ形状を得ることが可能となる。
(第1支持体の剥離以降の工程)
図22は、第2変形例に係る製造方法のフローチャートを示す図である。第2変形例においては、レーザ改質部の形成工程(ステップS22)の順序が異なる点のほかは、第1実施形態に係る製造方法と同じである。
<作用・効果>
本発明の第1実施形態、第1変形例、第2変形例によれば、多層配線基板のコア基板の側面を保護することによって、コア基板に損傷が生じることを回避することができる。以下、実施例、比較例を使用し、詳細な内容について説明を行う。なお、以下に示す各実施例は、本発明の実施例の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。
<第1実施形態、第1、第2変形例に係る実施例、比較例>
実施例および比較例については、多層配線基板のコア基板10の側面の絶縁樹脂の有無が分かれるように実装工程を行い、温度サイクル試験を行った。表1は、実施例および比較例の製造条件、貫通孔の重複率と稜線の間隔を示す。実施例1~3では、レーザ改質部の加工ピッチを変化させ、フッ酸エッチングで形成されるガラス基板60の貫通孔11の重複率が40、65、90%になるように加工を実施している。ここで示す図23はレーザ改質部65と貫通孔11の重複率を説明する図である。重複率とは、図23に示すようにレーザ改質部65がフッ酸エッチングによって、貫通孔11が形成される際に、貫通孔11が隣接する貫通孔11と重なり合う割合を示している。重複率が高くなることで、貫通孔11が隣接する貫通孔と重複する割合が高いことを示している。図23(1)はレーザ改質部が2つの場合を示す図であり、図23(2)はレーザ改質部が複数形成され分離溝が形成される場合を示す図である。図23(1)に示されるように、分離溝17において、レーザ改質部65aに対して貫通孔11aが形成され、レーザ改質部65bに対して貫通孔11bが形成される。貫通孔11aと貫通孔11bの間の重複領域をDRとする。重複率は、貫通孔11aの大きさまたは貫通孔11bの大きさに対する重複領域DRの大きさである。図23(2)に示されるように、複数のレーザ改質部65および貫通孔11が形成されることによって、分離溝17が形成される。
比較例1では、分離溝17におけるレーザ改質部の加工ピッチを実施例1~3と比較して大きい値に設定し、フッ酸エッチングで形成されるガラス貫通孔12の重複率が30%になるように加工を行った。比較例2では、分離溝を形成せずに、多層配線基板を作成し、作成後にダイシング加工を行い、個片化をしている。表1に各実施例、比較例にを示す。ここで、稜線の間隔は、ガラス基板60の第1面20および第2面30に対し、垂直方向に発生する稜線を示しており、重複率が低くなることで、稜線の間隔が広くなることがわかる。
Figure 2024006905000002
次に各実施例、比較例の分割溝の上部開口径、底部開口径、稜線のPVについて表2を使用し説明する。なお、表2では、分割溝の上部開口径が300umになるように加工を行っている。表2に示すように、重複率、稜線の間隔が広くなることで、底部の開口巾の平均が小さくなり、バラつき(標準偏差)σが大きくなることがわかる。また、重複率、稜の線間隔が広くなることで、稜線のPVが大きくなり、分離溝の側面が粗くことが確認された。上記内容より、重複率、稜線間隔を広く設定することで、分離溝の側面が粗くなり、分離溝の側面の平滑性が低下することが示唆される。
Figure 2024006905000003
次いで、表3は温度サイクル試験を行った結果を示す。表3に示されるように、比較例1では500サイクルまで温度サイクル試験に合格することができたが、600サイクル以降は不合格となった。比較例2では50サイクル以降では温度サイクル試験が不合格であった。不合格の場合、微小なクラックの発生等の不具合が確認された。また、実施例1、2、3では1000サイクルでも温度サイクル試験に合格することができた。比較例1では、実施例1~3と同様に分離溝を形成しているが、表2で示したように稜線のPVが大きい。このため、例えば、分割溝に沿ってダイシングで個片化をする場合において部分的にダイシングブレードがガラス基板60に接触し、ガラス基板60に研削痕、すなわちマイクロクラックが発生したことによって、温度サイクル試験に不合格であったと考えることができる。
なお、分割溝に沿ったダイシング加工、温度サイクル試験条件、評価方法は以下となる。
<ダイシング加工>
使用ブレード:R07-SD600-BB200-75 54 X 0.15A2 X 40
使用装置:DAD322
<温度サイクル試験>
試験条件-55℃、RT(室温)、125℃までの変化を1サイクル(cycle)とし、各温度にて30分保持したうえで、1000cyclesまで行う。
観察方法:基板側面を金属顕微鏡×100、×500倍で観察しガラス基板の破壊の有無を評価する。
Figure 2024006905000004
<応用例>
次に、表4を使用して、本発明の実施形態の応用例を説明する。表4では、実施例3の分離溝である個片化ラインの数、個片化ラインの間隔を1とした場合に、個片化ライン数の比率を0.89、1.11、1.22とした。また、この場合の分離溝の開口部、底部の加工巾、稜線のPVを示している。なお、重複率は実施例3と同様の値を使用している。表4からわかるように、改質ライン比率を高く設定することで、底部の加工巾が向上し、底部の加工巾/開口巾を高く設定することが可能となる。応用例1~3については、開口巾、並びに底部の加工巾が実施例1~3以上に大きくなっており、個片化した後に温度サイクル試験実施しても、実施例1~3と同様の温度サイクル試験を問題なくクリアしている。第2配線層22の絶縁樹脂層25とガラス基板60との間の密着性を向上させる効果が生じたためと考えられる。
Figure 2024006905000005
以上の実施例および応用例から、重複率は40%以上90%以下の範囲、コア基板の側面の樹脂厚は52.8μm以上、底部の加工巾/開口巾は0.88以上、稜線のPVは1.8μm以上10.6μm以下、とすることが望ましい。
<第2実施形態>
第2実施形態は、第1配線層にインダクタが形成される点で、第1実施形態と異なる。
図24は、第2実施形態に係る多層配線基板100を示す断面図である。以下の説明において、上述の第1実施形態と同一または同等の構成要素については同一の符号を付し、説明を簡略または省略する。
第1配線層121は3層の配線層から構成され、第2配線層122も3層の配線層から構成されている。図24(b)は、図24(a)の一点鎖線で囲まれた部分clにある回路素子の斜視図である。ここに示されるように、隣接する導通電極31が、貫通電極接続部41および配線16を介して接続され、一体としてコイルを形成している。コイルは例えばキャパシタ電極13と接続して、LC回路としての特性を発揮する。
製造方法としては、第1配線層の形成工程において、インダクタを形成するように貫通電極接続部41および配線16の配置を設定する。
<作用・効果>
コア基板10の側面を絶縁樹脂で保護することで高い信頼性を得ることが可能となる。そのうえで、インダクタは多層配線基板100に設けられるため、配線距離が短縮化でき、良好な伝送特性を得ることができる。
<その他の発明>
本開示は、次の発明も含む。
(発明1)
第1面と第2面を有するコア基板と、前記第1面上に形成された配線層である第1配線層と、前記第2面上に形成された配線層である第2配線層と、を有する多層配線基板であって、
少なくとも前記コア基板の側面が、絶縁樹脂によって覆われる、ことを特徴とする多層配線基板。
(発明2)
前記コア基板は、
前記第1面から前記第2面まで貫通する貫通孔を有し、
前記貫通孔を通じて、前記第1面と前記第2面との間を導通させる貫通電極と、が形成され、
前記第1配線層には前記貫通電極に接続する第1導電部が配置され、前記第2配線層には、前記貫通電極と接続する第2導電部が配置され、前記第1導電部と前記第2導電部とが、前記貫通電極を通じて導通する、ことを特徴とする発明1に記載の多層配線基板。
(発明3)
前記第1配線層および前記第2配線層には絶縁樹脂層が含まれており、
前記絶縁樹脂は、前記絶縁樹脂層を構成する絶縁樹脂と同じ種類の絶縁樹脂である、ことを特徴とする発明1または2に記載の多層配線基板。
(発明4)
前記コア基板の側面を覆う前記絶縁樹脂の厚さは50μm以上であり、
前記コア基板の厚さが50μm以上150μm以下の範囲に含まれ、
前記絶縁樹脂は、比誘電率が3.1以上3.5以下の範囲に含まれ、かつ誘電正接が0.002以上0.012以下の範囲に含まれる、ことを特徴とする発明1から3のいずれか1つに記載の多層配線基板。
(発明5)
前記コア基板の側面は、複数の縦稜線および横稜線からなる略矩形の複数の凹部を有し、前記矩形の横方向の寸法は、5μm以上20μm以下、縦方向の寸法は、2μm以上25μm以下である、ことを特徴とする発明1から4のいずれか1に記載の多層配線基板。
(発明6)
前記稜線のPVは、1.8μm以上10.6μm以下である、ことを特徴とする発明1から5のいずれか1つに記載の多層配線基板。
(発明7)
前記複数の凹部の深さは、0.5μm以上11μm以下である、ことを特徴とする発明1から6のいずれか1つに記載の多層配線基板。
(発明8)
前記コア基板の側面の樹脂厚は52.8μm以下である、発明1から7のいずれか1つに記載の多層配線基板。
(発明9)
第1面および第2面を有する母材基板を用いて多層配線基板を製造する製造方法において、
前記母材基板の第1面および第2面のうち、前記第2面に支持体を接着する第1の工程と、
前記第1面から前記第2面まで貫通する貫通孔を形成する位置である貫通孔位置と、前記母材基板から多層配線基板を分離させる分離溝の位置を示す個片化ライン位置に、前記母材基板の前記第1面側からレーザを照射し改質部を形成する第2の工程と、
前記第1面側において第1導電部を形成し、樹脂部材を堆積させて第1配線層を形成する第3の工程と、
前記母材基板から前記支持体を剥離する第4の工程と、
前記第2面側からエッチングにより前記改質部を除去し、前記貫通孔および前記分離溝を形成する第5の工程と、
前記第2面側から前記貫通孔に導電部材を導入し、前記第1導電部と前記第2面とを導通させる貫通電極を形成する第6の工程と、
前記第2面側に前記樹脂部材と同じ種類の絶縁樹脂を堆積させ、前記第2面上に第2配線層を形成する第7の工程と、
前記分離溝に従って個片化して、多層配線基板を分離させる第8の工程と、
を有する多層配線基板の製造方法。
(発明10)
発明9に記載の多層配線基板の製造方法であって、
前記個片化された多層配線基板の側面は前記絶縁樹脂によって覆われる、ことを特徴とする多層配線基板の製造方法。
(発明11)
発明9または10に記載の多層配線基板の製造方法であって、
前記第5の工程において、前記エッチングにより前記母材基板の厚さを50μm以上150μm以下の範囲に含まれ、
前記多層配線基板の側面を覆う前記絶縁樹脂の厚さは50μm以上であり、
前記絶縁樹脂は、比誘電率が3.1以上3.5以下の範囲に含まれ、かつ誘電正接が0.002以上0.012以下の範囲に含まれる、ことを特徴とする多層配線基板の製造方法。
(発明12)
発明9から11のいずれか1つに記載の多層配線基板の製造方法であって、
前記第2の工程において、前記分離溝における前記貫通孔の重複率は40%以上90%以下である、ことを特徴とする多層配線基板の製造方法。
(発明13)
発明9から12のいずれか1つに記載の多層配線基板の製造方法であって、
前記第2の工程において、前記分離溝における前記貫通孔の底部の加工巾/開口巾は0.88以上である、ことを特徴とする多層配線基板の製造方法。
(発明14)
第1面と第2面を有し、複数の多層配線基板を含み母材基板であって、
前記第1面上に形成された配線層である第1配線層と、
前記第2面上に形成された配線層である第2配線層と、
前記複数の多層配線基板を個片化するために用いられる分離溝と、を有し、
前記分離溝には絶縁樹脂が充填されている、ことを特徴とする母材基板。
本発明の範囲は、図示され記載された例示的な実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
さらに、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含むものである。
例えば、本開示は第1支持体をガラス基板に接着させたうえでレーザ改質部を形成し、その後、第1支持体を剥離することを示しているが、これに限定されない。例えば、第1支持体を用いずにレーザ改質部を形成し、貫通孔形成工程において、所望の厚さまでレーザ改質部をエッチングすることとしていもよい。
1、100:多層配線基板
10:コア基板
11:貫通孔
12:貫通電極
13:キャパシタ電極
14:誘電体層
15:耐フッ酸金属層
16:配線
17:分離溝
17T:分離溝の開口巾
17B:分離溝の底部の加工巾
21、121:第1配線層
22、122:第2配線層
25:絶縁樹脂層
31、32:導通電極
41、42:貫通電極接続部
51:半導体素子用接合パッド
52:半導体素子用接合はんだ
53:基板用接合パッド
54:基板用接合はんだ
55:ソルダーレジスト
60:ガラス基板
61:第1支持体
62:第1接着層
63:積層構造体
65、65a、65b:レーザ改質部
65T:レーザ改質部の転写痕
70:第2支持体
71:第2接着層
72:ブレード

Claims (14)

  1. 第1面および前記第1面に対向する第2面を有するコア基板と、前記第1面上に形成された配線層である第1配線層と、前記第2面上に形成された配線層である第2配線層と、を有する多層配線基板であって、
    少なくとも前記コア基板の側面が、絶縁樹脂によって覆われる、ことを特徴とする多層配線基板。
  2. 前記コア基板は、
    前記第1面から前記第2面まで貫通する貫通孔を有し、
    前記貫通孔を通じて、前記第1面と前記第2面との間を導通させる貫通電極と、が形成され、
    前記第1配線層には前記貫通電極に接続する第1導電部が配置され、前記第2配線層には、前記貫通電極と接続する第2導電部が配置され、前記第1導電部と前記第2導電部とが、前記貫通電極を通じて導通する、ことを特徴とする請求項1に記載の多層配線基板。
  3. 前記第1配線層および前記第2配線層には絶縁樹脂層が含まれており、
    前記絶縁樹脂は、前記絶縁樹脂層を構成する絶縁樹脂と同じ種類の絶縁樹脂である、ことを特徴とする請求項1に記載の多層配線基板。
  4. 前記コア基板の側面を覆う前記絶縁樹脂の厚さは50μm以上であり、
    前記コア基板の厚さが50μm以上150μm以下の範囲に含まれ、
    前記絶縁樹脂は、比誘電率が3.1以上3.5以下の範囲に含まれ、かつ誘電正接が0.002以上0.012以下の範囲に含まれる、ことを特徴とする請求項1に記載の多層配線基板。
  5. 前記コア基板の側面は、複数の縦稜線および横稜線からなる略矩形の複数の凹部を有し、前記矩形の横方向の寸法は、5μm以上20μm以下、縦方向の寸法は、2μm以上25μm以下である、ことを特徴とする請求項1に記載の多層配線基板。
  6. 前記稜線のPVは、1.8μm以上10.6μm以下である、ことを特徴とする請求項5に記載の多層配線基板。
  7. 前記複数の凹部の深さは、0.5μm以上11μm以下である、ことを特徴とする請求項1に記載の多層配線基板。
  8. 前記コア基板の側面の樹脂厚は52.8μm以下である、請求項1に記載の多層配線基板。
  9. 第1面および前記第1面に対向する第2面を有する母材基板を用いて多層配線基板を製造する製造方法において、
    前記母材基板の第1面および第2面のうち、前記第2面に支持体を接着する第1の工程と、
    前記第1面から前記第2面まで貫通する貫通孔を形成する位置である貫通孔位置と、前記母材基板から多層配線基板を分離させる分離溝の位置を示す個片化ライン位置に、前記母材基板の前記第1面側からレーザを照射し改質部を形成する第2の工程と、
    前記第1面側において第1導電部を形成し、樹脂部材を堆積させて第1配線層を形成する第3の工程と、
    前記母材基板から前記支持体を剥離する第4の工程と、
    前記第2面側からエッチングにより前記改質部を除去し、前記貫通孔および前記分離溝を形成する第5の工程と、
    前記第2面側から前記貫通孔に導電部材を導入し、前記第1導電部と前記第2面とを導通させる貫通電極を形成する第6の工程と、
    前記第2面側に前記樹脂部材と同じ種類の絶縁樹脂を堆積させ、前記第2面上に第2配線層を形成する第7の工程と、
    前記分離溝に従って個片化して、多層配線基板を分離させる第8の工程と、
    を有する多層配線基板の製造方法。
  10. 請求項9に記載の多層配線基板の製造方法であって、
    前記個片化された多層配線基板の側面は前記絶縁樹脂によって覆われる、ことを特徴とする多層配線基板の製造方法。
  11. 請求項10に記載の多層配線基板の製造方法であって、
    前記第5の工程において、前記エッチングにより前記母材基板の厚さを50μm以上150μm以下の範囲に含まれ、
    前記多層配線基板の側面を覆う前記絶縁樹脂の厚さは50μm以上であり、
    前記絶縁樹脂は、比誘電率が3.1以上3.5以下の範囲に含まれ、かつ誘電正接が0.002以上0.012以下の範囲に含まれる、ことを特徴とする多層配線基板の製造方法。
  12. 請求項9に記載の多層配線基板の製造方法であって、
    前記第2の工程において、前記分離溝における前記貫通孔の重複率は40%以上90%以下である、ことを特徴とする多層配線基板の製造方法。
  13. 請求項9に記載の多層配線基板の製造方法であって、
    前記第2の工程において、前記分離溝における前記貫通孔の底部の加工巾/開口巾は0.88以上である、ことを特徴とする多層配線基板の製造方法。
  14. 第1面と第2面を有し、複数の多層配線基板を含み母材基板であって、
    前記第1面上に形成された配線層である第1配線層と、
    前記第2面上に形成された配線層である第2配線層と、
    前記複数の多層配線基板を個片化するために用いられる分離溝と、を有し、
    前記分離溝には絶縁樹脂が充填されている、ことを特徴とする母材基板。
JP2022209893A 2022-07-01 2022-12-27 多層配線基板、多層配線基板の製造方法、および母材基板 Pending JP2024006905A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2023/021314 WO2024004566A1 (ja) 2022-07-01 2023-06-08 ガラスコア積層構造体およびガラスコア積層構造体の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022106924 2022-07-01
JP2022106924 2022-07-01

Publications (1)

Publication Number Publication Date
JP2024006905A true JP2024006905A (ja) 2024-01-17

Family

ID=89539392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022209893A Pending JP2024006905A (ja) 2022-07-01 2022-12-27 多層配線基板、多層配線基板の製造方法、および母材基板

Country Status (1)

Country Link
JP (1) JP2024006905A (ja)

Similar Documents

Publication Publication Date Title
US10790209B2 (en) Wiring circuit substrate, semiconductor device, method of producing the wiring circuit substrate, and method of producing the semiconductor device
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
EP3220417B1 (en) Wiring circuit board, semiconductor device, wiring circuit board manufacturing method, and semiconductor device manufacturing method
TWI765941B (zh) 電子零件及電子零件製造方法
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
JP2018093141A (ja) コア基板、多層配線基板、半導体パッケージ、半導体モジュール、銅張基板、及びコア基板の製造方法
JP7139594B2 (ja) ガラスコア、多層配線基板、及びガラスコアの製造方法
US11516911B2 (en) Glass circuit board and stress relief layer
JP2022159478A5 (ja) キャパシタ内蔵ガラス回路基板
WO2023100586A1 (ja) 多層配線基板の製造方法及び多層配線基板
JP2006179564A (ja) 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
WO2024004566A1 (ja) ガラスコア積層構造体およびガラスコア積層構造体の製造方法
JP2024006905A (ja) 多層配線基板、多層配線基板の製造方法、および母材基板
JP6946745B2 (ja) ガラス回路基板及びその製造方法
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
JP6950795B2 (ja) ガラス回路基板
JP2024062685A (ja) 配線基板の製造方法
WO2023090197A1 (ja) 配線基板及びその製造方法
WO2023171240A1 (ja) ガラス基板、貫通電極、多層配線基板、およびガラス基板の製造方法
JP2024062689A (ja) 配線基板の製造方法
WO2024070319A1 (ja) ガラス基板、多層配線基板、およびガラス基板の製造方法
KR20240063896A (ko) 지지체가 부착된 기판 및 반도체 장치
JP2024009740A (ja) 多層配線基板およびその製造方法