JP2010283319A - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2010283319A
JP2010283319A JP2009180969A JP2009180969A JP2010283319A JP 2010283319 A JP2010283319 A JP 2010283319A JP 2009180969 A JP2009180969 A JP 2009180969A JP 2009180969 A JP2009180969 A JP 2009180969A JP 2010283319 A JP2010283319 A JP 2010283319A
Authority
JP
Japan
Prior art keywords
ceramic
layer
multilayer ceramic
ceramic substrate
surface modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009180969A
Other languages
English (en)
Inventor
Yong Suk Kim
キム,ヨンスク
Yong Soo Oh
オ,ヨンス
Gyu Chang Byeung
チャン,ビュンギュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010283319A publication Critical patent/JP2010283319A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09436Pads or lands on permanent coating which covers the other conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793Aqueous alkaline solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09Treatments involving charged particles
    • H05K2203/095Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/102Using microwaves, e.g. for curing ink patterns or adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】本発明は多層セラミック基板及びその製造方法を提供する。
【解決手段】多層セラミック基板は、多層のセラミック層111、112、113、114、115を積層して構成され、各セラミック層に設けられたビア122を介して層間接続が行われ、上下部にガラス成分の除去された表面改質層111a、115aが設けられたセラミック積層体110と、該セラミック積層体110の上下両面にビア122と電気的に接続されるように設けられたコンタクトパッド140とを含む。
【選択図】図1

Description

本発明は、多層セラミック基板及びその製造方法に関するものであり、より詳細には、セラミック積層体の上下両面にガラス成分の除去された表面改質層が設けられている多層セラミック基板及びその製造方法に関するものである。
近年、電子機器技術の発達に伴って、機器自体の短小薄型化が進められており、部品の集積化が必須となっている。
部品の集積化のために、多数のセラミックシートを積層して形成される多層セラミック基板が開発されている。このような多層セラミック基板は、耐熱性、耐摩耗性及び優れた電気的特性を有することによって、従来の印刷回路基板の代替品として多く用いられるようになってきており、またその需要が段々増加している傾向にある。
このような多層セラミック基板は、FAモジュール基板、RFダイオードスイッチ、フィルタ、チップアンテナ、各種パッケージ部品、複合デバイスなど多様な電子部品を構成するために広く用いられている。
特に、多層セラミック基板は、半導体素子の電気的検査のためのプローブカードのプローブ基板に用いられる。ここで、該プローブ基板は上下部に各々コンタクトパッドを備える多層セラミック基板によって構成することができる。この時、多層セラミック基板の下部に配設されたコンタクトパッドは、検査信号を外部とやり取りする印刷回路基板に電気的に接続される。また、多層セラミック基板の上部に配設されたコンタクトパッドは、検査対象である半導体素子に電気的に接続されるプローブピンと接続されていてよい。
このような多層セラミック基板を製造するためには、まず、グリーンシートを多層に積層した後、焼成工程を経てセラミック積層体を設けることができる。その後、該セラミック積層体の上下面に各々外部と電気的に接続するためのコンタクトパッドを設けることによって、多層セラミック基板を製造することができる。
ここで、コンタクトパッドの形成では、セラミック積層体上にシードメッキ層を設けた後、該シードメッキ層上にフォトレジスト(photoresist:PR)工程でレジストパターンを設ける。続いて、該レジストパターンを用いたメッキ工程及びエッチング工程を経ることによって、一定のパターンを有するコンタクトパッドを設けることができる。
一方、このようなコンタクトパッドが上面に設けられた多層セラミック基板として、HTCC(high temperature co−fired ceramic)またはLTCC(low temperature co-fired ceramic)基板が広く使われているが、その中のHTCC基板では、1500℃以上の温度で熱処理して多層基板を形成する。HTCC基板の材料としては、94%以上のアルミナが主原料として用いられ、添加剤として少量のSiOが用いられており、そのコンタクトパッドの材料としては高温焼成可能なタングステン(w)が主に用いられている。
このようなHTCC基板は、機械的強度及び耐化学特性に優れるが、高温焼成されたタングステン(W)コンタクトパッドの電気伝導度が銀(Ag)あるいは銅(Cu)に比べて低く、高周波特性が悪いと共に、熱膨張係数がシリコン半導体素子に比べて2倍程度に高く、熱膨張係数の整合(matching)が要求される適用分野において大きな問題になっている。
これに対して、LTCC基板は900℃以下の温度で熱処理して多層基板を形成する。該LTCC基板は、900℃以下の低温で処理されるために、融点の低いガラス(glass)成分を多量に含有している。焼成温度が900℃以下であるので、コンタクトパッドの材料として低温同時焼成が可能で且つ電気的特性に優れた銀(Ag)あるいは銅(Cu)が用いられ、受動素子である抵抗、インダクタ及びコンデンサを基板内に組み込むことによって、電子部品の小型化、複合化、モジュール化及び高周波化に広く使用されている。
しかしながら、LTCC基板はSiO、CaCO及びZnOなどのように耐化学性の弱いガラス成分を多量に含むため、前述のようなPR工程、メッキ工程及びエッチング工程などで使われる強酸または強塩基の化学溶液により該ガラス成分が浸食されることによって、セラミック基板とコンタクトパッドとの間の密着力が低下するため、該コンタクトパッドの形成に困難があり、基板の強度が低下するという問題がある。
従って、本発明は上記の問題点に鑑みて成されたものであって、セラミック積層体の表面のガラス成分を除去して表面改質層を設けた後、該表面改質層上にコンタクトパッドを設けることによって、該コンタクトパッドの形成のためのPR工程、メッキ工程及びエッチング工程で使われる強酸または強塩基の化学溶液により、該セラミック積層体の表面が浸食されることを防止し、セラミック積層体とコンタクトパッドとの間の密着力を向上させることができる、多層セラミック基板及びその製造方法を提供することに、その目的がある。
上記目的を達成するために、本発明の好適な実施態様による多層セラミック基板は、多層のセラミック層を積層して構成され、各セラミック層に設けられたビアを介して層間接続が行われ、上下部にガラス成分の除去された表面改質層が設けられたセラミック積層体と、セラミック積層体の上下両面にビアと電気的に接続されるように設けられたコンタクトパッドと、を含むことができる。
ここで、セラミック積層体の表面改質層を除いた各セラミック層は、ガラス成分を含むことができる。
また、コンタクトパッドとセラミック積層体との間に介在した導電性接着パターンを、さらに含むことができる。
また、導電性接着パターンは、Ni、Ti及びCrのうちの少なくともいずれか一つを含むことができる。
また、導電性接着パターンとコンタクトパッドとの間に介在したメッキシードパターンを、さらに含むことができる。
また、コンタクトパッドは、Cu、Ni及びAuのうちの少なくともいずれか一つを含むことができる。
また、上記目的を達成するために、本発明の他の好適な実施態様による多層セラミック基板の製造方法は、ガラス成分を含む多層のセラミック層を積層して構成され、各セラミック層に設けられたビアを介して層間接続が行われたセラミック積層体を準備するステップと、セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップと、表面改質層の設けられたセラミック積層体の上下両面に、ビアと電気的に接続されるコンタクトパッドを設けるステップと、を含むことができる。
ここで、セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップで、セラミック積層体の上下両面に位置するセラミック層から化学的処理方法を用いてガラス成分を除去することができる。
また、化学的処理方法では、強酸のHF及びHCl、並びに強塩基のKOH及びNaOHのうちの少なくともいずれか一つを含む化学溶液を用いてガラス成分を除去することができる。
また、セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップで、セラミック積層体の上下両面に位置するセラミック層から物理的処理方法を用いてガラス成分を除去することができる。
また、物理的処理方法では、レーザビーム、プラズマソース及びマイクロウエーブのうちの少なくともいずれか一つを用いてガラス成分を除去することができる。
また、セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップの後に、表面改質層の表面をポリッシング(polishing)処理するステップをさらに含むことができる。
また、コンタクトパッドを設けるステップは、表面改質層の設けられたセラミック積層体上に導電性接着層及びメッキシード層を順次設けるステップと、メッキシード層上にレジストパターンを設けるステップと、レジストパターンにより露出されたメッキシード層上にメッキ工程によってコンタクトパッドを設けるステップと、レジストパターンを除去するステップと、レジストパターンが除去されて露出されたメッキシード層及び導電性接着層の部分をエッチングし、メッキシードパターン及び導電性接着パターンをそれぞれ設けるステップと、を含むことができる。
以上で説明した通り、本発明による多層セラミック基板及びその製造方法によれば、セラミック積層体の上下両面のガラス成分を除去して表面改質層を形成することによって、後続のコンタクトパッド形成のために行うべきPR工程、メッキ工程及びエッチング工程などで使われる化学溶液に対するセラミック積層体の表面の耐化学性を確保することができる。
従って、本発明によれば、セラミック積層体とコンタクトパッドとの間の界面密着力を向上させ、コンタクトパッドの固着強度を向上させることができるという効果が得られる。
これにより、本発明の多層セラミック基板を用いて構成された電子部品は、電気的漏洩抵抗を防止することができ、高周波回路信号の伝送能力を向上させることができる。
また、本発明には、セラミック積層体の表面の耐化学性を確保することによって、高集積パッド線幅を実現することができ、抵抗、インダクタ及びMLCC実装の設計の自由度を確保することができるという長所もある。
また、本発明によれば、セラミック積層体の表面の浸食及びガラス成分の析出などを防止し、多層セラミック基板の強度を改善することができる。
また、本発明によれば、セラミック積層体の表面のガラス成分の析出を防止して粉塵が発生しないようにすることによって、粉塵の発生に起因する不良率を下げ、作業性及び量産性を向上させることができる。
本発明の好適な実施形態による多層セラミック基板を示した断面図である。 本発明の他の好適な実施形態による多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。 同じく、多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。 同じく、多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。 同じく、多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。 同じく、多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。 同じく、多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。 同じく、多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。
以下、本発明の好適な実施の形態を、図面を参照して詳細に説明する。次に示される各実施の形態は当業者が本発明の思想を十分に理解できるようにするための例として記載するものである。従って、本発明は以下に示している各実施の形態に限定されることなく他の形態で実現することができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現している場合がある。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
図1は、本発明の好適な実施形態による多層セラミック基板を示した断面図である。
図1に示すように、本発明の好適な実施形態による多層セラミック基板は、セラミック積層体110及びコンタクトパッド140を含むことができる。
セラミック積層体110は、多層に積層されたセラミック層111a、112、113、114、115aを含むことができる。この時、多層に積層されたセラミック層111a、112、113、114、115aでは、本体を貫通するビアホール121に充填された伝導性材質、例えば、Agペーストを含むビア122を備えることによって、層間接続を行うことができる。
また、セラミック積層体110の内部には、ビア122と電気的に接続された内部回路パターン123をさらに備えることができる。
特に、本発明の実施形態による多層セラミック基板のセラミック積層体110を構成する多層のセラミック層111a、112、113、114、115aのうち、上下両面に位置するセラミック層を除いた各セラミック層112、113、114は、SiO、CaCO、ZnO、Bなどのようなガラス(glass)成分を多量に含むLTCC層であってよく、上下両面に位置するセラミック層は、ガラス成分の除去された表面改質層111a、115aであってよい。
上記のSiO、CaCO、ZnO、Bなどのガラス成分は、セラミック積層体110上にコンタクトパッド140などを設けるための工程、例えばPR工程、メッキ工程及びエッチング工程などで使われる化学溶液への耐化学性が弱い。
ところが、本発明の実施形態による多層セラミック基板において、セラミック積層体110の上下両面に位置する表面改質層111a、115aは、耐化学性の弱いガラス成分が除去されたセラミック層であるため、上記のPR工程、メッキ工程及びエッチング工程が終わった後にもセラミック積層体110の表面に損傷が生じることがなく、セラミック積層体110とコンタクトパッド140との間に優れた界面結合力を実現することができ、セラミック基板の強度を維持することができる。
このようにセラミック積層体110とコンタクトパッド140との間の界面結合力に優れることにより、電気的漏洩抵抗の防止及び高周波回路信号伝送能力の向上を図ると共に、高集積パッド線幅を実現することができ、抵抗、インダクタ及びMLCC実装の設計自由度を確保することができる。
コンタクトパッド140は、ビア122と電気的に接続させて、セラミック積層体110の上下両面にそれぞれ配置することができる。
コンタクトパッド140は、導電性材質、例えばCu、Ni及びAuのうちのいずれか一つの単一層、またはCu、Ni及びAuが順次積層された多層などによって構成することができる。
ここで、セラミック積層体110の上面に配置されたコンタクトパッド140は、電子部品と電気的に接続することができ、例えば多層セラミック基板がプローブ基板を構成するのに使われる場合、検査信号をフィードバックする印刷回路基板と電気的に接続することができる。または、電子部品の他の例としては受動素子や半導体ICチップが挙げられる。
また、セラミック積層体110の下面に配置されたコンタクトパッド140は、素子と電気的に接続することができ、例えば多層セラミック基板がプローブ基板を構成するのに使われる場合、検査対象である半導体素子と電気的に接触するプローブピンと電気的に接続することができる。
ここで、本発明の実施形態による多層セラミック基板においては、セラミック積層体110の表面にガラス成分の除去された表面改質層111a、115aが設けられており、それによって、セラミック積層体110とコンタクトパッド140との接合強度が低下することを防止することができるため、多層セラミック基板とプローブピンとの問の接合性をも向上させることができる。そのため、多層セラミック基板とプローブピンとの間の漏洩抵抗を減少させることができ、プローブ基板の電気的特性を向上させることができる。
これに加えて、コンタクトパッド140とセラミック積層体110との間に導電性接着パターン131をさらに設けることができる。
導電性接着パターン131は、コンタクトパッド140とセラミック積層体110との間の接着強度を向上させることによって、コンタクトパッド140の信頼性を向上させる役割をすることができる。導電性接着パターン131を構成する材質の例としては、Ti、Ni及びCrのうちの少なくともいずれか一つが挙げられる。即ち、導電性接着パッド131は単一膜または二重以上の膜として設けることができる。また、導電性接着パッド131はTi、Ni及びCrのうちのいずれか一つの単一成分から構成するか、または二つ以上を共蒸着した混合成分から構成することができる。
そして、導電性接着パターン131とコンタクトパッド140との間に、コンタクトパッド140を設けるためのメッキ工程のシード層として使われるメッキシードパターン132をさらに設けることができる。
このように、本発明の実施形態による多層セラミック基板においては、セラミック積層体110の表面に、ガラス成分の除去された表面改質層111a、115aを設けることによって、多層セラミック基板の耐化学性及び耐久性を向上させることができ、多層セラミック基板を用いた電子部品の信頼性及び電気的特性を向上させることができる。
また、本発明の実施形態において、セラミック積層体110は5つのセラミック層が積層されものとして示したが、説明の便宜上、5つのセラミック層として示しただけで、これに限定されるのではない。
また、本発明の実施形態では、セラミック積層体110の上下両面にそれぞれ1つの表面改質層111a、115aが設けられるものとして示したが、ガラス成分の除去された表面改質層111a、115aの個数はこれに限定されるのではない。
以下、図2〜図8を参照して、本発明の他の好適な実施形態による多層セラミック基板の製造方法を詳細に説明する。
図2〜図8は各々、本発明の実施形態による多層セラミック基板の製造方法を説明するために工程を順次示した断面図である。
図2に示すように、多層セラミック基板を製造するために、まず、ビア122を介して層間接続が行われた多層のセラミック層111、112、113、114、115が積層されて構成されたセラミック積層体110を準備する。
セラミック積層体110は、ビア122を備えたグリーンシートを多層に積層した後、積層されたグリーンシートを焼成することによって形成することができる。この時、積層された多数のグリーンシートでは、各層に設けられたビア122を介して層間接続を行うことができる。また、グリーンシートは、ビア122と接続された内部回路パターン123をさらに備えることができる。
ここで、セラミック積層体110は、900℃以下の低温焼成により形成されるLTCC基板であって、それぞれのセラミック層111、112、113、114、115は、SiO、CaCO、ZnO、Bなどのようなガラス成分を多量に含有していてよい。
続いて、図3に示すように、セラミック積層体110を構成する多層のセラミック層111、112、113、114、115のうち、該セラミック積層体110の上下両面に位置するセラミック層111、115に含まれているガラス成分を除去して、表面改質層111a、115aを形成する。
ここで、表面改質層111a、115aの形成のために、セラミック積層体110の上下両面に位置するセラミック層111、115のガラス成分を除去する表面改質処理は、化学的処理または物理的処理方法により行うことができる。
まず、化学的処理方法を用いる場合、ガラス成分を溶かすことができる化学溶液、例えばHF及びHCIなどのような強酸と、KOH及びNaOHなどのような強塩基のうちの少なくともいずれか一つを含む化学溶液を用いて、ガラス成分を除去することができる。この化学的処理時に、化学溶液に40℃〜80℃程度の温度を加えて渦流を形成することができる。
化学溶液によってセラミック積層体110の表面のガラス成分を溶かして表面改質層111a、115aを形成した後、アルコールまたはDI(Distilled water)などで洗浄し、及び乾燥させた後、表面改質層111a、115aの表面をポリッシング(polishing)処理し、後に設けられるコンタクトパッド140とセラミック積層体110との間の密着力を強化する。
そして、このような化学的処理の代わりに、物理的処理方法で表面改質層111a、115aを形成する場合には、ガラス成分の融点(melting point)以上にしてガラス成分を溶かすために、レーザビーム、プラズマソース及びマイクロウエーブのうちの少なくともいずれか一つを用いてガラス成分を除去することができる。
このような物理的処理でガラス成分の除去された表面改質層111a、115aを設けた後、ポリッシング、洗浄及び乾燥処理によって耐化学的に、且つ機械的に特性の強化された多層セラミック基板を得る。
つまり、本発明の実施形態によれば、前述のような表面改質処理によってセラミック積層体110の上下両面にガラス成分の除去された表面改質層111a、115aを設けることによって、後述のコンタクトパッド140などを設けるための工程、例えばPR工程、メッキ工程及びエッチング工程などで使われる化学溶液に対するセラミック積層体110表面の耐化学性を安定して確保することができ、これによりセラミック積層体110とコンタクトパッド140との間の界面結合力を向上させることができる。
続いて、図4に示すように、表面改質層111a、115aの設けられたセラミック積層体100の両面上に、導電性接着層131a及びメッキシード層132aを順次設ける。
導電性接着層131aを構成する材質の例としては、Ti、Ni及びCrのうちの少なくともいずれか一つまたは二つ以上が挙げられる。
そして、メッキシード層132aは、後述のコンタクトパッド140を設けるためのシードの役割をする。メッキシード層132aを構成する材質の例としては、Cuが挙げられる。
続いて、図5に示すように、メッキシード層132a上にレジストパターン150を設ける。レジストパターン150は、ビア121と対応する部分を露出させるように設けることができる。レジストパターン150は、メッキシード層132a上にフォトレジスト膜を設けたりドライフィルムを付着させたりした後、露光及び現像工程によって設けることができる。
続いて、図6に示すように、レジストパターン150により露出されたメッキシード層132a上にメッキ工程によってコンタクトパッド140を設けることができる。ここで、コンタクトパッド140はCu、Ni及びAuのうちのいずれか一つからなる単一層、またはCu、Ni及びAuが順次メッキされた多層に構成することができる。
続いて、図7に示すように、レジストパターン150を除去する。
ここで、本発明の実施形態によれば、セラミック積層体110に、ガラス成分の除去された表面改質層111a、115aが設けられるため、レジストパターン150を形成するためのPR工程で使われるTMAHなどの現像液と、コンタクトパッド140のメッキ工程で使われる硫酸及び塩化物などのメッキ液とによって、セラミック積層体110の表面が浸食されることを防止することができる。
続いて、図8に示すように、レジストパターン150が除去されて露出されたメッキシード層132a及び導電性接着層131aの箇所をエッチングし、メッキシードパターン132及び導電性接着パターン131をそれぞれ設けることができる。これにより、ビア121と電気的に接続されたコンタクトパッド140を設けることができる。
ここで、上記のエッチング工程は湿式エッチング工程であってもよい。この時、表面改質層111a、115aが設けられていることによって、湿式エッチング工程で使われるHF又はKOHなどのような強酸、または強塩基の化学溶液によりセラミック積層体110の表面が損傷する恐れがない。
前述のように、本発明の実施形態による多層セラミック基板の製造方法によれば、セラミック積層体110の上下両面に位置するセラミック層のガラス成分を除去して表面改質層111a、115aを設けることによって、後続のコンタクトパッド140の形成のために行うべきPR工程、メッキ工程及びエッチング工程などで使われる化学溶液に対するセラミック積層体110の表面の耐化学性を確保することができ、それによって、セラミック積層体110とコンタクトパッド140との間の界面密着力を向上させることができる。
つまり、本発明の実施形態によれば、コンタクトパッド140の固着強度を既存の16N/mmから35N/mmへと、2倍以上向上させることができた。
これにより、本発明の実施形態による多層セラミック基板を用いて構成された電子部品は、電気的漏洩抵抗を防止することができ、高周波回路信号伝送能力を向上させることができる。また、高集積パッド線幅を実現することができ、抵抗、インダクタ及びMLCC実装への設計自由度を確保することができる。
また、セラミック積層体110表面の浸食及びガラス成分の析出などを防止し、多層セラミック基板の強度を既存の200MPaから350Mpa以上に高めることによって、高強度および耐久性を有する電子部品として活用することができる。
また、本発明の実施形態には、ガラス成分の析出を防止して粉塵の発生が起こらないようにすることによって、粉塵の発生による不良率を下げ、作業性及び量産性を向上させることができるという長所もある。
今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
110 セラミック積層体
111、112、113、114、111a、115a 表面改質層
121 ビアホール
122 ビア
123 内部回路パターン
131a 導電性接着層
131 導電性接着パターン
132a メッキシード層
132 メッキシードパターン
140 コンタクトパッド
150 レジストパターン
115 セラミック層

Claims (13)

  1. 多層のセラミック層を積層して構成され、該各セラミック層に設けられたビアを介して層間接続が行われ、上下部にガラス成分の除去された表面改質層が設けられたセラミック積層体と、
    前記セラミック積層体の上下両面に、前記ビアと電気的に接続されるように設けられたコンタクトパッドと、
    を含む多層セラミック基板。
  2. 前記セラミック積層体の前記表面改質層を除いた各セラミック層が、ガラス成分を含む請求項1に記載の多層セラミック基板。
  3. 前記コンタクトパッドと前記セラミック積層体との間に介在した導電性接着パターンをさらに含む請求項1に記載の多層セラミック基板。
  4. 前記導電性接着パターンが、Ni、Ti及びCrのうちの少なくともいずれか一つを含む請求項3に記載の多層セラミック基板。
  5. 前記導電性接着パターンと前記コンタクトパッドとの間に介在したメッキシードパターンをさらに含む請求項3に記載の多層セラミック基板。
  6. 前記コンタクトパッドが、Cu、Ni及びAuのうちの少なくともいずれか一つを含む請求項1に記載の多層セラミック基板。
  7. ガラス成分を含む多層のセラミック層を積層して構成され、該各セラミック層に設けられたビアを介して層間接続が行われたセラミック積層体を準備するステップと、
    前記セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップと、
    前記表面改質層の設けられた前記セラミック積層体の上下両面に、前記ビアと電気的に接続されるコンタクトパッドを設けるステップと、
    を含む多層セラミック基板の製造方法。
  8. 前記セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップで、
    前記セラミック積層体の上下両面に位置するセラミック層から化学的処理方法を用いて前記ガラス成分を除去する請求項7に記載の多層セラミック基板の製造方法。
  9. 前記化学的処理方法で、強酸のHF及びHCI、並びに強塩基のKOH及びNaOHのうちの少なくともいずれか一つを含む化学溶液を用いて該ガラス成分を除去する請求項8に記載の多層セラミック基板の製造方法。
  10. 前記セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を形成するステップで、
    前記セラミック積層体の上下両面に位置するセラミック層から物理的処理方法を用いて該ガラス成分を除去する請求項7に記載の多層セラミック基板の製造方法。
  11. 前記物理的処理方法で、レーザビーム、プラズマソース及びマイクロウエーブのうちの少なくともいずれか一つを用いて前記ガラス成分を除去する請求項10に記載の多層セラミック基板の製造方法。
  12. 前記セラミック積層体の上下両面に位置するセラミック層のガラス成分を除去して表面改質層を設けるステップの後に、
    前記表面改質層の表面をポリッシング(polishing)処理するステップをさらに含む請求項7に記載の多層セラミック基板の製造方法。
  13. 前記コンタクトパッドを設けるステップが、
    前記表面改質層の設けられた前記セラミック積層体上に、導電性接着層及びメッキシード層を順次設けるステップと、
    前記メッキシード層上にレジストパターンを設けるステップと、
    前記レジストパターンにより露出された前記メッキシード層上にメッキ工程によって前記コンタクトパッドを設けるステップと、
    前記レジストパターンを除去するステップと、
    前記レジストパターンが除去されて露出された前記メッキシード層及び導電性接着層の箇所をエッチングし、メッキシードパターン及び導電性接着パターンをそれぞれ形成するステップと、
    を含む請求項7に記載の多層セラミック基板の製造方法。
JP2009180969A 2009-06-03 2009-08-03 多層セラミック基板及びその製造方法 Pending JP2010283319A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049071A KR101051583B1 (ko) 2009-06-03 2009-06-03 다층 세라믹 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2010283319A true JP2010283319A (ja) 2010-12-16

Family

ID=43299937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009180969A Pending JP2010283319A (ja) 2009-06-03 2009-08-03 多層セラミック基板及びその製造方法

Country Status (3)

Country Link
US (1) US20100307801A1 (ja)
JP (1) JP2010283319A (ja)
KR (1) KR101051583B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2806799C1 (ru) * 2022-11-02 2023-11-07 Акционерное общество "Научно-исследовательский институт микроэлектронной аппаратуры "Прогресс" (АО "НИИМА "Прогресс") Способ изготовления микрополосковых плат СВЧ-диапазона с переходными металлизированными отверстиями на основе микроволновых диэлектрических подложек, изготовленных из высокочастотных керамических материалов с высокой диэлектрической проницаемостью

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9151799B2 (en) * 2012-10-03 2015-10-06 Corad Technology Inc. Fine pitch interface for probe card
JP5775060B2 (ja) * 2012-12-19 2015-09-09 日本特殊陶業株式会社 セラミック基板及びその製造方法
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US10575374B2 (en) * 2018-03-09 2020-02-25 Ledengin, Inc. Package for flip-chip LEDs with close spacing of LED chips

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61209926A (ja) * 1985-03-14 1986-09-18 Hitachi Chem Co Ltd 金属膜の形成方法
JPH066015A (ja) * 1992-06-19 1994-01-14 Nec Corp ガラスセラミック多層配線基板の製造方法
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
JP2006222307A (ja) * 2005-02-10 2006-08-24 Kyocera Corp 配線基板
JP2007109858A (ja) * 2005-10-13 2007-04-26 Hitachi Cable Ltd 配線基板及びその作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100896584B1 (ko) * 2007-11-07 2009-05-07 삼성전기주식회사 세라믹 기판의 외부전극 도금방법
KR20090051627A (ko) * 2007-11-19 2009-05-22 삼성전기주식회사 다층 세라믹 기판 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61209926A (ja) * 1985-03-14 1986-09-18 Hitachi Chem Co Ltd 金属膜の形成方法
JPH066015A (ja) * 1992-06-19 1994-01-14 Nec Corp ガラスセラミック多層配線基板の製造方法
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
JP2006222307A (ja) * 2005-02-10 2006-08-24 Kyocera Corp 配線基板
JP2007109858A (ja) * 2005-10-13 2007-04-26 Hitachi Cable Ltd 配線基板及びその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2806799C1 (ru) * 2022-11-02 2023-11-07 Акционерное общество "Научно-исследовательский институт микроэлектронной аппаратуры "Прогресс" (АО "НИИМА "Прогресс") Способ изготовления микрополосковых плат СВЧ-диапазона с переходными металлизированными отверстиями на основе микроволновых диэлектрических подложек, изготовленных из высокочастотных керамических материалов с высокой диэлектрической проницаемостью
RU2806812C1 (ru) * 2023-01-25 2023-11-07 Акционерное общество "Научно-исследовательский институт микроэлектронной аппаратуры "Прогресс" (АО "НИИМА "Прогресс") Способ изготовления микрополосковых плат СВЧ-диапазона с переходными металлизированными отверстиями на основе микроволновых диэлектрических подложек

Also Published As

Publication number Publication date
KR101051583B1 (ko) 2011-07-29
KR20100130401A (ko) 2010-12-13
US20100307801A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
JP5010737B2 (ja) プリント配線板
JP2018093061A (ja) 電子部品及び電子部品製造方法
JP4819150B2 (ja) セラミック基板の電極パターン形成方法
KR101043463B1 (ko) 다층 세라믹 기판 및 이의 제조 방법
JP2022159478A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
JP2011133456A (ja) 柱状導電体を用いて形成した多層セラミック基板とプローブ基板、及びその製造方法
JP2010283319A (ja) 多層セラミック基板及びその製造方法
JP2011228427A (ja) プローブカードおよびプローブ装置
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
WO2008133369A9 (en) The manufacturing method of the thin film ceramic multi layer substrate
JP4934692B2 (ja) セラミックプローブカードの製造方法
JP2018200911A (ja) ガラス回路基板及びその製造方法
KR100547349B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP2008241594A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2006147932A (ja) 多層配線基板及びその製造方法
JP2019054290A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
US9101064B2 (en) Thin film electrode ceramic substrate and method for manufacturing the same
JP2006245070A (ja) 回路装置
JP2007035836A (ja) 多層回路配線板及びbga型半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120214