KR20100130401A - 다층 세라믹 기판 및 그 제조방법 - Google Patents

다층 세라믹 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20100130401A
KR20100130401A KR1020090049071A KR20090049071A KR20100130401A KR 20100130401 A KR20100130401 A KR 20100130401A KR 1020090049071 A KR1020090049071 A KR 1020090049071A KR 20090049071 A KR20090049071 A KR 20090049071A KR 20100130401 A KR20100130401 A KR 20100130401A
Authority
KR
South Korea
Prior art keywords
ceramic
layer
surface modification
glass component
ceramic laminate
Prior art date
Application number
KR1020090049071A
Other languages
English (en)
Other versions
KR101051583B1 (ko
Inventor
김용석
오용수
장병규
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090049071A priority Critical patent/KR101051583B1/ko
Priority to US12/458,958 priority patent/US20100307801A1/en
Priority to JP2009180969A priority patent/JP2010283319A/ja
Publication of KR20100130401A publication Critical patent/KR20100130401A/ko
Application granted granted Critical
Publication of KR101051583B1 publication Critical patent/KR101051583B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0793—Aqueous alkaline solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/102—Using microwaves, e.g. for curing ink patterns or adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 다층 세라믹 기판 및 그 제조방법에 관한 것으로서, 다층의 세라믹층으로 적층되어 각 세라믹층에 구비된 비아를 통해 층간 접속되며, 상하부에 글래스 성분이 제거된 표면 개질층이 형성된 세라믹 적층체; 및 상기 세라믹 적층체의 상면 및 하면에 상기 비아와 전기적으로 접속되도록 형성된 콘택 패드;를 포함하는 다층 세라믹 기판을 제공하고, 또한 본 발명은 상기 다층 세라믹 기판의 제조방법을 제공한다.
LTCC, 표면, 글래스

Description

다층 세라믹 기판 및 그 제조방법{Multilayer ceramic substrate and manufacturing method thereof}
본 발명은 다층 세라믹 기판 및 그 제조방법에 관한 것으로서, 보다 상세하게는, 세라믹 적층체의 상하부 표면에 글래스 성분이 제거된 표면 개질층이 형성되어 있는 다층 세라믹 기판 및 그 제조방법에 관한 것이다.
최근 전자기기 기술 발달과 더불어 기기 자체가 단소 박형화 되어가고 있어, 부품의 집적화는 필수적이다.
부품의 집적화를 위해 다수개의 세라믹 시트를 적층하여 형성하는 다층 세라믹 기판이 개발되었다. 이와 같은 다층 세라믹 기판은 내열성, 내마모성 및 우수한 전기적 특성을 가짐에 따라, 종래 인쇄회로기판의 대체품으로 많이 이용되고 있으며, 또한, 그 수요가 점점 증가하는 추세이다.
이와 같은 다층 세라믹 기판은 PA 모듈 기판, RF 다이오드 스위치, 필터, 칩 안테나, 각종 패키지 부품, 복합 디바이스 등 다양한 전자 부품을 구성하기 위하여 널리 사용되고 있다.
특히, 다층 세라믹 기판은 반도체 소자의 전기적 검사를 위한 프로브 카드의 프로브 기판에 사용될 수 있다. 여기서, 프로브 기판은 상, 하부에 각각 콘택 패드를 구비하는 다층 세라믹 기판으로 이루어질 수 있다. 이때, 다층 세라믹 기판의 하부에 배치된 콘택 패드는 검사 신호를 외부와 주고 받는 인쇄회로기판과 전기적으로 접속된다. 또한, 다층 세라믹 기판의 상부에 배치된 콘택 패드는 검사 대상인 반도체 소자와 전기적으로 접속된 프로브 핀과 접촉하고 있을 수 있다.
이와 같은 다층 세라믹 기판을 제조하기 위해서는 먼저, 그린 시트를 다층으로 적층한 후, 소성 공정을 거침으로써 세라믹 적층체를 형성할 수 있다. 이후, 세라믹 적층체의 상하면에 각각 외부와 전기적으로 접속되기 위한 콘택 패드를 형성함으로써, 다층 세라믹 기판을 제조할 수 있다.
여기서, 콘택 패드는 세라믹 적층체상에 씨드 도금층을 형성한 다음, 씨드 도금층상에 포토 레지스트(photo resist; PR) 공정에 의해 형성된 레지스트 패턴을 형성한다. 이후, 레지스트 패턴을 이용한 도금 공정 및 에칭 공정 등을 거침에 따라, 일정한 패턴을 갖는 콘택 패드를 형성할 수 있다.
한편, 이러한 콘택 패드가 상면에 형성되는 다층 세라믹 기판으로서, HTCC(high temperature co-fired ceramic) 또는 LTCC(low temperature co-fired ceramic) 기판이 널리 사용되고 있는데, 이 중 HTCC 기판은 1500℃ 이상의 온도에서 열처리하여 다층 기판을 형성한다. 상기 HTCC 기판의 재료는 94% 이상의 알루 미나를 주원료로 사용하고, 첨가제로 소량의 SiO2를 사용하며, 콘택 패드의 재료는 고온 소성이 가능한 텅스텐(W)을 주로 사용한다.
이러한 HTCC 기판은 기계적 강도 및 내화학성 특성이 우수하나, 고온 소성된 텅스텐(W) 콘택 패드의 전기전도도가 은(Ag) 혹은 동(Cu)에 비해 낮아서 고주파 특성이 나쁜 단점과 열팽창 계수가 실리콘 반도체 소자에 비해 2배 정도로 높아 열팽창계수의 정합(matching)이 요구되는 응용 분야에서 큰 문제점이 되고 있다.
이에 반해, LTCC 기판은 900℃ 이하 온도에서 열처리하여 다층 기판을 형성한다. 상기 LTCC 기판은 900℃ 이하의 저온에서 사용하기 위해 용융점이 낮은 글래스(glass) 성분을 다량 함유하고 있다. 소성온도가 900℃ 이하로 되면서 콘택 패드의 재료로 저온에서 동시소성이 가능하면서 전기적 특성이 우수한 은(Ag) 혹은 동(Cu)을 사용할 수 있게 되었으며, 수동 소자인 저항, 인덕터 및 콘덴서를 기판 내부에 내장함으로써 전자 부품의 소형화, 복합화, 모듈화 및 고주파화에 널리 사용되어지고 있다.
그러나, 상기 LTCC 기판은 SiO2, CaCO3 및 ZnO 등과 같이 내화학성이 약한 글래스 성분을 다량 함유하기 때문에, 앞서 상술한 바와 같은 PR 공정, 도금 공정 및 에칭 공정 등에서 사용되는 강산 또는 강염기의 화학 용액들에 의해 상기 글래스 성분이 침식됨으로써, 세라믹 기판과 콘택 패드 간의 밀착력이 저하되고, 상기 콘택 패드의 구현에 어려움이 따르며, 기판의 강도가 저하되는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 세라믹 적층체 표면의 글래스 성분을 제거하여 표면 개질층을 형성한 후, 상기 표면 개질층 상에 콘택 패드를 형성함으로써, 상기 콘택 패드 형성을 위한 PR 공정, 도금 공정 및 에칭 공정에서 사용되는 강산 또는 강염기의 화학용액에 의해 상기 세라믹 적층체 표면이 침식되는 것을 방지하여, 세라믹 적층체와 콘택 패드간의 밀착력을 향상시킬 수 있는 다층 세라믹 기판 및 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 다층 세라믹 기판은, 다층의 세라믹층으로 적층되어 각 세라믹층에 구비된 비아를 통해 층간 접속되며, 상하부에 글래스 성분이 제거된 표면 개질층이 형성된 세라믹 적층체; 및 상기 세라믹 적층체의 상면 및 하면에 상기 비아와 전기적으로 접속되도록 형성된 콘택 패드;를 포함할 수 있다.
여기서, 상기 세라믹 적층체의 상기 표면 개질층을 제외한 각 세라믹층은 글래스 성분을 함유할 수 있다.
또한, 상기 콘택 패드와 상기 세라믹 적층체 사이에 개재된 도전성 접착패턴을 더 포함할 수 있다.
또한, 상기 도전성 접착 패턴은 Ni, Ti 및 Cr 중 적어도 어느 하나를 포함할 수 있다.
또한, 상기 도전성 접착패턴과 상기 콘택 패드 사이에 개재된 도금 씨드패턴을 더 포함할 수 있다.
또한, 상기 콘택 패드는 Cu, Ni 및 Au 중 적어도 어느 하나를 포함할 수 있다.
그리고, 상기 목적을 달성하기 위한 본 발명의 실시예에 의한 다층 세라믹 기판의 제조방법은, 글래스 성분을 함유하는 다층의 세라믹층으로 적층되고, 각 세라믹층에 구비된 비아를 통해 층간 접속을 이루는 세라믹 적층체를 제공하는 단계; 상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계; 및 상기 표면 개질층이 형성된 상기 세라믹 적층체의 상면 및 하면에 상기 비아와 전기적으로 접속되는 콘택 패드를 형성하는 단계;를 포함할 수 있다.
여기서, 상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계에서, 상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층을 화학적 처리 방법을 이용하여 글래스 성분을 제거할 수 있다.
또한, 상기 화학적 처리 방법은, 강산인 HF 및 HCl과, 강염기인 KOH 및 NaOH 중 적어도 어느 하나를 포함하는 화학용액을 사용하여 글래스 성분을 제거할 수 있 다.
또한, 상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계에서, 상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층을 물리적 처리 방법을 이용하여 글래스 성분을 제거할 수 있다.
또한, 상기 물리적 처리 방법은, 레이저빔, 플라즈마 소스 및 마이크로웨이브 중 적어도 어느 하나를 사용하여 글래스 성분을 제거할 수 있다.
또한, 상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계 이후에, 상기 표면 개질층의 표면을 폴리싱(polishing) 처리하는 단계;를 더 포함할 수 있다.
또한, 상기 콘택 패드를 형성하는 단계는, 상기 표면 개질층이 형성된 상기 세라믹 적층체 상에 도전성 접착층 및 도금 씨드층을 순차로 형성하는 단계; 상기 도금 씨드층 상에 레지스트 패턴을 형성하는 단계; 상기 레지스트 패턴에 의해 노출된 상기 도금 씨드층 상에 도금 공정을 수행하여 상기 콘택 패드를 형성하는 단계; 상기 레지스트 패턴을 제거하는 단계; 및 상기 레지스트 패턴이 제거되어 노출된 상기 도금 씨드층 및 도전성 접착층 부분을 에칭하여 도금 씨드패턴 및 도전성 접착패턴을 각각 형성하는 단계;를 포함할 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 다층 세라믹 기판 및 그 제조방 법에 의하면, 세라믹 적층체 상하부 표면의 글래스 성분을 제거하여 표면 개질층을 형성함으로써, 후속의 콘택 패드 형성을 위해 수행해야 하는 PR 공정, 도금 공정 및 에칭 공정 등에서 사용되는 화학용액에 대한 상기 세라믹 적층체 표면의 내화학성을 확보할 수 있다.
따라서, 본 발명은 상기 세라믹 적층체와 콘택 패드간의 계면 밀착력을 향상시키고, 상기 콘택 패드의 고착 강도를 향상시킬 수 있는 효과가 있다.
이로써, 본 발명의 다층 세라믹 기판을 이용하여 형성된 전자부품은 전기적 누설저항을 방지할 수 있으며, 고주파 회로 신호 전송력을 향상시킬 수 있다.
또한, 본 발명은 세라믹 적층체 표면의 내화학성을 확보함으로써, 고집적 패드 선폭을 구현할 수 있어, 저항, 인덕터 및 MLCC 실장에 대한 설계 자유도를 확보할 수 있는 장점이 있다.
또한, 본 발명은 상기 세라믹 적층체 표면의 침식 및 글래스 성분의 석출 등을 방지하여, 다층 세라믹 기판의 강도를 개선할 수 있다.
또한, 본 발명은 세라믹 적층체 표면의 글래스 성분의 석출을 방지하여 분진 발생이 일어나지 않도록 함으로써, 상기 분진 발생에 따른 불량율을 낮춰 작업성 및 양산성을 향상시킬 수 있다.
이하, 본 발명의 실시예들은 다층 세라믹 기판의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달 될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 실시예에 따른 다층 세라믹 기판을 나타낸 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 다층 세라믹 기판은, 세라믹 적층체(110) 및 콘택 패드(140)를 포함할 수 있다.
상기 세라믹 적층체(110)는 다층으로 적층된 세라믹층(111a, 112, 113, 114, 115a)을 포함할 수 있다. 이때, 다층으로 적층된 세라믹층(111a, 112, 113, 114, 115a)은 몸체를 관통하는 비아홀(121)에 충진된 전도성 재질, 예컨대, Ag 페이스트를 포함하는 비아(122)를 구비함에 따라, 층간 접속을 이룰 수 있다.
또한, 세라믹 적층체(110)의 내부에는 비아(122)와 전기적으로 접속된 내부 회로패턴(123)을 더 구비할 수도 있다.
특히, 본 발명의 실시예에 따른 다층 세라믹 기판의 상기 세라믹 적층체(110)를 구성하는 다층의 세라믹층(111a, 112, 113, 114, 115a) 중에서, 상하부 표면에 위치하는 세라믹층을 제외한 각 세라믹층(112, 113, 114)은 SiO2, CaCO3, ZnO 및 B2O3 등과 같은 글래스(glass) 성분을 다량 함유하는 LTCC층일 수 있으며, 상기 상하부 표면에 위치하는 세라믹층은 상기 글래스 성분이 제거된 표면 개질 층(111a, 115a)일 수 있다.
상기한 SiO2, CaCO3, ZnO 및 B2O3 등의 글래스 성분은, 상기 세라믹 적층체(110) 상에 콘택 패드(140) 등을 형성하기 위한 공정, 예컨대 PR 공정, 도금 공정 및 에칭 공정 등에서 사용되는 화학 용액에 대한 내화학성이 약하다.
그런데, 본 발명의 실시예에 따른 다층 세라믹 기판에 있어서, 상기 세라믹 적층체(110)의 상하부 표면에 위치하는 표면 개질층(111a, 115a)은, 내화학성이 약한 글래스 성분이 제거된 세라믹층이므로, 상기한 PR 공정, 도금 공정 및 에칭 공정이 끝난 후에도 세라믹 적층체(110)의 표면 손상이 일어나지 않아, 세라믹 적층체(110)와 콘택 패드(140)간의 우수한 계면 결합력을 가질 수 있고, 세라믹 기판의 강도를 유지시킬 수 있다.
이와 같이 세라믹 적층체(110)와 콘택 패드(140)간의 계면 결합력이 우수할 경우, 전기적 누설저항 방지 및 고주파 회로 신호 전송력을 향상시킬 수 있을 뿐만 아니라, 고집적 패드 선폭을 구현할 수 있어 저항, 인덕터 및 MLCC 실장에 대한 설계 자유도를 확보할 수 있다.
상기 콘택 패드(140)는 상기 비아(122)와 전기적으로 접속되며 세라믹 적층체(110)의 상면 및 하면에 각각 배치될 수 있다.
상기 콘택 패드(140)는 도전성 재질, 예컨대 Cu, Ni 및 Au 중 어느 하나의 단일층 또는 Cu, Ni 및 Au가 순차적으로 적층된 다층 등으로 이루어질 수 있다.
여기서, 상기 세라믹 적층체(110)의 상부면에 배치된 콘택 패드(140)는 전자 부품, 예컨대 다층 세라믹 기판이 프로브 기판을 형성하는 데 사용될 경우, 검사신호를 피드백하는 인쇄회로기판과 전기적으로 접촉될 수 있다. 또는 전자부품의 다른 예로서는 수동소자나 반도체 IC칩일 수도 있다.
또한, 상기 세라믹 적층체(110)의 하부면에 배치된 콘택 패드(140)는 소자, 예컨대 다층 세라믹 기판이 프로브 기판을 형성하는 데 사용될 경우, 검사대상인 반도체 소자와 전기적으로 접촉되는 프로브 핀과 전기적으로 접촉될 수 있다.
여기서, 본 발명의 실시예에 따른 다층 세라믹 기판은, 세라믹 적층체(110)의 표면에 글래스 성분이 제거된 표면 개질층(111a, 115a)이 형성되어 있어, 상기 세라믹 적층체(110)와 콘택 패드(140)과의 접합 강도가 저하되는 것을 방지할 수 있으므로, 다층 세라믹 기판과 프로브 핀간의 접합성도 향상시킬 수 있다. 이로써, 다층 세라믹 기판과 프로브 핀간의 누설 저항을 감소시킬 수 있어, 프로브 기판의 전기적 특성을 향상시킬 수 있다.
이에 더하여, 상기 콘택 패드(140)와 세라믹 적층체(110) 사이에 도전성 접착패턴(131)이 더 구비될 수 있다.
상기 도전성 접착패턴(131)은, 상기 콘택 패드(140)와 세라믹 적층체(110) 간의 접착 강도를 향상시킴으로써, 콘택 패드(140)의 신뢰성을 향상시키는 역할을 할 수 있다. 상기 도전성 접착패턴(131)을 형성하는 재질의 예로서는 Ti, Ni 및 Cr 중 적어도 어느 하나를 포함할 수 있다. 즉, 상기 도전성 접착 패드(131)는 단일막 또는 이중막 이상으로 형성할 수 있다. 또한, 상기 도전성 접착 패드(131)는 Ti, Ni 및 Cr 중 어느 하나의 단일 성분으로 이루어지거나, 둘 이상을 공증착하여 혼합 성분으로 이루어질 수도 있다.
그리고, 상기 도전성 접착 패턴(131)과 상기 콘택 패드(140)사이에 콘택 패드(140)를 형성하기 위한 도금 공정의 씨드층으로 사용된 도금 씨드패턴(132)이 더 구비될 수 있다.
이와 같이 본 발명의 실시예에 따른 다층 세라믹 기판은, 세라믹 적층체(110)의 표면에 글래스 성분이 제거된 표면 개질층(111a, 115a)이 구비되어 있음에 따라, 다층 세라믹 기판의 내화학성 및 내구성을 향상시킬 수 있어, 다층 세라믹 기판을 이용한 전자부품의 신뢰성 및 전기적 특성을 향상시킬 수 있다.
또한, 본 발명의 실시예에서 세라믹 적층체(110)는 5개의 세라믹층이 적층된 것으로 도시 및 설명하였으나, 이는 설명의 편의상 5개의 세라믹층으로 도시하였을 뿐, 이에 한정되는 것은 아니다.
또한, 본 발명의 실시예에서 세라믹 적층체(110)의 상하부 표면에 각각 1개의 표면 개질층(111a, 115a)이 형성된 것으로 도시 및 설명하였으나, 상기 글래스 성분이 제거된 표면 개질층(111a, 115a)의 갯수는 이에 한정되는 것은 아니다.
이하, 도 2 내지 도 8을 참조하여, 본 발명의 실시예에 따른 다층 세라믹 기판의 제조방법을 상세하게 설명하기로 한다.
도 2 내지 도 8은 본 발명의 실시예에 따른 다층 세라믹 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
도 2에 도시된 바와 같이, 다층 세라믹 기판을 제조하기 위해, 먼저 비 아(122)를 통해 층간 접속을 이루며 다층의 세라믹층(111, 112, 113, 114, 115)으로 적층된 세라믹 적층체(110)를 제공할 수 있다.
세라믹 적층체(110)는 비아(122)를 구비한 그린시트를 다수의 층으로 적층한 후, 적층된 그린시트를 소성함으로써 형성할 수 있다. 이때, 적층된 다수의 그린시트는 각 층에 구비된 비아(122)를 통해 층간접속을 이룰 수 있다. 또한, 그린시트는 비아(122)와 접속된 내부 회로패턴(123)을 더 구비할 수도 있다.
여기서, 상기 세라믹 적층체(110)는 900℃ 이하의 저온 소성에 의해 형성되는 LTCC 기판으로서, 각각의 세라믹층(111, 112, 113, 114, 115)은 SiO2, CaCO3, ZnO 및 B2O3 등과 같은 글래스 성분을 다량으로 함유하고 있을 수 있다.
다음으로, 도 3에 도시된 바와 같이, 상기 세라믹 적층체(110)를 구성하는 다층의 세라믹층(111, 112, 113, 114, 115)들 중에서, 상기 세라믹 적층체(110)의 상하부 표면에 위치하는 세라믹층(111, 115)에 함유되어 있는 글래스 성분을 제거하여 표면 개질층(111a, 115a)을 형성한다.
여기서, 상기 표면 개질층(111a, 115a) 형성을 위해 상기 세라믹 적층체(110)의 상하부 표면에 위치하는 세라믹층(111, 115)의 글래스 성분을 제거하는 표면 개질처리는, 화학적 처리 또는 물리적 처리 방법에 의해 이루어질 수 있다.
먼저, 화학적 처리 방법을 이용하는 경우, 상기 글래스 성분을 녹일 수 있는 화학용액, 예컨대 HF 및 HCl 등과 같은 강산과, KOH 및 NaOH 등과 같은 강염기 중 적어도 어느 하나를 포함하는 화학용액을 사용하여, 상기 글래스 성분을 제거할 수 있다. 상기 화학적 처리 시, 화학용액에 40℃ 내지 80℃ 정도의 온도를 가하고 와류를 형성할 수 있다.
상기 화학용액으로 세라믹 적층체(110) 표면의 글래스 성분을 녹여 표면 개질층(111a, 115a)을 형성한 후, 알코올 또는 DI(Distilled water) 등으로 세척 및 건조한 다음, 상기 표면 개질층(110)의 표면을 폴리싱(polishing) 처리하여, 후속으로 형성될 콘택 패드(140)와 상기 세라믹 적층체(110) 간의 밀착력을 강화시키도록 한다.
그리고, 이러한 화학적 처리 대신에 물리적 처리 방법으로 표면 개질층(111a, 115a)을 형성하는 경우에는, 상기 글래스 성분의 용융점(melting point) 이상에서 글래스 성분을 녹일 수 있도록, 레이저빔, 플라즈마 소스 및 마이크로웨이브 중 적어도 어느 하나를 사용하여 상기 글래스 성분을 제거할 수 있다.
이와 같은 물리적 처리를 통해 글래스 성분이 제거된 표면 개질층(111a, 115a)을 형성한 후, 폴리싱, 세척 및 건조 처리를 통해 내화학적 및 기계적으로 특성이 강화된 다층 세라믹 기판을 얻도록 한다.
즉, 본 발명의 실시예에 따르면, 상기한 바와 같은 표면 개질처리를 통해 세라믹 적층체(110)의 상하부 표면에 글래스 성분이 제거된 표면 개질층(111a, 115a)이 구비되도록 함으로써, 후술될 콘택 패드(140) 등을 형성하기 위한 공정, 예컨대 PR 공정, 도금 공정 및 에칭 공정 등에서 사용되는 화학 용액에 대한 상기 세라믹 적층체(110) 표면의 내화학성을 안정적으로 확보할 수 있고, 이에 따라 상기 세라믹 적층체(110)와 콘택 패드(140)간의 계면 결합력을 향상시킬 수 있다.
그런 다음, 도 4에 도시된 바와 같이, 상기 표면 개질층(111a, 115a)이 형성된 상기 세라믹 적층체(100)의 양면 상에 도전성 접착층(131a) 및 도금 씨드층(132a)을 순차로 형성한다.
상기 도전성 접착층(131a)을 형성하는 재질의 예로서는 Ti, Ni 및 Cr 중 적어도 어느 하나 또는 둘 이상일 수 있다.
그리고, 상기 도금 시드층(132a)은 후술될 콘택 패드(140)를 형성하기 위한 씨드의 역할을 한다. 도금 시드층(132a)을 형성하는 재질의 예로서는 Cu일 수 있다.
그 다음에, 도 5에 도시된 바와 같이, 상기 도금 씨드층(132a) 상에 레지스트 패턴(150)을 형성한다. 상기 레지스트 패턴(150)은 상기 비아(121)와 대응하는 부분을 노출시키도록 형성할 수 있다. 상기 레지스트 패턴(150)은 도금 씨드층(132a)상에 포토레지스트막을 형성하거나 드라이 필름을 부착한 후, 노광 및 현상 공정을 통해 형성할 수 있다.
그런 후에, 도 6에 도시된 바와 같이, 상기 레지스트 패턴(150)에 의해 노출된 상기 도금 씨드층(132a) 상에 도금 공정을 수행하여 콘택 패드(140)를 형성할 수 있다. 여기서, 상기 콘택 패드(140)는 Cu, Ni 및 Au 중 어느 하나로 이루어진 단일층 또는 Cu, Ni 및 Au가 순차적으로 도금된 다층으로 형성될 수 있다.
다음으로, 도 7에 도시된 바와 같이, 상기 레지스트 패턴(150)을 제거한다.
여기서, 본 발명의 실시예에 따르면, 상기 세라믹 적층체(110)에 글래스 성분이 제거된 표면 개질층(111a, 115a)이 구비되어 있기 때문에, 상기 레지스트 패 턴(150) 형성을 위한 PR 공정에서 사용되는 TMAH 등의 현상액과, 콘택 패드(140)의 도금 공정에서 사용되는 황산 및 염화물 등의 도금액에 의해서 세라믹 적층체(110) 표면이 침식되는 것을 방지할 수 있다.
그런 다음, 도 8에 도시된 바와 같이, 상기 레지스트 패턴(150)이 제거되어 노출된 상기 도금 씨드층(132a) 및 도전성 접착층(131a) 부분을 에칭하여, 도금 씨드패턴(132) 및 도전성 접착패턴(131)을 각각 형성할 수 있다. 이로써, 상기 비아(121)와 전기적으로 접속된 콘택 패드(140)가 형성될 수 있다.
여기서, 상기 에칭 공정은 습식 에칭공정일 수 있다. 이때, 상기 표면 개질층(111a, 115a)이 형성되어 있음에 따라, 습식 에칭공정에서 사용되는 HF 또는 KOH 등과 같은 강산 또는 강염기의 화학용액에 의해 상기 세라믹 적층체(110)의 표면이 손상될 염려가 없다.
상술한 바와 같이, 본 발명의 실시예에 따른 다층 세라믹 기판의 제조방법에 의하면, 세라믹 적층체(110)의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층(111a, 115a)을 형성함으로써, 후속의 콘택 패드(140) 형성을 위해 수행해야 하는 PR 공정, 도금 공정 및 에칭 공정 등에서 사용되는 화학용액에 대한 상기 세라믹 적층체(110) 표면의 내화학성을 확보함으로써, 세라믹 적층체(110)와 콘택 패드(140)간의 계면 밀착력을 향상시킬 수가 있다.
즉, 본 발명의 실시예에 따르면 콘택 패드(140)의 고착 강도를 기존의 16 N/㎟에서 35 N/㎟로 2배 이상 향상시킬 수 있었다.
이로써, 본 발명의 실시예에 따른 다층 세라믹 기판을 이용하여 형성된 전자 부품은 전기적 누설저항을 방지할 수 있으며, 고주파 회로 신호 전송력을 향상시킬 수 있다. 또한, 고집적 패드 선폭을 구현할 수 있어, 저항, 인덕터 및 MLCC 실장에 대한 설계 자유도를 확보할 수 있다.
또한, 세라믹 적층체(110) 표면의 침식 및 글래스 성분의 석출 등을 방지하여, 다층 세라믹 기판의 강도를 기존의 200 MPa 에서 350 Mpa 이상으로 높임으로써, 고강도 내구성 전자부품에 활용할 수 있다.
또한, 본 발명의 실시예에 따르면, 글래스 성분의 석출을 방지하여 분진 발생이 일어나지 않도록 함으로써, 상기 분진 발생에 따른 불량율을 낮춰 작업성 및 양산성을 향상시킬 수 있는 장점이 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 다층 세라믹 기판을 나타낸 단면도.
도 2 내지 도 8은 본 발명의 실시예에 따른 다층 세라믹 기판의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
110: 세라믹 적층체
111,112,113,114,115: 세라믹층
111a,115a: 표면 개질층
121: 비아홀
122: 비아
123: 내부 회로패턴
131a: 도전성 접착층
131: 도전성 접착패턴
132a: 도금 씨드층
132: 도금 씨드패턴
140: 콘택 패드
150: 레지스트 패턴

Claims (13)

  1. 다층의 세라믹층으로 적층되어 각 세라믹층에 구비된 비아를 통해 층간 접속되며, 상하부에 글래스 성분이 제거된 표면 개질층이 형성된 세라믹 적층체; 및
    상기 세라믹 적층체의 상면 및 하면에 상기 비아와 전기적으로 접속되도록 형성된 콘택 패드;
    를 포함하는 다층 세라믹 기판.
  2. 제1항에 있어서,
    상기 세라믹 적층체의 상기 표면 개질층을 제외한 각 세라믹층은 글래스 성분을 함유하는 다층 세라믹 기판.
  3. 제1항에 있어서,
    상기 콘택 패드와 상기 세라믹 적층체 사이에 개재된 도전성 접착패턴을 더 포함하는 다층 세라믹 기판.
  4. 제3항에 있어서,
    상기 도전성 접착 패턴은 Ni, Ti 및 Cr 중 적어도 어느 하나를 포함하는 다층 세라믹 기판.
  5. 제3항에 있어서,
    상기 도전성 접착패턴과 상기 콘택 패드 사이에 개재된 도금 씨드패턴을 더 포함하는 다층 세라믹 기판.
  6. 제1항에 있어서,
    상기 콘택 패드는 Cu, Ni 및 Au 중 적어도 어느 하나를 포함하는 다층 세라믹 기판.
  7. 글래스 성분을 함유하는 다층의 세라믹층으로 적층되고, 각 세라믹층에 구비된 비아를 통해 층간 접속을 이루는 세라믹 적층체를 제공하는 단계;
    상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계; 및
    상기 표면 개질층이 형성된 상기 세라믹 적층체의 상면 및 하면에 상기 비아와 전기적으로 접속되는 콘택 패드를 형성하는 단계;
    를 포함하는 다층 세라믹 기판의 제조방법.
  8. 제7항에 있어서,
    상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계에서,
    상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층을 화학적 처리 방법을 이용하여 글래스 성분을 제거하는 다층 세라믹 기판의 제조방법.
  9. 제8항에 있어서,
    상기 화학적 처리 방법은, 강산인 HF 및 HCl과, 강염기인 KOH 및 NaOH 중 적어도 어느 하나를 포함하는 화학용액을 사용하여 글래스 성분을 제거하는 다층 세라믹 기판의 제조방법.
  10. 제7항에 있어서,
    상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계에서,
    상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층을 물리적 처리 방법 을 이용하여 글래스 성분을 제거하는 다층 세라믹 기판의 제조방법.
  11. 제10항에 있어서,
    상기 물리적 처리 방법은, 레이저빔, 플라즈마 소스 및 마이크로웨이브 중 적어도 어느 하나를 사용하여 글래스 성분을 제거하는 다층 세라믹 기판의 제조방법.
  12. 제7항에 있어서,
    상기 세라믹 적층체의 상하부 표면에 위치하는 세라믹층의 글래스 성분을 제거하여 표면 개질층을 형성하는 단계 이후에,
    상기 표면 개질층의 표면을 폴리싱(polishing) 처리하는 단계;를 더 포함하는 다층 세라믹 기판의 제조방법.
  13. 제7항에 있어서,
    상기 콘택 패드를 형성하는 단계는,
    상기 표면 개질층이 형성된 상기 세라믹 적층체 상에 도전성 접착층 및 도금 씨드층을 순차로 형성하는 단계;
    상기 도금 씨드층 상에 레지스트 패턴을 형성하는 단계;
    상기 레지스트 패턴에 의해 노출된 상기 도금 씨드층 상에 도금 공정을 수행하여 상기 콘택 패드를 형성하는 단계;
    상기 레지스트 패턴을 제거하는 단계; 및
    상기 레지스트 패턴이 제거되어 노출된 상기 도금 씨드층 및 도전성 접착층 부분을 에칭하여 도금 씨드패턴 및 도전성 접착패턴을 각각 형성하는 단계;
    를 포함하는 다층 세라믹 기판의 제조방법.
KR1020090049071A 2009-06-03 2009-06-03 다층 세라믹 기판 및 그 제조방법 KR101051583B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090049071A KR101051583B1 (ko) 2009-06-03 2009-06-03 다층 세라믹 기판 및 그 제조방법
US12/458,958 US20100307801A1 (en) 2009-06-03 2009-07-28 Multilayer ceramic substrate and manufacturing method thereof
JP2009180969A JP2010283319A (ja) 2009-06-03 2009-08-03 多層セラミック基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049071A KR101051583B1 (ko) 2009-06-03 2009-06-03 다층 세라믹 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100130401A true KR20100130401A (ko) 2010-12-13
KR101051583B1 KR101051583B1 (ko) 2011-07-29

Family

ID=43299937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049071A KR101051583B1 (ko) 2009-06-03 2009-06-03 다층 세라믹 기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20100307801A1 (ko)
JP (1) JP2010283319A (ko)
KR (1) KR101051583B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9151799B2 (en) * 2012-10-03 2015-10-06 Corad Technology Inc. Fine pitch interface for probe card
JP5775060B2 (ja) * 2012-12-19 2015-09-09 日本特殊陶業株式会社 セラミック基板及びその製造方法
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
US10575374B2 (en) * 2018-03-09 2020-02-25 Ledengin, Inc. Package for flip-chip LEDs with close spacing of LED chips

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61209926A (ja) * 1985-03-14 1986-09-18 Hitachi Chem Co Ltd 金属膜の形成方法
JPH066015A (ja) * 1992-06-19 1994-01-14 Nec Corp ガラスセラミック多層配線基板の製造方法
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
JP4703207B2 (ja) * 2005-02-10 2011-06-15 京セラ株式会社 配線基板
JP2007109858A (ja) * 2005-10-13 2007-04-26 Hitachi Cable Ltd 配線基板及びその作製方法
KR100896584B1 (ko) * 2007-11-07 2009-05-07 삼성전기주식회사 세라믹 기판의 외부전극 도금방법
KR20090051627A (ko) * 2007-11-19 2009-05-22 삼성전기주식회사 다층 세라믹 기판 및 그의 제조방법

Also Published As

Publication number Publication date
US20100307801A1 (en) 2010-12-09
JP2010283319A (ja) 2010-12-16
KR101051583B1 (ko) 2011-07-29

Similar Documents

Publication Publication Date Title
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
JP6539992B2 (ja) 配線回路基板、半導体装置、配線回路基板の製造方法、半導体装置の製造方法
KR101043463B1 (ko) 다층 세라믹 기판 및 이의 제조 방법
JP5005321B2 (ja) 半導体装置
KR100691621B1 (ko) 박막 커패시터 내장된 인쇄회로기판 제조방법
JP2018200912A (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
KR20180017117A (ko) 배선 회로 기판, 반도체 장치, 배선 회로 기판의 제조 방법 및 반도체 장치의 제조 방법
KR20080021136A (ko) 프린트 배선판
JP2018093061A (ja) 電子部品及び電子部品製造方法
KR20140086375A (ko) 글라스 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 글라스 기반 프로브 카드용 스페이스 트랜스포머
JP4819150B2 (ja) セラミック基板の電極パターン形成方法
KR101234878B1 (ko) 박막 전극 세라믹 기판 및 이의 제조방법
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
KR101051583B1 (ko) 다층 세라믹 기판 및 그 제조방법
JP2022159478A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
WO2008133369A1 (en) The manufacturing method of the thin film ceramic multi layer substrate
KR20090025546A (ko) 연성인쇄회로기판의 제조방법
KR20110020098A (ko) 프로브 카드용 스페이스 트랜스포머 및 그 제조방법
JP2007149719A (ja) 配線基板内蔵用ビアアレイキャパシタ、ビアアレイキャパシタ内蔵配線基板及びその製造方法
KR101415635B1 (ko) 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法
KR100764389B1 (ko) 캐패시터 내장형 세라믹 기판 제조방법
JP2024083846A (ja) 配線基板及び配線基板の製造方法
JP2019054290A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee