JP2008241594A - プローブカード・アセンブリ用基板およびそれを用いたプローブカード - Google Patents

プローブカード・アセンブリ用基板およびそれを用いたプローブカード Download PDF

Info

Publication number
JP2008241594A
JP2008241594A JP2007085151A JP2007085151A JP2008241594A JP 2008241594 A JP2008241594 A JP 2008241594A JP 2007085151 A JP2007085151 A JP 2007085151A JP 2007085151 A JP2007085151 A JP 2007085151A JP 2008241594 A JP2008241594 A JP 2008241594A
Authority
JP
Japan
Prior art keywords
probe card
card assembly
recesses
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007085151A
Other languages
English (en)
Inventor
Toru Nagaoka
徹 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007085151A priority Critical patent/JP2008241594A/ja
Publication of JP2008241594A publication Critical patent/JP2008241594A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 MEMSプローブ実装工程を経たプローブカードでも電極剥がれが発生しないプローブカード・アセンブリ用基板およびそれを用いたプローブカードを提供することにある。
【解決手段】 第1の面1aおよび第2の面1bを有しているとともに、少なくとも第1の面1aに複数の凹部を有する絶縁基体1と、複数の凹部に対応して配置されており、複数の凹部の底部と第2の面1bとの間に形成された複数のビア導体2と、複数のビア導体2に対応して配置されており、絶縁基体1の第2の面1bに形成された複数のパッド3と、複数のビア2に対応して複数の凹部内に形成されており、複数のプローブピン6が設けられる複数の電極4と、を備える。
【選択図】 図1

Description

本発明は、プローブカード・アセンブリ用基板およびそれを用いたプローブカードに関するものである。
近年、ICの小型化、高性能化に伴って、プローブカード基板における電極や導体パターンのファインピッチ化がさらに求められてきている。このようなファインピッチ化の背景のなかでプローブカード・アセンブリ用基板上に設置するプローブピンもカンチレバータイプより垂直タイプに移行し、垂直タイプのなかでもMEMS技術を応用したMEMSプローブの技術開発が盛んに行われている。
このような複数のプローブピンを有するプローブカードは、複数のプローブピンを内部に有する構造体を、プローブカード・アセンブリ用基板の表面に配置した後、構造体のプローブピン以外の部分を薬液でエッチングさせることで得られる。
特開2001−91543号公報
しかしながら、上記プローブカード・アセンブリ用基板において、MEMSプローブピンをプローブカード・アセンブリ用基板の表面に実装する際、エッチングに使用するKOH等の強酸、強アルカリの薬液に、プローブカード・アセンブリ用基板を高温長時間浸漬させる必要がある。このため、プローブカード・アセンブリ用基板の電極が剥離しやすいという問題があった。
本発明は上記課題に鑑みて案出されたものであり、その目的は、電極の剥がれが発生しにくい高信頼性のプローブカード・アセンブリ用基板を提供することにある。
本発明のプローブカード・アセンブリ用基板は、第1の面および第2の面を有しているとともに、前記第1の面に複数の凹部を有する絶縁基体と、前記複数の凹部に対応して配置されており、前記複数の凹部の底面と前記第2の面との間に設けられた複数のビア導体と、前記複数のビア導体に対応して配置されており、前記絶縁基体の前記第2の面に形成された複数のパッドと、前記複数のビア導体に対応して前記複数の凹部内に設けられており、複数のプローブピンが設けられる複数の電極と、を備えたことを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記複数のビア導体が、前記複数の凹部の底面から突出していることを特徴とする
本発明のプローブカード・アセンブリ用基板は、前記複数の電極がニッケル層と金層との積層構造からなることを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記複数の電極がニッケル層と錫層との積層構造からなることを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記複数のビア導体と前記複数の電極との間に複数のコーティング層を有することを特徴とする
本発明のプローブカード・アセンブリ用基板は、前記コーティング層がニッケル層と金層との積層構造からなることを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記複数の凹部の側面は、前記複数の凹部の底面から前記基体の前記第1の面に向かって狭まることを特徴とする。
本発明のプローブカードは、上記いずれかのプローブカード・アセンブリ用基板と、該プローブカード・アセンブリ用基板の前記複数の電極に電気的に接続されており、被検査対象の電極に接触する複数のプローブピンと、を備えたことを特徴とする。
本発明の配線基板は、第1の面に複数の凹部を有する絶縁基体と、複数の凹部に対応して配置されており、複数の凹部の底面と第2の面との間に形成された複数のビア導体と、複数のビア導体に対応して複数の凹部内に形成されており、複数のプローブピンが設けられる複数の電極とを備えたことにより、プローブピンを電極に実装する際に強酸、強アルカリの薬液を用いる場合でも、複数の電極と複数のビア導体との接触面が、凹部の底面に位置されていることにより、電極の側面と絶縁基体を密着させることで薬液が複数の電極と複数のビア導体との接触面に到達しにくく、電極の剥がれを低減することができる。このため、高信頼のプローブカード・アセンブリ用基板とすることができる。
本発明のプローブカード・アセンブリ用基板について、図1を参照して説明する。図1は、本発明の実施の形態に係るプローブカード・アセンブリ用基板の構成を示す断面図である。
本実施の形態に係るプローブカード・アセンブリ用基板は、第1の面1aおよび第2の面1bを有しているとともに、第1の面1aに複数の凹部を有する絶縁基体1と、複数の凹部に対応して配置されており、複数の凹部の底部と第2の面1bとの間に設けられた複数のビア導体2と、複数のビア導体2に対応して複数の凹部内に設けられており、複数のプローブピンが設けられる複数の電極4とを有する。
本実施の形態において、絶縁基体1は、アルミナ(Al23)セラミックス,ムライト(3Al23・2SiO2)セラミックス,窒化アルミニウム(AlN)セラミックス,ガラスセラミックス等のセラミックスからなる基板や、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE),四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE),四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルテロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などがよい。または、セラミックスからなる基板の片面もしくは両面に上記の有機樹脂からなる層を形成した基板でもよい。
図1において、絶縁基体1は、複数のビア導体2に対応して配置されており、絶縁基体1の第2の面1bに形成された複数のパッド3を第2の面に有する。
本実施の形態における複数のビア導体2は、絶縁基体1中に埋め込まれており、金属からなる。このような金属としてはCu、Ag、W、Mo等の少なくとも1種類が挙げられる。
図1において、絶縁基体1の凹部内において露出されたビア導体2の端部20には、コーティング層5が配置されている。コーティング層5は、ビア導体2の端面20を被覆し、ビア導体2と、ビア導体2上に配置される電極4との間の電流のコンタクトを行う役目を有する。このようなコーティング層5としては、例えば、電解Niめっき層上に電解Auめっき層を有する構造や、無電解Niめっき層上に無電解Auめっき層を有する構造が挙げられる。複数のビア導体2の端面20がコーティング層5を有することにより、電極4からビア導体2に加わる応力はコーティング層5を介して加えられる。このため、電極4を厚く形成しても、ビア導体2とコーティング層5との接続部20に加わる応力を比較的低減できる。
本実施の形態における複数のパッド3は、絶縁基体1の第2の面1bに形成されており、金属の層からなる。このような金属の層としては、例えば、絶縁基体1との接合性を考慮し、密着層と主導体層とが順次積層されてなる構造が挙げられる。密着層を形成する材料としては、例えば、Ti,Cr,Ta,Nb,Ni−Cr合金,TaN等の少なくとも1種、主導体層を形成する材料としては、例えば、Cu、Ni、Au等の少なくとも1種が挙げられる。
このような密着層は、厚さを0.01〜0.2μm程度とするのが良い。0.01μm未満では、絶縁基体1と主導体層とを強固に接合することが困難となり、0.2μmを超えると、密着層を成膜する際の内部応力によって剥離が生じ易くなる。
本実施の形態における複数の電極4は、複数のビア導体2に対応して、絶縁基体1の複数の凹部内に設けられており、金属の層からなる。このような金属の層としては、例えば、電解Niめっき層上に電解Auめっき層を有する構造や、無電解Niめっき層上に無電解Auめっき層を有する構造が挙げられる。このような複数の電極4は、ビア導体2を被覆するコーティング層5と接触されており、めっき成長による自然な横方向への広がりにより絶縁基体1の凹部の側面と接触する。コーティング層5をニッケル層と金層との積層構造とし、電極5をニッケル層と金層との積層構造とすることにより、ビア導体2とコーティング層5との接続部に加わる応力を低減できる。なお、ここで、ニッケル層とは、ニッケルを50%以上含むニッケル合金層を総称しており、ニッケルにコバルト等の他の金属がトータルで50%未満混じっていても良い。
本実施の形態におけるプローブカード・アセンブリ用基板は、凹部内に電極4が形成されていることにより、プローブピン6を実装する際の薬液による不具合が電極4とビア導体5との接触面20に生じにくい。このため、高信頼な検査を行えるプローブカード・アセンブリ用基板とすることができる。
次に本発明のプローブカード・アセンブリ用基板の製造方法を説明する。
(ア)凹部とビア導体2を有する絶縁基体1を準備する。
(イ)絶縁基体1にパッド3およびコーティング層5を形成する。
(ウ)絶縁基体1の凹部内に電極4を形成する。
工程(ア)において、絶縁基体1がアルミナセラミックスから成る場合、先ずアルミナ(Al)やシリカ(SiO),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状と成し、これをシート状に成形してグリーンシートを得る。その後、グリーンシートを所定形状に打ち抜き加工するとともにビア打ち抜きを行い、ビア埋め込み金属の粉末にバインダーや熱膨張係数を調整するための添加剤を加えたペーストを打ち抜き穴に加圧注入し、表面に必要に応じ導体パターンをプリントする。打ち抜く径をビア導体2の径ではなく、凹部の径とした物を準備して、絶縁基体1の表層とする。必要に応じてこれを複数枚積層し焼成することにより、凹部とビア導体2を有する絶縁基体1が製作される。
ここで、例えば凹部を形成するグリーンシートの打ち抜き時に、打ち抜き型のメス型の径を多少大きくしておく。これにより打ち抜かれたグリーンシートの穴径は、メス型側が大きくなる。径の大きい面をビア3側として複数のグリーンシートを積層焼成することにより、開口付近が狭まる凹部とすることができる。このような構造により、絶縁基体1から電極5に対して圧縮応力が加わるため、ビア導体2とコーティング層5との接続部分への薬液の侵入を、より効果的に防ぐことができる。このような構造により、電極が機械的にも引っ張り応力に対して強くなることに加え、ニッケルめっき時のペーハーを低くして製膜した場合には、ニッケルめっき層には圧縮応力が加わるようになるため、絶縁基体1から電極5に対して圧縮応力が加わることになり、ビア導体2とコーティング層5との接続部分への薬液の侵入を、より効果的に防ぐことができる。
なお、焼成後の基板に穴加工を施し、金属をビア3に埋め込む場合、焼成による収縮誤差が無いためビア3の寸法精度をより高精度に作成することができる。この場合、絶縁基体1のパッド3が形成された第2の面1bと反対側に位置する第1の面1aに凹部を形成する。凹部は、ドリルマシーン若しくはマイクロブラスト加工により形成できる。
次に、上記工程(イ)について説明する。工程(イ)において、まず絶縁基体1の全面にパラジウム等の触媒層を形成する。次に、部分的にエッチング処理を施し、触媒層の一部を取り除き、パッド3とコーティング層5を形成する部分のみに触媒層を残す。本実施形態のプローブカード・アセンブリ用基板は、核となる触媒層を絶縁基体1の所望のエリアに形成できることから、無電解めっきの析出エリアをコントロールすることができる。
ここで、触媒層を形成する方法としては、絶縁基体1の全面に真空蒸着またはスパッタリング蒸着などにより形成する。蒸着法によることで、触媒層の厚みを制御しやすくなり、無電解めっきに対する触媒効果を安定とすることができる。
なお、触媒層を部分的にエッチングする方法としては、パッド3とコーティング層5とを形成する部分にマスクを施しフォトリソグラフィ法でエッチングを行い、パッド3とコーティング層5とを形成する部分以外の触媒層を取り除く方法が挙げられる。
そして触媒が施された絶縁基体1に無電解ニッケルめっき、無電解金めっきを施すことで、パッド3とコーティング層5とを形成することができる。絶縁基体1がアルミナセラミックスからなり、工程(ア)において絶縁基体1の凹部がマイクロブラスト加工により形成されている場合、アルミナセラミックスよりビア導体2に充填した金属の方がブラストされにくい傾向があるので、図2に示すような絶縁基体1の凹部の底面からビア導体2が突出した構造となりやすい。このようなビア導体2上にコーティング層5を形成する場合、コーティング層5の中央部が盛り上がった構造となる。つまり、図2において、コーティング層5は、ビア導体2の直上部分に位置し第1の面1a側に突出した第1の部分5aと、ビア導体2を覆う第2の部分5bとからなる。このような構造により、複数の電極4にプローブピンを形成する際に、仮に、薬液がビア導体2とコーティング層5との接続部20に侵入して、接続強度が低下したとしても、接続部20に加わる応力がコーティング層5の第1の部分5aによって緩和されるだけではなく、電極4に支持されたコーティング層5の側面においても緩和されることで、接続強度の低下を小さくすることができる。
次に、上述の工程(ウ)について説明する。工程(ウ)において、パッド3を覆うようにレジスト膜を形成し、その後コーティング層5上にニッケルめっきを形成し、必要に応じて、金めっきを形成し電極5とする。
ここで、例えばコーティング層5上に形成するニッケルめっきを1層ではなく、ニッケルめっき層、錫めっき層、ニッケルめっき層とが積層された構造とし、複数のニッケルめっき層間にニッケルめっきに拡散しやすい錫めっき層を挟む。このような構成により、ニッケルめっき中に錫めっきが拡散すると共に、錫の拡散した部分のニッケルめっき層が体積膨張しニッケルめっき層に部分的に圧縮応力が加わることで絶縁基体1から電極5に対して部分的に圧縮応力が加わることになり、複数のビア導体2と複数の電極5との複数の接続面20まで薬液が到達し難くなる事で接続信頼性を高くすることができるので、より好ましい。
そして、絶縁基体1の第1の面1aを研磨や、CMP等によって平面化することで、複数の電極4の表面を平坦化することができる。このような電極4の表面には、表面保護や接続性向上のために金メッキを形成する。その後、パッド3を覆っているレジスト膜を剥離する。
以上の工程により、本実施形態のプローブカード・アセンブリ用基板を製造することができる。
図3に、本実施形態のプローブカード・アセンブリ用基板を用いたプローブカードの断面図を示す。図3に示すプローブカードは、半導体ウェハの複数の電極に接触される複数のプローブピン6と、複数のプローブピン6が接続された複数の電極4を有するプローブカード・アセンブリ用基板とからなる。図3に示した構成は、プローブカードと電気的に接続され、半導体ウェハの試験を行うテスターをさらに備えている。
図3に示すプローブカードは次のようにして製造される。例えば、まず、上述のプローブカード・アセンブリ用基板を治具に固定する。次に、MEMS構造の複数のプローブピン6を内部に有する構造体(多数個取りのブロック)を、プローブカード・アセンブリ用基板の第1の面2a上に配置し、複数の電極5上に複数のプローブピン6を接合する。その後、構造体のプローブピン6以外の部分を薬液で溶解させることで、プローブピン6を電極5上に形成させる。これにより、プローブピンを有するプローブカードを得ることができる。
そして、上述したプローブピン6を有するプローブカードのパッド3と、テスター7とをコード8により電気的に接続させることで、半導体ウェハの試験が可能となる。なお、テスター7とコード8との電気的な接続とは、テスター7とパッド3との間に、適宜、中継基板等の接続構造が組み込まれる接続をいう。
本発明のプローブカード・アセンブリ用基板は、薬液に浸漬させてもビア導体2と電極4および基板1との接続強度が低下しにくいため、このようなプローブカード・アセンブリ用基板にプローブピンを有するプローブカードは、電気的信頼性に優れたプローブカードとすることができる。また、本発明のプローブカードは、研磨によって電極4の表面を容易に平面に形成することができるので、プローブピン6を高精度に接続することができる。よって、位置合わせ精度が高く高速に検査できる生産性のよいプローブカードとなる。
本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す概念断面図である。 本発明のプローブカード・アセンブリ用基板の実施の形態の別の例を示す概念断面図である。 本発明のプローブカードの実施の形態の一例を示す概念断面図である。
符号の説明
1:絶縁基体
2:ビア導体
4:電極
5:コーティング層

Claims (8)

  1. 第1の面および第2の面を有しているとともに、前記第1の面に複数の凹部を有する絶縁基体と、
    前記複数の凹部に対応して配置されており、前記複数の凹部の底面と前記第2の面との間に設けられた複数のビア導体と、
    前記複数のビア導体に対応して前記複数の凹部内に設けられており、複数のプローブピンが設けられる複数の電極と、
    を備えたプローブカード・アセンブリ用基板。
  2. 前記複数のビア導体が、前記複数の凹部の底面から突出していることを特徴とする請求項1に記載のプローブカード・アセンブリ用基板。
  3. 前記複数の電極がニッケル層と金層との積層構造からなることを特徴とする請求項1または2に記載のプローブカード・アセンブリ用基板。
  4. 前記複数の電極が、ニッケル層と錫層との積層構造からなることを特徴とする請求項1または2に記載のプローブカード・アセンブリ用基板。
  5. 前記複数のビア導体と前記複数の電極との間に複数のコーティング層を有することを特徴とする請求項1〜4のいずれかに記載のプローブカード・アセンブリ用基板。
  6. 前記複数のコーティング層がニッケル層と金層との積層構造からなることを特徴とする請求項5に記載のプローブカード・アセンブリ用基板。
  7. 前記複数の凹部の側面は、前記複数の凹部の底面から前記基体の前記第1の面に向かって狭まることを特徴とする請求項1〜6のいずれかに記載のプローブカード・アセンブリ用基板。
  8. 請求項1〜7のいずれかに記載のプローブカード・アセンブリ用基板と、
    該プローブカード・アセンブリ用基板の前記複数の電極に電気的に接続されており、被検査対象の複数の電極に接触する複数のプローブピンと、を備えたことを特徴とするプローブカード。
JP2007085151A 2007-03-28 2007-03-28 プローブカード・アセンブリ用基板およびそれを用いたプローブカード Pending JP2008241594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007085151A JP2008241594A (ja) 2007-03-28 2007-03-28 プローブカード・アセンブリ用基板およびそれを用いたプローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085151A JP2008241594A (ja) 2007-03-28 2007-03-28 プローブカード・アセンブリ用基板およびそれを用いたプローブカード

Publications (1)

Publication Number Publication Date
JP2008241594A true JP2008241594A (ja) 2008-10-09

Family

ID=39913116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085151A Pending JP2008241594A (ja) 2007-03-28 2007-03-28 プローブカード・アセンブリ用基板およびそれを用いたプローブカード

Country Status (1)

Country Link
JP (1) JP2008241594A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011208979A (ja) * 2010-03-29 2011-10-20 Kyocera Corp プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2013083620A (ja) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd プローブカード及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011208979A (ja) * 2010-03-29 2011-10-20 Kyocera Corp プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2013083620A (ja) * 2011-10-12 2013-05-09 Samsung Electro-Mechanics Co Ltd プローブカード及びその製造方法

Similar Documents

Publication Publication Date Title
EP1435658B1 (en) Substrates and method for producing the same
JP5744210B2 (ja) 薄膜配線基板およびプローブカード用基板
JP2008089461A (ja) 半導体集積回路検査用プローバ
US11497126B2 (en) Multilayer wiring board and probe card including same
JP2010043898A (ja) 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
JP2008241594A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
KR100903291B1 (ko) 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP2004214586A (ja) 多層配線基板
JP2006275579A (ja) 検査基板および検査装置
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
JP2006292726A (ja) 検査基板
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2008241595A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2005268259A (ja) 多層配線基板
JP2006308413A (ja) プローブカード
KR102400749B1 (ko) 배선기판
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JP2003069233A (ja) 多層配線基板
KR20100084421A (ko) 배선 기판 제조 방법 및 이를 포함하는 프로브 카드 제조 방법
JP2010107319A (ja) コンタクトプローブの製造方法
JP2005101377A (ja) 多層配線基板
JP2007263649A (ja) 電気信号計測用治具およびその製造方法
JP2014107390A (ja) 配線基板およびそれを用いた多層配線基板