JP2008533749A

JP2008533749A - プリント回路にパターニングされた埋め込み式静電容量層

Info

Publication number: JP2008533749A
Application number: JP2008502987A
Authority: JP
Inventors: ジェイ．ダン、グレゴリー; ティ．クロスウェル、ロバート; エイ．マゲーラ、ジャロスロー; サビック、ジョビカ; ブイ．タンゲア、アルーン
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 2005-03-21
Filing date: 2006-02-17
Publication date: 2008-08-21
Also published as: WO2006101638A2; CN101147240A; US7138068B2; WO2006101638A3; WO2006101638B1; US20060207970A1; CN100517588C

Abstract

パターニングされた埋め込み式静電容量層を作製する方法が開示される。方法は、プリント回路基材（５０５）の上に乗る導電性金属層（５１５）の上に乗るセラミック酸化物層（５１０）を作製する（１３０５，１３１０）こと、領域（７０５）内でセラミック酸化物層を穿孔する（１３２０）こと、及び、導電性金属層を化学エッチングすることによって、領域のセラミック酸化物層及び導電性金属層を除去することを含む。セラミック酸化物層は、１ミクロン厚より薄くてもよい。

Description

本出願は、２００３年１０月９日に出願された「PEELABLE CIRCUIT BOARD FOIL」という名称の同時係属の米国特許出願第１０／６８２５５７号、及び、本出願の譲受人に譲渡された「PRINTED CIRCUIT EMBEDDED CAPACITORS」という名称の同時係属の米国特許出願第１０／７３６３２７号に関する。

本発明は、一般に、剛性又は可撓性の単一又は多層回路基板に集積化されるか、又は、埋め込まれるコンデンサに関する。

電子コンポーネント技術において、しばしば、より小型であることがより好適であることを意味する。小型の電子機器を実現する探求において、電子業界は、過去に使用されていたコンポーネントより小型の電子コンポーネントを求めている。

コンデンサ（２つの導体の間に挟まれた誘電体材料）は、この探求において実質的に縮小した電子コンポーネントの代表的なものである。しかし、現行のやり方は、主に、回路基板の表面上のはんだペースト上に各コンデンサを個々に実装し、コンデンサをリフローはんだ付けすることによる。コンデンサの小型化が進歩したにもかかわらず、各表面実装コンデンサは、やはり、回路基板表面積のかなりの部分を占め、基板上で「ピックアンドプレースする(pick and place)」ために大幅なコストを要求する。たとえば、代表的な携帯電話は、４００を超えるはんだ接合部によって、回路基板に接続された２００を超える表面実装コンデンサを含む。回路基板の製造中に回路基板にコンデンサを集積化する、又は、埋め込む能力は、表面実装コンデンサと比べて大幅な空間及びコストの節約を実現するであろう。残念ながら、回路基板にコンデンサを集積化する、又は、埋め込むことができるコンデンサを作る努力は、回路基板上でコンデンサの多く（たとえば、＞１００ｐＦの静電容量を要求する）を置換えるのに十分な静電容量を持たない（たとえば、＜１０ｐＦ／ｍｍ^２）コンデンサを生産してきた、又は、所定の製造容積までスケールアップされない構造及びプロセスをもたらした。

プリント回路基板は、銅及びガラス強化エポキシ又は他のポリマーの複数層を含む。銅は、回路の導電性要素を形成するようにパターニングされ、ポリマーは、誘電分離及び機械的強靱性を提供する。ポリマーは、低誘電率材料であり、したがって、ポリマー誘電性回路基板内に形成された平行板埋め込み式コンデンサは、高い静電容量密度を提供しない。

非常に高い誘電率を有するセラミック誘電体が入手可能であるが、そのセラミック誘電体は、通常、剛性があり過ぎて、有機プリント回路基板に機械的に適合しない。さらに、有機プリント回路基板は、セラミック誘電性フィルムを形成するのに使用される方法に適合しない。セラミック誘電性フィルムは、化学溶液堆積（ＣＳＤ）、蒸着、スパッタリング、物理気相堆積、及び化学気相堆積などの広い範囲の堆積技法によって一般に形成される。しかし、不可欠な誘電性構造を得るために、こうした技法は、通常、高温堆積又は高温結晶化を要求する。こうした温度は、回路基板基材内の有機材料を溶解し、高温に熱し、又は、普通なら劣化させるであろう。

さらに、これらのプロセスは、銅に適合しない。セラミック誘電体を形成するのに必要とされる高温及び酸化状態では、銅は、セラミック誘電体と銅との間の界面で酸化する。これは、デバイス性能全体を劣化させることになる界面層を実際上形成し、したがって、セラミック誘電体の使用によって得られるいずれの利点も無効にする。銅は、還元性雰囲気では、それほど容易には酸化しないが、こうした雰囲気は、誘電性酸化物層内に過剰な欠陥濃度を生成することになり、相形成を妨げる場合がある。同様に、銅は、低温ではそれほど容易には酸化しないが、回路基板コンポーネントに適合する温度でセラミックフィルムを形成する努力は、一般に、結果得られるセラミックの誘電特性を低下させた。セラミック誘電体の場合、有利な誘電特性は、低温では生成するのが難しい複雑な結晶構造（たとえば、ペロブスカイト）に密接に関わっていることが明らかである。

チタン酸ジルコン酸鉛（ＰＺＴ）及びチタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）の誘電性酸化物は、特に有望な種類のペロブスカイト結晶構造を有する高誘電率のセラミック誘電体に属する。ＣＳＤプロセスによって形成されると、誘電性酸化物は、非常に高い誘電率を有する、非常に薄く可撓性があり強靭な層内に作られることができる。

誘電性酸化物の薄いコーティングを銅の薄い箔に付加することによって、適合性のある回路基板層形成技法を使用して回路基板に付加されることを意図される薄い構造を作成するためのいくつかの方法が提案された。こうした材料が、製造され、回路基板構造内に集積化され、パターニングされることになる方法についての一部の態様が述べられているが、これらの方法をいろいろな用途について独特の方法で使用する改良が望ましい。

必要とされるものは、高誘電率材料で形成されるコンデンサを、製造するのが経済的である剛性又は可撓性の回路基板に付加するための構造及びプロセスであり、構造は、今日広く使用されている多層回路基板作成技法に適合する形態である。

本発明の実施形態による、特定のプリント回路埋め込み式コンデンサを詳細に述べる前に、本発明の実施形態が、主に、回路基板用の埋め込み式コンデンサに関連する方法工程及び装置コンポーネントの組合せの中に存在することが確認されるべきである。相応して、本明細書の説明の利益を受ける当業者に容易に明らかになることになる詳細によって開示を曖昧にさせないために、装置コンポーネント及び方法工程は、本発明の実施形態を理解することに適切な特定の詳細だけを示す図面において、適切である場合に、従来のシンボルで表わされた。

本発明の実施形態の独特の分離された埋め込み式コンデンサは、完成すると、少なくとも２つの基材層を含むプリント回路基板の補助構造に塗布される誘電体コーティング箔で始まって形成されてもよく、又は、プリント回路基板上に薄いセラミック酸化物層を設ける他の技法（その技法が、従来型であっても、又は、その時は知られていなくても）を使用して形成されてもよい。箔を使用する本発明の一部の実施形態の埋め込み式コンデンサを含む完成したプリント回路基板（本明細書でプリント回路構造とも呼ばれる）の作製は、誘電体材料を結晶化する試みが、プリント回路基板補助構造自体の上でその場で実施される場合に、通常、実質的に劣化することになるプリント回路基板に適合する。本発明の実施形態のために使用される技法は、プリント回路はんだ付けのために通常使用されるプロセスに耐える必要があるだけである一般に使用されるプリント回路に適合する。たとえば、技法は、２８８℃の１０秒のはんだディップ試験に合格し、かつ、３００℃の劣化温度を有するＦＲ−４として知られるプリント回路材料に完全に適合する。さらに、技法は、ミクロンオーダの表面粗さを通常有するＦＲ−４などのプリント回路材料に完全に適合し、したがって、従来技術の技法、特に、高温適合性及び平滑な表面を提供しながら、ＦＲ−４より費用がかかり、かつ、金属化し、処理することが実質的により難しいテフロン（登録商標）及びポリイミドなどのポリマー上への薄い（＜１ミクロン）フィルムの真空堆積を含む技法と区別される。

一部の実施形態による技法は、誘電性酸化物が金属箔層に塗布された後にプリント回路補助構造に塗布され、その後、最高６００℃の温度で結晶化される結晶化誘電性酸化物材料を含む箔の使用を含む。こうした箔を作製する一方法は、図１〜４を参照して、ある程度詳細に述べられる。他の方法を使用することができる。別の方法の一例は、２００３年６月１９日に公開された米国公報２００３／０１１３４４３Ａ１に記載される。図１〜４を参照して述べられる方法によって形成される電極は、比較的（ほぼ２５ミクロン以下）薄いが、他の方法は、最大約７０ミクロンである少なくとも１つの電極層の厚さを有する箔をもたらすことができる。

図５〜１２は、本発明の一部の実施形態による、プリント回路構造内における埋め込み式コンデンサの形成をある程度詳細に述べる。
本発明は、添付図において、例として示され、制限として示されない。添付図では、同じ参照は類似の要素を示す。

図の要素は、簡単にかつ明確にするために示され、必ずしも一定比例尺に従って描かれなかったことを当業者は理解するであろう。たとえば、本発明の実施形態の理解を増進するのに役立つように、図の要素の一部の寸法は、他の要素に対して誇張される場合がある。

図１を参照すると、本発明の一部の実施形態による、剥離可能な回路基板箔２００を作製する方法が示される。剥離可能な回路基板箔２００の断面図は、図２に示される。工程１０５（図１）にて、無機剥離材料２１５（図２）を使用して第１表面で結合する金属支持体層２０５（図２）及び導電性金属箔２１０（図２）が形成される。この無機剥離材料２１５は、（図３，４を参照して以下で述べるように、結晶化誘電性層を剥離可能な回路基板箔２００に付加するのに使用される）高温にさらされた後に２つの金属層２０５、２１０を分離する能力を保持する。無機剥離材料２１５は、本質的に、金属と非金属の共堆積混合物からなり、２００２年２月１２日にChen他に発行された米国特許６，３４６，３３５，Ｂ１に記載される技法などの知られている技法を使用して形成されてもよい。本発明の一部の実施形態によれば、金属支持体層２０５は、１０〜７５ミクロン厚であってよく、ほとんどの使用について、３０〜７０ミクロン厚であり、導電性金属箔２１０は、５〜１５ミクロン厚であってよく、ほとんどの使用について、１０〜２０ミクロン厚であり、無機剥離材料は、０．０３０ミクロン厚より薄くてもよい。本発明の一部の実施形態は、誘電体コーティング箔の作製（及び、最終的に、多層プリント回路基板の１つ又は複数の層内でのコンデンサの形成）のためのものであるため、本発明の一部の実施形態の導電性金属箔２１０は、通常、剥離層を有する従来の金属箔について使用されるものより厚い（たとえば、米国特許６，３４６，３３５を参照されたい）。ほとんどの用途について、金属支持体層２０５及び導電性金属箔２１０のための最適な金属は、銅又は銅合金であるが、ニッケル又はニッケル合金などの他の金属を使用することができる。

工程１１０（図１）にて、金属箔層２１０の第２表面２１２は、高温抗酸化バリア２２０（図２）がコーティングされてもよく、結果得られるコーティングされた第２表面（２２１）は、０．０５ミクロン２乗平均平方根（ＲＭＳ）より小さい表面粗さを有する。高温抗酸化バリア２２０は、誘電性酸化物が、約６００℃と同程度の温度で、知られている技法によって塗布され、熱分解され、結晶化される、後工程中に、導電性金属箔２１０の大幅な酸化を防止するのに有効であるバリアであり、１００℃より低い温度でうまく働く、従来の剥離可能な回路基板箔のために使用される代表的な防錆コーティングと比較して性能利益を有する。

この高温抗酸化バリアは、０．０５ミクロンＲＭＳより小さい表面粗さを達成することになり、また、通常、０．０１ミクロンＲＭＳより小さい表面粗さを達成することになる、知られている技法を使用して、パラジウム、プラチナ、イリジウム、ニッケル、又は、合金から選択されてもよい材料、あるいは、これらの金属と他の材料、たとえば、アルミニウム材料、リン材料、又は他の材料の少量との組合わせを含む組成物を、スパッタリングするか、無電解メッキするか、又は電解メッキすることによって、導電性金属箔２１０上に堆積されてもよい。

通常、導電性金属箔層２１０をコーティングするために選択される技法は、金属支持体層２０５の第２表面２０７（図２）が、ほぼ同じ厚さまで、同じ高温抗酸化バリア２２０（図２）をコーティングされることをもたらすことになるが、これは、本発明の一部の実施形態について要求される結果ではない。たとえば、許容可能な代替の技法は、高温抗酸化バリアが、導電性金属箔２１０だけに塗布され、金属支持体層２０５を未コーティング状態のままにするように、メッキ工程中に、レジスト又は他のポリマー材料を用いて、金属支持体層２０５の第２表面をマスキングすることを含むであろう。従来の剥離可能な回路基板箔、たとえば、コネチカット州ウォータベリ(Waterbury, CT) のオーリンコーポレイションメタルズグループより入手可能のＣｏｐｐｅｒＢｏｎｄ（登録商標）薄銅箔（その箔については、導電性金属箔の露出表面が、樹枝形成プロセスによって意図的に粗化されてもよい）と対照的に、本発明の一部の実施形態の導電性金属箔２１０の結果得られる表面は、平滑のまま保たれ、粗さ測定値は、０．０５ミクロン２乗平均平方根（ＲＭＳ）より小さく、より好ましくは、０．０１ミクロンＲＭＳより小さい。こうした平滑さは、導電性金属箔２１０及び高温抗酸化バリア２２０を形成するのに使用される、知られている技法によって達成されることができる。図１を参照して述べた方法によって形成される剥離可能な回路基板箔２００は、好都合にも、従来のプリント回路基板に対応するサイズで作られることができ、また、出荷、ハンドリング、及び処理中に、箔がしわがよる、又は、裂けることを防止するための費用のかかる技法を使用する必要なしでハンドリングし、出荷されることができる。

ここで図３を参照すると、本発明の一部の実施形態による、剥離可能な回路基板箔２００から誘電体コーティングされた剥離可能な回路基板箔４００を作製する方法が示される。誘電体コーティングされた剥離可能な回路基板箔４００の断面図が、図４に示される。工程３０５にて、結晶化誘電性酸化物層４０５（図４）が、剥離可能な回路基板箔２００の導電性金属箔２１０に隣接して形成される。本発明による結晶化誘電性酸化物の特定の例は、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）、チタン酸ランタン鉛（ＰＬＴ）、チタン酸鉛（ＰＴ）、ジルコン酸鉛（ＰＺ）、ニオブ酸マグネシウム鉛（ＰＭＮ）、チタン酸バリウム（ＢＴＯ）、チタン酸ストロンチウム（ＳＴＯ）、及びチタン酸ストロンチウムバリウム（ＢＳＴＯ）を含む。ＰＺＴ系からなる鉛ベースの誘電性酸化物、特に、ＰＣＺＴ化学式ＰｂＣａ_ｘ（ＺｒＯ_０．５２Ｔｉ_０．４８）Ｏ_３（ｘは０．０１〜０．１である）からなる組成物は、特に魅力的である。具体的には名前を挙げない化合物内でのＮｉ，Ｎｂ，Ｃａ，Ｓｒなどの少量の元素の添加はまた、電気性能を改善する可能性がある。相応して、本発明の一部の実施形態の誘電性酸化物は、少量のＮｉ，Ｎｂ，Ｃａ，Ｓｒを含んでもよい。

結晶化誘電性酸化物は、化学溶液堆積（ＣＳＤ）、蒸着、スパッタリング、物理気相堆積、及び化学気相堆積などの広い範囲の堆積技法のうちの１つの技法によって、工程３０５にて形成される。これらの技法は、通常、高温堆積か高温結晶化のいずれかを要求し、また、撓んだときでさえも、コンデンサを形成する優れた誘電特性を維持しながら、形態が多結晶であり、かつ、かなり可撓性がある導電性金属箔２１０上の結晶コーティングをもたらす。結晶性で誘電性の酸化物層を形成するのに使用することができる経済的でよく知られている技法は、ＣＳＤを使用することである。結晶性で誘電性の酸化物層を形成する別の経済的な技法は、パウダー又はパウダー浮遊物を使用してパウダーコーティングすることである。これらの技法によって形成された、結晶化誘電性酸化物材料は、当技術分野でよく知られているように、多結晶の性質を持つことが非常に多い。結晶化誘電性酸化物層４０５は、約０．１〜約１ミクロンの厚さで形成されてもよい。結晶化誘電性酸化物層４０５は、ＰＣＺＴであるとき、多くの使用について、０．２〜０．６ミクロン厚になるように形成されてもよく、また、高い生産収率と必要な絶縁破壊電圧（たとえば、５ボルトより大きい）を依然として提供しながら、１０００ピコファラド／平方ミリメートル（１０００ｐＦ／ｍｍ^２）を超え、通常、３０００ｐＦ／ｍｍ^２以上である静電容量密度を提供するであろう。本明細書全体を通して使用される静電容量の値は、別途指示しなければ、１メガヘルツで指定される。結晶化誘電体層が、０．２ミクロンより薄い厚さで、ＣＳＤ又はパウダーコーティングの費用効果的な方法によって形成されるとき、導電性金属箔２１０と電極層４１５との間で、ピンホール短絡の形態の欠陥が生じる傾向がある。スパッタリングなどの他の技法は、より薄い結晶化誘電性酸化物層を可能にする場合があるが、経済性がずっと低く、層が、薄過ぎて、ハンドリングに耐えない場合がある。ディップコーティング技法及び他の技法もまた、金属支持体層２０５に隣接して犠牲結晶化誘電性酸化物層４１０の形成をもたらす場合があるが、この層は、本発明の一部の実施形態については要求されない。一部のコーティング技法の場合、金属支持体層２０５上に犠牲結晶化誘電性酸化物層４１０の形成を可能にすることは、その形成を妨げるように試みることに比べてコストがかからないと推定され、また、結晶化誘電性酸化物層４０５だけが形成されるときに生じる場合がある箔層のカーリングを減らすのに役立つ。

図３の工程３０５を参照して述べた方法によって形成される剥離可能な回路基板箔４００は、好都合にも、従来のプリント回路基板に対応するサイズで作られることができ、また、出荷、ハンドリング、及び処理中に、箔がしわがよる、又は、裂けることを防止するための費用のかかる技法を使用する必要なしでハンドリングし、出荷されることができる。この剥離可能な回路基板箔４００は、その後、異なる誘電性エリアを有するコンデンサを形成するために、可撓性又は剛性のプリント回路基板スタック内で誘電体層４０５と導電性金属箔層２１０を塗布するのに使用されることができる。これは、適切な導電性接着材料又は他の知られている技法を使用して、剥離可能な回路基板箔４００の誘電体層４０５を、可撓性又は剛性のプリント回路基板スタックの導電性金属層表面に固着させ、その後、図４の点線４５０、４５５で示すように、金属支持体層２０５、犠牲結晶化誘電性酸化物層４１０、及び高温抗酸化バリア２２５を剥離除去し、それに続いて、個々のコンデンサを形成するための、よく知られているエッチング工程及び金属堆積工程を行うことによって行われる。一実施形態では、単一コンデンサは、電力源層用などの、プリント回路基板の全体の層内に形成される。

工程３０７（図３）にて、誘電性酸化物層４０５の露出表面には、接着層４０７（図４）をコーティングすることができる。接着層４０７は、誘電性酸化物層４０５に後工程で塗布される電極層の十分な接着性を提供するのに必要な厚さである必要があるだけである。一部の実施形態では、接着層は、ミクロン厚の何分の１かであるに過ぎないチタンタングステン（ＴｉＷ）からなる。この接着層４０７は、スパッタリング、無電解メッキ、又は電解メッキによって、導電性金属箔２１０上に堆積されてもよい。誘電性酸化物層４０５をコーティングするために選択される技法は、犠牲結晶化誘電性酸化物層４１０もまた、ほぼ同じ厚さまで、同じ接着材料でコーティングされることをもたらし、犠牲接着層４１２をもたらすが、これは、本発明の一部の実施形態について要求される結果ではない。

再び図３，４を参照すると、工程３１０（図３）にて、電極層４１５（図４）が、スパッタリング、無電解メッキ、又は電解メッキなどのよく知られている技法を使用して、接着層４０７によって結晶化誘電体層４０５に固着されてもよい。電極層４１５についての代表的な厚さは、２〜２０ミクロンである。電極層４１５を塗布するのに使用される技法に応じて、電極層４１５とほぼ同じ厚さの犠牲電極層４２０が、金属支持体層２０５上の結晶化誘電体層４１０に隣接して（すなわち、金属支持体層２０５の反対にある結晶化誘電体層の表面上に）形成されてもよいが、これは、本発明の一部の実施形態について要求されない。

電極層４１５を有する剥離可能な回路基板箔は、たとえば、プレプレグ層（ガラス強化Ｂステージエポキシ）上にプレスすること（エポキシを流し、その後、硬化させるために、圧力と温度を使用するよく知られている技法である）によって、工程３１５（図３）にて回路基板基材に張り合わせることができる。ステップ３２０（図３）にて、金属支持体層２０５が、導電性金属箔層２１０から剥離除去されると、存在する場合犠牲電極層４２０もまた、図４の点線４５０、４６０で示すように剥離除去される。

ここまでで、剥離可能な回路基板箔２００、４００及びそれらを作製するプロセスは、可撓性がありかつ剛性がある回路基板にコンデンサを付加することを経済的に容易にする箔を提供することが理解されるべきである。無機剥離層は、熱分解及び結晶化の高温にさらされた後に有効なままである。剥離可能な金属支持体層及び２重の結晶化誘電性酸化物層は、（一実施形態において）平坦に形成され、かつ、しわがよらず、又は、折り目がつかない箔を提供するのに役立ち、犠牲金属支持体層及び犠牲誘電性酸化物層は、本発明の一部の実施形態を使用して、回路基板に容量性層を付加するプロセスの間に容易に除去されてもよい。

本発明の一部の実施形態によれば、図１〜４を参照して先に述べた結晶化誘電性酸化物層であるセラミック酸化物層を設ける技法は、プリント回路基板に埋め込まれる薄いセラミック酸化物層を設けるために、本発明の実施形態で使用されてもよい１技法に過ぎない。

図５〜１３は、本発明の一部の実施形態による、プリント回路構造内における埋め込み式コンデンサの作製を示す、断面図、平面図、及びフローチャートである。図５は、目下のところ、第１電極層５１５及び埋め込み式セラミック酸化物層５１０が塗布された上部層５０５である層を有するプリント回路補助構造５００の小さな部分の上部層５０５の断面図である。上部層５０５、又は、上部層ならびに上部層の下の層（本明細書では示さない）もまた、本明細書で述べる実施形態のために、基材、又はプリント回路基材と呼ばれる。埋め込み式セラミック酸化物層５１０は、図１〜４を参照して先に述べたように作製される箔の結晶化誘電体層として、塗布されてもよいが、必ずしも塗布される必要はない。図４を参照して述べる箔などの箔が使用されると、層５２５は抗酸化層であってよく、また、層５３０は接着層であってよいが、そうでなければ、一方の層又は両方の層５２５、５３０は、存在しなくてもよい。一部の実施形態では、層５２５、５３０は、第２電極層５２０とセラミック酸化物層５１０との間、及び、セラミック酸化物層５１０と第１電極層５１５との間に他の材料を含んでもよい。一例では、図４に示す順序と逆の順序で、抗酸化層と接着層を有する箔が塗布される。この例では、層５２５はＴｉＷをからなる接着層であり、層５３０はニッケルからなる抗酸化層である。第２電極層５２０は、従来の技法又は新しい技法によってセラミック酸化物層５１０を覆うように形成されてもよい。埋め込み式セラミック酸化物層５１０は、通常、１ミクロン厚より薄く、少なくとも３００ｐＦ／ｍｍ^２の誘電率を有する誘電材料である。「補助構造」という用語は、作製の種々の段階の間のプリント回路基板のことを言う。プリント回路層は、ＦＲ４などの一般に使用されるプリント回路基板材料で形成されてもよいが、本発明はまた、入手可能なほとんどの多層プリント回路材料に適合する。本発明の一部の実施形態によれば、誘電体コーティング箔は、いくつかの技法の１つの技法によって上部層の表面に塗布される。技法のうちのいくつかにおいて、上部層５０５は、よく知られている「プレプレグ」層である。一技法では、第１電極層５１５の表面は、先に述べた樹状成長法などによって、意図的に粗化され、箔は、プレプレグ層に塗布され、プリント回路基材は、接着プロセスを完成させるために処理される。第１電極層５１５の表面が平滑である別の技法では、接着促進基材が、第１電極層５１５の表面に塗布され、その後、プレプレグ層に塗布され、プリント回路基材は、接着プロセスを完成させるために処理される。

プロセスは、これまで全体が述べられてきたが、本発明の一部の実施形態によるプロセスの一部の工程が図１３に示される。工程１３０５（図１３）にて、電極層４１５、導電性金属箔２１０、及び電極層４１５と導電性金属箔２１０との間に配設された結晶化誘電性酸化物層４０５を含む図４の箔４００などの誘電体コーティング箔が作製される。誘電体コーティング箔４００は、さらに、図４に示すように、高温抗酸化層（たとえば、２２０）及び／又は、接着層（たとえば、４０７）を含んでもよい。一部の実施形態では、結晶化誘電性酸化物層４０５は、結晶化チタン酸ジルコン酸カルシウム鉛からなり、１ミクロン厚より薄くてもよく、１０００ｐＦ／ｍｍ^２より大きい静電容量密度を有する。工程１３２０（図１３）にて、箔４００の電極層４１５は、プリント回路補助構造５００の上部層５０５に固着される。箔４００の電極層４１５は、プリント回路補助構造５００の第１電極層５１５を形成し、導電性金属箔２１０は、プリント回路補助構造５００の第２電極層５２０を形成し、結晶化誘電性酸化物層４０５は、プリント回路補助構造５００のセラミック酸化物層５１０を形成する。他の手段は、プリント回路補助構造５００の第１電極層５１５、第２電極層５２０、及びセラミック酸化物層５１０を形成するのに使用することができる。箔４００が、プリント回路補助構造５００を形成するのに使用されるとき、プリント回路補助構造５００の層５２５、５３０は、図４を参照して先に述べた高温抗酸化層２０及び接着層４０７などの層を表し、又は、他の好都合な、又は、新しい手段が、プリント回路補助構造５００を作製するのに使用されるとき、他の中間層が形成される。図１〜４を参照して述べたタイプ以外のセラミック酸化物層が、本発明の一部の実施形態で使用されるとき、高温抗酸化層は、第２電極層５２０とセラミック酸化物層５１０との間にあり、かつ、両者に接触する代わりに、又は、それに加えて、第１電極層５１５とセラミック酸化物層５１０との間で形成され、かつ、両者に接触してもよく、あるいは、存在しなくてもよいことが理解されるであろう。一部の実施形態では、セラミック酸化物層５１０は、上述した工程１３０５、１３１０を特に使用しない、知られているか、又は、新しい他の技法によって形成されてもよい。工程１３０５、１３１０は、プリント回路基材５０５を覆う電極層（導電性金属層）５１５を覆うセラミック酸化物層５１０を作製する特定の例を示す。一部の実施形態では、セラミック酸化物層５１０は、最大２ミクロンなど、ある程度厚い場合がある他の誘電体材料を含んでもよい。

工程１３１５（図１３）にて、（存在する場合）第２電極層５２０及び高温抗酸化層５２５は、複数のコンデンサのそれぞれの上部電極６０５、６１０、６１５を形成し、セラミック酸化物層５１０の露出部分６５０を形成するために選択的に除去される。プリント回路製造業者によって一般に実施されるフォトリソグラフィパターニング及びエッチングのよく知られている技法は、この選択的な除去のために使用されてもよい。図６は、工程１３１５が終了した後の本発明の一部の実施形態によるプリント回路補助構造５００の部分の断面図である。この例では、（存在する場合）第２電極層５２０及び抗酸化層５２５をエッチングすることによって、３つの上部電極６０５、６１０、６１５が生成される。これらの電極の３次元形状は、図１４を観察することによって、よりよく理解されてもよく、図１４は、完成したコンデンサを示す本明細書の述べる工程（及び一部のさらなる工程）が、はんだマスク適用の前に終了した後のプリント回路補助構造５００の部分の斜視図である。プリント回路補助構造５００は、さらなる埋め込み式コンデンサを含む場合があるさらなる層が付加される場合があるため、その時点では完成していないか、又は、もはや層を付加しない場合、集積回路などの表面実装部品が付加されてもよい。第２電極層５２０及び抗酸化層５２５の部分の除去は、セラミック酸化物層５１０の部分６５０を露出する。

工程１３２０（図１３）にて、セラミック酸化物層５１０の領域６５０は、結晶化誘電体層５１０の露出部分６５０の領域７０５（図７）内で穿孔される。プリント回路補助構造５００が、抗酸化層５２５又は別のタイプの中間層を含むとき、こうした中間層は、第２電極層５２０をパターニングするのに使用されるプロセスの工程として除去されてもよく、又は、穿孔部はまた、こうした中間層を貫通して延びなければならない。これは、エッチャント及び／又はレーザ技法の適切な選択によって行われてもよい。たとえば、中間層が、数ミクロンのニッケルであるとき、中間層は、上部電極層５２０をパターニングするのに使用されるエッチングプロセス中に除去されてもよい。中間層が、１ミクロンの１０分の１より薄いＴｉＷであるとき、中間層は、セラミック酸化物層５１０の穿孔にも使用される機械式アブレーション又はレーザアブレーションによって穿孔されてもよい。図７は、プリント回路補助構造５００の部分の断面図であり、図８は、工程１３２０が終了した後の、本発明の一部の実施形態による、プリント回路補助構造５００の図８の部分断面の平面図である。穿孔領域７０５は、技法の後続の工程（その一部の実施形態が以下で述べられる）が終了したときに、セラミック酸化物層５１０の他の部分からの分離コンデンサの物理的分離を行うために、分離コンデンサを含むように最終的に作製される、７１５（図７）、１４０５（図１４）などの非穿孔領域の周りに外接する領域を含んでもよい。

穿孔領域７０５を形成する穿孔用穴は、機械式アブレーション又はレーザアブレーションなどの技法によって形成されてもよい。使用することができる、知られている機械式アブレーション技法の例は、サンドブラスト、液体ジェット、及び超音波アブレーションと呼ばれる技法である。従来の多層プリント回路基板の作製者によって一般に使用されるレーザアブレーション技法は、二酸化炭素（ＣＯ_２）及び紫外（ＵＶ）レーザアブレーションである。これらの技法のうちの任意の技法を使用することは、穿孔プロセスを非常に経済的にさせ、選択は、セラミック酸化物層５１０、第１電極層５１５、及び、接着層又は抗酸化層などの、セラミック酸化物層５１０と第１電極層５１５との間の任意の中間層に使用される材料に依存する。ＣＯ_２レーザ照射は、電極層５１５材料及び一定の中間層材料に実質的に影響を及ぼすことなく、セラミック酸化物層５１０内に穴をアブレーションする。ＵＶレーザは、セラミック酸化物層５１０と第１電極層５１５の両方を貫通して穴をアブレーションし、ニッケル及びＴｉＷなどの一定の中間層材料内に穴をアブレーションしてもよい。これらの技法のいずれの技法の使用も、１０ミクロン〜１００ミクロンの径の範囲にある穿孔穴７１０（図７，８）を生成してもよい。（残りのものとして、図７，８のオブジェクトは、必ずしも正確な比例尺で描かれていない。）穿孔穴７１０は、セラミック酸化物層５１０及び第１電極層５１５の材料と厚さに応じて、０．０５〜０．５０の範囲内の割合などの、穿孔される領域の面積のわずかだけを除去するように配列されるときに有効であってもよい。もちろん、より大きい割合も有効に働くことになるが、作製コストを増加させる場合がある。

工程１３２５（図１３）にて、穿孔領域７０５内の第１電極層５１５及びセラミック酸化物層５１０は、化学エッチングによって除去される。本発明の一部の実施形態では、それにより、分離コンデンサが形成される。フォトリソグラフィパターニング及び化学エッチングを使用する従来のプリント回路技法は、穿孔領域７０５内の電極層５１５の除去を達成するのに使用されてもよい。化学エッチングは、感光性ドライフィルムレジスト及び塩化第２銅エッチ又はアンモニアエッチなどの、従来のプリント回路基板作製に使用される従来のレジスト及びエッチャントを使用して実施されてもよい。電極層が、穿孔穴７１０を形成するのに使用される技法によって本質的に影響を受けない実施形態では、エッチャントは、穿孔穴７１０を通って第１電極層５１５の表面に達し、穿孔穴のエリア内の電極材料を溶解させ、穿孔穴間のセラミック酸化物層５１０の下で電極材料を横方向に侵し、そこの電極材料ならびに穴内の電極材料を除去する。電極層が、穿孔穴７１０を形成するのに使用される技法によって穿孔穴で本質的に除去される実施形態では、エッチャントは、穿孔穴内に流れ、穿孔穴間のセラミック酸化物層５１０の下で、電極材料を横方向に溶解させ、そこの電極材料ならびに穴内の電極材料を除去する。穿孔穴間のセラミック酸化物材料の下の金属電極材料の除去は、ボイドを残し、ボイドは、セラミック構造が十分に薄いときに、ボイドの上のセラミック酸化物材料の構造を弱め、また、ボイド上のセラミック材料は、結果得られる使用済のエッチャント混合物が洗い流されるときに、分離し、洗い流される。これらの実施形態がうまく働くセラミック材料の最大厚さは、元素の異なる組合せについて、また、セラミック材料の結晶化の異なる程度について変動する場合がある、セラミック材料の強度に依存するが、通常、１ミクロンより薄い。セラミック酸化物材料の除去は、電極材料の除去を達成する化学エッチングによってもたらされるため、穿孔領域における電極材料及びセラミック材料の除去は、本質的に同時に行われると言うことができる。

図９を参照すると、工程１３２５が終了した後の本発明の一部の実施形態による、プリント回路補助構造５００の部分の断面図が示される。プリント回路補助構造５００の図１０の部分断面の対応する平面図が図９に示される。エッチング後にそのまま残る、セラミック酸化物層５１０の露出領域６５０の非穿孔エリアは、通常、少なくとも１つの分離セラミック酸化物エリア（本明細書で、分離誘電体コアと呼ぶ）９０５を含み、分離セラミック酸化物エリアは、分離コンデンサ９１０を形成し、かつ、分離誘電体コア９０５の下で底部電極９２５を形成する第１電極の部分に対して、バイアを使用して電気接続を形成することができる、さらなる横方向エリア９１５を設けるのに十分に大きい。エッチング後にそのまま残る、セラミック酸化物層５１０及び第１電極層５１５の他の部分は、第１電極（場合によってはアース電極である場合がある）を共有する、９４０，９５０などのコンデンサの下にあり、かつ、コンデンサに接続するエリア９３０，６２０，６２５などの回路ランナである。
レーザが、セラミック酸化物層５１０を穿孔するのに使用されるとき、セラミック酸化物層５１０のどの部分９０５を保存するかを判定するために、２つのオプションが利用可能である。１つのオプションは、その領域が穿孔されないようにレーザをプログラムすることである。第２のオプションは、全体に穿孔を形成することによって、工程１３２０（図１３及び図７を参照されたい）において穿孔を形成するのに使用されるレーザを駆動するためのレーザプログラミングを簡略化し、次に、エッチ工程中にレジストを用いて部分９０５を保護することである。セラミック酸化物層５１０及び第１電極層５１５は、レーザ照射工程で穿孔されると共に、エッチ工程中にパターニングされたレジストによって露出される領域においてだけ除去される。ＣＯ_２レーザが使用されるときには、ＣＯ_２レーザは、通常環境下では上部電極層を穿孔しないため、ＣＯ_２レーザが上部電極６１５の部分の上にあるときでも、常時レーザを作動させることによって、レーザプログラミングが、さらに簡略化される場合がある。ＵＶレーザが使用されるときには、ＵＶレーザは、上部電極層が保存されるロケーションで作動すると、第２電極層を穿孔する場合があるため、穿孔が必要とされる場所だけで作動するようにプログラムされなければならない。

同様に、機械式アブレーションが、セラミック酸化物層５１０を穿孔するのに使用されるときには、セラミック酸化物層５１０のどの部分９０５を保存するかを判定するために、２つのオプションが利用可能である。１つのオプションは、部分９０５が穿孔されないように、機械式アブレーション工程中に、たとえば、パターニングされたポリマーレジストを用いて部分９０５を保護することである。第２のオプションは、エッチ工程中にレジストを用いて部分９０５を保護することである。

特定の回路要件は、１つの群として他のコンデンサから分離される２つ以上のコンデンサに信号が結合されることであり、それにより、１つだけのバイアが、表面端子に対するその群のコンデンサの底部電極の接続を行うために第１電極層５１５のエリアを必要とするが、それぞれの分離コンデンサの下の底部電極（底部電極９２５など）に対する回路ランナがやはり必要とされるであろう。底部電極のこうしたフィーチャは、フィーチャの一番上のセラミック酸化物層５１０からのセラミック材料を用いて形成される。これは、プリント回路補助構造５００の別の部分（図１４には示されず）の平面図である図１１に示され、別の部分は、ランナ１１２０と、２つのコンデンサ１１０５、１１１０と、２つのコンデンサ用の（分離セラミック酸化物コア１１２５によって覆われた）第１電極とを有し、２つのコンデンサは、プリント回路補助構造５００上の回路の残りの部分から分離される。下方へ第１電極材料へ延びるバイアが作製されるために、分離セラミック酸化物コア１１２５上にエリア１１１５が設けられる（図１１において点線で示す）。

これらの実施形態のこの時点までに、セラミック酸化物層５１０の残りの部分を含む、パターニングされた埋め込み式コンデンサ層が形成され、本例では、分離誘電体コア９０５、分離誘電体コア１１２５、及び領域７０５内に残ったままである元のセラミック酸化物層５１０の部分を含む。
本発明の一部の実施形態は、従来技術の技法よりずっと大きい静電容量密度の分離コンデンサを提供することができるため、共有される電極及び誘電体コアを使用するコンデンサについての必要性が実質的に減少するが、一部の状況については、それが許容されてもよい。この例を見てわかるように、本発明の一部の実施形態は、両方のタイプについて可能である。

工程１３３０（図１３) にて、露出した表面は、プレプレグ又は樹脂コーティングされた箔などの共形の誘電体材料１２０５で上塗りされる。図１２は、工程１３３０及び後続の工程が終了した後の、本発明の一部の実施形態による、プリント回路補助構造５００の部分の断面図である。露出表面は、少なくとも、第２電極の表面６０５、６１０、６１５；第１電極及びランナ６２０、６２５を共有した状態の、コンデンサの第２電極６０５、６１０の下にある結晶化誘電体層５１０の露出した共通部分；分離誘電体コア９０５の露出した第２電極６１５；分離誘電体コア９０５の側面；及び、プリント回路補助構造の上部層５０５を含む。共形の材料１２０５は、これらの特性のうちの少なくとも一部を有する任意の材料であり、露出表面を共形的にコーティングすることができ、コーティングされた導電性部品間に十分な誘電分離を提供することができ、プリント回路補助構造に新しい導電性層を付加するのに使用されることができ、電気的バイアを形成するように使用されることができる。

工程１３３５（図１３）にて、端子１２１０、１２２０、１２３０、１２４０、１２５０が、ブラインドバイア１２２１、１２３１、１２４１、１２５１及びメッキされたスルーホール１２１１を使用して形成される。ブラインドバイア１２２１、１２３１、１２５１用の穴及びメッキされたスルーホール１２１１は、従来型であり、ドリリングなどの従来技法を使用して、又は、レーザを使用することによって形成される。ブラインドバイア１２４１は、共形材料とセラミック酸化物層５１０の薄いセラミック材料の両方を貫通して形成される点で、従来型ではない。それでも、ＣＯ_２とＵＶレーザが共に、セラミック酸化物層に貫入するため、従来のレーザドリリングが使用されてもよい。図１２は、工程１３３５が終了した後の本発明の一部の実施形態による、プリント回路補助構造５００の部分の断面図である。ブラインドバイア１２２１、１２３１、１２５１は、上部電極６０５、６１０、６１５に電気接続を行うのに使用される。ブラインドバイア１２４１は、分離コンデンサ９１０の底部電極９２５に電気接続するのに使用される。あるいは、ブラインドバイア１２４１は、１つの入力信号を２つの信号経路に電気結合することができる、２つのコンデンサなどの複数コンデンサの共通底部電極の共有機構に対する接続を提供することができる。メッキされたスルーホール１２１１は、プリント回路補助構造５００の全体領域７５０（共有部分）の下の第１電極層５１５に対する電気結合に使用される。バイア及びスルーホールは、従来の技法によって形成されることができ、端子は、従来の技法によって付加される。一部の実施形態では、電極６０５、６１０、６１５などの露出した第１電極は、他の導体に対して直接接続するために、バイアを電極に付加することなく使用されてもよい。
集積回路及び他の電気コンポーネント、特に、表面実装タイプであるコンポーネントは、本発明の実施形態を使用することによって、今や、実質的に高い静電容量値の分離コンデンサに経済的に結合されることができ、この時、集積回路と他の電気コンポーネントの端子間の導電性距離は非常に小さいことが理解されるであろう。たとえば、集積回路の端子は、分離コンデンサの上部電極用の端子の真上に配置されることができ、同じ集積回路の別の端子は、分離コンデンサの底部電極に結合される端子の真上に配置されることができる。ただし、この場合、集積回路の両方の端子の分離は、四角形であるコンデンサの一方の側に対して本質的に同じであるものとする。こうした例では、１５ミリメートル幅である集積回路は、集積回路の両側で１５ミリメートル離れて配置された集積回路の２つの端子に本質的に直接結合された、ほぼ２２５平方ミリメートルであり、かつ、約０．６マイクロファラドを提供する本発明の一部の実施形態のコンデンサを有するであろう。あるいは、０．０１マイクロファラドより大きい値の１０個のバイパス又はデカップリングコンデンサが、同様の極端に短い総導電性長さを使用してＩＣの２つの端子に結合されることができる。

先の仕様において、本発明ならびに本発明の利益及び利点が、特定の実施形態に関して述べられた。しかし、添付特許請求の範囲に記載される本発明の範囲から逸脱することなく、種々の修正及び変更を行うことができることを当業者は理解する。相応して、仕様及び図は、制限的な意味ではなく、例示とみなされ、全てのこうした修正は、本発明の範囲内に含まれることが意図される。利益、利点、問題に対する解決策、及び、どんな利益、利点、又は解決策をも、もたらすか又はより明白にするようにさせることができる任意の要素（複数可）は、任意の又は全ての特許請求項についての重要な、要求される、又は必須の特徴又は要素として考えられるべきではない。

本明細書で使用されるように、用語「備える(comprises) 」、「備えている(comprising)」、又はその任意の他の変形は、要素のリストを含む、プロセス、方法、製品、又は装置が、これらの要素を含むだけではなく、こうしたプロセス、方法、製品、又は装置にとって、明示的に挙げられないか、又は、固有の他の要素を含むように、非排他的な包含をカバーすることを意図される。本明細書で使用される「含む(including) 」及び／又は「有する(having)」という用語は、備える(comprising)として規定される。

本発明の一部の実施形態による、剥離可能な回路基板箔を作製する方法を示すフローチャート。図１を参照して述べた方法によって作製された剥離可能な回路基板箔の断面図。本発明の一部の実施形態による、剥離可能な回路基板箔を作製する方法を示すフローチャート。図３を参照して述べた方法によって作製された剥離可能な回路基板箔の断面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の断面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の断面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の断面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の平面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の断面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の平面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の平面図。本発明の一部の実施形態による、種々の作製段階のうちの１つの作製段階における、１つ又は複数の分離した大きな値の埋め込み式コンデンサを含むプリント回路補助構造の小さな部分の上部層の断面図。本発明の一部の実施形態による、埋め込み式静電容量層を含むプリント回路補助構造を作製するのに使用される一部の工程を示すフローチャート。本発明の一部の実施形態による、図５〜１１を参照して述べたプリント回路補助構造を含むプリント回路補助構造を示す斜視図。

Claims

パターニングされた埋め込み式静電容量層を作製するための方法であって、
プリント回路基板の上方にある導電性金属層の上方に、１０００ｐＦ／ｍｍ^２を超える静電容量密度を有したセラミック酸化物層を作製する工程と、
穿孔領域内にある前記セラミック酸化物層を穿孔する工程と、
前記穿孔を通して、前記セラミック酸化物層の下の前記導電性金属層を化学エッチングすることと同時に、前記セラミック酸化物層を分離させ、流し去ることによって、前記穿孔領域の前記セラミック酸化物層及び前記導電性金属層を除去する工程とを備える方法。
前記穿孔工程は、機械式アブレーション及びレーザアブレーションのうちの一方によって行われる請求項１に記載の方法。
前記セラミック酸化物層は、０．７５ミクロン厚より薄い請求項１に記載の方法。
前記セラミック酸化物層は、チタン酸鉛、ジルコン酸鉛、ニオブ酸マグネシウム鉛、チタン酸バリウム、及びチタン酸ストロンチウムからなる群から選択された材料を含む請求項１に記載の方法。
前記穿孔工程は、前記穿孔領域内で前記セラミック酸化物層の５０％未満を除去する請求項１に記載の方法。
前記導電性金属層は、銅、ニッケル、鉛、鉄、金、プラチナ、クロム、又はその合金を含む請求項１に記載の方法。
前記機械式アブレーションは、サンドブラスト、液体ジェット、又は超音波アブレーションの１つを含む請求項２に記載の方法。
前記化学エッチングは、塩化第２銅エッチ又はアンモニアエッチを使用して実施される請求項１に記載の方法。
前記セラミック層は、少なくとも１つの非穿孔領域において穿孔されず、前記少なくとも１つの非穿孔領域のそれぞれのセラミック酸化物層は、前記穿孔領域の前記セラミック酸化物層を除去した後にそのまま残る請求項１に記載の方法。
前記セラミック酸化物層を除去する前に、前記穿孔領域内で少なくとも１つのパターニングされたエッチレジストエリアを形成することをさらに含み、前記エッチレジストは、前記少なくとも１つのエッチレジストエリアのそれぞれの導電性金属層が溶解することを防止し、前記少なくとも１つのエッチレジストエリアのそれぞれの中での前記セラミック酸化物層の保持をもたらす請求項１に記載の方法。
前記穿孔領域は、実質的にセラミック酸化物層全体を含む請求項１０に記載の方法。