JP2007019495A - 改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法 - Google Patents

改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法 Download PDF

Info

Publication number
JP2007019495A
JP2007019495A JP2006170506A JP2006170506A JP2007019495A JP 2007019495 A JP2007019495 A JP 2007019495A JP 2006170506 A JP2006170506 A JP 2006170506A JP 2006170506 A JP2006170506 A JP 2006170506A JP 2007019495 A JP2007019495 A JP 2007019495A
Authority
JP
Japan
Prior art keywords
layer
dielectric
capacitor
electrode
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006170506A
Other languages
English (en)
Inventor
William J Borland
ウィリアム　ジェイ．ボーランド
Saul Ferguson
ファーガソン ソール
Diptarka Majumdar
マジュムダール ディプタルカ
Richard Ray Traylor
レイ トレイラー リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2007019495A publication Critical patent/JP2007019495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】厚膜誘電体内の電極と誘電体の間の収縮および温度膨張係数の差による誘電体の亀裂を回避すること。
【解決手段】厚膜箔上焼成キャパシタ（２００）を埋め込む方法は、封入している電極で誘電体全体を覆うことを含む。
【選択図】図２Ｋ

Description

技術分野は、プリント配線板（ＰＷＢ）内の埋込みキャパシタである。より詳細には、技術分野は、厚膜誘電体および電極から作成されたプリント配線板内の埋込みキャパシタを含む。
プリント配線板内に高静電容量密度キャパシタを埋め込むことを実施することにより、回路サイズを縮小し、回路性能を改善することが可能になる。キャパシタは通常、積み重ねられ、相互接続回路によって接続されるパネルに埋め込まれ、パネルの積み重ねにより多層プリント配線板が形成される。積み重ねられたパネルは、一般に「内層パネル」と呼ばれることがある。
箔上焼成（ｆｉｒｅｄ−ｏｎ−ｆｏｉｌ）技術によって形成されたプリント配線板内に埋め込まれた受動回路構成部品が知られている。「箔上で別個に焼成された（Ｓｅｐａｒａｔｅｌｙ ｆｉｒｅｄ−ｏｎ−ｆｏｉｌ）」キャパシタは、金属箔基板上に少なくとも１つの厚膜誘電体層を堆積させて乾燥させ、その後に続いて、厚膜電極材料を厚膜キャパシタ誘電体層の上に堆積させて乾燥させ、その後に、銅厚膜焼成条件下でキャパシタ構造を焼成することによって形成される。Ｂｏｒｌａｎｄによる特許文献１及び特許文献２（整理番号第ＥＬ−０４９５号）（同時焼成を分割）に、そのような工程が開示されている。
焼成の後、得られた物品をプリプレグ誘電体層に積層することができ、金属箔をエッチングしてキャパシタおよび任意の関連する回路の電極を形成し、厚膜キャパシタを含む内層パネルを形成することができる。次いで、内層パネルを他の内層パネルに積層および相互接続し、多層プリント配線板を形成することができる。
厚膜誘電体材料は、焼成後に高い誘電率（Ｋ）を有するべきである。高誘電率粉末（「機能相」）をガラスパウダーと混合し、混合物を厚膜スクリーン印刷媒質中に分散させることにより、スクリーン印刷に適した高Ｋ厚膜誘電体ペーストを形成することができる。ガラスは、その組成に応じて、ガラス質または結晶質でよい。
厚膜誘電体材料の焼成中、誘電体材料のガラス成分は、ピーク焼成温度に達する前に軟化し、流動する。ピーク温度で保持する間に、それが合体して、機能相を封入し、箔上焼成キャパシタ構造を形成する。その後で、ガラスは結晶化して、任意の所望の相を沈殿させることができる。
銅は、電極を形成するのに好ましい材料である。銅粉末を少量のガラスパウダーと混合し、混合物を厚膜スクリーン印刷媒質中に分散させることにより、スクリーン印刷に適した厚膜銅電極ペーストを形成することができる。しかし、厚膜銅と厚膜キャパシタ誘電体との間の温度膨張係数（ＴＣＥ）の大きな差と、焼成中の収縮の差により、しばしば電極の周辺部のすぐ外側で誘電体中に引張り応力が生じる。引張り応力の結果として、図１Ａおよび図１Ｂに示すように、電極の周辺部で誘電体の亀裂が生じる。極端な条件下では、亀裂が銅箔まで延びる可能性がある。そのような亀裂は、キャパシタの長期信頼性に影響を及ぼす可能性があるので望ましくない。そのような亀裂が生じる状態をなくす代替キャパシタ構造設計が有利なはずである。
米国特許出願公開第２００４／００９９９９９号明細書 米国特許出願公開第２００４／０２３３６１１号明細書 米国特許第出願第１０／８０１３２６号明細書 米国特許第出願第１０／８０１２５７号明細書
本発明者等は、誘電体内のこの亀裂を回避する、電極および内層を形成し、厚膜箔上焼成（ｆｉｒｅｄ−ｏｎ−ｆｏｉｌ）キャパシタを埋め込み、プリント配線板を形成する新規な方法を提供した。さらに、本発明者等は、こうした方法によって形成された電極、内層、キャパシタ、およびプリント配線板を開発した。
本発明の第１実施形態は、埋込みキャパシタを形成する方法であって、
金属箔を設けること、金属箔の上に誘電体層を形成すること、前記誘電体層の全体と前記金属箔の少なくとも一部の上に第１電極を形成すること、前記埋込みキャパシタを焼成すること、金属箔をエッチングして第２電極を形成することを含む方法を対象とする。
本発明の第２実施形態は、デバイスを作成する方法であって、金属箔を設けること、金属箔の上に誘電体を形成して、前記金属箔の構成要素側と箔側とを形成すること、誘電体の全体と金属箔の一部の上に第１電極を形成すること、金属箔の構成要素側を少なくとも１つのプリプレグ材料に積層すること、金属箔をエッチングして第２電極を形成することを含み、封入している第１電極、誘電体、および第２電極がキャパシタを形成する方法を対象とする。
本発明はさらに、上述の方法および以下の本発明の詳細な説明に記載の方法を使用して形成された様々なデバイスおよびキャパシタを対象とする。さらに、本発明は、上記および以下の本発明の詳細な説明に詳述されるキャパシタを備えるデバイスを対象とする。
詳細な説明では、図面を参照する。
一般的な慣習によれば、図面の様々な特徴は必ずしも原寸に比例しない。様々な特徴の寸法は、本発明の実施形態をよりはっきりと例示するために拡大または縮小されることがある。
第１実施形態は、単一誘電体層の箔上焼成キャパシタ構造を作成する方法であって、金属箔を設けること、金属箔の上にキャパシタ誘電体を形成すること、誘電体層の全体と金属箔の一部またはすべての上に第１電極を形成すること、および銅厚膜焼成条件下でキャパシタ構造を焼成することを含む方法である。
第２実施形態によれば、単一誘電体層の箔上焼成キャパシタ構造を作成する方法は、金属箔を設けること、金属箔の上に絶縁分離層を形成すること、絶縁分離層によって作成される囲い内で金属箔の上にキャパシタ誘電体を形成すること、誘電体の全体と絶縁分離層の一部またはすべての上に第１電極を形成すること、および銅厚膜焼成条件下でキャパシタ構造を焼成することを含む。
第２実施形態の修正形態である第３実施形態によれば、単一誘電体層の箔上焼成キャパシタ構造を作成する方法は、金属箔を設けること、金属箔の上に絶縁分離層を形成すること、絶縁分離層によって作成される囲い内で金属箔の上にキャパシタ誘電体を形成すること、誘電体の全体と絶縁分離層の一部またはすべてと金属箔の一部の上に第１電極を形成すること、および銅厚膜焼成条件下でキャパシタ構造を焼成することを含む。
第４実施形態によれば、二誘電体層の箔上焼成キャパシタ構造を作成する方法は、金属箔を設けること、金属箔の上に絶縁分離層を形成すること、絶縁分離層によって作成される囲い内で金属箔の上にキャパシタ誘電体を形成すること、誘電体の全体と絶縁分離層の一部またはすべてと金属箔の一部の上に第１電極を形成すること、銅厚膜焼成条件下で第１キャパシタ構造を焼成すること、第１電極の上に第２キャパシタ誘電体層を形成すること、第２キャパシタ誘電体層の全体と絶縁分離層の一部と箔の一部の上に第２電極を形成すること、および銅厚膜焼成条件下で構造を焼成することを含む。
第５実施形態によれば、箔上焼成二誘電体層キャパシタ構造を作成する方法は、第１実施形態の物品を設けること、第１電極の上に絶縁分離層を形成して囲まれたエリアを形成すること、分離層によって画定される囲まれたエリア内の第１電極と、分離層の一部の上に第２キャパシタ誘電体層を形成すること、第２キャパシタ誘電体層の全体と絶縁分離層の一部を覆う第２電極を形成すること、および銅厚膜焼成条件下で構造を焼成することを含む。
別の実施形態によれば、箔上焼成埋込みキャパシタ内層を作成する方法は、箔上焼成キャパシタ構造の構成要素側をプリプレグ材料に積層し、金属箔をエッチングして、第１実施形態の場合には第１および第２電極、または第２実施形態の場合は第１、第２、および第３電極を形成することを含む。
別の実施形態によれば、箔上焼成埋込みキャパシタを有する、限定はしないが多層プリント配線板を含むデバイスを作成する方法は、箔上焼成埋込みキャパシタ内層を追加のプリプレグ材料に積層すること、および少なくとも１つの電極と接続するようにプリプレグ材料を貫いて少なくとも１つのバイアを形成することを含む。
上記の実施形態によれば、電極は、誘電体の全体を覆い、誘電体を封入する。封入している電極は、誘電体の全範囲にわたって圧縮応力を加えるので、その結果引張り応力が回避される。これにより、亀裂のない箔上焼成キャパシタを製造することが可能となり、亀裂のないキャパシタを多層プリント配線板内部に埋め込むことが可能となる。さらに、上記の実施形態では分離層を障壁層として使用して、エッチング化学物質からキャパシタ誘電体を保護することもできる。それによってキャパシタ信頼性が向上する。
本発明をプリント配線板の形成の点から説明するが、本発明の実施形態がインターポーザ、プリント配線板、マルチチップモジュール、エリアアレイパッケージ、システムオンパッケージ、システムインパッケージを含む様々なデバイスで有用であることを当業者は理解されたい。
本発明はさらに、デバイスを作成する方法であって、構成要素側および箔側を有する金属箔を設けること、金属箔の上に絶縁分離層を形成すること、金属箔の上に誘電体を形成することであって、誘電体が絶縁分離層に囲まれ、絶縁分離層と接触すること、誘電体の全体と絶縁分離層の一部と金属箔の一部の上に第１電極を形成して、封入している電極を形成すること、金属箔の構成要素側を少なくとも１つのプリプレグ材料に積層すること、金属箔をエッチングして第２電極を形成することを含み、封入している第１電極、誘電体、および第２電極がキャパシタを形成する方法を対象とする。
本発明の別実施形態は、少なくとも１つの誘電体材料の層に埋め込まれた少なくとも１つのキャパシタを備えるデバイスであって、キャパシタは、金属箔と、少なくとも１つの誘電体材料の層と、誘電体材料の第１層の全体と金属箔の一部とを覆うプリントされた電極から形成される第１電極と；第１電極に隣接する誘電体材料の第２層と；金属箔から形成され前記誘電体材料の第１層および誘電体材料の第２層に隣接する第２電極と；を備えるデバイスを対象とする。
別の実施形態では、本発明は、少なくとも１つの誘電体材料の層に埋め込まれた少なくとも１つのキャパシタを備えるデバイスであって、キャパシタは、金属箔と、少なくとも１つの誘電体材料の層と、絶縁分離層と、前記誘電体材料の第１層の全体、絶縁分離層の一部、および金属箔の一部を覆うプリントされた電極から形成される第１電極と；第１電極および絶縁分離層に隣接する誘電体材料の第２層と；前記金属箔から形成され、前記誘電体材料の第１層および誘電体材料の第２層に隣接する第２電極と；を備えるデバイスを対象とする。
当業者は、下記の実施形態の詳細な説明を読むときに、本発明の上述の利点およびその他の利点ならびに様々な追加の実施形態の特典を理解されよう。
図２Ａ〜２Ｋに、金属箔設計上の箔上焼成キャパシタを有する埋込みキャパシタを備え、プリントされた電極が誘電体の全体および金属箔の一部を覆う多層プリント配線板２０００（図２Ｋ）を製造する第１の方法を示す。この説明では、２つの埋込みキャパシタが図２Ａ〜２Ｋで形成されるように図示してある。しかし、本明細書に記載の方法によって１つ、２つ、３つ、またはそれ以上のキャパシタを箔上に形成することができる。以下に記す説明は、簡潔にするために、図示するキャパシタのうちの１つのみの形成を対象とする。図２Ａ〜２Ｄおよび２Ｆ〜２Ｉおよび２Ｋは、正面の断面図である。図２Ｅは図２Ｄの上面図である。図２Ｊは図２Ｉの底面図である。
図２Ａでは、金属箔２１０が設けられる。金属箔２１０は、当業界で一般的に入手可能なタイプのものでよい。例えば、金属箔２１０は、銅、銅−インバー−銅、インバー、ニッケル、ニッケル被覆銅、または他の金属、ならびに厚膜ペーストに対する焼成温度を上回る融点を有する合金でよい。適切な箔には、多層プリント配線板業界で一般的に使用される逆処理した銅箔、２重処理した銅箔、およびその他の銅箔などの、大部分が銅からなる箔が含まれる。金属箔２１０の厚さは、例えば約１〜１００ミクロンの範囲でよい。他の厚さ範囲には、３〜７５ミクロン、より具体的には１２〜３６ミクロンが含まれる。これらの厚さ範囲は、約１／３オンスおよび１オンスの銅箔に対応する。
ある実施形態では、箔２１０は、箔２１０にアンダープリント２１２を付着させ、焼成することによって前処理することができる。アンダープリント２１２は、図２Ａでは表面被覆として示されており、箔２１０の構成要素側表面に付着する比較的薄い層でよい。アンダープリント２１２は、金属箔２１０と、アンダープリント２１２の上に堆積される層とに良好に接着する。例えば、アンダープリント２１２は、箔２１０の融点未満の温度で焼成される、箔２１０に塗布されるペーストから形成することができる。アンダープリントペーストは、箔２１０の表面全体を覆う無制限の（オープン）コーティングとしてプリントすることができ、または箔２１０の選択したエリアの上にプリントすることができる。アンダープリントペーストを箔２１０全体の上にプリントするよりも、箔２１０の選択したエリアの上にプリントする方が一般には経済的である。しかし、酸素ドープ焼成が銅箔２１０と共に使用される場合、アンダープリント中のガラス分が銅箔２１０の酸化的腐食を遅らせるので、箔２１０の表面全体を被覆することが好ましいことがある。
アンダープリントとして使用するのに適したある厚膜銅ペースト（参照により本明細書に組み込まれる特許文献３（整理番号第ＥＬ−０５４５号、Ｂｏｒｌａｎｄ等）に開示されている）は、以下の組成（質量比）を有する。
Figure 2007019495
この組成では、
ガラスＡは、組成Ｐｂ5Ｇｅ3Ｏ11のゲルマニウム酸鉛を含み、
媒質は、エチルセルロースＮ２００ １１％
ＴＥＸＡＮＯＬ（登録商標） ８９％を含み、
界面活性剤は、ＶＡＲＩＱＵＡＴ（登録商標）ＣＣ−９ ＮＳ界面活性剤を含む。
ＴＥＸＡＮＯＬ（登録商標）はＥａｓｔｍａｎ Ｃｈｅｍｉｃａｌ Ｃｏ．から入手可能であり、ＶＡＲＩＱＵＡＴ（登録商標）ＣＣ−９ ＮＳはＡｓｈｌａｎｄ Ｉｎｃ．から入手可能である。
キャパシタ誘電体材料２２０が、前処理された箔２１０のアンダープリント２１２の上に堆積し、図２Ａに示すように第１キャパシタ誘電体材料層２２０を形成する。例えば、キャパシタ誘電体材料は、箔２１０にスクリーン印刷またはステンシル印刷される厚膜キャパシタペーストでよい。次いで、第１キャパシタ誘電体材料層２２０は乾燥される。図２Ｂでは、次いで第２キャパシタ誘電体材料層２２５が施され、乾燥される。代替実施形態では、キャパシタ誘電体材料の単一層を、１回のスクリーン印刷ステップで、２つの層２２０、２２５と等しい厚さに堆積させることができる。箔上焼成の実施形態で使用するのに適したある厚膜キャパシタ材料（参照により組み込まれる特許文献４（整理番号第ＥＬ−０５３５号、Ｂｏｒｌａｎｄ等）に開示されている）は、以下の組成（質量比）を有する。
Figure 2007019495
この組成では、
ガラスＡは、組成Ｐｂ5Ｇｅ3Ｏ11のゲルマニウム酸鉛を含み、
ガラスＢは、Ｐｂ4ＢａＧｅ1.5Ｓｉ1.5Ｏ11を含み、
ガラスＣは、Ｐｂ5ＧｅＳｉＴｉＯ11を含み、
媒質は、エチルセルロースＮ２００ １１％
ＴＥＸＡＮＯＬ（登録商標）溶媒 ８９％を含み、
酸化剤は、硝酸バリウム粉末 ８４％
媒質 １６％を含む。
図２Ｃでは、導電性材料層２３０が、第１電極を形成するように、第２キャパシタ誘電体材料層２２５の全体、およびキャパシタ誘電体の周辺部の金属箔の一部の上に形成され、乾燥される。例えば、導電性材料層２３０は、第２キャパシタ誘電体材料層２２５の上に厚膜金属ペーストをスクリーン印刷することによって形成することができる。アンダープリント２１２を形成するのに使用されるペーストは、導電性材料層２３０を形成するのにも適している。
次いで、第１キャパシタ誘電体材料層２２０、第２キャパシタ誘電体材料層２２５、および第１電極を形成する導電性材料層２３０が同時焼成（ｃｏ−ｆｉｒｅｄ）され、得られる構造は共に焼結される。図２Ｄでは、焼成後の構造の正面の断面を示す。キャパシタ誘電体層２２０と２２５の間の境界が同時焼成中に効果的に除去されるので、焼成の結果、キャパシタ誘電体層２２０および２２５から形成された単一のキャパシタ誘電体２２８が得られる。キャパシタ誘電体層２２８を封入する頂部電極２３２も同時焼成ステップの結果として得られる。キャパシタ誘電体層２２８の表面積は、図２Ｅに示す上面図から見たとき、導電性材料層２３２の表面積より小さい。ピーク温度約９００℃で約１０分間、窒素中の銅箔上で焼成したとき、得られるキャパシタ誘電体２２８は、誘電率約３０００および散逸率約２．５％を有することができる。キャパシタ誘電体２２８についての異なる材料特性を得るために、代わりの焼成条件を使用してもよい。
図２Ｆでは、箔は、プリプレグ材料に面し、キャパシタ誘電体２２８を覆う第１電極２３２と共にプリプレグ材料２４０で積層される。例えば、積層は、標準的なプリント配線板工程でＦＲ４プリプレグを使用して実施することができる。一実施形態では、１０６エポキシプリプレグを使用することができる。適切な積層条件は、例えば、２８水銀柱インチまで排気された真空室で、１８５℃、２０８ｐｓｉｇ、１時間である。箔２５０を積層材料２４０の反対側に付着させて、回路部品を作成するための面を設けることができる。シリコーンゴムプレスパッドおよび滑らかなＰＴＦＥ充填ガラスリリースシートを箔２１０および２５０と接触させて、エポキシ樹脂が積層板を共に接着するのを防止することができる。積層材料２４０は、例えば標準的なエポキシ樹脂、高Ｔｇエポキシ樹脂、ポリイミド、ポリテトラフルオロエチレン、シアン酸エステル樹脂、充填樹脂系、ＢＴエポキシ樹脂、ならびに回路層間の絶縁を実現するその他の樹脂および積層板などのどんなタイプの誘電体材料でもよい。
図２Ｇを参照すると、積層の後、フォトレジストが箔２１０および箔２５０に塗布される。フォトレジストは画像形成および現像され、フォトレジストパターン２６０および２６２が形成される。
図２Ｈを参照すると、箔２１０および２５０がエッチングされ、フォトレジスト２６０および２６２が、例えば標準的なプリント配線板処理条件を使用してストリッピングされ、図２Ｉに示す物品が形成される。エッチングにより、箔２１０内に溝２１５が形成され、箔の残りの部分と第１電極２３２から分離された第２キャパシタ箔電極２１８が得られる。第２キャパシタ箔電極２１８、誘電体２２８、および第１電極２３２がキャパシタ２００を形成する。また、エッチング工程により、バイアがキャパシタ電極２３２と接続するためのパッドとして働くことのできる銅パッド２１７および２１９が箔２１０から生成される。回路部品２５２、２５４、２５６も箔２５０から形成される。
図２Ｊは、図２Ｉに示す物品の底面図である。図２Ｊでは、箔２１０内に溝２１５をエッチングすることによって形成されるものとして、２つのキャパシタ２００が示されている。しかし、この数は例示的なものであり、本明細書で論じられる実施形態に従って、箔から任意の数のキャパシタを形成することができる。図２Ｊは、２つの類似の構成のキャパシタ２００を示しているが、この実施形態は、相異なる寸法および／または形状のキャパシタの形成を可能にする。
図２Ｋを参照すると、追加の積層板と銅箔の対を図２Ｉに示す物品に積層し、マイクロバイア２０１０および２０２０を穿孔し、めっきすることができる。フォトレジストを外部銅層に追加し、画像形成し、現像することができる。次いで、標準的なプリント配線条件を使用して、外層銅箔がエッチングされ、残りのフォトレジストがストリッピングされ、プリント配線板２０００が完成する。
記載の製造工程は、プリント回路板２０００の外層に隣接する層中の埋込みキャパシタ２００を備える、図２Ｋに示す四金属層プリント配線板２０００に適している。しかし、製造順序を変更することができ、プリント配線板は任意の数の層を有することができる。また、この実施形態による埋込みキャパシタは、多層プリント回路板中のどの層にも位置することができる。機械的穿孔めっきスルーホールバイアをマイクロバイア２０２０の置換えとして使用して、回路をキャパシタ箔電極２３２と接続することもできる。
図３Ａ〜３Ｊに、金属箔設計上の箔上焼成キャパシタを有する埋込みキャパシタを備え、プリントされた電極が誘電体の全体および絶縁分離層の一部を覆う多層プリント配線板３０００（図３Ｊ）を製造する第２の方法を示す。この説明では、２つの埋込みキャパシタが図３Ａ〜３Ｊで形成されるように図示してある。しかし、本明細書に記載の方法によって１つ、２つ、３つ、またはそれ以上のキャパシタを箔上に形成することができる。以下に記す説明は、簡潔にするために、図示するキャパシタのうちの１つのみの形成を対象とする。図３Ａおよび３Ｃ〜３Ｊは、正面の断面図である。図３Ｂは図３Ａの上面図である。
図３Ａでは、金属箔３１０が設けられる。金属箔３１０は、第１実施形態で一般的に説明したタイプでよく、第１実施形態で説明したのと同様に、箔３１０にアンダープリント３１２を付着させ、焼成することによって前処理することもできる。
絶縁分離層３１３がアンダープリント３１２の上に堆積され、それによって囲いが形成される。適切な絶縁分離層は、銅厚膜焼成条件下で銅と共に同時焼成したときに亀裂しない絶縁セラミック充填ガラス組成物でもよい。得られる物品の上面図を図３Ｂに示す。図３Ｃを参照すると、第１実施形態で述べたキャパシタ誘電体材料が、前処理後の箔３１０のアンダープリント３１２の上の絶縁分離層３１３で形成された、囲まれたエリア内に堆積し、第１キャパシタ誘電体材料層３２０を形成する。次いで、第１キャパシタ誘電体材料層３２０が乾燥される。次いで、第２キャパシタ誘電体材料層３２５が施され、乾燥される。代替実施形態では、キャパシタ誘電体材料の単一の層を、１回のスクリーン印刷ステップで、２つの層３２０、３２５と等しい厚さに堆積させることができる。
図３Ｄでは、導電性材料層３３０が第２誘電体材料層３２５の全体および絶縁分離層３１３の一部の上に形成され、乾燥される。例えば、導電性材料層３３０は、第２誘電体材料層３２５の上に第１実施形態で説明した厚膜金属ペーストをスクリーン印刷することによって形成することができる。
次いで、絶縁分離層３１３、第１キャパシタ誘電体材料層３２０、第２キャパシタ誘電体材料層３２５、および第１電極を形成する導電性材料層３３０が同時焼成され、得られる構造は共に焼結される。図３Ｅでは、焼成後の構造の正面の断面を示す。キャパシタ誘電体層３２０と３２５の間の境界が同時焼成中に効果的に除去されるので、焼成の結果、キャパシタ誘電体層３２０および３２５から形成された単一のキャパシタ誘電体３２８が得られる。単一のキャパシタ誘電体３２８に接合された絶縁分離層３１４が、焼成の結果として得られる。キャパシタ誘電体層３２８を封入する頂部電極３３２も同時焼成ステップの結果として得られる。キャパシタ誘電体層３２８の表面積は、導電性材料層３３２の表面積よりも小さい。ピーク温度約９００℃で約１０分間、窒素中の銅箔上で焼成したとき、得られるキャパシタ誘電体３２８は、誘電率約３０００および散逸率約２．５％を有することができる。キャパシタ誘電体３２８についての異なる材料特性を得るために、代わりの焼成条件を使用してもよい。
図３Ｆでは、箔は、プリプレグ材料に面し、キャパシタ誘電体３２８を覆う第１電極３３２と共にプリプレグ材料３４０で積層される。積層は、第１実施形態で説明した材料および処理で実施することができる。箔３５０を積層材料３４０の反対側に付着させて、回路部品を作成するための面を設けることができる。
図３Ｇを参照すると、積層の後、フォトレジストが箔３１０および箔３５０に塗布される。フォトレジストは画像形成および現像され、フォトレジストパターン３６０が形成される。この製造順序では、銅箔３５０は一般に最終的外層処理中にパターン形成されるので、箔３５０上のフォトレジスト３６２は、この段階で画像形成および現像されないことがある。
箔３１０がエッチングされ、フォトレジスト３６０および３６２が、例えば標準的なプリント配線板処理条件を使用してストリッピングされ、図３Ｈに示す物品が形成される。エッチングにより、箔３１０内に溝３１６を形成し、エッチング化学物質がキャパシタ誘電体と接触する必要なしに箔の残りの部分から分離された、画定された第２キャパシタ箔電極３１８が得られる。第２キャパシタ箔電極３１８、誘電体３２８、および第１電極３３２がキャパシタ３００を形成する。
図３Ｉを参照すると、追加の積層板３４５および銅箔３７０を、図３Ｈに示す物品に積層してもよい。図３Ｊを参照すると、マイクロバイア３０１０およびスルーホールバイア３０２０が穿孔され、めっきされる。フォトレジストを外部銅層３５０および３７０に追加し、画像形成し、現像することができる。次いで、図３Ｊに示すように、標準的なプリント配線条件を使用して、外層銅箔がエッチングされて回路３８５が作成され、残りのフォトレジストがストリッピングされ、回路板３０００が完成する。
記載の製造工程は、プリント回路板３０００の中間層の埋込みキャパシタ３００を備える三金属層プリント配線板に適している。しかし、製造順序を変更することができ、プリント配線板３０００は任意の数の層を有することができる。本実施形態による埋込みキャパシタは、多層プリント回路板中のどの層にも位置することができる。
図４Ａ〜４Ｌに、箔上焼成キャパシタを有する埋込みキャパシタを備え、プリントされた電極が誘電体の全体と絶縁分離層の一部と金属箔の一部とを覆い、キャパシタ誘電体がエッチング化学物質から保護されるように分離層が障壁層としても働く多層プリント配線板４０００（図４Ｌ）を製造する代替方法を示す。この説明では、２つの埋込みキャパシタが図４Ａ〜４Ｌで形成されるように図示してある。しかし、本明細書に記載の方法によって１つ、２つ、３つ、またはそれ以上のキャパシタを箔上に形成することができる。以下に記す説明は、簡潔にするために、図示するキャパシタのうちの１つのみの形成を対象とする。図４Ａおよび４Ｃ〜４Ｅおよび４Ｇ〜４Ｉおよび４Ｋ〜４Ｌは、正面の断面図である。図４Ｂは図４Ａの上面図であり、図４Ｆは図４Ｅの底面図であり、図４Ｊは図４Ｉの底面図である。
図４Ａでは、金属箔４１０が設けられる。金属箔４１０は、第１実施形態で一般的に説明したタイプでよく、第１実施形態で説明したのと同様に、箔４１０にアンダープリント４１２を付着させ、焼成することによって前処理することもできる。
絶縁分離層４１３がアンダープリント４１２の上に堆積され、それによって囲いが形成される。適切な絶縁分離層は、銅厚膜焼成条件下で銅と共に同時焼成したときに亀裂しない絶縁セラミック充填ガラス組成物でよい。得られる物品の上面図を図４Ｂに示す。図４Ｃを参照すると、第１実施形態で述べたキャパシタ誘電体材料が、前処理後の箔４１０のアンダープリント４１２の上の絶縁分離層４１３で形成された、囲まれたエリア内に堆積し、第１キャパシタ誘電体材料層４２０を形成する。次いで、第１キャパシタ誘電体材料層４２０が乾燥される。次いで、第２キャパシタ誘電体材料層４２５が施され、乾燥される。代替実施形態では、キャパシタ誘電体材料の単一の層を、１回のスクリーン印刷ステップで、２つの層４２０、４２５と等しい厚さに堆積させることができる。
図４Ｄでは、導電性材料層４３０が、第２誘電体材料層４２５の全体と、絶縁分離層４１３の一部と、金属箔の一部４１０の上に形成され、乾燥される。例えば、導電性材料層４３０は、第２誘電体材料層４２５の上に第１実施形態で説明した厚膜金属ペーストをスクリーン印刷することによって形成することができる。
次いで、絶縁分離層４１３、第１キャパシタ誘電体材料層４２０、第２キャパシタ誘電体材料層４２５、および第１電極を形成する導電性材料層４３０が同時焼成され、得られる構造は共に焼結される。図４Ｅでは、焼成後の構造の正面の断面を示す。キャパシタ誘電体層４２０と４２５の間の境界が同時焼成中に効果的に除去されるので、焼成の結果、キャパシタ誘電体層４２０および４２５から形成された単一のキャパシタ誘電体４２８が得られる。分離層４１３から絶縁分離層４１４が形成され、単一のキャパシタ誘電体４２８に接合する。キャパシタ誘電体層４２８を封入する頂部電極４３２も同時焼成ステップの結果として得られる。図４Ｅの物品の上面図を図４Ｆに示す。キャパシタ誘電体層４２８の表面積は、導電性材料層４３２の表面積よりも小さい。ピーク温度約９００℃で約１０分間、窒素中の銅箔上で焼成したとき、得られるキャパシタ誘電体４２８は、誘電率約３０００および散逸率約２．５％を有することができる。キャパシタ誘電体４２８についての異なる材料特性を得るために、代わりの焼成条件を使用することもできる。
図４Ｇでは、箔は、プリプレグ材料に面し、キャパシタ誘電体４２８を覆う第１電極４３２と共にプリプレグ材料４４０で積層される。積層は、第１実施形態で説明した材料および処理で実施することができる。箔４５０を積層材料４４０の反対側に付着させて、回路部品を作成するための面を設けることができる。
図４Ｈを参照すると、積層の後、フォトレジストが箔４１０および箔４５０に塗布される。フォトレジストが画像形成および現像され、フォトレジストパターン４６０が形成される。この製造順序では、銅箔４５０は一般に最終的外層処理中にパターン形成されるので、箔４５０上のフォトレジスト４６２は、この段階で画像形成および現像されないことがある。
箔４１０がエッチングされ、フォトレジスト４６０および４６２が、例えば標準的なプリント配線板処理条件を使用してストリッピングされ、図４Ｉに示す物品が形成される。エッチングにより、箔４１０内に溝４１５を形成し、箔の残りの部分から分離されたキャパシタ箔電極４１８が得られる。第２キャパシタ箔電極４１８、誘電体４２８、および第１電極４３２がキャパシタ４００を形成する。得られる物品の底面図を図４Ｊに示す。
図４Ｋを参照すると、追加の積層板４４５および銅箔４７０を図４Ｉに示す物品に積層することができる。図４Ｌを参照すると、スルーホールバイア４０１０および４０２０が穿孔され、めっきされる。フォトレジストを外部銅層４５０および４７０に加え、画像形成し、現像することができる。次いで、標準的なプリント配線条件を使用して、外層銅箔がエッチングされて回路部品４８５が作成され、残りのフォトレジストがストリッピングされ、回路板４０００が完成する。
記載の製造工程は、プリント回路板４０００の中間層の埋込みキャパシタ４００を備える三金属層プリント配線板に適している。しかし、製造順序を変更することができ、プリント配線板４０００は任意の数の層を有することができる。本実施形態による埋込みキャパシタは、多層プリント回路板中のどの層にも位置することができる。
図５Ａ〜５Ｏに、金属箔設計上の箔上焼成二誘電体層キャパシタを有する埋込みキャパシタを備え、プリントされた第１電極が第１誘電体の全体と分離絶縁層の一部と金属箔の一部とを覆い、第２のプリントされた電極が第２誘電体層の全体と絶縁分離層の一部と金属箔の一部とを覆う多層配線板５０００（図５Ｏ）を製造する方法を示す。この説明では、２つの埋込みキャパシタが図５Ａ〜５Ｏで形成されるように図示してある。しかし、本明細書に記載の方法によって１つ、２つ、３つ、またはそれ以上のキャパシタを箔上に形成することができる。以下に記す説明は、簡潔にするために、図示するキャパシタのうちの１つのみの形成を対象とする。図５Ａ、５Ｃ〜５Ｄ、５Ｆ〜５Ｌ、および図５Ｎ〜５Ｏは、正面の断面図である。図５Ｂは図５Ａの上面図であり、図５Ｅは図５Ｄの上面図であり、図５Ｍは図５Ｌの底面図である。
図５Ａでは、金属箔５１０が設けられる。金属箔５１０は、第１実施形態で一般的に説明したタイプでよく、第１実施形態で説明したのと同様に、箔５１０にアンダープリント５１２を付着させ、焼成することによって前処理することもできる。
絶縁分離層５１３がアンダープリント５１２の上に堆積され、それによって囲いが形成される。適切な絶縁分離層は、銅厚膜焼成条件下で銅と共に同時焼成したときに亀裂しない絶縁セラミック充填ガラス組成物でよい。得られる物品の上面図を図５Ｂに示す。図５Ｃを参照すると、第１実施形態で述べたキャパシタ誘電体材料が、前処理後の箔５１０のアンダープリント５１２の上の絶縁分離層５１３で形成された、囲まれたエリア内に堆積され、第１キャパシタ誘電体材料層５２０を形成する。次いで、第１キャパシタ誘電体材料層５２０が乾燥される。次いで、第２キャパシタ誘電体材料層５２５が施され、乾燥される。代替実施形態では、キャパシタ誘電体材料の単一の層を、１回のスクリーン印刷ステップで、２つの層５２０、５２５と等しい厚さに堆積させることができる。
図５Ｄでは、導電性材料層５３０が、第２誘電体材料層５２５の全体と、絶縁分離層５１３の一部と、金属箔５１０の一部と、絶縁分離層５１３の別の部分の上に形成され、乾燥される。例えば、導電性材料層５３０は、第２誘電体材料層５２５の上に第１実施形態で説明した厚膜金属ペーストをスクリーン印刷することによって形成することができる。得られる物品の上面図を図５Ｅに示す。
次いで、絶縁分離層５１３、第１キャパシタ誘電体材料層５２０、第２キャパシタ誘電体材料層５２５、および第１電極を形成する導電性材料層５３０が同時焼成され、得られる構造は共にされる。図５Ｆでは、焼成後の構造の正面の断面を示す。キャパシタ誘電体層５２０と５２５の間の境界が同時焼成中に効果的に除去されるので、焼成の結果、キャパシタ誘電体層５２０および５２５から形成された単一のキャパシタ誘電体５２８が得られる。分離層５１３から絶縁分離層５１４が形成され、単一のキャパシタ誘電体５２８に接合する。キャパシタ誘電体層５２８を封入する頂部電極５３２も同時焼成ステップの結果として得られる。キャパシタ誘電体層５２８の表面積は導電性材料層５３２の表面積よりも小さい。ピーク温度約９００℃で約１０分間、窒素中の銅箔上で焼成したとき、得られるキャパシタ誘電体５２８は、誘電率約３０００および散逸率約２．５％を有することができる。キャパシタ誘電体５２８についての異なる材料特性を得るために、代わりの焼成条件を使用してもよい。
図５Ｇを参照すると、キャパシタ誘電体材料が第１電極５３２の上に堆積し、キャパシタ誘電体層５３４を形成する。第２キャパシタ誘電体層５３５が第１キャパシタ誘電体層５３４の上に堆積し、乾燥される。代替実施形態では、キャパシタ誘電体の単一の層を、２つの層５３４および５３５と等しい厚さに堆積させることができる。導電層５３６がキャパシタ誘電体層５３５の全体の上に形成される。図５Ｈの正面図に示すように、導電層５３６はキャパシタ誘電体５３５の上に広がり、絶縁分離層５１４と箔５１０の上に部分的に広がる。
次いで、キャパシタ誘電体層５３４、第２キャパシタ誘電体層５３５、導電層５３６が銅厚膜焼成条件下で同時焼成され、得られる構造は共に焼結される。図５Ｉでは、焼成後の構造の正面の断面を示す。キャパシタ誘電体層５３４と５３５の間の境界が同時焼成中に効果的に除去されるので、焼成の結果、キャパシタ誘電体層５３４および５３５から形成された単一のキャパシタ誘電体５３８が得られる。焼成の結果、キャパシタ誘電体層５３８を封入する頂部電極５３９も得られる。ピーク温度約９００℃で約１０分間、窒素中の銅箔上で焼成したとき、得られるキャパシタ誘電体５３８は、誘電率約３０００および散逸率約２．５％を有することができる。キャパシタ誘電体５３８についての異なる材料特性を得るために、代わりの焼成条件を使用してもよい。
図５Ｊでは、箔５１０は、プリプレグ材料に面し、誘電体５３８を覆う第２電極５３９と共にプリプレグ材料５４０で積層される。例えば、積層は、第１実施形態で説明した材料および工程を用いて実施することができる。箔５５０を積層材料５４０の反対側に付着させて、回路部品を作成するための面を設けることができる。
積層の後、フォトレジストが箔５１０および５５０に塗布される。フォトレジストが画像形成および現像され、図５Ｋに示すパターン形成フォトレジスト５６０が形成される。この製造順序では、銅箔５５０は一般に最終的外層処理中にパターン形成されるので、箔５５０上のフォトレジスト５６２は、この段階で画像形成および現像されないことがある。
箔５１０がエッチングされ、フォトレジスト５６０および５６２が、標準的なプリント配線板処理材料および条件を使用してストリッピングされ、図５Ｌに示す物品が形成される。エッチングにより、箔５１０内に溝５１５が形成され、箔の残りの部分と第１電極５３２から分離されたキャパシタ箔電極５１８を形成する。第１キャパシタ電極５３２、第２キャパシタ電極５３９、キャパシタ箔電極５１８、第１誘電体５２８、および第２誘電体５３８が二誘電体層キャパシタ５００の構造を形成する。得られる物品の底面図を図５Ｍに示す。
図５Ｎを参照すると、追加の積層板５４５および銅箔５７０を図５Ｌに示す物品に積層することができる。次いで、スルーホールバイア５０１０および５０２０を穿孔し、めっきすることができる。次いで、フォトレジストを外層銅箔５１０および５７０に塗布することができる。フォトレジストが画像形成および現像され、銅箔がエッチングされ、残りのフォトレジストがストリッピングされ、外部回路部品が完成し、図５Ｏに示す物品が得られる。回路板は、くもり防止被覆などの追加の処理を受けることができ、回路板５０００が完成する。
記載の製造工程は、プリント回路板５０００の中間層の埋込みキャパシタ５００を備える三金属層プリント配線板に適している。しかし、製造順序は変更することができ、プリント配線板５０００は任意の数の層を有することができる。本実施形態による埋込みキャパシタは、多層プリント回路板中のどの層にも位置することができる。
図６Ａ〜６Ｋに、金属箔設計上の箔上焼成二誘電体層キャパシタを有する埋込みキャパシタを備え、プリントされた第１電極が第１誘電体層の全体と金属箔の一部とを覆い、第２のプリントされた電極が第２誘電体層の全体と絶縁障壁層の一部とを覆う多層配線板６０００（図６Ｋ）を製造する別の代替方法を示す。この説明では、２つの埋込みキャパシタが図６Ａ〜６Ｋで形成されるように図示してある。しかし、本明細書に記載の方法によって１つ、２つ、３つ、またはそれ以上のキャパシタを箔上に形成することができる。以下に記す説明は、簡潔にするために、図示するキャパシタのうちの１つのみの形成を対象とする。図６Ａ〜６Ｂ、６Ｄ〜６Ｈ、６Ｊ、および６Ｋは、正面の断面図である。図６Ｃは図６Ｂの上面図であり、図６Ｉは図６Ｈの底面図である。
図６Ａでは、一般的に図２Ｄで表される物品が設けられる。絶縁分離層６３３が、キャパシタ誘電体６２８の全体を覆う電極６３２の上に堆積し、乾燥される。得られる物品の上面図を図６Ｃに示す。絶縁分離層６３３は、封入している電極６３２上の囲いを形成する。適切な絶縁分離層は、銅厚膜焼成条件下で銅と共に同時焼成したときに亀裂しない絶縁充填ガラス組成物でよい。図６Ｄでは、第１実施形態で述べたキャパシタ誘電体材料が、第１電極６３２の上、および絶縁分離層６３３で形成された囲い内に堆積し、キャパシタ誘電体層６３４を形成する。第２キャパシタ誘電体層６３５が第１キャパシタ誘電体層６３４の上に堆積し、乾燥される。代替実施形態では、キャパシタ誘電体の単一の層を、２つの層６３４、６３５と等しい厚さに堆積させることができる。導電層６３６が、第１実施形態で述べた導電性材料を使用して、キャパシタ誘電体層６３５の全体の上に形成される。導電層６３６は、キャパシタ誘電体６３５の上に広がり、絶縁分離層６３３の上に部分的に広がる。
次いで、絶縁分離層６３３、キャパシタ誘電体層６３４、第２キャパシタ誘電体層６３５、導電層６３６が銅厚膜焼成条件下で同時焼成され、得られる構造は共に焼結される。図６Ｅでは、焼成後の構造の正面の断面を示す。キャパシタ誘電体層６３４と６３５の間の境界が同時焼成中に効果的に除去されるので、焼成の結果、キャパシタ誘電体層６３４および６３５から形成された単一のキャパシタ誘電体６３８が得られる。焼成の結果、焼成工程中に亀裂しない絶縁分離層６３７が得られる。キャパシタ誘電体層６３８を封入する頂部電極６３９も同時焼成ステップの結果として得られる。ピーク温度約９００℃で約１０分間、窒素中の銅箔上で焼成したとき、得られるキャパシタ誘電体６３８は、誘電率約３０００および散逸率約２．５％を有することができる。キャパシタ誘電体６３８についての異なる材料特性を得るために、代替焼成条件を使用することもできる。
図６Ｆでは、箔６１０は、プリプレグ材料に面し、誘電体６３８を覆う第２電極と共にプリプレグ材料６４０で積層される。例えば、積層は、第１実施形態で説明した材料および工程を用いて実施することができる。箔６５０を積層材料６４０の反対側に付着させて、回路部品を作成するための面を設けることができる。
積層の後、フォトレジストが箔６１０および６５０に塗布される。フォトレジストが画像形成および現像され、図６Ｇに示すパターン形成フォトレジスト６６０が形成される。この製造順序では、銅箔６５０は一般に最終的外層処理中にパターン形成されるので、箔６５０上のフォトレジスト６６２は、この段階で画像形成および現像されないことがある。
箔６１０がエッチングされ、フォトレジスト６６０および６６２が、標準的なプリント配線板処理材料および条件を使用してストリッピングされ、図６Ｈに示す物品が形成される。エッチングは、箔６１０内に溝６１５を形成し、箔の残りの部分と第１電極６３２から分離される第３キャパシタ箔電極６１８を形成する。第１キャパシタ電極６３２、第２キャパシタ電極６３９、第３キャパシタ電極６１８、第１誘電体６２８、および第２誘電体６３８が二誘電体層キャパシタ６００の構造を形成する。
図６Ｉは、図６Ｈに示す物品の底面図である。図６Ｉでは、２つのキャパシタ構造６００が箔６１０内に溝６１５をエッチングすることで形成されるように図示してある。しかし、この数は例示的なものであり、本明細書で論じられる実施形態に従って、任意の数のキャパシタを形成することができる。図６Ｉは、同様の構成の２つのキャパシタ６００を示すが、この実施形態は、相異なる寸法および／または形状のキャパシタの構成を可能にする。
図６Ｊを参照すると、追加の積層板６４５と銅箔６７０を図６Ｈに示す物品に積層することができる。次いで、スルーホールバイア６０１０およびマイクロバイア６０２０を穿孔し、めっきすることができる。次いで、フォトレジストを外層銅箔６１０および６７０に塗布することができる。フォトレジストが画像形成および現像され、銅箔がエッチングされ、残りのフォトレジストがストリッピングされ、外部回路部品が完成し、その結果図６Ｋに示す物品が得られる。板は、くもり防止被覆などの追加の処理を受けることができ、回路板６０００が完成する。
記載の製造工程は、プリント回路板６０００の中間層の埋込みキャパシタ６００を備える三金属層プリント配線板に適している。しかし、製造順序を変更することができ、プリント配線板６０００は任意の数の層を有することができる。本実施形態による埋込みキャパシタは、多層プリント回路板中のどの層にも位置することができる。
上記の実施形態では、厚膜ペーストは、セラミック、ガラス、金属、またはその他の固体の細かく分割された粒子を含むことができる。粒子は、１ミクロン以下程度のサイズを有することができ、分散剤と有機溶媒の混合物中に溶解したポリマーを含む「有機媒質」内に分散することができる。
厚膜誘電体材料は、焼成後に高い誘電率（Ｋ）を有することができる。例えば、高Ｋ厚膜誘電体は、高誘電率粉末（「機能相」）をドーパントおよびガラスパウダーと混合し、その混合物を厚膜スクリーン印刷媒質中に分散させることによって形成することができる。焼成中、ピーク焼成温度に達する前にキャパシタ材料のガラス成分が軟化して流動し、合体し、機能相を封入して、焼成後キャパシタ複合体を形成する。
高Ｋ機能相は、結晶チタン酸バリウム（ＢＴ）、ジルコン酸チタン酸鉛（ＰＺＴ）ジルコン酸チタン酸鉛ランタン（ＰＬＺＴ）、ニオブ酸鉛マグネシウム（ＰＭＮ）、およびチタン酸バリウムストロンチウム（ＢＳＴ）などの一般式ＡＢＯ3のペロフスカイトを含む。チタン酸バリウムは、焼成工程で使用される還元状態に対して比較的影響を受けないので、銅箔上焼成応用例で使用するのにはチタン酸バリウムが有利である。
通常、誘電体材料の厚膜ガラス成分は、高Ｋ機能相に対して不活性であり、本質的に複合体を互いに粘着的に結合し、キャパシタ複合体を基板に結合するように働く。高Ｋ機能相の誘電率が過度に弱まらないように少量のガラスを使用するのが好ましい。例えば、ガラスは、ホウケイ酸カルシウムアルミニウム、ホウケイ酸鉛バリウム、ケイ酸マグネシウムアルミニウム、ホウ酸希土類、またはその他の類似の組成物でよい。比較的高い誘電率を有するガラスの使用が好ましい。希釈効果があまり著しくなく、複合体の高誘電率を維持することができるからである。組成Ｐｂ5Ｇｅ3Ｏ11のゲルマニウム酸鉛は、誘電率約１５０を有する強誘電体ガラスであり、したがって適している。ゲルマニウム酸鉛の修正版も適している。例えば、鉛をバリウムで部分的に置換してもよく、ゲルマニウムをシリコン、ジルコニウム、および／またはチタンで部分的に置換してもよい。
電極層を形成するのに使用されるペーストは、銅、ニッケル、銀、銀−パラジウム組成物、またはこれらの化合物の混合物の金属粉末に基づくことができる。銅粉末組成物が好ましい。
所望の焼結温度は、金属基板融解温度、電極融解温度、ならびに誘電体組成物の化学的および物理的特性によって決定される。例えば、上記の実施形態で使用するのに適した１組の焼結条件は、ピーク温度約９００℃で１０分の滞留時間を有する窒素焼成工程である。
本発明の上記の説明は本発明を例示し、説明する。さらに、この開示は、本発明の選択された好ましい実施形態だけを示し、説明しているが、本発明は様々な他の組合せ、修正形態、および環境で使用することができ、本明細書で表現される本発明の概念の範囲内の変更または修正、上記の教示と同等の変更または修正、ならびに／あるいは関連技術の技術または知識の範囲内の変更または修正が可能であることを理解されたい。
上述の実施形態は、本発明を実施する最良の方法を説明するものであり、当業者が本発明をそのようなまたは他の実施形態で、本発明の特定の応用例または用途で必要とされる様々な変更と共に利用することを可能にするものとする。したがって、説明は、本明細書で開示される形態に本発明を限定するものではない。さらに、添付の特許請求の範囲は、詳細な説明に明示的に定義されていない代替実施形態を含むものとする。
スクリーン印刷された電極が誘電体を完全に封入する埋込みキャパシタを有するＰＷＢ（プリント配線板）基板を製作した。ＰＷＢ構築のためにセラミックキャパシタが層２（Ｌ２）上にある四層設計を使用した。まず、Ｌ２／Ｌ３を含む内層を作成し、次いで層１および４で積層し、ＰＷＢ積層物を完成させた。１オンスＮＴ−ＴＯＩ銅箔をＬ２で使用した。ＴＯＩ箔は、片側Ｚｎフリー処理し電極堆積した箔であり、広範な有機基板に対して高い結合強度をもたらすよう設計されていた。したがって、キャパシタを有する内層を酸化物工程にかけて、板を構築するのに使用される１０８０ ＦＲ４プリプレグに対する十分な付着を補償する必要はなかった。セラミックキャパシタへの機械的損傷を引き起こすのを回避するために、内層と最終的積層の両方で１２５ｐｓｉの低積層圧力を使用した。キャパシタの高さは、おおよそ３５μｍであり、誘電体を完全に封入するスクリーン印刷された電極の１０μｍと、セラミック誘電体の２０μｍとを含んでいた。各層のＦＲ４の２つの積み重ねは、仕上後の板で〜１５０μｍであった。
板上の外部仕上は、ＥＮＩＧ（無電解Ｎｉ／Ａｕ）であった。すべての銅のエッチングをアルカリ性エッチング液で行った。マイクロバイアを使用して、埋込みキャパシタを基板の表面上の銅パッドに接続した。
合計３９個の仕上後のＰＷＢパネルを製作した。各パネルは、本特許で論じた設計を有するキャパシタを有する６個のクーポンを有した。各クーポンは１８個のキャパシタを有した。
箔上焼成キャパシタの従来技術の設計で観察される亀裂を示す図である。 箔上焼成キャパシタの従来技術の設計で観察される亀裂を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 誘電体の周辺部の絶縁分離層と、誘電体の全体を覆うプリントされた電極を有する箔上焼成埋込みキャパシタを備えるプリント配線板を製造する（図３Ａ〜３Ｊで説明した方法に対する）代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備え、分離層がエッチング化学物質からキャパシタ誘電体を保護する障壁層としても働くプリント配線板を製造する方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。 第１および第２誘電体層の全体を覆うプリントされた電極を有する箔上焼成埋込み二誘電体層キャパシタを備えるプリント配線板を製造する代替方法を示す図である。
符号の説明
２００ キャパシタ
２１０ 金属箔
２１２ アンダープリント
２１５ 溝
２１７ 銅パッド
２１８ 第２キャパシタ箔電極
２１９ 銅パッド
２２０ 第１キャパシタ誘電体材料層
２２５ 第２キャパシタ誘電体材料層
２２８ キャパシタ誘電体
２３０ 導電性材料層
２３２ 頂部電極（導電性材料層）／第１電極
２４０ プリプレグ材料（積層材料）
２５０ 箔
２５２ 回路部品
２５４ 回路部品
２５６ 回路部品
２６０ フォトレジストパターン
２６２ フォトレジストパターン
２０００ 多層プリント配線板
２０１０ マイクロバイア
２０２０ マイクロバイア
３００ キャパシタ
３１０ 金属箔
３１２ アンダープリント
３１３ 絶縁分離層
３１４ 絶縁分離層
３１６ 溝
３１８ 第２キャパシタ箔電極
３２０ 第１キャパシタ誘電体材料層
３２５ 第２キャパシタ誘電体材料層
３２８ キャパシタ誘電体
３３０ 導電性材料層
３３２ 頂部電極（第１電極）
３４０ プリプレグ材料（積層材料）
３４５ 積層板
３５０ 箔
３６０ フォトレジストパターン
３６２ フォトレジスト
３７０ 銅箔
３８５ 回路部品
３０００ 多層プリント配線板
３０１０ マイクロバイア
３０２０ スルーホールバイア
４００ キャパシタ
４１０ 金属箔
４１２ アンダープリント
４１３ 絶縁分離層
４１４ 絶縁分離層
４１５ 溝
４１８ 第２キャパシタ箔電極
４２０ 第１キャパシタ誘電体材料層
４２５ 第２キャパシタ誘電体材料層
４２８ キャパシタ誘電体
４３０ 導電性材料層
４３２ 頂部電極（第１電極）
４４０ プリプレグ材料（積層材料）
４４５ 積層板
４５０ 箔
４６０ フォトレジストパターン
４６２ フォトレジスト
４７０ 銅箔
４８５ 回路部品
４０００ 多層プリント配線板
４０１０ スルーホールバイア
４０２０ スルーホールバイア
５００ 二誘電体層キャパシタ
５１０ 金属箔
５１２ アンダープリント
５１３ 絶縁分離層
５１４ 絶縁分離層
５１５ 溝
５１８ キャパシタ箔電極
５２０ 第１キャパシタ誘電体材料層
５２５ 第２キャパシタ誘電体材料層
５２８ キャパシタ誘電体
５３０ 導電性材料層
５３２ 導電性材料層（第１電極）
５３４ 第１キャパシタ誘電体層
５３５ 第２キャパシタ誘電体層
５３６ 導電層
５３８ キャパシタ誘電体
５３９ 頂部電極（第２電極）
５４０ プリプレグ材料（積層材料）
５４５ 積層板
５５０ 箔
５６０ パターン形成フォトレジスト
５６２ フォトレジスト
５７０ 銅箔
５０００ 多層プリント配線板
５０１０ スルーホールバイア
５０２０ スルーホールバイア
６００ キャパシタ
６１０ 箔
６１５ 溝
６１８ 第３キャパシタ電極
６２８ キャパシタ誘電体（第１誘電体）
６３２ 電極（第１キャパシタ電極）
６３３ 絶縁分離層
６３４ 第１キャパシタ誘電体層
６３５ 第２キャパシタ誘電体層
６３６ 導電層
６３７ 絶縁分離層
６３８ キャパシタ誘電体（第２誘電体）
６３９ 頂部電極（第２キャパシタ電極）
６４０ プリプレグ材料（積層材料）
６４５ 積層板
６５０ 銅箔
６６０ パターン形成フォトレジスト
６６２ フォトレジスト
６７０ 銅箔
６０００ 多層プリント配線板
６０１０ スルーホールバイア
６０２０ マイクロバイア

Claims (17)

  1. 埋込みキャパシタを形成する方法であって、
    金属箔を設けるステップと、
    前記金属箔の上に誘電体層を形成するステップと、
    前記誘電体層の全体と前記金属箔の少なくとも一部の上に第１電極を形成するステップと、
    前記埋込みキャパシタを焼成するステップと、
    前記金属箔をエッチングして第２電極を形成するステップと
    を含むことを特徴とする方法。
  2. 前記金属箔の上に前記誘電体層を形成する前に、前記金属箔の上に絶縁分離層を形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
  3. 前記誘電体層の上に絶縁分離層を形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
  4. 前記第１電極の上に第２キャパシタ誘電体層を形成するステップと、
    前記第２キャパシタ誘電体層の全体、前記絶縁分離層の少なくとも一部、及び前記金属箔の少なくとも一部の上に次の電極を形成し、それにより二誘電体層構造を形成するステップと、
    前記構造を焼成するステップと
    をさらに含むことを特徴とする請求項２または３のいずれか一項に記載の方法。
  5. 前記第１電極の上に第２絶縁分離層を形成するステップ
    をさらに含むことを特徴とする請求項４に記載の方法。
  6. 請求項１から５のいずれか一項の方法によって形成されることを特徴とするキャパシタ。
  7. 請求項６に記載のキャパシタを備えることを特徴とするデバイス。
  8. デバイスを作成する方法であって、
    金属箔を設けるステップと、
    前記金属箔の上に誘電体を形成して、前記金属箔の構成要素側と箔側を形成するステップと、
    前記誘電体の全体と前記金属箔の一部の上に第１電極を形成するステップと、
    前記金属箔の前記構成要素側を少なくとも１つのプリプレグ材料に積層するステップと、
    前記金属箔をエッチングして第２電極を形成するステップと、
    を含み、封入している前記第１電極、前記誘電体、および前記第２電極がキャパシタを形成することを特徴とする方法。
  9. １つまたは複数の前記プリプレグ材料内に、前記キャパシタに接続する１つまたは複数のバイアを形成するステップ
    を含むことを特徴とする請求項８に記載の方法。
  10. 少なくとも１つの誘電体材料の層に埋め込まれた少なくとも１つのキャパシタを備えるデバイスであって、前記キャパシタは、
    金属箔と、少なくとも１つの誘電体材料の層と、誘電体材料の第１層の全体および前記金属箔の一部を覆うプリントされた電極から形成される第１電極と、
    前記第１電極に隣接する誘電体材料の第２層と、
    前記金属箔から形成され、前記誘電体材料の第１層および誘電体材料の第２層に隣接する第２電極と
    を備えることを特徴とするデバイス。
  11. デバイスを作成する方法であって、
    構成要素側および箔側を有する金属箔を設けるステップと、
    前記金属箔の上に絶縁分離層を形成するステップと、
    前記金属箔の上に誘電体を形成するステップであって、前記誘電体が絶縁分離層によって囲まれ、前記絶縁分離層と接触するステップと、
    前記誘電体の全体、前記絶縁分離層の一部、及び前記金属箔の一部の上に第１電極を形成して、封入している電極を形成するステップと、
    前記金属箔の前記構成要素側を少なくとも１つのプリプレグ材料に積層するステップと、
    前記金属箔をエッチングして第２電極を形成するステップと、
    を含み、封入している前記第１電極、前記誘電体、および前記第２電極はキャパシタを形成することを特徴とする方法。
  12. 前記絶縁層は、エッチング化学物質が前記キャパシタ誘電体と接触することを防止するための障壁層としても働くことを特徴とする請求項１１に記載の方法。
  13. 前記金属箔をエッチングした後、前記デバイスが、少なくとも１つの追加のプリプレグ材料に積層されることを特徴とする請求項１１に記載の方法。
  14. 前記プリプレグ材料内に、前記キャパシタを接続する１つまたは複数のバイアを形成するステップ
    を含むことを特徴とする請求項１３に記載の方法。
  15. 少なくとも１つの誘電体材料の層に埋め込まれた少なくとも１つのキャパシタを備えるデバイスであって、前記キャパシタは、
    金属箔と、少なくとも１つの誘電体材料の層と、絶縁分離層と、前記誘電体材料の第１層の全体、前記絶縁分離層の一部、および前記金属箔の一部を覆うプリントされた電極から形成される第１電極と、
    前記第１電極および前記絶縁分離層に隣接する誘電体材料の第２層と、
    前記金属箔から形成され、前記誘電体材料の第１層および誘電体材料の第２層に隣接する第２電極と
    を備えることを特徴とするデバイス。
  16. 請求項８、１１、または１４のいずれか一項に記載の方法によって形成されることを特徴とするデバイス。
  17. インターポーザ、プリント配線板、マルチチップモジュール、エリアアレイパッケージ、システムオンパッケージ、およびシステムインパッケージから選択されることを特徴とする請求項７、１０、または１５のいずれか一項に記載のデバイス。
JP2006170506A 2005-06-20 2006-06-20 改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法 Pending JP2007019495A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69211905P 2005-06-20 2005-06-20
US11/453,496 US7741189B2 (en) 2005-06-20 2006-06-15 Electrodes, inner layers, capacitors, electronic devices and methods of making thereof

Publications (1)

Publication Number Publication Date
JP2007019495A true JP2007019495A (ja) 2007-01-25

Family

ID=36942228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170506A Pending JP2007019495A (ja) 2005-06-20 2006-06-20 改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法

Country Status (6)

Country Link
US (1) US7741189B2 (ja)
EP (1) EP1737283B1 (ja)
JP (1) JP2007019495A (ja)
KR (1) KR100874823B1 (ja)
DE (1) DE602006015570D1 (ja)
TW (1) TW200718304A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137311A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP2009094333A (ja) * 2007-10-10 2009-04-30 Nippon Mektron Ltd キャパシタを内蔵したプリント配線板およびその製造方法
DE102008004470A1 (de) 2007-12-05 2009-06-10 Rohde & Schwarz Gmbh & Co. Kg Elektrische Schaltungsanordnung mit konzentrierten Elementen in Mehrlagensubstraten
US8470680B2 (en) * 2008-07-28 2013-06-25 Kemet Electronics Corporation Substrate with embedded patterned capacitance
KR101172709B1 (ko) 2009-06-24 2012-08-09 주식회사 이그잭스 엘이디 어레이 기판 및 이의 제조방법
CA2901026C (en) * 2014-08-19 2020-11-24 Western Michigan University Research Foundation Helmet impact monitoring system
JP2019165072A (ja) * 2018-03-19 2019-09-26 富士通株式会社 配線基板、半導体モジュール及び配線基板の製造方法
CA3083837A1 (en) 2019-06-12 2020-12-12 The Board Of Trustees Of Western Michigan University Pressure monitoring system for helmets

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3199664B2 (ja) * 1997-06-30 2001-08-20 京セラ株式会社 多層配線基板の製造方法
US20040023361A1 (en) 1997-10-17 2004-02-05 Nestec S.A. Lactic acid bacteria producing polysaccharide similar to those in human milk and corresponding gene
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
EP1501756B1 (en) * 2002-04-11 2007-02-21 Koninklijke Philips Electronics N.V. Method of manufacturing an electronic device in a cavity with a cover
US20040023381A1 (en) * 2002-07-30 2004-02-05 Isis Pharmaceuticals Inc. Antisense modulation of PPP2R1A expression
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018137311A (ja) * 2017-02-21 2018-08-30 Tdk株式会社 薄膜キャパシタ

Also Published As

Publication number Publication date
KR20060133495A (ko) 2006-12-26
US20060284280A1 (en) 2006-12-21
EP1737283A1 (en) 2006-12-27
EP1737283B1 (en) 2010-07-21
KR100874823B1 (ko) 2008-12-19
TW200718304A (en) 2007-05-01
DE602006015570D1 (de) 2010-09-02
US7741189B2 (en) 2010-06-22

Similar Documents

Publication Publication Date Title
US7100277B2 (en) Methods of forming printed circuit boards having embedded thick film capacitors
KR100562812B1 (ko) 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법
KR100553635B1 (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
US7741189B2 (en) Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
KR100584803B1 (ko) 고내성 내장 커패시터
JP2006196886A (ja) 電力コアデバイス及びその作製方法
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
JP2006196877A (ja) 厚膜コンデンサ、内部に厚膜コンデンサを埋め込んだプリント基板、ならびにそのようなコンデンサの形成方法およびプリント基板の形成方法
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
JP4551191B2 (ja) 基準のｘ線識別を用いて内層パネルおよび印刷回路板を製造する方法
US20060282999A1 (en) Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
KR100713731B1 (ko) 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
JP2008159726A (ja) 多層配線基板
JP3413880B2 (ja) 多層セラミック焼結体の製造方法
JP2008186907A (ja) 多層回路基板の製造方法
JP2005129887A (ja) コンデンサを有する印刷配線板とその製造方法
JP2010225707A (ja) セラミック多層基板及びその製造方法