KR100553635B1 - 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법 - Google Patents

동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법 Download PDF

Info

Publication number
KR100553635B1
KR100553635B1 KR1020030070509A KR20030070509A KR100553635B1 KR 100553635 B1 KR100553635 B1 KR 100553635B1 KR 1020030070509 A KR1020030070509 A KR 1020030070509A KR 20030070509 A KR20030070509 A KR 20030070509A KR 100553635 B1 KR100553635 B1 KR 100553635B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric
forming
heating
lamella
Prior art date
Application number
KR1020030070509A
Other languages
English (en)
Other versions
KR20040033262A (ko
Inventor
보르랜드윌리엄제이.
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20040033262A publication Critical patent/KR20040033262A/ko
Application granted granted Critical
Publication of KR100553635B1 publication Critical patent/KR100553635B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

박편상에 제1 유전체의 패턴을 형성하고, 제1 유전체상에 제1 전극을 형성하며, 제1 유전체 및 제1 전극을 동시 가열함으로써 커패시터 구조체가 제조된다. 유전체와 전극을 동시 가열하는 것은 전극과 유전체간의 열 팽창 계수(thermal coefficient of expansion; TCE) 차이에 의하여 야기되는 균열을 완화시킨다. 동시 가열은 또한 유전체와 전극간의 강한 결합을 보장한다. 또한, 동기 가열은 다층 커패시터 구조를 형성할 수 있도록 하며, 구리로 커패시터 전극을 형성할 수 있도록 한다.
커패시터, 유전체, 전극, 가열, 균열, 열팽창계수

Description

동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용 세라믹 커패시터를 형성하는 방법{CO-FIRED CERAMIC CAPACITOR AND METHOD FOR FORMING CERAMIC CAPACITOR FOR USE IN PRINTED WIRING BOARDS}
도 1a 내지 1d는 본 발명에 따른 커패시터 구조체의 제1 실시예를 제조하는 단계들을 도시하는 정면 입면도.
도 1e는 본 발명에 따른 커패시터 구조체의 제1 실시예의 상면 평면도.
도 2a 내지 2j는 본 발명에 따른 커패시터 구조체의 제2 실시예를 제조하는 단계들을 도시하는 정면 입면도.
도 2k는 본 발명에 따른 커패시터 구조체의 제2 실시예의 상면 평면도.
도 3은 본 발명에 따른 커패시터 구조체의 제3 실시예를 도시하는 정면 입면도.
<도면의 주요 부분에 대한 부호의 설명>
210, 280: 박편
215: 트렌치
218, 219: 도전성 경로
230: 제1 전극
250: 제2 전극
260: 유전체
265: 유전체/전극 스택
270: 적층재
본 발명은 세라믹 커패시터(ceramic capacitor)에 관한 것으로, 특히 인쇄 회로 기판(printed wiring board)에 내장될 수 있는 동시 가열되는 세라믹 커패시터(co-fired ceramic capacitor)에 관한 것이다.
박편상 가열 기술(fired-on-foil technology)에 의하여 형성되는 인쇄 회로 기판에 내장되는 수동 소자의 구성요소들이 공지되어 있다. 공지된 구성요소들은 박편상에서 개별적으로 가열된다. "박편상에서 개별적으로 가열되는" 커패시터는 금속 박편 기판(metallic foil substrate)상에 후막 유전층(thick-film dielectric material layer)을 증착시키고, 후막 가열 조건하에서 가열하며, 이어서 후막 유전층상에 최상위 전극재를 증착시킴으로써 형성된다. 미국 특허 제 6,317,023 B1은 그러한 공정을 개시한다.
후막 유전체는 가열 후 높은 유전상수(dielectric constant; K)를 가져야 한다. 높은 K 값을 갖는 후막 유전체는 "기능상(functional phase)"인 고유전상수 분말을 유리 분말(glass powder)과 혼합하고 후막 스크린-프린팅 매질(thick-film screen-printing vehicle)에 상기 조성물을 분산시킴으로써 형성된다. 높은 K 값 을 갖는 유리는 조성 및 침전시키는 고유전상수 결정의 양에 따라 전체 또는 부분적으로 결정 상태일 수 있다. 이러한 유리들은 종종 "유리-세라믹(glass-ceramic)"으로 지칭된다.
후막 유전체를 가열하는 동안, 최고 가열 온도에 도달하기 전에 유전체의 유리 구성요소는 연성화 및 유동화하고, 결합하고(coalesce), 기능상을 캡슐화하고(encapsulate), 결정화하여 유리-세라믹을 형성한다. 그러나, 유리-세라믹은 후속적인 가열에 의하여 다시 연성화 및 유동화되지 않으며, 표면에의 부착이 어려운 경우가 많다.
은과 은-팔라듐 합금(silver-palladium alloy)은 박편상 커패시터용 유전체와 열 팽창 계수(thermal coefficient of expansion; TCE)의 차이가 상대적으로 작기 때문에 커패시터 전극 형성용으로 선호되는 금속이다. TCE 차이가 작으면 최고 가열 온도로부터 냉각시 전극에 가해지는 스트레스가 적다. 그러나, 은과 은 함유 합금은 은 마이그레이션(silver migration)의 가능성 때문에 일부 적용예에 있어서는 선호되지 않는다. 또한, 은 및 은 합금의 용융점이 상대적으로 낮다는 점은 높은 가열 온도에서의 이들의 사용을 곤란하게 한다.
구리는 전극 형성용으로 선호되는 소재이지만, 구리와 후막 커패시터 유전체간의 열 팽창 계수의 큰 차이는 전극에 가열후 스트레스(post-firing stress)를 야기한다. 이러한 스트레스는 전극의 균열(cracking)의 원인이 된다. 더욱이, 미리 가열된 유리-세라믹은 후속 가열에 의하여 다시 연성화 및 유동화되지 않으므로, 미리 가열된 유리-세라믹 표면상에서 가열되는 구리 전극은 유리-세라믹에 잘 부착 되지 않을 수 있다. 따라서, 전극이 유전체로부터 분리될 수 있다. 균열 및 분리는 높은 소산 인자(dissipation factor)로 귀착된다.
본 발명은 전극과 유전체간의 열 팽창 계수의 차이로부터 야기되는 유전체와 전극간의 균열 및 분리를 회피할 수 있는 세라믹 커패시터 구조체와 커패시터 구조체의 형성 방법을 제공한다.
제1 실시예에 따르면, 박편상 가열되는 세라믹 커패시터 구조체를 형성하는 방법은 금속 박편상에 제1 유전체를 형성하는 단계, 제1 유전체상에 제1 전극을 형성하는 단계, 제1 유전체와 제1 전극을 동시 가열하는 단계를 포함한다. 제1 실시예에서, 전극 및 유전체를 동시 가열함으로써 전극과 유전체간의 열 팽창 계수의 차이로부터 야기되는 유전체와 전극간의 균열 및 분리를 회피할 수 있다. 열 팽창 계수 문제의 완화는 또한 구리와 같은 선호되는 소재를 전극 형성용으로 사용할 수 있도록 한다.
제2 실시예에 따르면, 이중층 커패시터 구조체는 금속 박편, 상기 박편상에 배치되는 제1 유전체, 제1 유전체상에 배치되는 제1 전극, 및 상기 제1 유전체와 제1 전극상에 배치되는 제2 전극을 포함한다. 상기 제2 실시예에서, 상기 부가적인 유전체/전극 층으로 인하여 상기 커패시터 구조체의 커패시턴스 밀도가 증가한다. 부가적인 층들이 또한 추가되어 커패시턴스 밀도를 더욱 증가시킬 수 있다. 또한, 상기 제2 실시예에 따르면, 상기 커패시터 구조체는 구리 박편과 구리 전극 을 포함할 수 있다.
도 1a 내지 1d는 금속 박편상에 단일 층을 구비하는 커패시터 구조체(100; 도 1e 참조)를 제조하는 일반적인 방법을 도시한다. 도 1e는 완성된 커패시터 구조체(100)의 평면도이다. 커패시터 구조체(100)의 특정 예가 또한 후술된다.
도 1a는 커패시터 구조체(100)를 제조하는 제1 단계의 정면 입면도이다. 도 1a에서 금속 박편(110)이 제공된다. 금속 박편(110)은 당해 업계에서 일반적으로 구할 수 있는 유형의 것일 수 있다. 예를 들어, 박편(110)은 구리, 인바르(invar), 구리-인바르-구리, 니켈, 니켈 도포 구리, 또는 후막 페이스트(thick film paste)에 대한 가열 온도를 초과하는 용융점을 갖는 다른 금속일 수 있다. 바람직한 박편은 구리를 주성분으로 포함하는 박편, 예를 들어 역처리 구리 박편(reverse-treated copper foil), 이중처리 구리 박편(double-treated copper foil), 및 다층인쇄 회로 기판 업계에서 일반적으로 사용되는 다른 구리 박편들을 포함한다. 박편(110)의 두께는, 예를 들어 약 1 내지 100, 바람직하게는 3 내지 75, 가장 바람직하게는 12 내지 36 마이크론(micron)의 범위 내일 수 있으며 이는 1/3 oz 내지 1 oz의 구리 박편에 해당한다.
박편(110)은 언더프린트(underprint; 112)를 박편(110)에 도포함으로써 사전 처리(pretreating)될 수 있다. 언더프린트(112)는 박편(110)의 구성요소측 표면에 도포되는 상대적으로 얇은 층이다. 도 1a에서, 언더프린트(112)는 박편(110)상의 표면에 도포되는 것으로 도시되어 있다. 언더프린트(112)는 금속 박편(110)에 양호하게 부착될 뿐 아니라 언더프린트(112)상에 증착되는 층에도 잘 부착된다. 언 더프린트(112)는, 예를 들어 박편(110)에 도포되는 페이스트(paste)로부터 형성될 수 있으며, 박편(110)의 용융점 미만의 온도에서 가열된다. 상기 페이스트는 박편(110)의 전 표면상에 전면 도포(open coating)로서 프린팅될 수도 있고, 박편(110)의 선택된 영역상에 프린팅될 수도 있다. 일반적으로, 언더프린트 페이스트를 박편의 선택된 영역상에 프린팅하는 것이 더 경제적이다. 구리 박편(110)이 구리 언더프린트(112)와 함께 사용될 때, 구리 언더프린트 페이스트의 유리는 구리 박편(110)의 산화 부식을 저지한다. 따라서, 산소 도핑 가열(oxygen-doped firing)이 사용되는 경우에는 박편(110)의 전 표면을 도포하는 것이 바람직할 수 있다.
도 1a에서, 유전체는 사전 처리된 박편(110)상에 스크린-프린팅(screen-printing)되어 제1 유전층(120)을 형성한다. 유전체는, 예를 들어 후막 유전 잉크(thick film dielectric ink)일 수 있다. 유전 잉크는 예를 들어 페이스트로부터 형성될 수 있다. 이어서, 제1 유전층(120)은 건조된다. 이어서, 도 1b에서, 제2 유전층(125)이 도포되고 건조된다. 선택적인 실시예에서, 한 번의 프린팅으로 등가의 두께를 제공하기 위하여 더 거친 메시 스크린(mesh screen)을 통하여 단일층의 유전체를 증착할 수 있다.
도 1c에서, 전극(130)은 제2 유전층(125)상에 형성되고 건조된다. 전극(130)은, 예를 들어 후막 금속 잉크를 스크린-프린팅함으로써 형성될 수 있다. 일반적으로, 유전층(125)의 표면 영역은 전극(130)의 표면 영역보다 넓어야 한다.
그리고, 제1 유전층(120), 제2 유전층(125), 전극(130)은 동시 가열된다. 후막 유전층(120, 125)은 유리-세라믹 프릿상(frit phase)과 혼합된, 예를 들어 바륨 티탄삼염(barium titanate)과 같은 고유전상수 기능상과, 유전체의 성질을 변형시키는 지르코늄 이산화물(zirconium dioxide)과 같은 접착제로부터 형성될 수 있다. 동시 가열하는 동안 유리-세라믹 프릿상은 연성화하고, 기능상 및 부가상(additive phase)을 침윤시키고(wet), 결합하여 유리-세라믹 매트릭스에서 기능상과 변형 부가물(modifying additive)의 분산물(dispersion)을 생성한다. 동시에, 층(130)의 구리 전극 분말은 연성화된 유리-세라믹 프릿상에 의하여 침윤되고 함께 소결되어(sinter) 고형 전극을 형성한다. 동시 가열에 의하여 층(130)은 높은 K 값의 유전체(128)와 강하게 결합된다. 가열 후의 구조체는 도 1d의 정면 입면도에 도시된다.
도 1e는 완성된 커패시터 구조체(100)의 평면도이다. 도 1e에서, 박편(110)상에 네 개의 유전체/전극 스택(stack; 140)이 도시된다. 그러나, 임의의 개수의 스택(140)이 다양한 패턴으로 박편(110)상에 배치되어 커패시터 구조체(100)를 형성할 수 있다.
실시예 1 내지 3은 도 1a 내지 1e에 의하여 도시되는 일반적인 방법을 실시하는 데에 사용되는 특정 소재 및 공정을 도시한다.
도 2a 내지 2j는 금속 박편상에 이중층 커패시터를 구비하는 커패시터 구조체(200)를 제조하는 방법을 도시한다. 도 2k는 완성된 커패시터 구조체(200)의 평면도이다.
도 2a는 커패시터 구조체(200)를 제조하는 제1 단계의 정면 입면도이다. 도 2a에서, 금속 박편(210)이 제공된다. 도 1a를 참조하여 상술한 바와 같이, 박편(210)은 언더프린트(212)를 도포하고 가열함으로써 사전 처리될 수 있다. 유전체는 사전 처리된 박편(210)상에 스크린-프린팅되어 제1 유전층(220)을 형성한다. 이어서, 제1 유전층(220)은 건조된다.
도 2b에서, 제2 유전층(225)이 도포되고 건조된다. 선택적으로 단일층의 유전체가 사용될 수도 있다.
도 2c에서, 제1 전극(230)은 제2 유전층(225)상에 형성되고 건조된다. 제1 전극은, 예를 들어 후막 금속 잉크를 스크린-프린팅함으로써 형성될 수 있다. 제1 전극(230)은 연장되어 박편(210)에 접촉되도록 형성된다.
그리고, 제1 유전층(220), 제2 유전층(225), 제1 전극(230)은 동시 가열된다. 유전층(220, 225)은 도 1a 내지 1e를 참조하여 상술한 소재들과 유사한 조성을 가질 수 있으며, 상기 동시 가열 공정은 상술한 부착상의 장점과 결함없는(defect-free) 처리라는 장점을 가진다. 도 2d에 도시되는 바와 같이, 동시 가열 단계로부터 결과물인 유전체(228)가 형성된다.
도 2e에서, 세 번째 층의 유전체가 도 2d의 동시 가열된 구조체상에 스크린-프린팅되어 제3 유전층(240)을 형성한다. 이어서, 제3 유전층(240)은 건조된다. 도 2f에서, 제4 유전층(245)이 도포되고 건조된다. 선택적으로 단일층의 유전체가 사용될 수도 있다.
도 2g에서, 제2 전극(250)이 제4 유전층(245)상에 형성되고 건조된다. 제2 전극(250)은 연장되어 박편(210)에 접촉된다. 그리고, 상기 구조체는 동시 가열된 다. 도 2h에 의하여 도시되는 동시 가열 후의 구조체는 결과물인 유전체(260) 및 유전체/전극 스택(265)을 구비한다. 동시 가열 후, 유전체(260)는 안전하게 양 전극(230, 250)에 부착되고, 전극(230, 250)에는 균열이 발생하지 않는다.
도 2d 및 2h를 참조하여 설명한 바와 같은 두 번의 별도 가열 단계 대신, 제2 전극(250)을 형성한 후에 한 번의 동시 가열이 수행될 수도 있다. 한 번의 동시 가열은 제조 비용이 절감된다는 장점이 있다. 그러나, 두 번의 별도 가열은 제1 가열 후에 제1 전극(230)을 조사하여 균열 등의 결함 또는 프린팅 정렬 문제(printing alignment issue)를 발견하는 것을 가능하게 한다.
도 2i에서, 상기 구조체는 반전되어(inverted) 적층될(laminated) 수 있다. 예를 들어, 박편(210)의 구성요소 면은 적층재(270)에 의하여 적층될 수 있다. 적층은, 예를 들어 표준적인 인쇄 회로 기판 공정의 FR4 프리프레그(prepreg)를 사용하여 수행될 수 있다. 일 실시예에서, 106 에폭시 프리프레그(epoxy prepreg)가 사용될 수 있다. 적절한 적층 조건은 공기를 빼 기압이 수은주 28인치가 되도록 한 진공실에서 한 시간동안 208psi, 185C로 하는 조건이다. 실리콘 고무 압력판(press pad)과 부드러운 PTEE가 채워진 유리 방출판(release sheet)이 박편(210)과 접촉하여 에폭시가 적층판을 함께 첩착시키는 것을 방지할 수 있다. 박편(280)은 적층재(270)에 도포되어 회로를 생성하는 표면을 제공할 수 있다. 도 1e를 참조하여 상술된 커패시터 구조체(100)의 실시예 또한 이러한 방식으로 적층될 수 있다. 유전체 프리프레그와 적층재는, 예를 들어 표준적인 에폭시, 하이Tg 에폭시, 폴리미드(polymide), 폴리에트라플로로에틸렌(polyetrafluoroethylene), 시안화 에스테르 수지(cyanate ester regins), 채워진 수지 시스템, BT 에폭시, 회로층간 절연을 제공하는 그 밖의 수지 및 적층재 등의 임의의 유형의 유전체일 수 있다.
도 2j를 참조하면, 적층 후 포토 레지스트가 박편(210)에 도포되고, 박편(210)은 표준적인 인쇄 회로 기판 공정조건을 사용하여 노광되며(imaged), 에칭되고(etched), 스트리핑된다(stripped). 에칭은 박편(210)에 트렌치(215)를 생성하며, 트렌치(215)는 제1 전극(230)과 제2 전극(250)간의 전기적 접촉을 절단한다. 도 2k는 완성된 커패시터 구조체(200)의 상면 평면도이다. 박편(210)의 부분(216)은 결과물인 커패시터 구조체(200)의 하나의 전극이고, 도전성 경로(conductive trace; 218)에 의하여 다른 회로에 연결될 수 있다. 부분(227)은 제1 전극(230)에 결합되고 도전성 경로(219)에 의하여 다른 회로에 연결될 수 있다.
상술된 커패시터 구조체(200)는 이중층 커패시터 구조로 인하여 높은 커패시턴스 밀도를 가진다. 또한, 커패시터 구조체(200)는 유전층과 전극을 동시 가열함으로써 균열을 발생시키지 않도록 제조될 수 있다.
도 3은 커패시터 구조체의 제3 실시예를 도시한다. 커패시터 구조체(300)는 높은 커패시턴스 밀도를 가지는 삼중층 구조의 실시예이다. 커패시터 구조체(300)는 박편(310)과 복수의 유전체/전극 스택(365; 스택 365 하나만 도시됨)을 포함한다. 유전체/전극 스택(365)은 상술한 커패시터 구조체(200)의 제1, 제2 전극(230, 250)과 유사하며 유전체(360)에 의하여 분리되는 제1 전극(330) 및 제2 전극(350) 을 포함한다. 각각의 유전체/전극 스택(365)은 또한 유전체(360)상에 형성되는 제3 전극(335)을 구비한다. 트렌치(315)는 박편(310)의 부분(317), 제1 전극(330), 제3 전극(335)으로부터 박편(310)의 부분(316)과 제2 전극(350)의 전기적 접촉을 절단한다. 커패시터 구조체(300)는 적층재(370)와 제2 박편(380)을 포함할 수 있다.
커패시터 구조체(300)는 커패시터 구조체(200)와 유사한 방식으로 제조될 수 있다. 스택(365)에서 유전체(360)의 세 번째 층 부분은 상술한 바와 같이, 하나 이상의 유전 잉크층으로부터 형성될 수 있고, 전극(335)은 유전체(36)상에 형성될 수 있다.
유전체/전극 스택(365)은 세 단계에서 별도 가열되거나 하나의 단계에서 동시 가열될 수 있다. 각각의 전극/유전층의 별도 가열은 제품을 조사하여 결함을 발견하는 것을 가능하게 한다. 그러나, 한 번의 동시 가열은 커패시터 구조체(300)의 제조 비용을 절감시킨다.
유전체/전극 스택(365)에서의 부가적인 층은 커패시터 구조체(300)에 높은 커패시턴스 밀도를 제공한다. 유전층와 전극을 동시 가열하는 것은 낮은 소산 인자 및 균열이 발생하지 않는 구조를 제공한다.
다른 실시예에서, 유전체와 전극 층을 선택적으로 형성하고 동시 가열함으로써 네 개 이상의 층을 구비하는 커패시터 구조체를 제조할 수 있다.
본 명세서에서 설명된 실시예들에서, "페이스트"라는 용어는 전자 소재 업계에서 사용되는 종래의 용어에 해당하며, 일반적으로 후막 조성물(thick film composition)을 지칭한다. 전형적으로, 언더프린트 페이스트의 금속 구성요소는 금속 박편의 금속과 조화된다. 예를 들어, 만일 구리 박편이 사용되면, 언더프린트로서 구리 페이스트가 사용될 수 있다. 다른 적용예에서는 유사한 금속 언더프린트 페이스트와 함께 은과 니켈 박편을 사용할 수 있다. 후막 페이스트는 언더프린트와 수동 소자 모두의 형성에 사용될 수 있다.
일반적으로, 후막 페이스트는 가소제(plasticizer), 분산제(dispersing agent), 및 유기 용매(organic solvent)의 혼합물에 용해되는 폴리머(polymer)에 분산되는 세라믹, 유리, 금속 또는 다른 고체들의 미세하게 분할된 입자들을 포함한다. 구리 박편상에서 사용하기에 바람직한 커패시터 페이스트는 질소 분위기에서 번아웃(burnout)이 잘되는 유기 매질(organic vehicle)을 포함한다. 이러한 매질은, 일반적으로 고분자량 에틸 셀룰로오스(ethyl cellulose)와 같은 수지를 매우 적은 양 포함하는 바, 스크린-프린팅에 적합한 점성을 생성하기 위해서는 적은 양의 수지가 필요할 뿐이다. 또한, 유전체 분말 혼합물에 혼합되는 바륨 질산염(barium nitrate) 분말과 같은 산화제 구성요소는 유기 구성요소가 질소 분위기에서의 번아웃되는 것을 돕는다. 고체들은 본질적으로 불활성인 액상 매체(liquid medium), 즉 매질(vehicle)에 혼합되고, 3-롤 제분기(tree-roll mill)에 의하여 분산되어 스크린-프린팅용으로 적합한 페이스트와 같은 조성물을 형성한다. 본질적으로 불활성인 액체는 어느 것이라도 매질로서 사용될 수 있다. 예를 들어, 농화제(thickening agent) 및/또는 안정제(stabilizing agent)를 포함하거나 포함하지 않는 다양한 유기 액체, 및/또는 다른 일반적인 부가물들이 매질로서 사 용될 수 있다.
높은 K 값을 갖는 후막 유전 페이스트는 일반적으로 적어도 하나의 수지와 용매를 포함하는 매질 시스템에 분산되는 적어도 하나의 고유전상수 기능상 분말과 적어도 하나의 유리 분말을 포함한다. 매질 시스템은 스크린-프린팅되어 밀도가 높고 공간적으로 양호한 특징을 가지는 막을 제공하도록 설계된다. 고유전상수 기능상 분말은 ABO3의 일반식을 가지는 퍼로브스카이트형(perovskite-type)의 강유전체 조성물(ferroelectric composition)을 포함할 수 있다. 그러한 조성물의 예로는 BaTiO3, SrTiO3, PbTiO3, CaTiO3, PbZrO3, BaZrO 3, SrZrO3 등이 있다. 선택적인 구성요소를 A 및/또는 B의 위치에 치환시킴으로써 Pb(Mg1/3Nb2/3)O3, Pb(Zn1/3Nb2/3)O3.TiO2, SrBi2Ta2O9 와 같은 다른 조성물 및 기타의 고유전상수 재료를 사용할 수도 있다.
상기 조성물들을 도핑하고 혼합한 금속을 사용하는 것도 가능하다. 도핑과 혼합은 필요한 최종사용 특성 사양(end-use property specification)을 만족시키기 위하여 주로 수행되며, 이러한 사양의 예로는 "X75"나 "Z5U"와 같은 산업 규격을 충족하기 위하여 필요한 커패시턴스 온도계수(temperature coefficient of capacitance; TCC)가 있다.
페이스트의 유리는, 예를 들어 Ca-Al 보로실리케이트(borosilicate), Pb-Ba 보로실리케이트, Mg-Al 실리케이트(silicate), 희귀 토류 보로케이트(rare earth borocate), 및 다른 유사한 유리 조성물일 수 있다. 납-게르마늄 산화물(Pb5Ge3O11 )과 같은 고유전상수 유리-세라믹 분말이 선호된다.
전극층 형성용으로 사용되는 페이스트는 구리, 니켈, 은, 은 함유 귀금속 조성물, 또는 이러한 화합물들의 혼합물이다. 구리 분말 조성물이 선호된다.
본 명세서에서 설명된 커패시터 구조체의 실시예는 많은 응용예를 가진다. 예를 들어, 커패시터 구조체의 실시예는 유기 인쇄 회로 기판, IC 패키지, 디커플링 응용예, IC 모듈이나 핸드헬드 장치의 마더보드와 같은 장치에서 사용될 수 있다.
상기 실시예에서, 전극층은 스크린-프린팅에 의하여 형성되는 것으로 설명된다. 그러나, 유전층 표면상에 전극 금속을 스퍼터링(sputtering)하거나 증착(evaporation deposition)시키는 등의 다른 방법들 또한 사용될 수 있다.
후속 설명은 본 발명을 도시하고 설명한다. 또한, 본 명세서가 개시 및 설명하는 것은 본 발명의 바람직한 실시예일 뿐이고, 본 발명은 다른 다양한 조합, 수정 및 환경에서 사용 가능하며, 본 명세서에서 설명된 발명 사상의 범위내에서 본 발명이 교수하는 내용과 당업자의 통상의 지식에 의한 변경 및 수정이 가능하다는 점을 이해하여야 한다. 본 명세서에서 설명된 실시예는 또한 본 발명을 실시하는 주지된 최선의 모드를 설명하며, 당업자가 이러한 또는 다른 실시예에서 본 발명의 특정 응용례 또는 사용에 요구되는 다양한 수정과 함께 본 발명을 사용하는 것을 가능하도록 하는 것을 의도한다. 따라서, 본 명세서의 설명은 본 발명을 본 명세서에서 개시된 형태로 국한시키는 것을 의도하지 않는다. 또한, 첨부된 청구범위는 동등한 실시예를 포함하는 것으로 해석되어야 한다.
실시예
[제1 실시예]
도 1a 내지 1e를 참조하여 커패시터 구조체(100)의 특정 실시예가 설명된다. 본 실시예에서, 박편(110)은 구리 박편이다. 구리 박편(110)의 유형은 인쇄 회로 기판 업계에서 사용되는 상용 등급의 구리 박편이면 어느 것이라도 가능하며, 1/3 oz 구리 박편(약 12 마이크론 두께) 내지 1 oz 구리 박편(약 36 마이크론 두께)의 범위 내일 수 있다. 구리 박편(110)은 박편(110)의 선택된 영역상에 언더프린트 페이스트를 도포함으로써 사전 처리된다. 그리고, 결과물인 제품은 질소에서 900C로 10분간 최고 온도로, 약 1시간의 총 주기로 가열되어 언더프린트(112)를 형성한다.
도 1b에서, 후막 유전 잉크는 400 메시 스크린을 통하여 사전 처리된 구리 박편(110)상에 스크린-프린팅되어 각 면이 1/2인치인 제1 유전층(120)의 패턴을 생성한다. 습식 프린팅된(wet printed) 제1 유전층(120)의 두께는 약 12 내지 15 마이크론이다. 제1 유전층(120)은 125C에서 약 10분간 건조되고, 제2 유전층(125)이 스크린-프린팅에 의하여 도포되며, 125C에서 또 다른 건조 단계가 후속된다. 후막 유전 잉크는 바륨 티탄산염 구성요소, 지르코늄 산화물 구성요소, 유리-세라믹상을 포함한다.
도 1c를 참조하면, 후막 구리 전극 잉크층(130)이 400 메시 스크린을 통하여 유전체 사각형(120)상에 프린팅되고, 125C에서 약 10분간 건조되어 각 면이 0.9cm인 사각형 전극을 생성한다. 일반적으로, 프린팅된 전극(130)의 두께는 구멍(pinhole) 없는 막에 대한 필요에 의해서 제한되며, 전형적으로 3 내지 15 마이크론의 범위내이다. 결과물인 구조체는 후막의 질소 프로파일(nitrogen profile)을 사용하여 900C에서 10분간 최고 온도로 동시 가열된다.
질소 프로파일은 총 1시간의 주기를 가지며 번아웃 영역에서 50 ppm 이하, 가열 영역에서 2 내지 10 ppm의 산소를 포함한다. 동시 가열에 의하여 도 1e에 도시되는 유전체/전극 스택(140)이 생성된다.
본 예에서, 후막 유전체는 다음의 조성을 갖는다.
바륨 티탄산염(barium titanate) 분말 64.18%
지르코늄 산화물(zirconium oxide) 분말 3.78%
유리 A 11.63%
에틸 셀룰로오스(ethyl cellulose) 0.86%
텍사놀(texanol) 18.21%
바륨 질산염(barium nitrate) 분말 0.84%
인산염 침윤제(phosphate wetting agent) 0.5%
유리 A의 구성은 다음과 같다.
게르마늄 산화물(germanium oxide) 21.5%
납 사산화물(lead tetraoxide) 78.5%
유리 A 조성물은 가열 중에 침전되는 Pb5Ge3O11에 해당하며, 약 70 내지 150의 유전 상수를 가진다. 후막 구리 전극 잉크의 조성은 다음과 같다.
구리 분말 55.1%
유리 A 1.6%
제1동 산화물(cuprous oxide) 분말 5.6%
에틸 셀룰로오스(ethyl cellulose) T-200 1.7%
텍사놀(texanol) 36.0%
가열 후, 커패시터 구조체에는 균열이 발생하지 않으며 다음과 같은 전기적 특성을 가진다.
커패시턴스 밀도 약 150nF/in2
소산 인자(dissipation factor) 약 1.5%
절연 저항 > 5 X 109 Ohms
파괴 전압(breakdown voltage) 약 800 volts/mil.
이 실시예에서, 박편(110) 및 전극(130) 형성용 소재로 구리를 사용하는 것은 구리의 마이그레이션의 정도가 심하지 않다는 장점을 가진다. 박편상에서 별도 가열하는 종래의 방법에서는 구리와 유전체간의 TCE의 큰 차이로 인하여 전극과 유전체간의 균열 및 분리와 높은 소산 인자가 야기된다. 그러나, 전극과 유전체를 동시 가열함으로써 균열을 발생시키지 않고 낮은 소산 인자를 획득할 수 있다.
[제2 실시예]
후막 유전체(128)가 325 메시 스크린을 통하여 프린팅되고, 두 개의 층의 각각의 두께가 약 15 내지 20 마이크론이라는 점을 제외하고는, 제1 실시예에서 설명된 공정이 반복된다. 결과는 커패시턴스 밀도가 약 120nF/inch2이라는 점을 제외하고는, 제1 실시예의 결과와 유사하다.
[제3 실시예]
다음 표에 나타나는 다양한 유전체 및 전극의 크기를 사용하여 제2 실시예에서 설명된 공정이 반복된다.
Figure 112003037799866-pat00001
이 실시예들의 커패시턴스는 프린팅된 구리 전극의 넓이에 비례하지만, 계산된 커패시턴스 밀도는 필연적으로 제1 실시예의 커패시턴스 밀도와 동일하다.
본 발명은 전극과 유전체간의 열 팽창 계수의 차이로부터 야기되는 유전체와 전극간의 균열 및 분리를 회피할 수 있는 세라믹 커패시터 구조체와 커패시터 구조체의 형성 방법을 제공한다.

Claims (21)

  1. 박편상 가열되는(fired-on-foil) 커패시터 구조체를 형성하는 방법에 있어서,
    금속 박편을 제공하는 단계;
    상기 박편상에 적어도 하나의 제1 유전체를 형성하는 단계;
    제1 유전체상에 적어도 하나의 제1 전극을 형성하는 단계; 및
    제1 유전체 및 제1 전극을 동시 가열하는(co-firing) 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 제1 전극을 형성하는 단계는 상기 금속 박편이 포함하는 금속을 포함하는 제1 전극을 형성하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 금속은 구리인 방법.
  4. 제1항에 있어서,
    제1 전극상에 적어도 하나의 제2 유전체를 형성하는 단계; 및
    제2 유전체상에 적어도 하나의 제2 전극을 형성하는 단계
    를 더 포함하는 방법.
  5. 제4항에 있어서, 제2 유전체 및 제2 전극을 동시 가열하는 단계를 더 포함하는 방법.
  6. 제4항에 있어서, 상기 동시 가열하는 단계는 제1 유전체 및 제1 전극과 함께 제2 유전체 및 제2 전극을 동시 가열하는 단계를 포함하는 방법.
  7. 제4항에 있어서, 제1 전극과 제2 전극을 전기적으로 절연시키기 위하여 상기 박편에 트렌치(trench)를 형성하는 단계를 더 포함하는 방법.
  8. 제4항에 있어서, 제1 유전체 및 제1 전극을 포함하는 상기 박편의 일면을 적층시키는(laminating) 단계를 더 포함하는 방법.
  9. 제4항에 있어서,
    제2 전극상에 적어도 하나의 제3 유전체를 형성하는 단계; 및
    제3 유전체상에 적어도 하나의 제3 전극을 형성하는 단계
    를 더 포함하는 방법.
  10. 제9항에 있어서, 제3 유전체 및 제3 전극을 동시 가열하는 단계를 더 포함하는 방법.
  11. 제9항에 있어서, 상기 동시 가열하는 단계는 제1, 제2 유전체 및 제1, 제2 전극과 함께 제3 유전체 및 제3 전극을 동시 가열하는 단계를 포함하는 방법.
  12. 제9항에 있어서, 제1 전극과 제3 전극을 제2 전극으로부터 전기적으로 절연시키기 위하여 상기 박편에 트렌치를 형성하는 단계를 더 포함하는 방법.
  13. 제1항에 있어서, 박편을 제공하는 상기 단계는
    상기 박편을 언더프린트(underprint)로 처리하는 단계; 및
    상기 박편의 용융점(softening point) 미만의 온도에서 가열하는 단계
    를 포함하는 방법.
  14. 제1항에 있어서, 상기 제1 유전체를 형성하는 단계는
    상기 박편상에 유전 잉크층(a layer of dielectric ink)을 스크린-프린팅하는 단계; 및
    상기 유전 잉크를 건조시키는 단계
    를 포함하는 방법.
  15. 제14항에 있어서, 상기 제1 전극을 형성하는 단계는
    제1 유전체상에 금속 잉크층을 스크린-프린팅하는 단계; 및
    상기 금속 잉크를 건조시키는 단계
    를 포함하는 방법.
  16. 제1항에 있어서,
    상기 적어도 하나의 제1 유전체를 형성하는 단계는 상기 박편상에 복수의 제1 유전체 패턴을 형성하는 단계를 포함하고,
    상기 적어도 하나의 제1 전극을 형성하는 단계는 상기 제1 유전체상에 복수의 제1 전극 패턴을 형성하는 단계를 포함하는 방법.
  17. 커패시터 구조체에 있어서,
    금속 박편;
    상기 박편상에 배치되는 적어도 하나의 유전체;
    상기 유전체의 일부분상에 배치되는 적어도 하나의 제1 전극; 및
    상기 유전체의 일부분상에, 그리고 제1 전극의 일부분상에 배치되는 적어도 하나의 제2 전극을 포함하고,
    상기 유전체의 일부분은 제1 전극 및 제2 전극 사이에 배치되며,
    상기 유전체 및 상기 적어도 하나의 제1 전극은 동시 가열되는(co-fired) 커패시터 구조체.
  18. 제17항에 있어서, 상기 박편은 제1 전극을 제2 전극으로부터 전기적으로 절연시키는 트렌치를 포함하는 커패시터 구조체.
  19. 제17항에 있어서,
    상기 적어도 하나의 유전체는 복수의 유전체를 포함하고,
    상기 적어도 하나의 제1 전극은 복수의 제1 전극을 포함하고,
    상기 적어도 하나의 제2 전극은 복수의 제2 전극을 포함하고,
    상기 유전체, 제1 전극, 및 제2 전극은 금속 박편상에 복수의 스택으로 배치되고, 각각의 스택은 하나의 제1 전극, 하나의 제2 전극, 및 하나의 유전체를 포함하는 커패시터 구조체.
  20. 제19항에 있어서, 복수의 제3 전극을 포함하고, 상기 제3 전극은 각각의 스택에 하나씩 포함되며, 상기 제3 전극의 각각은 대응하는 유전체의 일부분상에, 그리고 대응하는 제1 전극의 일부분상에 배치되고 대응하는 제1 전극에 전기적으로 연결되는 커패시터 구조체.
  21. 제19항에 있어서, 제1 전극 및 제2 전극과 상기 금속 박편은 구리를 포함하는 커패시터 구조체.
KR1020030070509A 2002-10-11 2003-10-10 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법 KR100553635B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41804502P 2002-10-11 2002-10-11
US60/418,045 2002-10-11

Publications (2)

Publication Number Publication Date
KR20040033262A KR20040033262A (ko) 2004-04-21
KR100553635B1 true KR100553635B1 (ko) 2006-02-20

Family

ID=32030982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030070509A KR100553635B1 (ko) 2002-10-11 2003-10-10 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법

Country Status (7)

Country Link
US (2) US20040099999A1 (ko)
EP (1) EP1408520B1 (ko)
JP (2) JP2004134806A (ko)
KR (1) KR100553635B1 (ko)
CN (1) CN100477030C (ko)
DE (1) DE60325156D1 (ko)
TW (1) TWI277375B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114301A2 (ko) * 2009-03-31 2010-10-07 주식회사 잉크테크 박막 캐패시터의 제조 방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
US6908809B1 (en) * 2004-04-02 2005-06-21 Harris Corporation Embedded capacitors using conductor filled vias
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
US7100277B2 (en) * 2004-07-01 2006-09-05 E. I. Du Pont De Nemours And Company Methods of forming printed circuit boards having embedded thick film capacitors
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
US20060120015A1 (en) * 2004-12-02 2006-06-08 Borland William J Thick-film capacitors, embedding thick-film capacitors inside printed circuit boards, and methods of forming such capacitors and printed circuit boards
JP4584700B2 (ja) * 2004-12-17 2010-11-24 新光電気工業株式会社 配線基板の製造方法
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US20060141225A1 (en) * 2004-12-28 2006-06-29 Borland William J Oxygen doped firing of barium titanate on copper foil
JP4667070B2 (ja) * 2005-02-23 2011-04-06 日本特殊陶業株式会社 配線基板及び配線基板の製造方法
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US20060282999A1 (en) * 2005-06-20 2006-12-21 Diptarka Majumdar Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
US7741189B2 (en) * 2005-06-20 2010-06-22 E.I. Du Pont De Nemours And Company Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
US7453144B2 (en) 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
EP1777745A3 (en) * 2005-10-21 2010-05-05 E.I. Du Pont De Nemours And Company Power core device including a capacitor and method of making thereof
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
JP5006613B2 (ja) * 2006-02-09 2012-08-22 日本特殊陶業株式会社 多層配線基板内蔵用コンデンサ及びそのコンデンサを内蔵した多層配線基板
KR101248738B1 (ko) 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
JP4758235B2 (ja) * 2006-01-23 2011-08-24 日本特殊陶業株式会社 誘電体積層構造体の製造方法
JP2007242838A (ja) * 2006-03-08 2007-09-20 Tdk Corp コンデンサの製造方法
US20080010798A1 (en) * 2006-07-14 2008-01-17 Borland William J Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
US7818855B2 (en) * 2006-11-10 2010-10-26 E. I. Du Pont De Nemours And Company Method of making thin-film capacitors on metal foil using thick top electrodes
US7685687B2 (en) 2007-01-22 2010-03-30 E. I. Du Pont De Nemours And Company Methods of making high capacitance density ceramic capacitors
US8059423B2 (en) * 2007-02-06 2011-11-15 Sanmina-Sci Corporation Enhanced localized distributive capacitance for circuit boards
US20090168391A1 (en) * 2007-12-27 2009-07-02 Kouichi Saitou Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
KR101172709B1 (ko) 2009-06-24 2012-08-09 주식회사 이그잭스 엘이디 어레이 기판 및 이의 제조방법
JP2013127992A (ja) * 2010-03-26 2013-06-27 Sanyo Electric Co Ltd コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
WO2012014648A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
WO2012014647A1 (ja) * 2010-07-30 2012-02-02 三洋電機株式会社 基板内蔵用キャパシタ、これを備えたキャパシタ内蔵基板、及び基板内蔵用キャパシタの製造方法
DE102012217168A1 (de) * 2012-09-24 2014-04-17 Siemens Aktiengesellschaft Verfahren zum Herstellen eines Kondensators und Kondensator
US9881747B2 (en) * 2016-01-29 2018-01-30 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Solid state ultracapacitor
JP6737118B2 (ja) 2016-10-11 2020-08-05 Tdk株式会社 薄膜コンデンサ
JP2018063989A (ja) 2016-10-11 2018-04-19 Tdk株式会社 薄膜キャパシタ
JP6805702B2 (ja) 2016-10-11 2020-12-23 Tdk株式会社 薄膜コンデンサ
DE102017200503B4 (de) 2017-01-13 2023-02-16 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines dielektrischen Elements
US10330813B2 (en) * 2017-07-11 2019-06-25 Joyson Safety Systems Acquisition Llc Occupant detection system
CN109888308A (zh) * 2019-04-09 2019-06-14 深圳市致远动力科技有限公司 一种以电解质层为基体的燃料电池及其制备方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US179329A (en) * 1876-06-27 Improvement in combined portmanteaus and shawl-straps
US154592A (en) * 1874-09-01 Improvement in wooden shoes
US4063341A (en) * 1975-07-09 1977-12-20 E. I. Du Pont De Nemours And Company Process for making multilayer capacitors
US4066426A (en) * 1976-05-26 1978-01-03 Sprague Electric Company Method of forming a glass-reacted-ceramic with cadmium
US4190854A (en) * 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
US4528613A (en) * 1984-02-24 1985-07-09 Trw Inc. Ceramic glass material, capacitor made therefrom and method of making the same
US4526613A (en) 1984-03-12 1985-07-02 Union Carbide Corporation Production of alloy steels using chemically prepared V2 O3 as a vanadium additive
US4533974A (en) * 1984-04-09 1985-08-06 Sprague Electric Company Low-firing high Q monolithic ceramic capacitor
US4906405A (en) * 1987-05-19 1990-03-06 Matsushita Electric Industrial Co., Ltd. Conductor composition and method of manufacturing a multilayered ceramic body using the composition
US5208597A (en) * 1988-10-13 1993-05-04 Crystal Semiconductor Compensated capacitors for switched capacitor input of an analog-to-digital converter
JPH0614580B2 (ja) 1988-11-04 1994-02-23 イビデン株式会社 厚膜素子を有するプリント配線板およびその製造方法
JPH02153589A (ja) 1988-12-05 1990-06-13 Ibiden Co Ltd 厚膜素子付プリント配線板
US5256469A (en) * 1991-12-18 1993-10-26 General Electric Company Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging
US5362534A (en) * 1993-08-23 1994-11-08 Parlex Corporation Multiple layer printed circuit boards and method of manufacture
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
JPH08279669A (ja) 1995-04-07 1996-10-22 Hokuriku Electric Ind Co Ltd コンデンサ付き回路基板の製造方法
US6631551B1 (en) * 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
KR20000034924A (ko) 1998-11-17 2000-06-26 제닌 엠. 데이비스 저온 동시소성 다층세라믹내 수동 전자소자들
US6274224B1 (en) 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
US6252761B1 (en) * 1999-09-15 2001-06-26 National Semiconductor Corporation Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
US6317023B1 (en) * 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US6525921B1 (en) * 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6370013B1 (en) * 1999-11-30 2002-04-09 Kyocera Corporation Electric element incorporating wiring board
JP3964085B2 (ja) 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
DE10042653A1 (de) * 2000-08-31 2002-03-28 Bosch Gmbh Robert Keramische Mehrlagenschaltung
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
US6426250B1 (en) * 2001-05-24 2002-07-30 Taiwan Semiconductor Manufacturing Company High density stacked MIM capacitor structure
JP3946578B2 (ja) 2001-06-05 2007-07-18 大日本印刷株式会社 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010114301A2 (ko) * 2009-03-31 2010-10-07 주식회사 잉크테크 박막 캐패시터의 제조 방법
WO2010114301A3 (ko) * 2009-03-31 2011-01-20 주식회사 잉크테크 박막 캐패시터의 제조 방법

Also Published As

Publication number Publication date
CN1497627A (zh) 2004-05-19
KR20040033262A (ko) 2004-04-21
TW200410608A (en) 2004-06-16
EP1408520A3 (en) 2005-02-09
DE60325156D1 (de) 2009-01-22
EP1408520A2 (en) 2004-04-14
US7072167B2 (en) 2006-07-04
US20040099999A1 (en) 2004-05-27
JP2006086538A (ja) 2006-03-30
TWI277375B (en) 2007-03-21
US20040233611A1 (en) 2004-11-25
JP2004134806A (ja) 2004-04-30
EP1408520B1 (en) 2008-12-10
CN100477030C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
KR100553635B1 (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
KR100562812B1 (ko) 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법
US7100277B2 (en) Methods of forming printed circuit boards having embedded thick film capacitors
KR100377309B1 (ko) 부동태 부품을 매립하는 개선된 방법
US20050195554A1 (en) High tolerance embedded capacitors
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
KR20080031298A (ko) 수동 전기 물품
KR100785607B1 (ko) 축전기 및 인쇄 회로판의 제조 방법
JP2007116177A (ja) 電力コアデバイスおよびその製造方法
US7741189B2 (en) Electrodes, inner layers, capacitors, electronic devices and methods of making thereof
KR100687689B1 (ko) 내층 패널, 내층 패널의 제작 방법 및 내층 패널을 포함하는 인쇄 배선 기판
US20040108134A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
KR20090023696A (ko) 개선된 전극, 내부층, 커패시터 및 인쇄 배선 기판, 및 이들의 제조 방법- 파트 ⅱ
JP3351043B2 (ja) 多層セラミック基板の製造方法
WO2004056160A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
JP2005129887A (ja) コンデンサを有する印刷配線板とその製造方法
JPH08242049A (ja) 多層配線基板用導電性ペースト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100210

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee