KR20090023696A

KR20090023696A - 개선된 전극, 내부층, 커패시터 및 인쇄 배선 기판, 및 이들의 제조 방법- 파트 ⅱ

Info

Publication number: KR20090023696A
Application number: KR1020097000841A
Authority: KR
Inventors: 디프타르카 마줌다르; 사울 퍼구슨
Original assignee: 이 아이 듀폰 디 네모아 앤드 캄파니
Priority date: 2006-06-15
Filing date: 2007-06-13
Publication date: 2009-03-05
Also published as: EP2027758A1; US20060282999A1; TW200810640A; CN101467502A; JP2009540610A; WO2007146384A1

Abstract

본 발명은 금속 포일을 제공하는 단계, 금속 포일 위에 세라믹 유전체를 형성하는 단계, 상기 유전체의 대부분 및 상기 금속 포일의 적어도 일부분 위에 전극을 형성하는 단계, 커패시터 구조체를 비금속(base metal) 소성 조건 하에서 소성시키는 단계, 및 금속 포일을 에칭하여 제2 전극을 형성하는 단계를 포함하며, 후막 유전체 및 전극으로부터 제조된 인쇄 배선 기판 (PWB)에 커패시터를 내장시키는 개선된 방법을 개시한다. 또한, 이 방법은 세라믹 유전체를 형성하기 전에 금속 포일 위에 절연 단리층을 형성하는 것을 포함한다.

세라믹 유전체, 파일상 소성, 절연 단리층, 인쇄 배선 기판, 커패시터

Description

개선된 전극, 내부층, 커패시터 및 인쇄 배선 기판, 및 이들의 제조 방법- 파트 Ⅱ {IMPROVED ELECTRODES, INNER LAYERS, CAPACITORS AND PRINTED WIRING BOARDS AND METHODS OF MAKING THEREOF - PART II}

본 출원은 2005년 6월 20일자로 출원된 미국 가출원 제60/692,119호를 우선권 주장한다.

본 발명의 기술분야는 인쇄 배선 기판 (PWB)의 내장 커패시터이다. 보다 구체적으로, 본 발명의 기술 분야는 후막 유전체 및 전극으로부터 제조된 인쇄 배선 기판의 내장 커패시터를 포함한다.

인쇄 배선 기판에 전기용량 밀도가 높은 커패시터를 내장시키는 것은 회로 크기를 감소시키고 회로 성능을 개선시키는 것을 가능하게 한다. 커패시터는 전형적으로 적재되고 상호접속 회로에 의해 연결된 패널에 내장되며, 패널의 적재는 다층 인쇄 배선 기판을 형성한다. 적재된 패널은 보통 "내부층 패널"로 지칭된다.

포일상 소성(fired-on-foil) 기술에 의해 형성된 인쇄 배선 기판에 내장된 수동 회로 소자가 공지되어 있다. "별도로 포일상 소성된" 커패시터는 하나 이상의 후막 유전체 층을 금속 포일 기판 상에 침착 및 건조시키고, 이어서 후막 전극 물질을 후막 커패시터 유전체 층 위에 침착 및 건조시키고, 이어서 커패시터 구조체를 구리 후막 소성 조건 하에서 소성시킴으로써 형성된다. 미국 특허 출원 공개 제2004/0099999 A1호 및 동 제2004/023361 A1호에는 이러한 공정이 개시되어 있다.

소성 후에, 생성된 물품을 프리프레그(prepreg) 유전체 층에 적층할 수 있고, 금속 포일을 에칭하여 커패시터의 전극 및 임의의 관련 회로를 형성하여 후막 커패시터 함유 내부층 패널을 형성할 수 있다. 이어서, 내부층 패널을 적층하고 다른 내부층 패널과 상호접속하여 다층 인쇄 배선 기판을 형성할 수 있다.

후막 유전체 물질은 소성 후 유전 상수(K)가 높아야 한다. 스크린 인쇄에 적합한 K가 높은 후막 유전체 페이스트는 유전 상수가 높은 분말 ("기능성 상(functional phase)")과 유리 분말을 혼합하고, 이 혼합물을 후막 스크린 인쇄 비히클에 분산시킴으로써 형성될 수 있다. 유리는 그의 조성에 따라 유리질 또는 결정질일 수 있다.

후막 유전체 재료의 소성 동안, 유전체 물질의 유리 성분은 피크 소성 온도에 도달하기 전에 연화되고 유동한다. 이는 포일상 소성된 커패시터 구조체를 형성하는 피크 온도가 유지되는 동안 기능성 상을 합체시키고 캡슐화한다. 유리를 후속적으로 결정화하여 임의의 목적하는 상을 침전시킬 수 있다.

구리는 전극을 형성하기 위한 바람직한 물질이다. 스크린 인쇄에 적합한 후막 구리 전극 페이스트는 구리 분말을 소량의 유리 분말과 혼합하고, 이 혼합물을 후막 스크린 인쇄 비히클에 분산시킴으로써 형성할 수 있다. 그러나, 후막 구리와 후막 커패시터 유전체 간의 온도 팽창 계수 (TCE)의 큰 차이, 및 소성 동안의 수축 차이가 종종 전극 주위의 바로 외면의 유전체에서 인장 응력을 발생시킨다. 인장 응력은 도 1A 및 도 1B에 나타내어진 바와 같이 전극 주위 주변 유전체에 균열을 발생시킬 수 있다. 극단적인 경우에, 균열이 모든 구리 포일에까지 미칠 수 있다. 이러한 균열은 커패시터의 장기간 신뢰성에 영향을 미칠 수 있기 때문에 바람직하지 않다. 이러한 균열을 발생시키는 조건을 제거한 대안적인 커패시터 구조체 디자인이 유리할 것이다.

일반적으로 양도된 발명 (대리인 사건 번호 EL-0593 US PRV, 마줌다르(Majumdar) 등)이고 2005년 6월 20일자로 출원된 미국 가출원 제60/692,119호 (본 출원이 우선권 주장하고 본 발명자들이 공동 발명자임)에는 전극 및 내부층, 내장 후막 포일상 소성 커패시터 및 인쇄 배선 기판 (PWB)의 신규한 형성 방법(들)이 제공되어 있으며, 이 방법에 의해서 형성된 전극, 내부층, 커패시터 및 인쇄 배선 기판 뿐만 아니라 유전체에 균열을 발생시키지 않는다. 그러나, PWB의 최외곽 (제1 및/또는 마지막)층 상에서의 내장 커패시터의 위치 및 플레이팅 도통 홀(plated through hole) (PTH) 비아를 사용하는 접근은 상기한 발명에서는 불가능하였다. 본 발명은 이러한 결점을 성공적으로 해결하였다.

<발명의 개요>

본 발명은

금속 포일을 제공하는 단계,

금속 포일 위에 세라믹 유전체를 형성하는 단계,

상기 유전체의 대부분 및 상기 금속 포일의 적어도 일부분 위에 전극을 형성 하는 단계,

커패시터 구조체를 비금속(base metal) 소성 조건 하에서 소성시키는 단계, 및

금속 포일을 에칭하여 제2 전극을 형성하는 단계

를 포함하는 내장 커패시터의 형성 방법을 개시한다.

본 발명은 또한

금속 포일을 제공하고,

금속 포일 위에 절연 단리층(insulating isolation layer)을 형성하고,

세라믹 유전체를 금속 포일 위에 형성하며 이때 유전체는 절연 단리층에 의해 둘러싸이고 절연 단리층과 접촉하고,

유전체의 대부분 또는 모두 위에, 절연 단리층의 대부분 위에 및 금속 포일의 일부분 위에 제1 전극을 형성하고,

커패시터 구조체를 비금속 소성 조건 하에서 소성시키고,

금속 포일을 에칭하여 제2 전극을 형성하는 것

을 포함하는 커패시터의 형성 방법을 개시한다.

"커패시터 구조체를 비금속 소성 조건 하에서 소성시키고, 금속 포일을 에칭하여 제2 전극을 형성하는 것"이라는 기재에서, 문구 "커패시터 구조체를 비금속 소성 조건 하에서 소성시키고"는 불활성 분위기, 예를 들어 아르곤 또는 질소에서 750℃ 이상의 온도에서 소성시키는 것을 의미한다. 소성은 고온 벽 또는 박스로(box furnace)에서 수행될 수 있다.

본 발명의 추가의 구성은 하기 상세한 설명에서 개시될 것이다.

또한 상기 방법에 의해서 형성된 커패시터 및 이러한 커패시터를 포함하는 기타 장치를 개시한다. 이러한 장치에는 인터포저(interposer), 인쇄 배선 기판, 복합칩 모듈, 면적 어레이 패키지(area array package), 시스템-온-패키지(system-on-package) 및 시스템-인-패키지(system-in-package)가 포함되지만, 이에 제한되는 것은 아니다.

상세한 설명은 하기 도면을 참고로 할 것이다.

도 1A 및 1B는 포일상 소성 커패시터의 통상적인 종래 기술 디자인에서 관찰되는 균열을 나타내는 도면이다.

도 2A 내지 2K는 유전체의 대부분을 피복하는 인쇄된 전극을 갖는, 포일상 소성된 내장 커패시터가 장착된 인쇄 배선 기판의 제조 방법을 예시하는 일련의 도면이다. 피복되지 않은 유전체 중 일부 또는 모두는 도 2L에 나타낸 바와 같이 하나의 전극이 플레이팅 도통 홀 비아에 연결될 수 있도록 커패시터의 상부 및 하부 전극 사이에서 요구되는 절연을 제공한다.

도 3A 내지 3P는 유전체 주위 주변에 절연 단리층 및 단리층의 대부분을 피복하는 인쇄된 전극을 갖는 포일상 소성 내장 커패시터가 장착된 인쇄 배선 기판의 제조 방법을 예시하는 일련의 도면이다. 절연 단리층은 이의 두께 맞은 편의 한쌍의 전극을 전기적으로 단리시키기에 충분한 절연 저항을 갖는 유전체와 동일한 물질이거나 또는 상이한 물질일 수 있다.

도 4는 도 3의 후막 커패시터 배치에 대한 대안적인 디자인을 나타낸다.

통상적인 실시에 따라, 도면의 여러 특징부는 반드시 축척에 따라 그려진 것은 아니다. 여러 특징부의 치수는 본 발명의 실시양태를 보다 명백하게 나타내기 위해 확대 또는 축소될 수 있다.

본원에서 개시된 방법 및 생성물은 다양한 구성으로 존재한다. 제1 실시양태에 따르면, 포일상 소성된 단일 유전체 층 커패시터 구조체의 제조 방법은 금속 포일을 제공하고, 금속 포일 위에 커패시터 유전체를 형성하고, 유전체의 대부분 위에 및 금속 포일의 일부분 또는 모두 위에 제1 전극을 형성하고, 커패시터 구조체를 구리 후막 소성 조건 하에서 소성시키는 것을 포함한다.

제2 실시양태에 따르면, 포일상 소성된 단일 유전체 층 커패시터 구조체의 제조 방법은 금속 포일을 제공하고, 금속 포일 위에 절연 단리층을 형성하고, 절연 단리층에 의해 생성된 인클로저(enclosure) 내에서 금속 포일 위에 커패시터 유전체를 형성하고, 유전체의 대부분 위에 및 절연 단리층의 일부분 또는 모두 위에 제1 전극을 형성하고, 커패시터 구조체를 구리 후막 소성 조건 하에서 소성시키는 것을 포함한다.

제3 실시양태에 따르면, 포일상 소성된 단일 유전체 층 커패시터 구조체의 제조 방법은 금속 포일을 제공하고, 금속 포일 위에 절연 단리층을 형성하고, 절연 단리층에 의해 생성된 인클로저 내에서 금속 포일 위에 커패시터 유전체를 형성하고, 유전체의 대부분 위에, 및 절연 단리층의 일부분 및 모두 위에, 및 금속 포일의 일부분 위에 제1 전극을 형성하고, 커패시터 구조체를 구리 후막 소성 조건 하에서 소성시키는 것을 포함한다.

또다른 실시양태에 따르면, 포일상 소성된 내장 커패시터 내부층의 제조 방법은 포일상 소성된 커패시터 구조체의 소자면을 프리프레그 물질에 적층하고, 금속 포일을 에칭하여 제1 및 제2 전극을 형성하는 것을 포함한다.

추가 실시양태에 따르면, 포일상 소성된 내장 커패시터가 장착된 다층 인쇄 배선 기판의 제조 방법은 포일상 소성 내장 커패시터 내부층을 추가의 프리프레그 물질에 적층하고, 프리프레그 물질을 관통하는 적어도 하나의 비아를 형성하여 적어도 하나의 전극과 연결하는 것을 포함한다.

상기 실시양태들에 따르면, 전극이 유전체의 대부분을 피복하고, 유전체에 압축 응력을 가하므로 인장 응력이 제거된다. 이것이 균열이 없는 포일상 소성 커패시터가 제조되게 하며, 균열이 없는 포일상 소성 커패시터가 인쇄 배선 기판에 내장되게 한다. 또한, 상기 실시양태들에서 단리층은 에칭 화학물질로부터 커패시터 유전체를 보호하기 위한 장벽층으로서 사용될 수 있다.

본 발명을 인쇄 배선 기판의 형성에 관해서 기재하였지만, 당업자는 본 발명의 실시양태가 인터포저, 인쇄 배선 기판, 복합칩 모듈, 면적 어레이 패키지, 시스템-온-패키지 및 시스템-인-패키지를 비롯한 다양한 장치에서 유용할 수 있다는 것을 이해할 것이다.

도 2A 내지 2K에는 인쇄된 전극이 유전체의 대부분 및 금속 포일의 일부분을 피복하는, 금속 포일 디자인 상에 포일상 소성된 커패시터가 있는 단일층 내장 커패시터가 장착된 다층 인쇄 배선 기판 (2010) (도 2K)을 제조하는 제1 방법이 예시되어 있다. 예시를 목적으로, 2개의 내장 커패시터가 도 2A 내지 2K에서 형성되는 것으로 도시되어 있다. 그러나, 1개, 2개, 3개 또는 그 이상의 커패시터가 본 명세서에 기재된 방법에 의해 포일 상에 형성될 수 있다. 단순화를 위해, 하기 서술된 설명은 도시된 커패시터 중 1개만의 형성에 초점을 맞추었다. 도 2A 내지 2D, 2F 내지 2I, 및 2J는 정면에서의 단면도이다. 도 2E는 도 2D의 상부 평면도이다. 도 2K는 도 2J의 하부 평면도이다.

도 2A에, 금속 포일 (210)이 제공되어 있다. 금속 포일 (210)은 산업계에서 일반적으로 입수가능한 유형일 수 있다. 예를 들어, 금속 포일 (210)은 구리, 구리-인바(invar)-구리, 인바, 니켈, 니켈 코팅된 구리, 또는 융점이 후막 페이스트에 대한 소성 온도를 초과하는 기타 금속 및 합금일 수 있다. 적합한 포일에는 주로 구리로 구성된 포일, 예컨대 역 처리된(reverse treated) 구리 포일, 2중 처리된 구리 포일, 및 다층 인쇄 배선 기판 산업에서 일반적으로 사용되는 기타 구리 포일이 포함된다. 금속 포일 (210)의 두께는 예를 들어 약 1 내지 100 마이크로미터의 범위일 수 있다. 다른 두께 범위에는 3 내지 75 마이크로미터, 보다 특별하게는 12 내지 36 마이크로미터가 포함된다. 이들 두께 범위는 약 1/3 oz 내지 1 oz의 구리 포일에 해당한다.

일부 실시양태에서는, 포일 (210)에 언더프린트 (212)를 적용 및 소성함으로써 포일 (210)을 전처리할 수 있다. 언더프린트 (212)는 도 2A에서 표면 코팅으로 나타내며, 포일 (210)의 소자면 표면에 적용된 비교적 얇은 층일 수 있다. 언더프린트 (212)는 언더프린트 (212) 위에 침착된 층에 및 금속 포일 (210)에 잘 접착한다. 언더프린트 (212)는 예를 들어, 포일 (210)에 적용된 페이스트를 포일 (210)의 융점 미만의 온도에서 소성시켜 형성할 수 있다. 언더프린트 페이스트는 포일 (210)의 전체 표면 위에 개방 코팅으로서 인쇄되거나, 또는 포일 (210)의 선택된 면적 위에 인쇄될 수 있다. 일반적으로, 포일 (210) 전체보다는 포일 (210)의 선택된 면적 위에 언더프린트 페이스트를 인쇄하는 것이 보다 경제적이다. 그러나, 언더프린트에서의 유리 함량이 구리 포일 (210)의 산화성 부식을 저지하기 때문에, 구리 포일 (210)과 조합으로 산소 도핑 소성을 사용하는 경우, 포일 (210)의 전체 표면을 코팅하는 것이 바람직할 수 있다.

언더프린트로서 사용하기에 적합한 후막 구리 페이스트 (미국 특허 출원 제 10/801326호; 대리인 사건 번호 EL-0545 (보란드 등)에 기재됨, 본원에 참고로 포함됨) 중 하나는 하기 조성을 갖는다 (질량 기준).

구리 분말 58.4

유리 A 1.7

산화구리 분말 5.8

비히클 11.7

텍사놀(TEXANOL)® 용매 12.9

계면활성제 0.5

총 91.0

상기 조성물 중,

유리 A는 조성 Pb₅Ge₃O₁₁의 납 게르마네이트를 포함하며,

비히클은 에틸 셀룰로오스 N200 11％ 및 텍사놀® 89％를 포함하며,

계면활성제는 바리쿠아트(VARIQUAT)® CC-9 NS 계면활성제를 포함한다.

텍사놀®은 이스트만 케미칼 컴파니(Eastman Chemical Co)로부터 입수가능하다. 바리쿠아트® CC-9 NS는 애쉬랜드 인크(Ashland Inc.)로부터 입수가능하다.

도 2A에 도시된 바와 같이, 커패시터 유전체 물질 (220)은 전처리된 포일 (210)의 언더프린트 (212) 위에 침착되어, 제1 커패시터 유전체 물질층 (220)을 형성한다. 커패시터 유전체 물질은 예를 들어, 포일 (210) 상에서 스크린 인쇄 또는 스텐실 인쇄된 후막 커패시터 페이스트일 수 있다. 이어서, 제 1 커패시터 유전체 물질층 (220)을 건조시킨다. 도 2B에서, 이어서, 제2 커패시터 유전체 물질층 (225)를 적용하고, 건조시킨다. 대안적인 실시양태에서, 커패시터 유전체 물질의 단일층을 단일 스크린 인쇄 단계로 동일한 두께의 두 층 (220), (225)에 침착시킬 수 있다. 포일상 소성된 실시양태에서 사용하기에 적합한 후막 커패시터 물질 중 하나 (미국 특허 출원 제10/801257호; 대리인 사건 번호 EL-0535 (보란드 등)에 기재됨, 본원에 참고로 포함됨)는 하기 조성을 갖는다 (질량 기준).

바륨 티타네이트 분말 68.55

불화리튬 1.0

불화바륨 1.36

불화아연 0.74

유리 A 10.25

유리 B 1.0

유리 C 1.0

비히클 5.9

텍사놀® 용매 8.7

산화제 1.0

인산염 습윤제 0.5

총계 100.00

상기 조성물 중,

유리 A는 조성 Pb₅Ge₃O₁₁의 납 게르마네이트를 포함하며,

유리 B는 Pb₄BaGe_1.5Si_1.5O₁₁을 포함하며,

유리 C는 Pb₅GeSiTiO₁₁을 포함하며,

비히클은 에틸 셀룰로오스 N200 11％ 및 텍사놀® 용매 89％를 포함하며,

산화제는 질산바륨 분말 84％ 및 비히클 16％를 포함한다.

도 2C에서, 대부분은 제2 커패시터 유전체 물질층 (225) 위에 및 커패시터 유전체의 주위 주변 금속 포일의 일부분 위에 전도성 물질층 (230)을 형성하여 제1 전극을 형성하고, 건조시킨다. 전도성 물질층 (230)은 예를 들어 제2 커패시터 유전체 물질층 (225) 위에 후막 금속 페이스트를 스크린 인쇄하여 형성할 수 있다. 언더프린트 (212)를 형성하기 위해 사용된 페이스트 또한 전도성 물질층 (230)을 형성하는데 적합하다.

이어서, 제1 커패시터 유전체 물질층 (220), 제2 커패시터 유전체 물질층 (225), 및 제1 전극을 형성하는 전도성 물질층 (230)을 동시 소성시켜 생성된 구조체를 함께 소결시킨다. 소성후 구조체 단면이 도 2D에 전면도로 도시되어 있다. 동시 소성 동안 커패시터 유전체 층 (220)과 (225) 사이의 경계가 효과적으로 제거되기 때문에, 소성이 커패시터 유전체 층 (220) 및 (225)로부터 형성된 단일 커패시터 유전체 (228)을 생성한다. 커패시터 유전체 층 (228)을 대부분 캡슐화하는 상부 전극 (232) 또한 동시 소성 단계로부터 생성된다. 상부 평면 사시도로부터 관찰될 경우, 커패시터는 도 2E에 도시된 바와 같다. 구리 포일 상에서 질소에서 대략 900℃에서 10분 동안 피크 온도에서 소성되었을 경우, 생성된 커패시터 유전체 (228)은 유전 상수가 약 3000이고 손실 계수가 대략 2.5％이다. 대안적인 소성 조건을 사용하여 커패시터 유전체 (228)에 대해서 상이한 물질 특성을 얻을 수 있다.

도 2F에서, 포일에 프리프레그 물질 (240)이 적층되어 있고, 커패시터 유전체 (228)의 대부분을 피복하는 제1 전극 (232)이 프리프레그 물질에 대면한다. 예를 들어, 표준 인쇄 배선 기판 방법에서 FR4 프리프레그를 사용하여 적층을 수행할 수 있다. 일 실시양태에서, 106 에폭시 프리프레그를 사용할 수 있다. 적합한 적층 조건은 예를 들어, 28 inHg까지 탈기된 진공 챔버에서 1시간 동안 208 psig에서 185℃ 조건이다. 포일 (250)을 적층 물질 (240)의 반대면에 적용하여 회로 형성을 위한 표면을 제공할 수 있다. 실리콘 고무 프레스 패드 및 평탄한(smooth) PTFE-충전된 유리 이형 시트를 포일 (210) 및 (250)과 접촉시켜 에폭시가 적층판과 함께 달라붙는 것을 막을 수 있다. 적층 물질 (240)은 임의의 형태의 유전체 물질, 예컨대 표준 에폭시, Tg가 높은 에폭시, 폴리이미드, 폴리테트라플루오로에틸렌, 시아네이트 에스테르 수지, 충전된 수지계, BT 에폭시, 및 회로층 사이에서 절연성을 제공하는 기타 수지 및 적층물일 수 있다.

도 2G를 참조하면, 적층 후, 포토레지스트를 포일 (210) 및 포일 (250)에 적용한다. 포토레지스트는 이미징되고 현상되어 포토레지스트 패턴 (260) 및 (262)를 형성한다.

도 2H를 참조하면, 예를 들어 표준 인쇄 배선 기판 가공 조건을 사용하여 포일 (210) 및 (250)을 에칭하고, 포토레지스트 (260) 및 (262)를 스트리핑하여, 도 2I에 도시되어 있는 물품을 형성한다. 에칭은 포일 (210)에서 트렌치(trench) (215)를 형성하며, 포일의 잔여부 및 제1 전극 (232)로부터 단리된 제2 커패시터 포일 전극 (218)을 생성한다. 제2 커패시터 포일 전극 (218), 유전체 (228) 및 제1 전극 (232)가 커패시터 (200)을 형성한다. 에칭 공정은 또한 커패시터 전극 (232)에 비아가 연결되도록 패드로서 기능할 수 있는 구리 패드 (217) 및 (219)를 포일 (210)으로부터 생성한다. 회로 (252), (254) 및 (256)이 또한 포일 (250)으로부터 형성된다.

도 2J를 참고하면, 추가의 적층물 및 구리 포일 쌍을 도 2I에 도시된 물품 (2001)에 적층할 수 있고, PTH 비아 (2020) 및/또는 마이크로비아를 천공하고 플레이팅할 수 있다. 포토레지스트를 외부 구리층에 부가하고, 이미징하고 현상할 수 있다. 이어서, 표준 인쇄 배선 조건을 사용하여, 외부층 구리 포일을 에칭하고, 남아있는 포토레지스트를 스트리핑하여 인쇄 배선 기판 (2010)을 완성한다.

도 2K는 도 2J에 도시된 물품의 하부 평면도이다. 도 2K에는, 포일 (210)에서 트렌치 (215)를 에칭하여 형성된 두 커패시터 (200)이 도시되어 있다. 그러나, 상기 개수는 예시적이며, 본원에서 논의된 실시양태에 따라서 포일로부터 임의의 수의 커패시터가 형성될 수 있다. 도 2J에는 유사한 구성의 두 커패시터 (200)가 도시되어 있지만, 본 발명의 실시양태는 상이한 치수 및/또는 형태의 커패시터를 형성할 수 있다.

기재된 제조 방법은 인쇄 회로 기판 (2010)의 외부층에 인접한 층에 내장 커패시터 (200)을 갖는, 도 2J에서 나타내어진 4개의 금속층 인쇄 배선 기판 (2010)에 적합하다. 그러나, 제조 순서는 변경될 수 있으며, 인쇄 배선 기판은 임의의 수의 층을 가질 수 있다. 본 발명의 실시양태에 따른 내장 커패시터는 또한 다층 인쇄 회로 기판에서 임의의 층에 위치할 수 있다. 또한, 기계적으로 천공되고 플레이팅된 도통 홀 비아를 사용하여 커패시터 포일 전극 (232)와 회로를 연결할 수 있다.

도 3A 내지 3N에는 인쇄된 전극이 유전체의 대부분 및 절연 단리층의 일부분을 피복하는, 금속 포일 디자인 상에 포일상 소성된 커패시터가 있는 내장 커패시터가 탑재된 다층 인쇄 배선 기판 (3000) (도 3N)을 제조하는 제2 방법이 예시되어 있다. 예시를 목적으로, 2개의 내장 커패시터가 도 3A 내지 3N에서 형성되는 것으로 도시되어 있다. 그러나, 1개, 2개, 3개, 또는 그 이상의 커패시터가 본 명세서에 기재된 방법에 의해 포일 상에 형성될 수 있다. 단순화를 위해, 하기 서술된 설명은 도시된 커패시터 중 1개만의 형성에 초점을 맞추었다. 도 3A 내지 3E, 3I 내지 3L 및 3N 내지 3P는 정면에서의 단면도이다. 도 3F, 3G 및 3H는 각각 도 3A, 3C 및 3E의 상부 평면도이다. 도 3M은 도 3N의 하부 평면도이다.

도 3A에, 금속 포일 (310)이 제공되어 있다. 금속 포일 (310)은 일반적으로 제1 실시양태에서 기재된 유형일 수 있으며, 또한 언더프린트 (312)를 포일 (310)에 적용 및 소성하여, 제1 실시양태에서 기재된 것과 유사하게 전처리될 수 있다.

절연 단리층 (313)을 언더프린트 (312) 위에 침착하여 인클로저를 형성한다. 적합한 절연 단리층은 구리 후막 소성 조건 하에서 구리와 동시 소성하였을 경우 균열되지 않는 절연 세라믹-충전 유리 조성물일 수 있다. 생성된 물품의 상부 평면도가 도 3F에 도시되어 있다. 도 3B를 참조하면, 절연 단리층 (313)에 의해 형성된 폐쇄된 영역 내에서, 전처리된 포일 (310)의 언더프린트 (312) 위에 제1 실시양태에서 기재된 커패시터 유전체 물질을 침착하여 제1 커패시터 유전체 물질층 (320)을 형성한다. 이어서, 제1 커패시터 유전체 물질층 (320)을 건조시킨다. 이어서, 제2 커패시터 유전체 물질층 (325)를 적용하고, 건조시킨다. 대안적인 실시양태에서, 커패시터 유전체 물질의 단일층을 단일 스크린 인쇄 단계로 동일한 두께의 두 층 (320) 및 (325)에 침착시킬 수 있다. 도 3G는 도 3C의 상부 평면도이다.

도 3D에서, 제2 유전체 물질층 (325)의 대부분 위에 및 절연 단리층 (313)의 일부분 위에 전도성 물질층 (330)을 형성하고, 건조시킨다. 예를 들어, 제2 유전체 물질층 (325) 위에 제1 실시양태에서 기재된 후막 금속 페이스트를 스크린 인쇄하여 전도성 물질층 (330)을 형성할 수 있다.

이어서, 절연 단리층 (313), 제1 커패시터 유전체 물질층 (320), 제2 커패시터 유전체 물질층 (325), 및 제1 전극을 형성하는 전도성 물질층 (330)을 동시 소성하여 생성된 구조체를 함께 소결시킨다. 소성후 구조체 단면이 도 3E에 전면으로 도시되어 있다. 동시 소성 동안 커패시터 유전체 층 (320)과 (325) 사이의 경계가 효과적으로 제거되기 때문에, 소성이 커패시터 유전체 층 (320) 및 (325)로부터 형성된 단일 커패시터 유전체 (328)를 생성한다. 단일 커패시터 유전체 (328)에 결합된, 절연 단리층 (314)는 소성으로부터 생성된다. 커패시터 유전체 층 (328)을 대부분 캡슐화하는 상부 전극 (332)가 또한 동시 소성 단계로부터 생성된다. 커패시터 유전체 층 (328)의 표면적은 전도성 물질층 (332)의 표면적보다 작다. 구리 포일 상에서 질소에서 대략 900℃에서 10분 동안 피크 온도에서 소성되었을 경우, 생성된 커패시터 유전체 (328)은 유전 상수가 약 3000이고 손실 계수가 대략 2.5％일 수 있다. 대안적인 소성 조건을 사용하여 커패시터 유전체 (328)에 대해서 상이한 물질 특성을 얻을 수 있다. 도 3H는 도 3E의 상부 평면도이다.

도 3I에서, 포일에 프리프레그 물질 (340)이 적층되어 있고, 커패시터 유전체 (328)을 피복하는 제1 전극 (332)이 프리프레그 물질에 대면한다. 제1 실시양태에서 기재된 것과 같은 물질 및 방법으로 적층을 수행할 수 있다. 포일 (350)을 적층 물질 (340)의 반대면에 적용하여 회로 형성을 위한 표면을 제공할 수 있다.

도 3J를 참조하면, 적층 후, 포토레지스트를 포일 (310) 및 포일 (350)에 적용한다. 포토레지스트는 이미징되고 현상되어 포토레지스트 패턴 (360)을 형성한다. 포일 (350) 상의 포토레지스트 (362)는 이러한 제조 절차의 상기 단계에서 이미징 및 현상되지 않을 수 있으며, 구리 포일 (350)은 일반적으로 최종 외부층 가공 동안 패턴화된다.

예를 들어 표준 인쇄 배선 기판 가공 조건을 사용하여, 포일 (310)을 에칭하고, 도 3K의 포토레지스트 (360) 및 (362)를 스트리핑하여, 도 3L에 도시되어 있는 물품을 형성한다. 에칭은 포일 (310)에서 트렌치 (316)를 형성하며, 에칭 화학물질을 커패시터 유전체에 접촉시킬 필요 없이 포일의 잔여부로부터 단리된 한정된 제2 커패시터 포일 전극 (318)을 생성한다. 제2 커패시터 포일 전극 (318), 유전체 (328) 및 제 1 전극 (332)가 커패시터 (300)을 형성한다.

도 3N을 참조하면, 도통 홀 비아 (3020) 및/또는 마이크로비아 (3010)을 천공하고 플레이팅한다. 포토레지스트를 외부 구리층 (370)에 부가하고, 이미징하고, 현상할 수 있다. 이어서, 표준 인쇄 배선 조건을 사용하여, 외부층 구리 포일을 에칭하여 회로 (385)를 형성하고, 나머지 포토레지스트를 스트리핑하여 도 3N에 도시되어 있는 배선 기판 (3000)을 완성한다.

기재된 제조 방법은 인쇄 배선 기판 (3000)의 중간층에 내장 커패시터 (300)가 장착된 3개의 금속층 인쇄 배선 기판에 적합하다. 그러나, 제조 순서는 변경될 수 있으며, 인쇄 배선 기판 (3000)은 임의의 수의 층을 가질 수 있다. 본 발명의 실시양태에 따른 내장 커패시터는 다층 인쇄 배선 기판에서 임의의 층에 위치할 수 있다.

도 4는 인쇄된 상부 전극이 절연 단리층의 보다 많은 부분 또는 모두를 피복하는, 도 3에서의 후막 커패시터 배치에 대한 대안적인 디자인을 예시한다. 그러나, 도 4에서의 내장 커패시터에 대한 공정은 도 3에서 기재된 공정과 상이하지 않으며, 당업자에게 명백할 것이다. 유사하게, 당업자는 상기에 상술한 개념을 다층 커패시터 구조체로 쉽게 확장할 수 있을 것이다.

상기 실시양태에서, 후막 페이스트는 세라믹, 유리, 금속 또는 기타 고형물의 미분된 입자를 포함할 수 있다. 입자의 크기는 대략 1 마이크미터 또는 그 미만일 수 있고, 분산제 및 유기 용매의 혼합물 중에 용해된 중합체를 포함하는 "유기 비히클" 중에 분산될 수 있다.

소성 후에 후막 유전체 물질은 유전 상수(K)가 높을 수 있다. 예를 들어, K가 높은 후막 유전체는 유전 상수가 높은 분말 ("기능성 상")을 도핑제(dopant) 및 유리 분말과 혼합하고 후막 스크린 인쇄 비히클에 혼합물을 분산시킴으로써 형성할 수 있다. 소성 동안, 커패시터 물질의 유리 성분은 피크 소성 온도에 도달하기 전에 연화되고 유동하고, 소성 커패시터 복합체를 형성하는 기능성 상을 합체시키고, 캡슐화한다.

K가 높은 기능성 상은 결정성 바륨 티타네이트 (BT), 납 지르코네이트 티타네이트 (PZT), 납 란탄 지르코네이트 티타네이트 (PLZT), 납 마그네슘 니오베이트 (PMN) 및 바륨 스트론튬 티타네이트 (BST)와 같은 화학식 ABO₃의 페로브스카이트 (perovskite)를 포함한다. 바륨 티타네이트는 소성 공정에 사용되는 환원 조건에 비교적 영향을 받지 않기 때문에 구리 포일상 소성에서 사용하기에 유리하다.

전형적으로, 유전체 물질의 후막 유리 성분은 K가 높은 기능성 상에 대해 불활성이고 복합체를 점착성으로 결합하고 커패시터 복합체를 기판에 결합시키도록 본질적으로 기능한다. 바람직하게는, K가 높은 기능성 상의 유전 상수가 과도하게 감쇄되지 않도록 단지 적은 양의 유리가 사용된다. 유리는, 예를 들어 칼슘-알루미늄-보로실리케이트, 납-바륨-보로실리케이트, 마그네슘-알루미늄-실리케이트, 희토류 보레이트 또는 기타 유사한 조성물일 수 있다. 감쇄 효과가 보다 덜 유의하고 복합체의 높은 유전 상수가 유지될 수 있기 때문에 비교적 높은 유전 상수를 갖는 유리의 사용이 바람직하다. 조성 Pb₅Ge₃O₁₁의 납 게르마네이트 유리는 유전 상수가 대략 150인 강유전성(ferroelectric)의 유리이므로 적합하다. 납 게르마네이트의 개질된 변형물이 또한 적합하다. 예를 들어, 비금속 소성 조건 하에서 커패시터 구조체를 소성하고, 금속 포일을 에칭하여 제2 전극을 형성함으로써 납은 바륨에 의해 부분적으로 치환될 수 있고 게르마늄은 규소, 지르코늄 및/또는 티타늄에 의해 부분적으로 치환될 수 있다.

PWB(인쇄 배선 기판) 기판을, 그들의 일부에서 유전체를 대부분 캡슐화하는 스크린 인쇄 전극이 있는 내장 커패시터로 제조하였다. 층 2 (L2) 상에 위치하는 세라믹 커패시터가 있는 PWB 구조체에 4층 디자인을 사용하였다. 먼저, L2/L3을 포함하는 내부층을 제조한 후 층 1 및 4와 적층하여 PWB 스택을 완성하였다. 1 oz NT-TOI 구리 포일을 L2에 사용하였다. TOI 포일은 단일면 무-아연 처리된 전착 포 일이었으며 광범위한 유기 기판 상에서 높은 결합 강도를 제공하도록 고안되었다. 따라서, 커패시터가 있는 포일은 판 구축에 사용되는 1080 FR4 프리프레그에 대한 적당한 접착력을 보장하도록 산화물 공정을 받을 필요가 없었다. 125 psi의 낮은 적층압을 내부층 및 마지막 적층 모두에 사용하여 세라믹 커패시터에 임의의 물리적 손상을 유발하는 것을 피하였다. 커패시터 높이는 대략 35 ㎛였고 스크린 인쇄 전극 10 ㎛ 및 세라믹 유전체 20 ㎛를 포함하였다. 각 층에서 FR4 두 겹은 최종 기판에서 약 150 ㎛였다.

판 상의 외부 마감재는 ENIG(무전해 Ni/Au)였다. 모든 구리 에칭은 알칼리 에칭제로 수행하였다. 마이크로비아 및 PTH 비아의 조합을 사용하여 내장 커패시터를 기판의 표면 상의 구리 패드에 연결시켰다.

총 39개의 마감된 PWB 패널을 제조하였다. 각 패널은 본 발명의 도 2A 내지 2L에서 논의된 커패시터 디자인을 사용하여 2개의 쿠폰이 있는 커패시터를 갖는 6개의 쿠폰을 가졌다. 각 쿠폰은 면적이 상이한 20개의 커패시터를 가졌다.

도 2A 내지 2L에 기재된 20개의 커패시터에 대한 데이터가 하기 표에 기재되어 있으며, 이 데이터는 이러한 커패시터 디자인이 마감된 PWB에서의 기능성 커패시터를 생성한다는 나타내었다.

본 발명의 상기 기재는 본 발명을 예시하고 설명한다. 또한, 상기 개시내용은 단지 본 발명의 선택된 바람직한 실시양태를 나타내고 기재하며, 본 발명은 다양한 다른 조합, 개질 및 환경에서 사용될 수 있으며, 본원에 표현된 본 발명의 개념의 범위 내에서, 상기 교시 내용에 따라 및/또는 관련 분야의 기술 또는 지식 내에서 변화 또는 개질될 수 있다는 것을 이해해야 한다.

Claims

금속 포일을 제공하고,

금속 포일 위에 세라믹 유전체를 형성하고,

상기 유전체의 대부분 및 상기 금속 포일의 적어도 일부분 위에 전극을 형성하고,

커패시터 구조체를 비금속(base metal) 소성 조건 하에서 소성시키고,

금속 포일을 에칭하여 제2 전극을 형성하는 것

을 포함하는 내장 커패시터의 형성 방법.
금속 포일을 제공하고,

금속 포일 위에 절연 단리층(insulating isolation layer)을 형성하고,

세라믹 유전체를 금속 포일 위에 형성하며 이때 유전체는 절연 단리층에 의해 둘러싸이고 절연 단리층과 접촉하고,

유전체의 대부분 또는 모두 위에, 절연 단리층의 대부분 위에 및 금속 포일의 일부분 위에 제1 전극을 형성하고,

커패시터 구조체를 비금속 소성 조건 하에서 소성시키고,

금속 포일을 에칭하여 제2 전극을 형성하는 것

을 포함하는 커패시터의 형성 방법.
제1항 또는 제2항의 방법에 의해서 형성된 커패시터.
제1항 또는 제2항의 하나 이상의 커패시터를 포함하는 장치.
금속 포일을 제공하고,

금속 포일 위에 절연 단리층을 형성하고,

세라믹 유전체를 금속 포일 위에 형성하며 이때 유전체는 절연 단리층에 의해 둘러싸이고 절연 단리층과 접촉하고,

유전체의 대부분 또는 모두 위에, 절연 단리층의 대부분 위에 및 금속 포일의 일부분 위에 제1 전극을 형성하고,

금속 포일의 소자면을 하나 이상의 프리프레그(prepreg) 물질에 적층하고,

금속 포일을 에칭하여 제2 전극을 형성하는 것

을 포함하며, 제1 캡슐화 전극, 유전체 및 제2 전극이 커패시터를 형성하는 것인 장치의 제조 방법.
제5항에 있어서, 절연층이 또한 에칭 화학물질이 커패시터 유전체와 접촉하는 것을 방지하는 장벽층으로서 기능하는 것인 방법.
제5항에 있어서, 장치가 금속 포일을 에칭한 후 하나 이상의 추가 프리프레그 물질에 적층되는 방법.
제5항에 있어서, 마이크로비아(microvia), 플레이팅 도통 홀 비아(plated through hole via) 및 이들의 조합을 포함하는 군으로부터 선택된 하나 이상의 비아를 프리프레그 물질에 형성하여 커패시터에 연결하는 것을 포함하는 방법.
제5항의 방법에 의해서 형성된 장치.
제9항에 있어서, 인터포저(interposer), 인쇄 배선 기판, 복합칩 모듈, 면적 어레이 패키지(area array package), 시스템-온-패키지(system-on-package) 및 시스템-인-패키지(system-in-package)로부터 선택되는 장치.