JP3964085B2 - プリント配線基板、及びプリント配線基板の製造方法 - Google Patents
プリント配線基板、及びプリント配線基板の製造方法 Download PDFInfo
- Publication number
- JP3964085B2 JP3964085B2 JP35050099A JP35050099A JP3964085B2 JP 3964085 B2 JP3964085 B2 JP 3964085B2 JP 35050099 A JP35050099 A JP 35050099A JP 35050099 A JP35050099 A JP 35050099A JP 3964085 B2 JP3964085 B2 JP 3964085B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- wiring layer
- passive element
- plate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プリント配線基板に係り、更に詳細には、複数の配線層間の電気的な導通が形成された多層板、及びそのような多層板の製造方法に関する。
【０００２】
【従来の技術】
従来より、複数の絶縁性基材が積層された基板間に複数の配線層が介挿された、いわゆる多層板では、層間接続する方法として導電性ビアやスルホールメッキ層などの導電性部材を基板の厚さ方向に埋設する方法が知られている。
【０００３】
その中でも、印刷技術を用いる導体バンプ貫通法は製造工程の点から着目されている。図３９は導体バンプ貫通法の製造工程を示した垂直断面図である。この導体バンプ貫通法では、銅箔などの導体板１０１の上に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群１０２，１０２，…を形成し、この導体バンプ群１０２，１０２，…の上に絶縁性基材プリプレグ１０３と、更にその上に別の導体板１０４を重ね、この状態でローラープレスなどによりプレスして導体バンプ群１０２，１０２，…を絶縁性基材プリプレグ１０３に貫通させると同時に導体バンプ群１０２，１０２，…の先端側を導体板１０４に当接させることにより前記導体板１０１と導体板１０４との間で層間接続を形成する。
【０００４】
この多層板に各種素子を実装するには多層板の最外層である導体板１０１又は１０４上に最外層としての配線層１０１ａ，１０４ａをそれぞれ形成し、この最外側の配線層に素子を固定したり、結線する。
【０００５】
そのため、多層板の最外側の表面は平坦であることが望ましく、表面が平坦な多層板が形成できる点で導体バンプ貫通法は導電性ビアを形成する方法やスルーホールメッキ層などを形成する方法に比べて有利である。
【０００６】
ところで、携帯電話や各種情報端末装置の小型軽量化に伴い、ますます半導体部品の小型化が望まれており、それには更なる半導体部品の集積度の向上が必須である。
【０００７】
【発明が解決しようとする課題】
しかし、上記従来のような半導体部品を最外層に実装する多層板では多層板の面積自体が小型化される傾向にあるため、集積度の向上にも自ずと限界がある。
【０００８】
そのため、半導体部品の一部を多層板の内部に埋め込む方法が提案されている。例えば、特開平５−３４３８５５号公報や特開平９−２１４０９０号公報などには抵抗体などの受動素子を多層板の厚さ方向に穿孔した貫通孔内に埋め込む方法が開示されている。
【０００９】
しかし、これらの方法では、受動素子を埋め込むための貫通孔を穿孔する工程とその貫通孔内に受動素子前駆体を充填する工程が必要となるため、全体の工数が多く、かえって手間がかかるために製造コスト的に採算が取れない、という問題がある。
【００１０】
本発明は上記従来の問題を解決するためになされた発明である。即ち、本発明は、できるだけ少ない製造工程で集積度が高く、部品実装時のデザインの幅が広くとれる多層板を製造することのできるプリント配線基板の製造方法およびそのようなプリント配線基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを接続する略円錐形又は略円錐台形の導体バンプ群と、前記第１の配線層と前記第２の配線層との間に複数の前記導体バンプと接して埋設され、前記複数の導体バンプの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。
【００１２】
上記プリント配線基板は以下の方法により製造される。
【００１３】
即ち、本発明のプリン配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、前記第１の導体板と前記第２の導体板とを前記導体バンプ群のうちの少なくとも二つが前記受動素子部材と接するようにプレスして前記導体バンプ群のうちの少なくとも二つの間で受動素子を形成する工程と、前記第１の導体板と前記第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００１４】
上記プリント配線基板及びその製造方法において、前記受動素子部材は前記導体バンプと導体バンプとの間に配設されていてもよく、前記導体バンプと前記導体板との間に配設されていてもよく、更に導体バンプの先端側と前記導体板との間に配設されていてもよく、また、導体バンプの底面側と前記導体板との間に配設されていてもよい。
【００１５】
本発明の他のプリント配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上の、前記導体バンプが当接する部分と前記導体バンプが当接する部分との間に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記第２の導体板に当接させ、それにより前記導体バンプと前記受動素子部材との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００１６】
このプリント配線基板製造方法により、以下のプリント配線基板が得られる。即ち本発明の一実施形態に係るプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを層間接続する略円錐形又は略円錐台形の導体バンプ群と、前記導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。
【００１７】
本発明の更に別のプリント配線基板製造方法は、第１の導体板上に略円錐形の第１の導体バンプ群を形成する工程と、前記第１の導体バンプ群上に第１の絶縁性基材を載置する工程と、前記第１の導体板と前記第１の絶縁性基材とをプレスして前記第１の導体バンプ群を前記第１の絶縁性基材に貫通させる工程と、第２の導体板上の、前記第１の導体バンプが当接する部分の隙間に誘電性組成物又は抵抗性組成物を塗布して第１の受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記第１の導体バンプ群と前記第１の受動素子部材とを対向させて載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記第１の導体バンプ群を前記第２の導体板に当接させ、それにより前記第１の導体バンプと前記第１の受動素子部材との間で第１の受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成し、第１の積層体を得る工程と、前記第１の配線層上の、第２の導体バンプが当接する部分の隙間に第２の誘電性組成物又は抵抗性組成物を塗布して第２の受動素子部材を形成する工程と、第３の導体板上に略円錐形の第２の導体バンプ群を形成する工程と、前記第２の導体バンプ群上に第２の絶縁性基材を載置する工程と、前記第３の導体板と前記第２の絶縁性基材とをプレスして前記第２の導体バンプ群を前記第２の絶縁性基材に貫通させる工程と、前記第１の積層体と前記第３の導体板とを、前記第２の受動素子部材と前記第２の導体バンプ群とを対向させて載置する工程と、前記第１の積層体と前記第３の導体板とをプレスして前記第２の導体バンプ群を前記第１の配線層に当接させ、それにより前記第２の導体バンプと前記第２の受動素子部材との間で第２の受動素子を形成する工程と、前記第３の導体板をパターニングして第３の配線層を形成する工程と、を具備する。
【００１８】
上記方法により、下記のプリント配線基板が得られる。即ち、本発明の更に別のプリント配線基板は、第１の絶縁性基材と、前記第１の絶縁性基材の第１の面に配設された第１の配線層と、前記第１の絶縁性基材の第２の面に配設された第２の配線層と、前記第１の絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と前記第２の配線層とを接続する略円錐形又は略円錐台形の第１の導体バンプ群と、前記第１の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で第１の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第１の受動素子部材と、前記第１の配線層を介して前記第１の絶縁性基材の第１の面に積層された第２の絶縁性基材と、前記第２の絶縁性基材の、前記第１の配線層と反対側の面に配設された第３の配線層と、前記第２の絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と前記第３の配線層とを接続する略円錐形の第２の導体バンプ群と、前記第２の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で第２の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第２の受動素子部材と、を具備する。
【００１９】
上記プリント配線基板及びその製造方法において、前記第１の受動素子と第２の受動素子とは同種類の素子でもよいし、別種類の素子でもよい。
【００２０】
本発明の更にもうひとつのプリント配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上の、前記導体バンプが当接する部分の周辺に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、前記第１の導体板と前記第２の導体板とを前記絶縁性基材を介してプレスして一部の前記導体バンプ群を前記前記第２の導体板に当接させるとともに他の一部の前記導体バンプ群を前記受動素子部材の表面に当接させ、それにより前記導体バンプ群、前記受動素子部材、及び前記第２の導体板との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２１】
この方法により、下記のプリント配線基板が得られる。即ち、本発明の更にもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを接続する第１の略円錐形又は略円錐台形の導体バンプ群と、前記絶縁性基材と前記第１の配線層又は前記第２の配線層との間に埋設され、誘電性組成物又は抵抗性組成物からなる受動素子部材と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層又は第２の配線層と前記受動素子部材との間で受動素子を形成する略円錐形又は略円錐台形の第２の導体バンプ群と、を具備する。
【００２２】
上記プリント配線基板において、前記受動素子部材は、前記第２の導体バンプ群の先端側と前記第１の配線層又は第２の配線層との間に介挿されていて良い。
【００２３】
また、上記プリント配線基板において、前記受動素子部材は、前記第２の導体バンプ群の底面側と前記第１の配線層又は第２の配線層との間に介挿されていても良い。
【００２４】
本発明の更に他のプリント配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上の、前記導体バンプ群のうちの一部の導体バンプが当接する部分に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記第２の導体板に当接させ、それにより前記一部の導体バンプと前記受動素子部材との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２５】
この方法により、下記のプリント配線基板が得られる。即ち、本発明の更に他のプリント配線基板は、第１の導体板の一部に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、前記第１の導体板上及び前記受動素子部材上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材と、更にその上に第２の導体板とを載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させると同時に前記第１の導体板、前記受動素子部材、及び前記導体バンプ群の一部との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２６】
本発明の更に他のもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、誘電性組成物又は抵抗性組成物からなり、前記絶縁性基材の厚さ方向に前記第１の配線層と第２の配線層とを層間接続し、前記第１の配線層及び第２の配線層との間で受動素子を形成するバンプと、を具備する。
【００２７】
このプリント配線基板は、例えば下記の方法により製造される。即ち、本発明の更に他のもう一つのプリント配線基板製造方法は、第１の導体板上に誘電性組成物又は抵抗性組成物を用いて略円錐形のバンプ群を形成する工程と、前記バンプ群上に絶縁性基材と、更にその上に第２の導体板とを載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記バンプ群を前記絶縁性基材に貫通させると同時に前記第２の導体板に当接させ、それにより前記第１の導体板、前記バンプ、及び前記第２の導体板との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２８】
本発明では、導体バンプ貫通法による製造工程の途中で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填する手間が省ける。その結果、導体バンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。
【００２９】
また、本発明では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。
【００３０】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の発明の実施形態に係るプリント配線基板の製造方法について説明する。図１は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２〜図１５は同プリント配線基板の製造方法の各工程を模式的に示した垂直断面図である。
【００３１】
図２に示したように、まず銅箔などの導体板１（第１の導体板）の片面に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群２，２，…を形成する（ステップ１）。
【００３２】
次に図３に示すように、こうして形成した導体バンプ群２，２，…の上に絶縁性基材としての絶縁性基材プリプレグ（以下、絶縁性基材プリプレグを単に「プリプレグ」という。）３を載置する（ステップ２）。この状態で例えば表面が弾性材料で形成されたローラーの間を通過させるなどの方法により前記導体板１とプリプレグ３とをプレスする（ステップ３）と、導体バンプ群２，２，…がプリプレグ３を貫通して反対側に突抜ける。それと同時に導体バンプ群２，２，…の先端部分はローラーの弾性材料に押しつけられて丸まった形になり、図４に示したような積層体４が得られる。
【００３３】
一方、前記積層体４とは別個に別の導体板（第２の導体板）５を用意し、図５に示したようにこの導体板５の一方の表面上に受動素子を形成する組成物を例えば印刷技術を用いて塗布して（ステップ１'）受動素子部材６を形成する。この受動素子部材６を構成する誘電性組成物や抵抗性組成物などの組成物としては、例えば銀ペーストなどのように所定の電気的特性を備えた粉状物や微粒子を樹脂とその溶剤に分散させたものが挙げられる。この組成物を塗布して形成される受動素子部材６は、塗布後乾燥することにより誘電体層や抵抗体層を形成し、配線層を構成する導体板と組み合わされることにより、それぞれコンデンサーや抵抗として機能する。
【００３４】
この受動素子部材を形成する位置としては、図６に示したような隣接する二つの導体バンプ２と導体バンプ２との隙間が挙げられる。図６中点線で示した円は導体バンプ２の外形を示しており、大きい方の円は導体バンプ２の底面を示し、小さい方の円は導体板５に突き当てられた導体バンプ２の当接面を示している。
【００３５】
なお、図６に示した位置の変形例として、図７に示したように隣接する二つの導体バンプ２，２を包含する長方形に塗布する方法や、図８に示したように隣接する二つの導体バンプ２，２を包含する長円形に塗布する方法、或いは図９に示すように隣接する二つの導体バンプ２，２の側面の内側の半分どうしと接するように半円形の切り欠き部分を備えた形状に塗布する方法などが挙げられる。
【００３６】
次に、誘電性組成物又は抵抗性組成物を塗布したら、乾燥して受動素子部材６を形成する（ステップ２'）。こうして得た導体板５と積層体４とを、図１０に示すように受動素子部材６と導体バンプ群２，２，…の先端とが対向する向きに載置する（ステップ４）。この状態で例えばローラープレス間に通すことにより導体板５と積層体４とをプレスすると（ステップ５）、プリプレグ３の図１０中上面に突き出た導体バンプ群２，２，…の先端部分が導体板５表面に当接され、図１１に示したように導体板１と５との間での層間接続が形成される。それと同時に受動素子部材６と隣接する二つの導体バンプ２ａ，２ｂの各側面の一部との間で接触が形成され、図１１に示したような積層体７が形成される。
【００３７】
こうして得た積層体７の上下各面の導体板１及び導体板５について、例えばエッチングを施すことによりパターニングして、それぞれ配線パターン１ａ及び配線パターン５ａを形成し、上下二層の多層板７ａが形成される。
【００３８】
また、このパターニングにより受動素子部材６が接していた部分の導体板５が除去されることにより、導体バンプ２ａ，２ｂ、導体バンプ２ａ，２ｂの頭部で接する配線層５ａ，５ａ、及び受動素子部材６とが組み合わさって一つの受動素子が形成される。
【００３９】
なお、受動素子部材６とこの受動素子部材６に接触して受動素子の端子の一部を構成する二つの導体バンプ２ａ，２ｂとの係合状態は図１２に示したような導体バンプ２ａ，２ｂの各側面の内側どうしを接続させるような状態の他にもいくつかの変形例が考えられる。
【００４０】
例えば、図１３に示したように受動素子部材６を完全に貫通した状態である。これは図７に示した配置の垂直断面に相当する。或いは、図１４に示したように導体バンプ２ａ，２ｂの先端の一部、各内側が受動素子部材６の左右両端とそれぞれ接している場合である。
【００４１】
更に、図１５に示したように、導体バンプ２ａ，２ｂの各先端が受動素子部材６を完全に貫通しておらず、受動素子部材６の途中で係止したようになっていてもよい。
【００４２】
以上詳述したように、本実施形態によれば、導体バンプ群を用いて層間接続する多層板の製造過程で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、受動素子を埋設するだけのためにわざわざ貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填するといった作業が不要である。
【００４３】
その結果、導体バンプ貫通法の製造工程に対して、受動素子部材を形成するという工程を追加するだけで済み、追加の工程を最小限に留めながら受動素子を多層板内に形成することができる。
【００４４】
また、本実施形態では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。
【００４５】
以下、本実施形態に係る多層板を用いた半導体パッケージと従来の多層板を用いた半導体パッケージの集積度の違いについて説明する。図１６は従来の多層板を用いた半導体パッケージの垂直断面図であり、図１７は本実施形態に係る多層板を用いた半導体パッケージの垂直断面図である。
【００４６】
従来の多層板では半導体チップ５６と電源線側配線層５１ａとを接続する際に抵抗ＲやコンデンサーＣなどを介挿するには図１６に示したように、電源線側配線層５１ａに接続された配線層５４ａと半導体チップ５６と接続された配線層５４ｂとの間に抵抗やコンデンサーなどの受動素子５５を接続しており、この受動素子５５を接続するためのスペースが必要となる。そのため、集積度を上げるための障害となっていた。
【００４７】
一方、本実施形態の多層板では、抵抗やコンデンサーなどの受動素子を形成する受動素子部材６０を絶縁性基材５３内の導体バンプ５２ａと導体バンプ５２ｂとの間に配設してあるので、図１７に示したように半導体チップ５６を配線層５４ｂに接続するだけで、電源線側配線層５１ａと半導体チップ５６との間に受動素子を介挿した配線を形成することができる。そのため、受動素子５５を基板の上面に配設するためのスペースが不要になり、その分半導体パッケージを小型化でき、集積度を向上させることができる。
【００４８】
なお、本発明は上記実施形態の内容に限定されるものではない。
【００４９】
例えば、上記実施形態では受動素子部材は隣接する二つの導体バンプの間にわたって配設されているが、一つの受動素子部材に三つ以上の導体バンプが接触していてもよい。また、上記実施形態では１枚の絶縁性基材の両面に配線層１ａ，５ａが形成されたいわゆる二層の配線層からなる多層板７ａを例にして説明したが、本発明が三層以上の配線層からなる多層板にも使用できることはいうまでもない。
【００５０】
更に、本実施形態において、導体バンプを貫通させるのに使用する絶縁性基材としては、ガラスクロスやマット、有機合成繊維布やマット、或いは紙などの補強材で強化された合成樹脂系シートが挙げられる。その厚さは２０〜４００μｍ程度が好ましい。ここで、合成樹脂としては、例えばポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、ポリ４フッ化エチレン６フッ化プロピレン樹脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂などの熱硬化性樹脂、あるいはブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、シリコーンゴムなどのゴム類が挙げられる。
【００５１】
そして、前記略円錐形の導体バンプの形成は、導電性組成物で形成する場合、例えば比較的厚いメタルマスクを用いた印刷法で、アスペクト比の高い略円錐形の導体バンプ群を形成できる。また、前記略円錐形の導体バンプ群の高さは、一般的に、２０〜５００μｍ程度が可能である。
【００５２】
本発明において、略円錐形の導体バンプ群を導電性金属で形成する手段としては、例えば、銅箔などの支持基体面の所定位置に、金もしくは銅のボールを押し付け、しかる後に引き離すことにより先端が尖った略円錐形の導体（素子）群を形成できる。また予め、略円錐形の導体の形に対応する凹部を形成したプレートに溶融金属を注入し、略円錐形の導体バンプ群を形成することも可能である。更に他の手段として、支持フィルム面上に感光性レジストを厚めに塗布し、支持フィルム側から露光することにより先端が尖った台形の凹部を持った窪み群を形成した後、前記支持フィルムを除去し、この支持フィルム除去面に金属膜を張り、銅、金、銀、半田などをメッキして所定位置に微小な略円錐形の導体バンプ群を形成してもよい。
【００５３】
また、本発明において、前記略円錐形の導体バンプ群を支持する基体としては、離形性のあるフィルムあるいは金属箔などが挙げられ、この支持基体は１枚のシートであってもよく、パターン化されたものでもよく、その形状は特に限定されない。
【００５４】
更に本発明において、前記略円錐形の導体バンプを合成樹脂系シートに貫通させる手段として、例えば、略円錐形の導体バンプ群を形成した支持基体、及び合成樹脂系シートなどをロールから巻き戻しながら、加熱して樹脂分を柔らかくし、例えば、寸法や変形の少ない金属製、硬質な耐熱性樹脂製、もしくはセラミック製のローラと、合成樹脂側には加圧したとき弾性的に変形するローラ、例えば前記のようなゴム製のローラとの間を通過させることにより、略円錐形の導体バンプが貫通し、合成樹脂系シート表面に両端側が露出してなる多層板を連続的に製造することができる。
【００５５】
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。なお、本実施形態以降の実施形態のうち、先行する実施形態と重複する部分については説明を省略する。
【００５６】
図１８は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図１９〜図２３は同製造方法の各工程を模式的に示した垂直断面図である。
【００５７】
本実施形態に係るプリント配線基板を製造するには、図１８のステップ１ａ〜６ａに従って多層板７ａを形成する。このステップ１ａ〜６ａは、上記第１の実施形態のステップ１〜６と同じ内容であり、本実施形態のステップ１ｂ〜２ｂは、受動素子部材６を形成する組成物を「第１の組成物１」と命名した以外は上記第１の実施形態のステップ１'〜２'と同じである。
【００５８】
ステップ１ａ〜６ａ及びステップ１ｂ〜２ｂを経て図１９に示したような多層板７ａが得られたら、この多層板７ａの図中上面側に形成された配線層５ｂと配線層５ｃとにわたって、受動素子を形成する組成物２を例えば印刷技術を用いて塗布し（ステップ７ａ）、図２０に示したような受動素子部材８（第１の受動素子部材）を形成する。
【００５９】
この第２の受動素子部材８は前記受動素子部材６と同じ性質の受動素子を形成するものであっても、異なる性質の受動素子を形成するものであってもよいが、同じ性質の受動素子は同一層上に形成することが製造工程上有利であるので、図２０のように形成する層が異なる場合には異なる性質の受動素子を配設するのが好ましい。例えば、受動素子部材６が抵抗Ｒを構成する抵抗性組成物を塗布したものであれば、受動素子部材８はコンデンサーＣを構成する誘電性組成物を塗布したものにするのが好ましい。
【００６０】
図２０のように第２の組成物を塗布したら、この第２の組成物を乾燥させて第２の受動素子部材８を形成して（ステップ８ａ）、積層体７ｂを得る。
【００６１】
一方、積層体７ｂとは別個に導体板１１を用意し、この導体板１１上に導体バンプ群１２，１２，…を形成し（ステップ１ｃ）、これにプリプレグ１３を載置し（ステップ２ｃ）、プレスして（ステップ３ｃ）、図２１のような積層体１４を形成する。
【００６２】
次に先の積層体７ｂと積層体１４とを、図２１に示したように導体バンプ群１２，１２，…の先端側と第２の受動素子部材８とが対向する向きに載置し（ステップ９ａ）する。
【００６３】
しかる後にこの状態で積層体７ｂと積層体１４とを例えばローラープレス間に通すことによりプレスして（ステップ１０ａ）、導体バンプ群１２，１２，…の先端側を配線層５ａ〜５ｂに当接させる。このとき、導体バンプ群１２，１２，…の一部（導体バンプ１２ａと１２ｂ）は第２の受動素子部材８を貫通してから配線層５ｂ，５ｃに当接する。この第２の受動素子部材８を貫通することにより導体バンプ１２ａと１２ｂとは受動素子部材８と接触して第２の受動素子を形成し、図２２に示したような積層体１５を形成する。
【００６４】
次いでこの積層体１５の図中上面の導体板１１について例えばエッチング処理を施すことによりパターニングして（ステップ１１ａ）、配線層１１ａを形成することにより図２３に示したような多層板１６が得られる。
【００６５】
本実施形態では、種類の異なる二つの受動素子を異なる絶縁性基材の中に埋設しているので、更に集積度を向上させることができるという特有の効果が得られる。
【００６６】
また、本実施形態では異なる種類の受動素子部材を異なる絶縁性基材の層に形成しているので、同一層上に２種類の組成物を塗り分ける手間が掛からないので、追加される工数を最小限に抑えることができる。
【００６７】
（第３の実施形態）
本実施形態では、第１の実施形態で用いた積層体４と同じ積層体４を用いる。
【００６８】
図２４は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２５〜図２７は同製造方法の各工程を模式的に示した垂直断面図である。
【００６９】
本実施形態に係るプリント配線基板を製造するには、図２４のステップ１ｄ〜３ｄの工程を行なうことにより図２５に示したような積層体４を得る。この積層体４とは別個に別の導体板２１を用意し、この導体板２１の一方の面上の、導体バンプ２ａを突き当てる位置に第１の組成物を例えば印刷技術を用いて塗布する（ステップ１ｅ）。またこのとき、導体バンプ２ｂを突き当てる位置に第２の組成物を塗布してもよい。上記第１の組成物と第２の組成物とは同種類の受動素子を形成する組成物であってもよく、また異なる種類の受動素子を形成する組成物であってもよい。
【００７０】
導体板２１上に第１の組成物と希望する場合には第２の組成物とを塗布後乾燥して（ステップ２ｅ）、図２５に示したような受動素子部材２２と受動素子部材２３とを形成する。
【００７１】
しかる後に導体板２１と積層体４とを、図２５に示したように導体バンプ群２ａ，２ｂ，２，２，…の先端側と受動素子部材２２，２３とが対向する向きに載置する（ステップ４ｄ）。この状態で導体板２１と積層体４とを例えばローラープレス間に通すことによりプレスすると（ステップ５ｄ）、導体バンプ２ａが受動素子部材２２の図中下面側に当接し、導体バンプ２ｂが受動素子部材２３の図中下面側に当接すると同時に導体バンプ群２，２，…の先端側が導体板２１に当接して図２６に示したような導体板１と導体２１との間で層間接続が形成された積層体２４が得られる。
【００７２】
こうして得られた積層体２４の上下の導体板１及び２１について例えばエッチング処理を施すことによりパターニングして（ステップ６ｄ）、それぞれ配線層１ａ及び配線層２１ａを形成することにより図２７に示したような多層板２５が得られる。
【００７３】
本実施形態によれば、導体バンプ２ａや導体バンプ２ｂと導体板２１との間で基板の厚さ方向に受動素子を形成しているので、配線層２１ａの図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。したがって、配線層２１ａ上には更に各種半導体素子を高密度で実装できるので、集積度を更に向上させることができる、という特有の効果が得られる。
【００７４】
なお、受動素子部材２２と２３とを同じ誘電性組成物又は抵抗性組成物を用いて形成してもよいことは言うまでもない。
【００７５】
（第４の実施形態）
図２８は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２９〜図３３は同製造方法の各工程を模式的に示した垂直断面図である。
【００７６】
本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板３１を用意し、この導体板３１の上に例えば印刷技術を用いて誘電性組成物又は抵抗性組成物を塗布する（ステップ１ｆ）。こうして誘電性組成物又は抵抗性組成物を塗布した導体板３１を乾燥して（ステップ２ｆ）、図２９に示したような受動素子部材３２，３２が形成された導体板３１Ａを得る。
【００７７】
次に導体板３１Ａの受動素子３２，３２を形成した面上に例えば印刷技術を用いて例えば銀ペーストなどの導電性組成物からなる略円錐形の導体バンプ群３３，３３，…を形成して（ステップ３ｆ）、図３０に示したような導体板３１Ｂを得る。
【００７８】
このとき、受動素子部材３２，３２の上面上に導体バンプ３３ａ，３３ａが形成される。
【００７９】
こうして得た導体板３１Ｂの導体バンプ群３３ａ，３３ａ，３３，３３，…の上にプリプレグ３４と更にその上に別の導体板３５とを載置し（ステップ４ｆ）、この状態で導体板３１Ｂ、プリプレグ３４、及び導体板３５を例えばローラープレスの間に通すなどの方法によりプレスすると（ステップ５ｆ）、導体バンプ群３３ａ，３３ａ，３３，３３，…がプリプレグ３４を貫通し、導体バンプ群３３ａ，３３ａ，３３，３３，…の先端側が導体板３５の下面側に当接して図３２に示したような導体板３１と導体板３５との間が層間接続された積層体３６が得られる。
【００８０】
こうして得た積層体３６の上下各面の導体板３１，３５について例えばエッチング処理によりパターニングすると（ステップ６ｆ）、図３３に示したような多層板３７が形成される。
【００８１】
本実施形態では、受動素子部材３２を導体バンプ３３の底面側に配設しているので、導体バンプ３３との接続が確実となる。また、受動素子部材３２の厚さが終始一定であるので、受動素子の能力を所期の値のものにすることが容易になるという特有の効果が得られる。
【００８２】
また、本実施形態によれば、導体バンプ３３ａと導体板３１，３３との間で基板の厚さ方向に受動素子を形成しているので、配線層３１ａ，３５ａの図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。したがって、配線層３１ａ，３５ａ上には更に各種半導体素子を高密度で実装できるので、集積度を更に向上させることができる、という効果が得られる。
【００８３】
（第５の実施形態）
図３４は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図３５〜図３８は同製造方法の各工程を模式的に示した垂直断面図である。
【００８４】
本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板４１を用意し、この導体板４１の上に例えば印刷技術により誘電性組成物又は抵抗性組成物などの所期の受動素子を形成する組成物を用いて略円錐形のバンプ群４２，４２，…を形成し（ステップ１ｇ）、次いでこれらバンプ群４２，４２，…を乾燥して（ステップ２ｇ）、図３５に示したような導体板４１Ａを得る。
【００８５】
次に、図３６に示したように導体板４１のバンプ群４２，４２，…の上に絶縁性基材プリプレグ４３と、更にその上に別の導体板４４とを載置する（ステップ３ｇ）。
【００８６】
しかる後にこの状態で導体板４１Ａ、プリプレグ４３、及び導体板４４を、例えばローラープレス間を通すなどの方法によりプレスすると（ステップ４ｇ）、バンプ群４２，４２，…が絶縁性基材プリプレグ４３に貫通すると同時にバンプ群４２，４２，…の先端側が導体板４４に当接して図３７に示したような前記導体板４１と導体板４４との間で層間接続が形成された積層体４５が得られる。
【００８７】
こうして得られた積層体４５の上下各面に配設された導体板４１，４４に例えばエッチング処理を施すなどの方法によりパターニングを行ない（ステップ５ｇ）、図３８に示したような配線層４１ａ，４４ａがそれぞれ形成された多層板４６が得られる。
【００８８】
本実施形態では、バンプ自体を誘電性組成物又は抵抗性組成物で構成しているので、多層板完成後はバンプ自身がコンデンサーＣや抵抗Ｒなどの受動素子として機能する。そのため、更に集積度を向上させることができる。
【００８９】
上述した各実施形態に記載された基板内蔵抵抗（抵抗組成物の塗布・印刷により基板内に形成された抵抗）、基板内蔵コンデンサ−（コンデンサー組成物の塗布・印刷により基板内に形成されたコンデンサー）はプリント配線基板上に形成される電気回路のいかなる抵抗、コンデンサーとしても使用可能であるが、特に電源端子、ＧＮＤ端子接続部に形成された場合には、その基板に実装する半導体装置の設計変更によって端子位置が変更される可能性が低く、特に有効である。
【００９０】
また、これらの端子に接続される受動素子は特性変動の許容範囲が広いため、本発明の実施は特に有効である。
【００９１】
【発明の効果】
本発明によれば、導体バンプ貫通法による製造工程の途中で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填する手間が省ける。その結果、導体バンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。
【００９２】
また、本発明では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図２】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図４】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図５】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図６】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図７】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図８】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図９】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１０】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１１】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１２】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１３】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１４】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１５】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１６】従来の多層板を用いた半導体パッケージの垂直断面図である。
【図１７】第１の実施形態に係る多層板を用いた半導体パッケージの垂直断面図である。
【図１８】第２の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図１９】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２０】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２１】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２２】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２３】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２４】第３の実施形態に係るプリント配線基板製造方法のフローを示したフローチャートである。
【図２５】第３の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２６】第３の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２７】第３の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２８】第４の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図２９】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３０】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３１】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３２】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３３】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３４】第５の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図３５】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３６】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３７】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３８】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３９】従来のプリント配線基板の製造方法の工程を示した垂直断面図である。
【符号の説明】
３…プリプレグ（絶縁性基材）、
１ａ…配線層（第１の配線層）、
５ａ…配線層（第２の配線層）、
２…導体バンプ、
６…受動素子部材、
１…導体板（第１の導体板）、
５…導体板（第２の導体板）。
【発明の属する技術分野】
本発明は、プリント配線基板に係り、更に詳細には、複数の配線層間の電気的な導通が形成された多層板、及びそのような多層板の製造方法に関する。
【０００２】
【従来の技術】
従来より、複数の絶縁性基材が積層された基板間に複数の配線層が介挿された、いわゆる多層板では、層間接続する方法として導電性ビアやスルホールメッキ層などの導電性部材を基板の厚さ方向に埋設する方法が知られている。
【０００３】
その中でも、印刷技術を用いる導体バンプ貫通法は製造工程の点から着目されている。図３９は導体バンプ貫通法の製造工程を示した垂直断面図である。この導体バンプ貫通法では、銅箔などの導体板１０１の上に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群１０２，１０２，…を形成し、この導体バンプ群１０２，１０２，…の上に絶縁性基材プリプレグ１０３と、更にその上に別の導体板１０４を重ね、この状態でローラープレスなどによりプレスして導体バンプ群１０２，１０２，…を絶縁性基材プリプレグ１０３に貫通させると同時に導体バンプ群１０２，１０２，…の先端側を導体板１０４に当接させることにより前記導体板１０１と導体板１０４との間で層間接続を形成する。
【０００４】
この多層板に各種素子を実装するには多層板の最外層である導体板１０１又は１０４上に最外層としての配線層１０１ａ，１０４ａをそれぞれ形成し、この最外側の配線層に素子を固定したり、結線する。
【０００５】
そのため、多層板の最外側の表面は平坦であることが望ましく、表面が平坦な多層板が形成できる点で導体バンプ貫通法は導電性ビアを形成する方法やスルーホールメッキ層などを形成する方法に比べて有利である。
【０００６】
ところで、携帯電話や各種情報端末装置の小型軽量化に伴い、ますます半導体部品の小型化が望まれており、それには更なる半導体部品の集積度の向上が必須である。
【０００７】
【発明が解決しようとする課題】
しかし、上記従来のような半導体部品を最外層に実装する多層板では多層板の面積自体が小型化される傾向にあるため、集積度の向上にも自ずと限界がある。
【０００８】
そのため、半導体部品の一部を多層板の内部に埋め込む方法が提案されている。例えば、特開平５−３４３８５５号公報や特開平９−２１４０９０号公報などには抵抗体などの受動素子を多層板の厚さ方向に穿孔した貫通孔内に埋め込む方法が開示されている。
【０００９】
しかし、これらの方法では、受動素子を埋め込むための貫通孔を穿孔する工程とその貫通孔内に受動素子前駆体を充填する工程が必要となるため、全体の工数が多く、かえって手間がかかるために製造コスト的に採算が取れない、という問題がある。
【００１０】
本発明は上記従来の問題を解決するためになされた発明である。即ち、本発明は、できるだけ少ない製造工程で集積度が高く、部品実装時のデザインの幅が広くとれる多層板を製造することのできるプリント配線基板の製造方法およびそのようなプリント配線基板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明のプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを接続する略円錐形又は略円錐台形の導体バンプ群と、前記第１の配線層と前記第２の配線層との間に複数の前記導体バンプと接して埋設され、前記複数の導体バンプの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。
【００１２】
上記プリント配線基板は以下の方法により製造される。
【００１３】
即ち、本発明のプリン配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、前記第１の導体板と前記第２の導体板とを前記導体バンプ群のうちの少なくとも二つが前記受動素子部材と接するようにプレスして前記導体バンプ群のうちの少なくとも二つの間で受動素子を形成する工程と、前記第１の導体板と前記第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００１４】
上記プリント配線基板及びその製造方法において、前記受動素子部材は前記導体バンプと導体バンプとの間に配設されていてもよく、前記導体バンプと前記導体板との間に配設されていてもよく、更に導体バンプの先端側と前記導体板との間に配設されていてもよく、また、導体バンプの底面側と前記導体板との間に配設されていてもよい。
【００１５】
本発明の他のプリント配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上の、前記導体バンプが当接する部分と前記導体バンプが当接する部分との間に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記第２の導体板に当接させ、それにより前記導体バンプと前記受動素子部材との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００１６】
このプリント配線基板製造方法により、以下のプリント配線基板が得られる。即ち本発明の一実施形態に係るプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを層間接続する略円錐形又は略円錐台形の導体バンプ群と、前記導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、を具備する。
【００１７】
本発明の更に別のプリント配線基板製造方法は、第１の導体板上に略円錐形の第１の導体バンプ群を形成する工程と、前記第１の導体バンプ群上に第１の絶縁性基材を載置する工程と、前記第１の導体板と前記第１の絶縁性基材とをプレスして前記第１の導体バンプ群を前記第１の絶縁性基材に貫通させる工程と、第２の導体板上の、前記第１の導体バンプが当接する部分の隙間に誘電性組成物又は抵抗性組成物を塗布して第１の受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記第１の導体バンプ群と前記第１の受動素子部材とを対向させて載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記第１の導体バンプ群を前記第２の導体板に当接させ、それにより前記第１の導体バンプと前記第１の受動素子部材との間で第１の受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成し、第１の積層体を得る工程と、前記第１の配線層上の、第２の導体バンプが当接する部分の隙間に第２の誘電性組成物又は抵抗性組成物を塗布して第２の受動素子部材を形成する工程と、第３の導体板上に略円錐形の第２の導体バンプ群を形成する工程と、前記第２の導体バンプ群上に第２の絶縁性基材を載置する工程と、前記第３の導体板と前記第２の絶縁性基材とをプレスして前記第２の導体バンプ群を前記第２の絶縁性基材に貫通させる工程と、前記第１の積層体と前記第３の導体板とを、前記第２の受動素子部材と前記第２の導体バンプ群とを対向させて載置する工程と、前記第１の積層体と前記第３の導体板とをプレスして前記第２の導体バンプ群を前記第１の配線層に当接させ、それにより前記第２の導体バンプと前記第２の受動素子部材との間で第２の受動素子を形成する工程と、前記第３の導体板をパターニングして第３の配線層を形成する工程と、を具備する。
【００１８】
上記方法により、下記のプリント配線基板が得られる。即ち、本発明の更に別のプリント配線基板は、第１の絶縁性基材と、前記第１の絶縁性基材の第１の面に配設された第１の配線層と、前記第１の絶縁性基材の第２の面に配設された第２の配線層と、前記第１の絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と前記第２の配線層とを接続する略円錐形又は略円錐台形の第１の導体バンプ群と、前記第１の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で第１の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第１の受動素子部材と、前記第１の配線層を介して前記第１の絶縁性基材の第１の面に積層された第２の絶縁性基材と、前記第２の絶縁性基材の、前記第１の配線層と反対側の面に配設された第３の配線層と、前記第２の絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と前記第３の配線層とを接続する略円錐形の第２の導体バンプ群と、前記第２の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で第２の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第２の受動素子部材と、を具備する。
【００１９】
上記プリント配線基板及びその製造方法において、前記第１の受動素子と第２の受動素子とは同種類の素子でもよいし、別種類の素子でもよい。
【００２０】
本発明の更にもうひとつのプリント配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上の、前記導体バンプが当接する部分の周辺に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、前記第１の導体板と前記第２の導体板とを前記絶縁性基材を介してプレスして一部の前記導体バンプ群を前記前記第２の導体板に当接させるとともに他の一部の前記導体バンプ群を前記受動素子部材の表面に当接させ、それにより前記導体バンプ群、前記受動素子部材、及び前記第２の導体板との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２１】
この方法により、下記のプリント配線基板が得られる。即ち、本発明の更にもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを接続する第１の略円錐形又は略円錐台形の導体バンプ群と、前記絶縁性基材と前記第１の配線層又は前記第２の配線層との間に埋設され、誘電性組成物又は抵抗性組成物からなる受動素子部材と、前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層又は第２の配線層と前記受動素子部材との間で受動素子を形成する略円錐形又は略円錐台形の第２の導体バンプ群と、を具備する。
【００２２】
上記プリント配線基板において、前記受動素子部材は、前記第２の導体バンプ群の先端側と前記第１の配線層又は第２の配線層との間に介挿されていて良い。
【００２３】
また、上記プリント配線基板において、前記受動素子部材は、前記第２の導体バンプ群の底面側と前記第１の配線層又は第２の配線層との間に介挿されていても良い。
【００２４】
本発明の更に他のプリント配線基板製造方法は、第１の導体板上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材を載置する工程と、前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、第２の導体板上の、前記導体バンプ群のうちの一部の導体バンプが当接する部分に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記第２の導体板に当接させ、それにより前記一部の導体バンプと前記受動素子部材との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２５】
この方法により、下記のプリント配線基板が得られる。即ち、本発明の更に他のプリント配線基板は、第１の導体板の一部に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、前記第１の導体板上及び前記受動素子部材上に略円錐形の導体バンプ群を形成する工程と、前記導体バンプ群上に絶縁性基材と、更にその上に第２の導体板とを載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させると同時に前記第１の導体板、前記受動素子部材、及び前記導体バンプ群の一部との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２６】
本発明の更に他のもう一つのプリント配線基板は、絶縁性基材と、前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、誘電性組成物又は抵抗性組成物からなり、前記絶縁性基材の厚さ方向に前記第１の配線層と第２の配線層とを層間接続し、前記第１の配線層及び第２の配線層との間で受動素子を形成するバンプと、を具備する。
【００２７】
このプリント配線基板は、例えば下記の方法により製造される。即ち、本発明の更に他のもう一つのプリント配線基板製造方法は、第１の導体板上に誘電性組成物又は抵抗性組成物を用いて略円錐形のバンプ群を形成する工程と、前記バンプ群上に絶縁性基材と、更にその上に第２の導体板とを載置する工程と、前記第１の導体板と前記第２の導体板とをプレスして前記バンプ群を前記絶縁性基材に貫通させると同時に前記第２の導体板に当接させ、それにより前記第１の導体板、前記バンプ、及び前記第２の導体板との間で受動素子を形成する工程と、前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、を具備する。
【００２８】
本発明では、導体バンプ貫通法による製造工程の途中で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填する手間が省ける。その結果、導体バンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。
【００２９】
また、本発明では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。
【００３０】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の発明の実施形態に係るプリント配線基板の製造方法について説明する。図１は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２〜図１５は同プリント配線基板の製造方法の各工程を模式的に示した垂直断面図である。
【００３１】
図２に示したように、まず銅箔などの導体板１（第１の導体板）の片面に印刷技術により銀ペーストなどの導電性組成物を用いて略円錐形の導体バンプ群２，２，…を形成する（ステップ１）。
【００３２】
次に図３に示すように、こうして形成した導体バンプ群２，２，…の上に絶縁性基材としての絶縁性基材プリプレグ（以下、絶縁性基材プリプレグを単に「プリプレグ」という。）３を載置する（ステップ２）。この状態で例えば表面が弾性材料で形成されたローラーの間を通過させるなどの方法により前記導体板１とプリプレグ３とをプレスする（ステップ３）と、導体バンプ群２，２，…がプリプレグ３を貫通して反対側に突抜ける。それと同時に導体バンプ群２，２，…の先端部分はローラーの弾性材料に押しつけられて丸まった形になり、図４に示したような積層体４が得られる。
【００３３】
一方、前記積層体４とは別個に別の導体板（第２の導体板）５を用意し、図５に示したようにこの導体板５の一方の表面上に受動素子を形成する組成物を例えば印刷技術を用いて塗布して（ステップ１'）受動素子部材６を形成する。この受動素子部材６を構成する誘電性組成物や抵抗性組成物などの組成物としては、例えば銀ペーストなどのように所定の電気的特性を備えた粉状物や微粒子を樹脂とその溶剤に分散させたものが挙げられる。この組成物を塗布して形成される受動素子部材６は、塗布後乾燥することにより誘電体層や抵抗体層を形成し、配線層を構成する導体板と組み合わされることにより、それぞれコンデンサーや抵抗として機能する。
【００３４】
この受動素子部材を形成する位置としては、図６に示したような隣接する二つの導体バンプ２と導体バンプ２との隙間が挙げられる。図６中点線で示した円は導体バンプ２の外形を示しており、大きい方の円は導体バンプ２の底面を示し、小さい方の円は導体板５に突き当てられた導体バンプ２の当接面を示している。
【００３５】
なお、図６に示した位置の変形例として、図７に示したように隣接する二つの導体バンプ２，２を包含する長方形に塗布する方法や、図８に示したように隣接する二つの導体バンプ２，２を包含する長円形に塗布する方法、或いは図９に示すように隣接する二つの導体バンプ２，２の側面の内側の半分どうしと接するように半円形の切り欠き部分を備えた形状に塗布する方法などが挙げられる。
【００３６】
次に、誘電性組成物又は抵抗性組成物を塗布したら、乾燥して受動素子部材６を形成する（ステップ２'）。こうして得た導体板５と積層体４とを、図１０に示すように受動素子部材６と導体バンプ群２，２，…の先端とが対向する向きに載置する（ステップ４）。この状態で例えばローラープレス間に通すことにより導体板５と積層体４とをプレスすると（ステップ５）、プリプレグ３の図１０中上面に突き出た導体バンプ群２，２，…の先端部分が導体板５表面に当接され、図１１に示したように導体板１と５との間での層間接続が形成される。それと同時に受動素子部材６と隣接する二つの導体バンプ２ａ，２ｂの各側面の一部との間で接触が形成され、図１１に示したような積層体７が形成される。
【００３７】
こうして得た積層体７の上下各面の導体板１及び導体板５について、例えばエッチングを施すことによりパターニングして、それぞれ配線パターン１ａ及び配線パターン５ａを形成し、上下二層の多層板７ａが形成される。
【００３８】
また、このパターニングにより受動素子部材６が接していた部分の導体板５が除去されることにより、導体バンプ２ａ，２ｂ、導体バンプ２ａ，２ｂの頭部で接する配線層５ａ，５ａ、及び受動素子部材６とが組み合わさって一つの受動素子が形成される。
【００３９】
なお、受動素子部材６とこの受動素子部材６に接触して受動素子の端子の一部を構成する二つの導体バンプ２ａ，２ｂとの係合状態は図１２に示したような導体バンプ２ａ，２ｂの各側面の内側どうしを接続させるような状態の他にもいくつかの変形例が考えられる。
【００４０】
例えば、図１３に示したように受動素子部材６を完全に貫通した状態である。これは図７に示した配置の垂直断面に相当する。或いは、図１４に示したように導体バンプ２ａ，２ｂの先端の一部、各内側が受動素子部材６の左右両端とそれぞれ接している場合である。
【００４１】
更に、図１５に示したように、導体バンプ２ａ，２ｂの各先端が受動素子部材６を完全に貫通しておらず、受動素子部材６の途中で係止したようになっていてもよい。
【００４２】
以上詳述したように、本実施形態によれば、導体バンプ群を用いて層間接続する多層板の製造過程で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、受動素子を埋設するだけのためにわざわざ貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填するといった作業が不要である。
【００４３】
その結果、導体バンプ貫通法の製造工程に対して、受動素子部材を形成するという工程を追加するだけで済み、追加の工程を最小限に留めながら受動素子を多層板内に形成することができる。
【００４４】
また、本実施形態では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。
【００４５】
以下、本実施形態に係る多層板を用いた半導体パッケージと従来の多層板を用いた半導体パッケージの集積度の違いについて説明する。図１６は従来の多層板を用いた半導体パッケージの垂直断面図であり、図１７は本実施形態に係る多層板を用いた半導体パッケージの垂直断面図である。
【００４６】
従来の多層板では半導体チップ５６と電源線側配線層５１ａとを接続する際に抵抗ＲやコンデンサーＣなどを介挿するには図１６に示したように、電源線側配線層５１ａに接続された配線層５４ａと半導体チップ５６と接続された配線層５４ｂとの間に抵抗やコンデンサーなどの受動素子５５を接続しており、この受動素子５５を接続するためのスペースが必要となる。そのため、集積度を上げるための障害となっていた。
【００４７】
一方、本実施形態の多層板では、抵抗やコンデンサーなどの受動素子を形成する受動素子部材６０を絶縁性基材５３内の導体バンプ５２ａと導体バンプ５２ｂとの間に配設してあるので、図１７に示したように半導体チップ５６を配線層５４ｂに接続するだけで、電源線側配線層５１ａと半導体チップ５６との間に受動素子を介挿した配線を形成することができる。そのため、受動素子５５を基板の上面に配設するためのスペースが不要になり、その分半導体パッケージを小型化でき、集積度を向上させることができる。
【００４８】
なお、本発明は上記実施形態の内容に限定されるものではない。
【００４９】
例えば、上記実施形態では受動素子部材は隣接する二つの導体バンプの間にわたって配設されているが、一つの受動素子部材に三つ以上の導体バンプが接触していてもよい。また、上記実施形態では１枚の絶縁性基材の両面に配線層１ａ，５ａが形成されたいわゆる二層の配線層からなる多層板７ａを例にして説明したが、本発明が三層以上の配線層からなる多層板にも使用できることはいうまでもない。
【００５０】
更に、本実施形態において、導体バンプを貫通させるのに使用する絶縁性基材としては、ガラスクロスやマット、有機合成繊維布やマット、或いは紙などの補強材で強化された合成樹脂系シートが挙げられる。その厚さは２０〜４００μｍ程度が好ましい。ここで、合成樹脂としては、例えばポリカーボネート樹脂、ポリスルホン樹脂、熱可塑性ポリイミド樹脂、ポリ４フッ化エチレン６フッ化プロピレン樹脂、ポリエーテルエーテルケトン樹脂などの熱可塑性樹脂、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂などの熱硬化性樹脂、あるいはブタジエンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、シリコーンゴムなどのゴム類が挙げられる。
【００５１】
そして、前記略円錐形の導体バンプの形成は、導電性組成物で形成する場合、例えば比較的厚いメタルマスクを用いた印刷法で、アスペクト比の高い略円錐形の導体バンプ群を形成できる。また、前記略円錐形の導体バンプ群の高さは、一般的に、２０〜５００μｍ程度が可能である。
【００５２】
本発明において、略円錐形の導体バンプ群を導電性金属で形成する手段としては、例えば、銅箔などの支持基体面の所定位置に、金もしくは銅のボールを押し付け、しかる後に引き離すことにより先端が尖った略円錐形の導体（素子）群を形成できる。また予め、略円錐形の導体の形に対応する凹部を形成したプレートに溶融金属を注入し、略円錐形の導体バンプ群を形成することも可能である。更に他の手段として、支持フィルム面上に感光性レジストを厚めに塗布し、支持フィルム側から露光することにより先端が尖った台形の凹部を持った窪み群を形成した後、前記支持フィルムを除去し、この支持フィルム除去面に金属膜を張り、銅、金、銀、半田などをメッキして所定位置に微小な略円錐形の導体バンプ群を形成してもよい。
【００５３】
また、本発明において、前記略円錐形の導体バンプ群を支持する基体としては、離形性のあるフィルムあるいは金属箔などが挙げられ、この支持基体は１枚のシートであってもよく、パターン化されたものでもよく、その形状は特に限定されない。
【００５４】
更に本発明において、前記略円錐形の導体バンプを合成樹脂系シートに貫通させる手段として、例えば、略円錐形の導体バンプ群を形成した支持基体、及び合成樹脂系シートなどをロールから巻き戻しながら、加熱して樹脂分を柔らかくし、例えば、寸法や変形の少ない金属製、硬質な耐熱性樹脂製、もしくはセラミック製のローラと、合成樹脂側には加圧したとき弾性的に変形するローラ、例えば前記のようなゴム製のローラとの間を通過させることにより、略円錐形の導体バンプが貫通し、合成樹脂系シート表面に両端側が露出してなる多層板を連続的に製造することができる。
【００５５】
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。なお、本実施形態以降の実施形態のうち、先行する実施形態と重複する部分については説明を省略する。
【００５６】
図１８は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図１９〜図２３は同製造方法の各工程を模式的に示した垂直断面図である。
【００５７】
本実施形態に係るプリント配線基板を製造するには、図１８のステップ１ａ〜６ａに従って多層板７ａを形成する。このステップ１ａ〜６ａは、上記第１の実施形態のステップ１〜６と同じ内容であり、本実施形態のステップ１ｂ〜２ｂは、受動素子部材６を形成する組成物を「第１の組成物１」と命名した以外は上記第１の実施形態のステップ１'〜２'と同じである。
【００５８】
ステップ１ａ〜６ａ及びステップ１ｂ〜２ｂを経て図１９に示したような多層板７ａが得られたら、この多層板７ａの図中上面側に形成された配線層５ｂと配線層５ｃとにわたって、受動素子を形成する組成物２を例えば印刷技術を用いて塗布し（ステップ７ａ）、図２０に示したような受動素子部材８（第１の受動素子部材）を形成する。
【００５９】
この第２の受動素子部材８は前記受動素子部材６と同じ性質の受動素子を形成するものであっても、異なる性質の受動素子を形成するものであってもよいが、同じ性質の受動素子は同一層上に形成することが製造工程上有利であるので、図２０のように形成する層が異なる場合には異なる性質の受動素子を配設するのが好ましい。例えば、受動素子部材６が抵抗Ｒを構成する抵抗性組成物を塗布したものであれば、受動素子部材８はコンデンサーＣを構成する誘電性組成物を塗布したものにするのが好ましい。
【００６０】
図２０のように第２の組成物を塗布したら、この第２の組成物を乾燥させて第２の受動素子部材８を形成して（ステップ８ａ）、積層体７ｂを得る。
【００６１】
一方、積層体７ｂとは別個に導体板１１を用意し、この導体板１１上に導体バンプ群１２，１２，…を形成し（ステップ１ｃ）、これにプリプレグ１３を載置し（ステップ２ｃ）、プレスして（ステップ３ｃ）、図２１のような積層体１４を形成する。
【００６２】
次に先の積層体７ｂと積層体１４とを、図２１に示したように導体バンプ群１２，１２，…の先端側と第２の受動素子部材８とが対向する向きに載置し（ステップ９ａ）する。
【００６３】
しかる後にこの状態で積層体７ｂと積層体１４とを例えばローラープレス間に通すことによりプレスして（ステップ１０ａ）、導体バンプ群１２，１２，…の先端側を配線層５ａ〜５ｂに当接させる。このとき、導体バンプ群１２，１２，…の一部（導体バンプ１２ａと１２ｂ）は第２の受動素子部材８を貫通してから配線層５ｂ，５ｃに当接する。この第２の受動素子部材８を貫通することにより導体バンプ１２ａと１２ｂとは受動素子部材８と接触して第２の受動素子を形成し、図２２に示したような積層体１５を形成する。
【００６４】
次いでこの積層体１５の図中上面の導体板１１について例えばエッチング処理を施すことによりパターニングして（ステップ１１ａ）、配線層１１ａを形成することにより図２３に示したような多層板１６が得られる。
【００６５】
本実施形態では、種類の異なる二つの受動素子を異なる絶縁性基材の中に埋設しているので、更に集積度を向上させることができるという特有の効果が得られる。
【００６６】
また、本実施形態では異なる種類の受動素子部材を異なる絶縁性基材の層に形成しているので、同一層上に２種類の組成物を塗り分ける手間が掛からないので、追加される工数を最小限に抑えることができる。
【００６７】
（第３の実施形態）
本実施形態では、第１の実施形態で用いた積層体４と同じ積層体４を用いる。
【００６８】
図２４は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２５〜図２７は同製造方法の各工程を模式的に示した垂直断面図である。
【００６９】
本実施形態に係るプリント配線基板を製造するには、図２４のステップ１ｄ〜３ｄの工程を行なうことにより図２５に示したような積層体４を得る。この積層体４とは別個に別の導体板２１を用意し、この導体板２１の一方の面上の、導体バンプ２ａを突き当てる位置に第１の組成物を例えば印刷技術を用いて塗布する（ステップ１ｅ）。またこのとき、導体バンプ２ｂを突き当てる位置に第２の組成物を塗布してもよい。上記第１の組成物と第２の組成物とは同種類の受動素子を形成する組成物であってもよく、また異なる種類の受動素子を形成する組成物であってもよい。
【００７０】
導体板２１上に第１の組成物と希望する場合には第２の組成物とを塗布後乾燥して（ステップ２ｅ）、図２５に示したような受動素子部材２２と受動素子部材２３とを形成する。
【００７１】
しかる後に導体板２１と積層体４とを、図２５に示したように導体バンプ群２ａ，２ｂ，２，２，…の先端側と受動素子部材２２，２３とが対向する向きに載置する（ステップ４ｄ）。この状態で導体板２１と積層体４とを例えばローラープレス間に通すことによりプレスすると（ステップ５ｄ）、導体バンプ２ａが受動素子部材２２の図中下面側に当接し、導体バンプ２ｂが受動素子部材２３の図中下面側に当接すると同時に導体バンプ群２，２，…の先端側が導体板２１に当接して図２６に示したような導体板１と導体２１との間で層間接続が形成された積層体２４が得られる。
【００７２】
こうして得られた積層体２４の上下の導体板１及び２１について例えばエッチング処理を施すことによりパターニングして（ステップ６ｄ）、それぞれ配線層１ａ及び配線層２１ａを形成することにより図２７に示したような多層板２５が得られる。
【００７３】
本実施形態によれば、導体バンプ２ａや導体バンプ２ｂと導体板２１との間で基板の厚さ方向に受動素子を形成しているので、配線層２１ａの図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。したがって、配線層２１ａ上には更に各種半導体素子を高密度で実装できるので、集積度を更に向上させることができる、という特有の効果が得られる。
【００７４】
なお、受動素子部材２２と２３とを同じ誘電性組成物又は抵抗性組成物を用いて形成してもよいことは言うまでもない。
【００７５】
（第４の実施形態）
図２８は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図２９〜図３３は同製造方法の各工程を模式的に示した垂直断面図である。
【００７６】
本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板３１を用意し、この導体板３１の上に例えば印刷技術を用いて誘電性組成物又は抵抗性組成物を塗布する（ステップ１ｆ）。こうして誘電性組成物又は抵抗性組成物を塗布した導体板３１を乾燥して（ステップ２ｆ）、図２９に示したような受動素子部材３２，３２が形成された導体板３１Ａを得る。
【００７７】
次に導体板３１Ａの受動素子３２，３２を形成した面上に例えば印刷技術を用いて例えば銀ペーストなどの導電性組成物からなる略円錐形の導体バンプ群３３，３３，…を形成して（ステップ３ｆ）、図３０に示したような導体板３１Ｂを得る。
【００７８】
このとき、受動素子部材３２，３２の上面上に導体バンプ３３ａ，３３ａが形成される。
【００７９】
こうして得た導体板３１Ｂの導体バンプ群３３ａ，３３ａ，３３，３３，…の上にプリプレグ３４と更にその上に別の導体板３５とを載置し（ステップ４ｆ）、この状態で導体板３１Ｂ、プリプレグ３４、及び導体板３５を例えばローラープレスの間に通すなどの方法によりプレスすると（ステップ５ｆ）、導体バンプ群３３ａ，３３ａ，３３，３３，…がプリプレグ３４を貫通し、導体バンプ群３３ａ，３３ａ，３３，３３，…の先端側が導体板３５の下面側に当接して図３２に示したような導体板３１と導体板３５との間が層間接続された積層体３６が得られる。
【００８０】
こうして得た積層体３６の上下各面の導体板３１，３５について例えばエッチング処理によりパターニングすると（ステップ６ｆ）、図３３に示したような多層板３７が形成される。
【００８１】
本実施形態では、受動素子部材３２を導体バンプ３３の底面側に配設しているので、導体バンプ３３との接続が確実となる。また、受動素子部材３２の厚さが終始一定であるので、受動素子の能力を所期の値のものにすることが容易になるという特有の効果が得られる。
【００８２】
また、本実施形態によれば、導体バンプ３３ａと導体板３１，３３との間で基板の厚さ方向に受動素子を形成しているので、配線層３１ａ，３５ａの図中水平方向の広がりが極めて小さい受動素子を基板内に形成することができる。したがって、配線層３１ａ，３５ａ上には更に各種半導体素子を高密度で実装できるので、集積度を更に向上させることができる、という効果が得られる。
【００８３】
（第５の実施形態）
図３４は本実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートであり、図３５〜図３８は同製造方法の各工程を模式的に示した垂直断面図である。
【００８４】
本実施形態に係るプリント配線基板を製造するには、まず銅箔などの導体板４１を用意し、この導体板４１の上に例えば印刷技術により誘電性組成物又は抵抗性組成物などの所期の受動素子を形成する組成物を用いて略円錐形のバンプ群４２，４２，…を形成し（ステップ１ｇ）、次いでこれらバンプ群４２，４２，…を乾燥して（ステップ２ｇ）、図３５に示したような導体板４１Ａを得る。
【００８５】
次に、図３６に示したように導体板４１のバンプ群４２，４２，…の上に絶縁性基材プリプレグ４３と、更にその上に別の導体板４４とを載置する（ステップ３ｇ）。
【００８６】
しかる後にこの状態で導体板４１Ａ、プリプレグ４３、及び導体板４４を、例えばローラープレス間を通すなどの方法によりプレスすると（ステップ４ｇ）、バンプ群４２，４２，…が絶縁性基材プリプレグ４３に貫通すると同時にバンプ群４２，４２，…の先端側が導体板４４に当接して図３７に示したような前記導体板４１と導体板４４との間で層間接続が形成された積層体４５が得られる。
【００８７】
こうして得られた積層体４５の上下各面に配設された導体板４１，４４に例えばエッチング処理を施すなどの方法によりパターニングを行ない（ステップ５ｇ）、図３８に示したような配線層４１ａ，４４ａがそれぞれ形成された多層板４６が得られる。
【００８８】
本実施形態では、バンプ自体を誘電性組成物又は抵抗性組成物で構成しているので、多層板完成後はバンプ自身がコンデンサーＣや抵抗Ｒなどの受動素子として機能する。そのため、更に集積度を向上させることができる。
【００８９】
上述した各実施形態に記載された基板内蔵抵抗（抵抗組成物の塗布・印刷により基板内に形成された抵抗）、基板内蔵コンデンサ−（コンデンサー組成物の塗布・印刷により基板内に形成されたコンデンサー）はプリント配線基板上に形成される電気回路のいかなる抵抗、コンデンサーとしても使用可能であるが、特に電源端子、ＧＮＤ端子接続部に形成された場合には、その基板に実装する半導体装置の設計変更によって端子位置が変更される可能性が低く、特に有効である。
【００９０】
また、これらの端子に接続される受動素子は特性変動の許容範囲が広いため、本発明の実施は特に有効である。
【００９１】
【発明の効果】
本発明によれば、導体バンプ貫通法による製造工程の途中で誘電性組成物又は抵抗性組成物を導体板の表面に塗布するので、貫通孔を穿孔したり、その貫通孔内に誘電性組成物又は抵抗性組成物を充填する手間が省ける。その結果、導体バンプ貫通法の製造工程に比べ、僅かな工程を追加するだけで受動素子を多層板内に形成することができ、製造工程数の増加を最小限に抑えることができる。
【００９２】
また、本発明では、誘電性組成物又は抵抗性組成物からなる受動性素子部材を絶縁性基材とこの絶縁性基材に積層される導体板や配線層との間に埋設され、導体バンプ、導体板、或いは配線層、との間で受動素子を形成するので、多層板の内部に所定の受動素子を内蔵させることができる。そのため、多層板の最外層表面を広く利用することができ、より多くの素子や部品を実装することができるので、集積度を更に向上させることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図２】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図４】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図５】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図６】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図７】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図８】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図９】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１０】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１１】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１２】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１３】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１４】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１５】第１の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図１６】従来の多層板を用いた半導体パッケージの垂直断面図である。
【図１７】第１の実施形態に係る多層板を用いた半導体パッケージの垂直断面図である。
【図１８】第２の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図１９】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２０】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２１】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２２】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２３】第２の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２４】第３の実施形態に係るプリント配線基板製造方法のフローを示したフローチャートである。
【図２５】第３の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２６】第３の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２７】第３の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図２８】第４の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図２９】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３０】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３１】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３２】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３３】第４の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３４】第５の実施形態に係るプリント配線基板の製造方法のフローを示したフローチャートである。
【図３５】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３６】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３７】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３８】第５の実施形態に係るプリント配線基板の製造工程を示した垂直断面図である。
【図３９】従来のプリント配線基板の製造方法の工程を示した垂直断面図である。
【符号の説明】
３…プリプレグ（絶縁性基材）、
１ａ…配線層（第１の配線層）、
５ａ…配線層（第２の配線層）、
２…導体バンプ、
６…受動素子部材、
１…導体板（第１の導体板）、
５…導体板（第２の導体板）。
Claims (11)
- 絶縁性基材と、
前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、
前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを層間接続する略円錐形又は略円錐台形の導体バンプ群と、
前記第１の配線層と前記第２の配線層との間に埋設され、前記導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、
を具備するプリント配線基板。 - 第１の導体板上に略円錐形の導体バンプ群を形成する工程と、
前記導体バンプ群上に絶縁性基材を載置する工程と、
前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、
第２の導体板上に誘電性組成物又は抵抗性組成物を塗布して受動素子部材を形成する工程と、
前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、
前記第１の導体板と前記第２の導体板とを前記導体バンプ群のうちの少なくとも二つが前記受動素子部材と接するようにプレスして前記導体バンプ群の少なくとも二つの間で受動素子を形成する工程と、
前記第１の導体板と前記第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、
を具備するプリント配線基板の製造方法。 - 第１の導体板上に略円錐形の導体バンプ群を形成する工程と、
前記導体バンプ群上に絶縁性基材を載置する工程と、
前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、
第２の導体板上の、前記導体バンプが当接する部分と前記導体バンプが当接する部分との間に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、
前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、
前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記第２の導体板に当接させ、それにより前記導体バンプと前記受動素子部材との間で受動素子を形成する工程と、
前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、
を具備するプリント配線基板の製造方法。 - 絶縁性基材と、
前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、
前記絶縁性基材の厚さ方向に形成され、前記第１の配線層と第２の配線層とを層間接続する略円錐形又は略円錐台形の導体バンプ群と、
前記導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で受動素子を形成する誘電性組成物又は抵抗性組成物からなる受動素子部材と、
を具備するプリント配線基板。 - 第１の導体板上に略円錐形の第１の導体バンプ群を形成する工程と、
前記第１の導体バンプ群上に第１の絶縁性基材を載置する工程と、
前記第１の導体板と前記第１の絶縁性基材とをプレスして前記第１の導体バンプ群を前記第１の絶縁性基材に貫通させる工程と、
第２の導体板上の、前記第１の導体バンプが当接する部分の隙間に誘電性組成物又は抵抗性組成物を塗布して、第１の受動素子部材を形成する工程と、
前記第１の導体板と前記第２の導体板とを、前記第１の導体バンプ群と前記第１の受動素子部材とを対向させて載置する工程と、
前記第１の導体板と前記第２の導体板とをプレスして前記第１の導体バンプ群を前記第２の導体板に当接させ、それにより前記第１の導体バンプと前記第１の受動素子部材との間で第１の受動素子を形成する工程と、
前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成し、第１の積層体を得る工程と、
前記第１の配線層上の、第２の導体バンプが当接する部分の隙間に第２の誘電性組成物又は抵抗性組成物を塗布して、第２の受動素子部材を形成する工程と、
第３の導体板上に略円錐形の第２の導体バンプ群を形成する工程と、
前記第２の導体バンプ群上に第２の絶縁性基材を載置する工程と、前記第３の導体板と前記第２の絶縁性基材とをプレスして前記第２の導体バンプ群を前記第２の絶縁性基材に貫通させる工程と、前記第１の積層体と前記第３の導体板とを、前記第２の受動素子部材と前記第２の導体バンプ群とを対向させて載置する工程と、
前記第１の積層体と前記第３の導体板とをプレスして前記第２の導体バンプ群を前記第１の配線層に当接させ、それにより前記第２の導体バンプと前記第２の受動素子部材との間で第２の受動素子を形成する工程と、前記第３の導体板をパターニングして第３の配線層を形成する工程と、
を具備するプリント配線基板の製造方法。 - 第１の絶縁性基材と、
前記第１の絶縁性基材の第１の面に配設された第１の配線層と、前記第１の絶縁性基材の第２の面に配設された第２の配線層と、
前記第１の絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と前記第２の配線層とを接続する略円錐形又は略円錐台形の第１の導体バンプ群と、
前記第１の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプ間で第１の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第１の受動素子部材と、
前記第１の配線層を介して前記第１の絶縁性基材の第１の面に積層された第２の絶縁性基材と、
前記第２の絶縁性基材の、前記第１の配線層と反対側の面に配設された第３の配線層と、
前記第２の絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と前記第３の配線層とを層間接続する略円錐形又は略円錐台形の第２の導体バンプ群と、
前記第２の導体バンプ群の少なくとも二つの導体バンプの間にわたって配設され、前記二つの導体バンプとの間で第２の受動素子を形成する誘電性組成物又は抵抗性組成物からなる第２の受動素子部材と、
を具備することを特徴とするプリント配線基板。 - 第１の導体板上に略円錐形の導体バンプ群を形成する工程と、
前記導体バンプ群上に絶縁性基材を載置する工程と、
前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、
第２の導体板上の、前記導体バンプが当接する部分の周辺に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、
前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とを対向させて載置する工程と、
前記第１の導体板と前記第２の導体板とを前記絶縁性基材を介してプレスして一部の前記導体バンプ群を前記前記第２の導体板に当接させるとともに他の一部の前記導体バンプ群を前記受動素子部材に当接させ、それにより前記導体バンプ群、前記受動素子部材、及び前記第２の導体板との間で受動素子を形成する工程と、
前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、
を具備するプリント配線基板の製造方法。 - 絶縁性基材と、
前記絶縁性基材の両面にそれぞれ配設された第１の配線層及び第２の配線層と、
前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層と第２の配線層とを接続する略円錐形又は略円錐台形の第１の導体バンプ群と、
前記絶縁性基材と前記第１の配線層又は前記第２の配線層との間に埋設され、誘電性組成物又は抵抗性組成物からなる受動素子部材と、
前記絶縁性基材の厚さ方向に貫通して形成され、前記第１の配線層又は第２の配線層と前記受動素子部材との間で受動素子を形成する略円錐形又は略円錐台形の第２の導体バンプ群と、
を具備するプリント配線基板。 - 請求項８記載のプリント配線基板であって、前記受動素子部材が、前記第２の導体バンプ群の先端側と前記第１の配線層又は第２の配線層との間に介挿されていることを特徴するプリント配線基板。
- 請求項８記載のプリント配線基板であって、前記受動素子部材が、前記第２の導体バンプ群の底面側と前記第１の配線層又は第２の配線層との間に介挿されていることを特徴するプリント配線基板。
- 第１の導体板上に略円錐形の導体バンプ群を形成する工程と、
前記導体バンプ群上に絶縁性基材を載置する工程と、
前記第１の導体板と前記絶縁性基材とをプレスして前記導体バンプ群を前記絶縁性基材に貫通させる工程と、
第２の導体板上の、前記導体バンプ群のうちの一部の導体バンプが当接する部分に誘電性組成物又は抵抗性組成物を塗布して、受動素子部材を形成する工程と、
前記第１の導体板と前記第２の導体板とを、前記導体バンプ群と前記受動素子部材とが対向する向きに載置する工程と、
前記第１の導体板と前記第２の導体板とをプレスして前記導体バンプ群を前記第２の導体板に当接させ、それにより前記一部の導体バンプと前記受動素子部材との間で受動素子を形成する工程と、
前記第１の導体板及び第２の導体板とをパターニングしてそれぞれ第１の配線層と第２の配線層とを形成する工程と、
を具備するプリント配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35050099A JP3964085B2 (ja) | 1999-12-09 | 1999-12-09 | プリント配線基板、及びプリント配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35050099A JP3964085B2 (ja) | 1999-12-09 | 1999-12-09 | プリント配線基板、及びプリント配線基板の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006245984A Division JP4308236B2 (ja) | 2006-09-11 | 2006-09-11 | プリント配線基板、及びプリント配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168491A JP2001168491A (ja) | 2001-06-22 |
| JP3964085B2 true JP3964085B2 (ja) | 2007-08-22 |
Family
ID=18410921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35050099A Expired - Fee Related JP3964085B2 (ja) | 1999-12-09 | 1999-12-09 | プリント配線基板、及びプリント配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3964085B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1265466A3 (en) | 2001-06-05 | 2004-07-21 | Dai Nippon Printing Co., Ltd. | Method for fabrication wiring board provided with passive element and wiring board provided with passive element |
| US20040099999A1 (en) | 2002-10-11 | 2004-05-27 | Borland William J. | Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards |
| US6897761B2 (en) | 2002-12-04 | 2005-05-24 | Cts Corporation | Ball grid array resistor network |
| JP4567297B2 (ja) * | 2003-03-27 | 2010-10-20 | セイコーインスツル株式会社 | 補強体 |
| JP4069787B2 (ja) | 2003-04-04 | 2008-04-02 | 株式会社デンソー | 多層基板およびその製造方法 |
| JP2005026445A (ja) * | 2003-07-02 | 2005-01-27 | North:Kk | 多層配線板とその製造方法 |
| TW200507131A (en) | 2003-07-02 | 2005-02-16 | North Corp | Multi-layer circuit board for electronic device |
| JP2005135995A (ja) * | 2003-10-28 | 2005-05-26 | Matsushita Electric Works Ltd | 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法 |
| US7178229B2 (en) | 2003-11-20 | 2007-02-20 | E. I. Du Pont De Nemours And Company | Method of making interlayer panels |
| JP4515160B2 (ja) * | 2004-06-11 | 2010-07-28 | 大日本印刷株式会社 | キャパシタ内蔵配線板、配線板内蔵型キャパシタ素子 |
| US7100277B2 (en) | 2004-07-01 | 2006-09-05 | E. I. Du Pont De Nemours And Company | Methods of forming printed circuit boards having embedded thick film capacitors |
| JP4541051B2 (ja) * | 2004-07-07 | 2010-09-08 | 大日本印刷株式会社 | 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法 |
| US7342804B2 (en) | 2004-08-09 | 2008-03-11 | Cts Corporation | Ball grid array resistor capacitor network |
| JP4574322B2 (ja) * | 2004-10-21 | 2010-11-04 | 大日本印刷株式会社 | インピーダンスコントロール配線板の製造方法 |
| JP4541168B2 (ja) * | 2005-01-14 | 2010-09-08 | 大日本印刷株式会社 | 抵抗体内蔵プリント配線板及び抵抗体内蔵プリント配線板の製造方法 |
| JP4755445B2 (ja) * | 2005-05-17 | 2011-08-24 | 株式会社リコー | 多層配線、それを備える素子基板、それを用いたフラットパネル表示装置、およびその多層配線の製造方法 |
| US7765686B2 (en) | 2005-03-14 | 2010-08-03 | Ricoh Company, Ltd. | Multilayer wiring structure and method of manufacturing the same |
| KR100871030B1 (ko) | 2007-06-01 | 2008-11-27 | 삼성전기주식회사 | 저항 내장형 인쇄회로기판의 제조방법 |
| KR101420817B1 (ko) | 2008-01-15 | 2014-07-21 | 삼성전자주식회사 | 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법 |
| JP4840471B2 (ja) * | 2009-04-01 | 2011-12-21 | 大日本印刷株式会社 | プリント配線基板 |
| JP5401617B1 (ja) * | 2013-01-24 | 2014-01-29 | 有限会社 ナプラ | 受動素子内蔵基板 |
| US9474152B2 (en) * | 2013-05-01 | 2016-10-18 | Tyco Electronics Corporation | Electronic device |
-
1999
- 1999-12-09 JP JP35050099A patent/JP3964085B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001168491A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3964085B2 (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
| JP3057924B2 (ja) | 両面プリント基板およびその製造方法 | |
| JP3744383B2 (ja) | 複合配線基板及びその製造方法 | |
| JP3197213B2 (ja) | プリント配線板およびその製造方法 | |
| JP4935139B2 (ja) | 多層プリント配線板 | |
| JP2003068923A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| KR100526079B1 (ko) | 수동 소자 내장형 인쇄 회로 기판과 그 제조 방법, 및인쇄 회로 기판을 위한 소자판 | |
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| JP3903701B2 (ja) | 多層回路基板とその製造方法 | |
| CN100558222C (zh) | 多层布线板及其制造方法 | |
| KR20010075727A (ko) | 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리 | |
| JP2001015920A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
| US7728234B2 (en) | Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same | |
| JP4348815B2 (ja) | プリント配線基板の製造方法 | |
| JP4378511B2 (ja) | 電子部品内蔵配線基板 | |
| US20030137815A1 (en) | Printed wiring board and method of manufacturing the same | |
| JP4147723B2 (ja) | プリント配線板 | |
| JP2000151112A (ja) | 配線基板及びその製造方法 | |
| JP2001196703A (ja) | プリント配線基板及びその作製方法 | |
| JP3348004B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4308236B2 (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
| JPH1070363A (ja) | 印刷配線板の製造方法 | |
| JP4840471B2 (ja) | プリント配線基板 | |
| JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140601 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |