JP4348815B2 - プリント配線基板の製造方法 - Google Patents

プリント配線基板の製造方法 Download PDF

Info

Publication number
JP4348815B2
JP4348815B2 JP2000068319A JP2000068319A JP4348815B2 JP 4348815 B2 JP4348815 B2 JP 4348815B2 JP 2000068319 A JP2000068319 A JP 2000068319A JP 2000068319 A JP2000068319 A JP 2000068319A JP 4348815 B2 JP4348815 B2 JP 4348815B2
Authority
JP
Japan
Prior art keywords
release film
printed wiring
wiring board
hole
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000068319A
Other languages
English (en)
Other versions
JP2001257468A (ja
Inventor
英司 川本
茂 山根
敏昭 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000068319A priority Critical patent/JP4348815B2/ja
Priority to US09/799,812 priority patent/US6523258B2/en
Priority to EP01105897.1A priority patent/EP1135012B1/en
Priority to TW090105742A priority patent/TWI292290B/zh
Publication of JP2001257468A publication Critical patent/JP2001257468A/ja
Application granted granted Critical
Publication of JP4348815B2 publication Critical patent/JP4348815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、インナービアホールを有するプリント配線基板の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型軽量化や多機能化に伴い、プリント配線基板は多層及び高密度化の傾向が著しくなってきた。
【0003】
一般にプリント配線基板の製造は、導体回路が形成された基板と接着シート(通称プリプレグ)を交互に複数枚積層し、熱圧着した後それに貫通孔を設け、貫通孔に銅めっき等の手段を用いて表層及び内層との電気的接続を図るという方法が一般的であった。
【0004】
しかし、ビデオムービーカメラや移動体通信機器等の需要増加に伴い、それに用いるプリント配線基板も薄型及び高密度化が要求されてきた。そこで特開平6−268345号公報に開示されているような、両面に離型性フィルムを備えた被圧縮性の多孔質基材に貫通孔をあけ、その貫通孔に導電性ペーストを充填し、離型性フィルムを剥離した後、多孔質基材の両面に金属箔を貼り付けて加熱加圧することで基板の両面を電気接続し、さらに金属箔をエッチングによってパターニングして回路形成するものである。
【0005】
以下従来のプリント配線基板の製造方法について図面を参照しながら説明する。図3〜図5(a)〜(g)は従来のプリント配線基板の製造工程を示す工程断面図である。まず、図3(a)に示すように、両面に厚さ19μmのPET(ポリエチレンテレフタレート)などの高分子フィルムの片面にシリコーン系の離型層を形成した離型性フィルム12を備えた、寸法が□500mm、厚さt1mmの多孔質基材(以下プリプレグシートと記称)11が準備される。プリプレグシート11としては、例えば芳香族ポリアミド繊維の不織布に熱硬化性エポキシ樹脂を含浸させた複合材が用いられる。
【0006】
次に図3(b)に示すように、プリプレグシート11の所定の箇所にレーザ加工法などを利用して貫通孔13が形成される。
【0007】
次にプリプレグシート11を印刷機(図示せず)のテーブル上に設置し、導電性ペースト14が離型性フィルム12の上から印刷され、図3(c)に示すように導電性ペースト14が貫通孔13に充填される。この時、上面の離型性フィルム12は印刷マスクとプリプレグシート11の汚染防止の役割を果たしている。
【0008】
次に図3(d)に示すように、プリプレグシート11の両面の離型性フィルム12が室温にて剥離される。そして、図3(e)に示すように、プリプレグシート11の両面に銅箔などの金属箔15を貼り付けて、この状態で加熱加圧することによって、図3(f)に示すように、プリプレグシート11と金属箔15が接着されるとともに、プリプレグシート11が厚さt2mmまで圧縮(t1>t2)して両面の金属箔15が導電性ペースト14によって電気的に接続する。この時、プリプレグシート11の一構成成分であるエポキシ樹脂及び導電性ペースト14は硬化する。
【0009】
そして、図3(g)に示すように、金属箔15をフォトリソグラフィによりパターニング後エッチングして、プリプレグシート11の両面に配線パターン16を形成する。
【0010】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、配線パターンの高密度化に伴うプリプレグシートの貫通孔径の小径化に対して、導電性ペースト充填後に離型性フィルムをプリプレグシートから剥離する際に、ペーストが離型性フィルムに付着したままプリプレグシートから剥ぎ取られ、特許番号第2587596号に示されるような、離型性フィルム剥離後に導電性ペーストがプリプレグシートから凸状に突き出た状態を形成することができず、最も悪い場合では、導電性ペーストがプリプレグシートの最表面より凹んだ状態になり(図4(d))、空乏層18が形成されてその後の金属箔との電気接続が困難となる。
【0011】
また、離型性フィルム剥離時の導電性ペースト取られを防ぐために、通常よりも薄い離型性フィルムを用いることが考えられるが(図5参照)、薄い離型性フィルム22を用いた場合、プリプレグシートから凸状に突き出る導電性ペースト量が少なくなるため、加圧圧縮後に貫通孔内に存在する導電性ペーストの絶対量が不足するので、金属箔と導電性ペーストの接続抵抗が高くなる。
【0012】
本発明は上記課題を解決するためのものであり、高密度配線パターンに対する小径貫通孔においても、安定して貫通孔内へ導電性ペーストを充填することができ、導電性ペーストと両面の金属箔との電気接続を良好に行うことができることを目的とするものである。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明のプリント配線基板の製造方法は、多孔質基材の両面に厚さの異なる離型性フィルムを配置し、特に貫通孔を加工する際のレーザ光照射面と反対の面の離型性フィルムの厚みを薄くし、更にレーザ加工によりできる離型性フィルムの被加工部周辺の変質層の厚さthと、離型性フィルムの厚さtfと、離型性フィルムに加工される孔径dの関係を(tf+th)/d≦0.4とするものである。
【0014】
この方法により、離型性フィルム剥離時に離型性フィルムへの導電性ペーストの付着が起こらず、導電性ペーストが多孔質基材から凸状に突き出た状態を安定して形成するとともに、片面の離型性フィルムを薄くしたために起こる導電性ペーストの突き出し量不足に対して、別の面の離型性フィルムを厚くすることでその不足分を補うことができる。そのため多孔質基材圧縮後においても導電性ペーストと金属箔の電気接続を良好に行うことができる。
【0015】
【発明の実施の形態】
本発明の請求項1に記載の発明は、被圧縮性を有する多孔質基材の両面に離型性フィルムを配置する工程と、前記離型性フィルムを配置した前記多孔質基材に貫通孔を設ける工程と、前記貫通孔に導電性ペーストを充填する工程と、前記貫通孔に前記導電性ペーストを充填した前記多孔質基材から前記離型性フィルムを剥離する工程と、前記多孔質基材の前記離型性フィルムを剥離した両面に金属箔を重ねる工程と、前記金属箔を重ねた多孔質基材を加熱加圧して圧縮する工程と、前記金属箔を所望のパターンに加工する工程とを備えたプリント配線基板の製造方法において、前記多孔質基材の両面に配置している前記離型性フィルムは、両面の前記離型性フィルムの厚さを異なる構成としていることを特徴とするプリント配線基板の製造方法としたものであり、薄い離型性フィルムを配置した面側の導電性ペーストと突き出し量の不足分を、厚い離型性フィルムを配置した面側の導電性ペーストの突き出し量を多くすることで補い、全体的に安定した導電性ペーストの供給量を確保することができるという作用を有する。
【0016】
本発明の請求項2に記載の発明は、前記貫通孔はレーザ光照射により形成し、前記多孔質基材の両面に配置している前記離型性フィルムは、前記レーザ光照射側の面に配置している前記離型性フィルムを他方の面に配置している前記離型性フィルムより厚くしていることを特徴とするものであり、離型性フィルム剥離時に他方の面側の離型性フィルムへ導電性ペーストの付着が起こらず、導電性ペーストと金属箔の電気接続を良好に行うことができるという作用を有する。
【0017】
本発明の請求項3に記載の発明は、前記貫通孔の孔径が200μm以下であることを特徴とするものであり、200μm以下の微小貫通孔において、離型性フィルム剥離時の離型性フィルムへの導電性ペーストの付着を防止するという作用を有する。
【0018】
本発明の請求項4に記載の発明は、前記レーザ光照射側に配置している前記離型性フィルムの厚みが15μm以上であることを特徴とするものであり、レーザ光照射面と反対の面の薄い離型性フィルムによる導電性ペーストの多孔質基材からの突き出し量の減少分を、レーザ光照射面側の厚い離型性フィルムにより導電性ペーストの多孔質基材からの突き出し量を増量させて補い、貫通孔内への全体的な導電性ペーストの供給量を安定化することができるという作用を有する。
【0019】
本発明の請求項5に記載の発明は、前記他方の面に配置している前記離型性フィルムの厚みが20μm以下であることを特徴とするものであり、200μm以下の微小貫通孔において、離型性フィルム剥離時の離型性フィルムへの導電性ペーストの付着を防止することができるため、導電性ペーストと金属箔の電気接続を良好に行うことができるという作用を有する。
【0020】
本発明の請求項6に記載の発明は、前記離型性フィルムの前記貫通孔加工後の開口部周辺にできる変質層の厚さthと、前記離型性フィルムの厚さtfと、前記離型性フィルムの前記貫通孔加工後の開口部の孔径dとの関係が(th+tf)/d≦0.4となることを特徴とするものであり、レーザ加工により貫通孔を形成する際に起きる離型性フィルムの変質層を含めた離型性フィルムの開口部周辺の総厚を、離型性フィルムの開口部の孔径の40%以下となるようにアスペクト比を規定することで、200μm以下の微小貫通孔において、離型性フィルム剥離時の離型性フィルムへの導電性ペーストの付着を防止することができるため、導電性ペーストと金属箔の電気接続を良好に行うことができるという作用を有する。
【0021】
本発明の請求項7に記載の発明は、前記離型性フィルムは有機高分子フィルムで構成されていることを特徴とするものであり、厚さの異なる離型性フィルムを容易に形成することができるという作用を有する。
【0022】
本発明の請求項8に記載の発明は、前記レーザ光には炭酸ガスレーザ、YAGレーザ、エキシマレーザのいずれか1つ以上の方法を用いていることを特徴とするものであり、高エネルギービームが得られ、微小な貫通孔を容易に形成することができるという作用を有する。
【0023】
以下、本発明の実施の形態について、図1から図2を用いて説明する。図1(a)〜(g)は本発明の実施の形態1におけるプリント配線基板の製造方法を示す工程断面図である。
【0024】
まず図1(a)に示すように、寸法が□500mm、厚さt1mmの多孔質の芳香族ポリアミド繊維の不織布に熱硬化性エポキシ樹脂を含浸させたプリプレグシート1の一方の面に、厚さ19μmのPET(ポリエチレンテレフタレート)などの高分子フィルムに膜厚が100Å程度のシリコーン系離型層を形成した離型性フィルム2aを接着し、プリプレグシート1の他の面に、厚さが12μmの高分子フィルムに同様の離型層を施した離型性フィルム2bを接着する。
【0025】
プリプレグシート1の両面に接着する離型性フィルム2a、2bの膜厚は、一方の面が厚く、他の面が薄くなるように、両面の膜厚を異なるようにしておくことが重要である。また、離型性フィルム2a、2bは同時にプリプレグシート1に接着してもよい。
【0026】
前記高分子フィルムには、PET以外にPI(ポリイミド)、PEN(ポリエチレンナフタレート)、PPS(ポリフェニレンサルファイト)、PP(ポリプロピレン)、PPO(ポリフェニレンオキサイド)などを用いてもよい。そして前記プリプレグシート1には、ガラス繊維に熱硬化性エポキシ樹脂を含浸させた複合材を用いてもよい。
【0027】
次に、図1(b)に示すように、プリプレグシート1の所定の箇所にレーザ加工法を利用して貫通孔3を形成する。この時、レーザ光を照射する面は膜厚の厚い離型性フィルム2aを接着した面でなければならない。通常レーザ光でプリプレグシート1に貫通孔3を形成する場合、加工の際にレーザ光が減衰するため、貫通孔3は円柱状には加工されずレーザ光照射側の孔径が大きく、貫通側が小さくなる。
【0028】
そのため、薄い離型性フィルム2bを接着した側からレーザ光を照射して貫通孔3を加工すると、厚い離型性フィルム2aに形成される孔径が小さくなるので、後に貫通孔3に充填する導電性ペースト4が厚い離型性フィルム2aの加工孔内で固まりやすく、離型性フィルム2aを剥離する際に導電性ペースト4が同時に取られていき、プリプレグシート1の表面に存在しなくなる。以上の理由によりレーザ光を照射する面を規定することは極めて重要である。また、レーザには、炭酸ガスレーザ、YAGレーザ、エキシマレーザ等が使用可能である。
【0029】
次に図1(c)に示すように、貫通孔3を加工済みのプリプレグシート1を印刷機(図示せず)のテーブル上に設置し、直接導電性ペースト4を厚い離型性フィルム2aの上から印刷する。この時、上面の離型性フィルム2aは印刷マスクとプリプレグシート1の汚染防止の役割を果たしている。また、導電性ペーストの印刷に際しては、薄い離型性フィルム2b側から印刷してもよい。
【0030】
その後、図1(d)に示すように、プリプレグシート1から離型性フィルム2a、2bを剥離する。この時、離型性フィルム2bを薄くしているため、離型性フィルム2bを剥離後に導電性ペースト4はプリプレグシート1の表面から凸状に突き出た状態に保つことができる。また、離型性フィルム2bが薄いためにプリプレグシート1から突き出る導電性ペースト4の量が少なくなるが、反対側の離型性フィルム2aを厚くしているため、離型性フィルム2a側に突き出る導電性ペースト4の量が多くなり、離型性フィルム2b側の不足分を補うことができる。そのため、貫通孔3内へ圧縮される導電性ペースト4の絶対量を一定に保つことができるのである。
【0031】
そして、図1(e)に示すように、プリプレグシート1の両面に厚さ18μmの銅箔などの金属箔5が貼り付けられ、この状態で加熱加圧することによって、図1(f)に示すようにプリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0032】
そして、図1(g)に示すように、両面の金属箔5を選択的にエッチングして配線パターン6を形成することでプリント配線基板が得られる。
【0033】
以上に示すように、本発明においては、プリプレグシート1に接着する離型性フィルム2a、2bの厚さを異なるものとし、更に貫通孔3を形成する際に、レーザ光を厚い離型性フィルム2a側から照射する構成としている。この時、図2(a)に示すように、貫通孔3はレーザ光照射側が大きく加工され、反対側の面へ近付くほど孔径は小さくなる。これはレーザ光の減衰により必ず起こる現象である。
【0034】
また、高分子フィルムよりなる離型性フィルム2a、2bは、図2(b)〜(e)に示すように、レーザ加工による熱影響で開口部周辺に収縮が起こり、離型性フィルム2a、2bの上下に変質層(盛り上がり部)7a、7a´、7b、7b´を生じる。そのため、離型性フィルム2a、2bのそれぞれの開口部の孔径da及びdb と、離型性フィルム2a、2bの初期厚tfa、tfbと変質層7a、7a´、7b、7b´の厚さtha1、tha2、thb1、thb2の関係が、
(tha1+tha2+tfa)/da≦0.4
(thb1+thb2+tfb)/db≦0.4
となるように所望の貫通孔径に対して離型性フィルム2a、2bの厚さを調整する。ただし、如何なる場合においても離型性フィルム2a、2bの厚さの関係は離型性フィルム2aの方が厚くなるようにしなければならない。
【0035】
こうすることによって、離型性フィルム2a、2bに加工される開口部が背の高い円柱状にはならない。そのため導電性ペースト4が開口部内で固定されることがなく、離型性フィルム2a、2bの剥離後、プリプレグシート1の両面において導電性ペースト4がプリプレグシート1の表面から凸状に突き出た状態を形成することができる。そのため導電性ペースト4は金属箔5と容易に電気的に接続することができる。
【0036】
本実施の形態においては、以下に示す効果を有する。
【0037】
高密度配線パターンに対応する微細貫通孔に対して、導電性ペースト充填後に離型性フィルムを剥離する際に、離型性フィルムへの導電性ペーストの付着が起こらず、プリプレグシートの表面に安定して導電性ペーストを凸状に形成することができる。特に、貫通孔の孔径の小さい面に対しても、離型性フィルムを薄くすることで、離型性フィルムへの導電性ペーストの付着が起こらず、安定して導電性ペーストがプリプレグ表面に凸状に形成することができる。
【0038】
また、この時、離型性フィルムが薄いために、プリプレグシートの表面に凸状に形成される導電性ペーストの突き出し量は少なくなるが、反対側の面の離型性フィルムを厚くすることで、プリプレグシートからの導電性ペーストの突き出し量を十分確保し、貫通孔部への導電性ペーストの絶対供給量を低下させることがなく、プリプレグシート圧縮後の導電性ペーストと金属箔の電気的接続を抵抗値の増大なく良好に保つことができる。
【0039】
【発明の効果】
以上のように本発明によれば、インナービアホールを有するプリント配線基板において、表裏面の配線パターンとインナービアホール内の導電性ペーストとの電気的導通を良好に行うことができる。更に、高密度配線パターンに対応する微細貫通孔においても、抵抗値の増大なく導電性ペーストと配線パターンの電気的導通を良好に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態によるプリント配線基板の製造工程断面図
【図2】同実施の形態による貫通孔周辺部の断面図
【図3】従来のプリント配線基板の製造工程断面図
【図4】従来のプリント配線基板の製造工程断面図
【図5】従来のプリント配線基板の製造工程断面図
【符号の説明】
1 プリプレグシート
2a 離型性フィルム
2b 離型性フィルム
3 貫通孔
4 導電性ペースト
5 金属箔
6 配線パターン
7a 変質層
7a´ 変質層
7b 変質層
7b´ 変質層
11 プリプレグシート
12 離型性フィルム
13 貫通孔
14 導電性ペースト
15 金属箔
16 配線パターン
18 空乏層
22 薄い離型性フィルム

Claims (8)

  1. 被圧縮性を有する多孔質基材の両面に離型性フィルムを配置する工程と、前記離型性フィルムを配置した前記多孔質基材に貫通孔を設ける工程と、前記貫通孔に導電性ペーストを充填する工程と、前記貫通孔に前記導電性ペーストを充填した前記多孔質基材から前記離型性フィルムを剥離する工程と、前記多孔質基材の前記離型性フィルムを剥離した両面に金属箔を重ねる工程と、前記金属箔を重ねた前記多孔質基材を加熱加圧して圧縮する工程と、前記金属箔を所望のパターンに加工する工程とを備えたプリント配線基板の製造方法であって、前記多孔質基材の両面に配置している前記離型性フィルムは、両面の前記離型性フィルムの厚さを異なる構成としていることを特徴とするプリント配線基板の製造方法。
  2. 貫通孔はレーザ光照射により形成し、多孔質基材の両面に配置している離型性フィルムは、レーザ光照射側の面に配置している前記離型性フィルムを他方の面に配置している前記離型性フィルムより厚くしていることを特徴とする請求項1記載のプリント配線基板の製造方法。
  3. 貫通孔の孔径が200μm以下であることを特徴とする請求項2記載のプリント配線基板の製造方法。
  4. レーザ光照射側に配置している離型性フィルムの厚みが15μm以上であることを特徴とする請求項2記載のプリント配線基板の製造方法。
  5. 他方の面に配置している離型性フィルムの厚みが20μm以下であることを特徴とする請求項2記載のプリント配線基板の製造方法。
  6. 離型性フィルムの貫通孔加工後の開口部周辺にできる変質層の厚さthと、離型性フィルムの厚さtfと、前記離型性フィルムの前記貫通孔加工後の開口部の孔径dとの関係が(th+tf)/d≦0.4となることを特徴とする請求項2記載のプリント配線基板の製造方法。
  7. 離型性フィルムは有機高分子フィルムで構成されていることを特徴とする請求項1記載のプリント配線基板の製造方法。
  8. レーザ光には炭酸ガスレーザ、YAGレーザ、エキシマレーザのいずれか1つ以上の方法を用いていることを特徴とする請求項2記載のプリント配線基板の製造方法。
JP2000068319A 2000-03-13 2000-03-13 プリント配線基板の製造方法 Expired - Fee Related JP4348815B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000068319A JP4348815B2 (ja) 2000-03-13 2000-03-13 プリント配線基板の製造方法
US09/799,812 US6523258B2 (en) 2000-03-13 2001-03-07 Method of manufacturing printed circuit board
EP01105897.1A EP1135012B1 (en) 2000-03-13 2001-03-09 Method of manufacturing printed circuit board
TW090105742A TWI292290B (ja) 2000-03-13 2001-03-12

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000068319A JP4348815B2 (ja) 2000-03-13 2000-03-13 プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001257468A JP2001257468A (ja) 2001-09-21
JP4348815B2 true JP4348815B2 (ja) 2009-10-21

Family

ID=18587387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000068319A Expired - Fee Related JP4348815B2 (ja) 2000-03-13 2000-03-13 プリント配線基板の製造方法

Country Status (4)

Country Link
US (1) US6523258B2 (ja)
EP (1) EP1135012B1 (ja)
JP (1) JP4348815B2 (ja)
TW (1) TWI292290B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329974A (ja) * 2001-05-01 2002-11-15 Nitto Denko Corp 配線基板及びその製造方法
JPWO2003009656A1 (ja) * 2001-07-18 2004-11-11 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板
JP2003229659A (ja) * 2002-02-05 2003-08-15 Murata Mfg Co Ltd 電子部品の製造方法
US7407712B2 (en) 2003-12-26 2008-08-05 Sekisui Chemical Co., Ltd. Release film
US20050238892A1 (en) * 2004-04-22 2005-10-27 The Boeing Company Backing film and method for ply materials
JP2005342738A (ja) * 2004-06-01 2005-12-15 D D K Ltd レーザ加工方法及び該方法を用いたレーザ加工用素材
JP4836830B2 (ja) * 2007-02-26 2011-12-14 京セラ株式会社 電子部品およびその製造方法
US8288682B2 (en) * 2007-09-28 2012-10-16 Intel Corporation Forming micro-vias using a two stage laser drilling process
US20120012371A1 (en) * 2009-04-02 2012-01-19 Panasonic Corporation Manufacturing method for circuit board, and circuit board
TW201110839A (en) * 2009-09-04 2011-03-16 Advanced Semiconductor Eng Substrate structure and method for manufacturing the same
EP2571341A4 (en) * 2011-04-27 2013-12-11 Panasonic Corp METHOD FOR PRODUCING A REUSABLE PASTE AND REUSABLE PASTE
TWI406618B (zh) * 2011-10-11 2013-08-21 Viking Tech Corp A method for manufacturing a substrate having conductive vias
US9282638B2 (en) * 2012-01-13 2016-03-08 Zycube Co., Ltd. Electrode, electrode material, and electrode formation method
JP5854223B2 (ja) * 2012-03-09 2016-02-09 カシオ計算機株式会社 入力ペン

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931134A (en) * 1989-08-15 1990-06-05 Parlex Corporation Method of using laser routing to form a rigid/flex circuit board
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
US5493096A (en) * 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
JPH09232754A (ja) * 1996-02-26 1997-09-05 Matsushita Electric Ind Co Ltd プリント配線板の製造方法
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
JP3670487B2 (ja) * 1998-06-30 2005-07-13 京セラ株式会社 配線基板の製造方法
US6009620A (en) * 1998-07-15 2000-01-04 International Business Machines Corporation Method of making a printed circuit board having filled holes

Also Published As

Publication number Publication date
EP1135012B1 (en) 2013-06-19
US6523258B2 (en) 2003-02-25
TWI292290B (ja) 2008-01-01
JP2001257468A (ja) 2001-09-21
EP1135012A3 (en) 2003-09-17
US20010025415A1 (en) 2001-10-04
EP1135012A2 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
EP2164311B1 (en) Circuit board and method for manufacturing the same
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
US20020192485A1 (en) Printed circuit board and method for producing the same
JP4075673B2 (ja) 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法
JP4348815B2 (ja) プリント配線基板の製造方法
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
JP2006210524A (ja) 多層回路基板及びその製造方法
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP3903701B2 (ja) 多層回路基板とその製造方法
JP2002064270A (ja) 回路基板とその製造方法
US20100224395A1 (en) Multilayer wiring board and its manufacturing method
WO2002034023A1 (fr) Procede de production d"une carte de circuits imprimes, carte de circuits imprimes, et materiau pour carte de circuits imprimes
JP4147723B2 (ja) プリント配線板
US7278205B2 (en) Multilayer printed wiring board and production method therefor
JP2006313932A (ja) 多層回路基板とその製造方法
JP4161604B2 (ja) プリント配線板とその製造方法
JP3956667B2 (ja) 回路基板およびその製造方法
JP3738536B2 (ja) プリント配線基板の製造方法
JP4797742B2 (ja) 多層配線基板とその製造方法
JPH1187912A (ja) 両面型配線板の製造方法
JP3705573B2 (ja) 配線基板の製造方法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP2003283087A (ja) プリント配線基板およびその製造方法
JP2002314222A (ja) プリント配線基板及びその製造方法
JP2002094233A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees