JP4836830B2 - 電子部品およびその製造方法 - Google Patents

Description

本発明は、電子部品およびその製造方法に関する。

従来より、基板と、該基板に実装可能なＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）等の半導体素子と、を備えた電子部品が知られている。

かかる電子部品として、近年の電子機器の小型化にともなって、基板内に半導体素子を埋設したものがある（下記特許文献１参照）。

また、その電子部品の製造方法は、凹部を有し該凹部に半導体素子を収容した基板に対して、半導体素子を被覆するように接着剤を介してフィルム層を貼り合わせることで、基板に対してフィルム層を固着させる方法である。この製造方法は、接着剤を介してフィルム層を基板に貼り合わせる際に、基板の凹部に接着剤が多く流入し、フィルム層と接着剤とを合わせた厚み寸法を調整することが難しい。

なお、電子部品の電気特性は、フィルム層と接着剤とを合わせた厚み寸法に依存する。
特開２００３−３０９２４３号公報

ところが、上述した特許文献１に記載の製造方法は、接着剤の厚み寸法が、所望の値から外れることによって、所望の電気特性を有する電子部品を得ることができず、製品不良が増加する結果、生産性が低下する問題があった。

本発明は、上述した課題に鑑みなされたものであって、生産性に優れた電子部品及びその製造方法を提供することを目的とする。

上記の課題を解決するため、本発明の電子部品は、凹部を有する基板と、前記凹部に収容される半導体素子と、前記基板上に前記半導体素子を被覆するように接着層を介して形成されたフィルム層と、を備えた電子部品であって、前記フィルム層は、前記フィルム層の上面から前記フィルム層の下面まで貫通する貫通孔が形成されており、前記接着層の一部は、前記半導体素子が収容された前記凹部及び前記貫通孔に充填されていることを特徴とする。

また、本発明の電子部品は、前記凹部に充填される前記接着層の一部が、前記凹部の内壁面と前記半導体素子の端面との間に充填されることを特徴とする。

また、本発明の電子部品は、前記フィルム層上に形成された信号線路と、前記基板上に形成されたグランド層と、を備え、前記貫通孔が、前記グランド層と前記信号線路との間であって、前記信号線路の直下に位置しないことを特徴とする。

また、本発明の電子部品は、前記貫通孔が、上部よりも下部が幅広なテーパー状となっていることを特徴とする。

また、本発明の電子部品は、前記フィルム層が、ポリパラフェニレンベンズビスオキサゾール樹脂からなることを特徴とする。

また、本発明の電子部品は、前記貫通孔の直径が、５０μｍから２ｍｍであることを特徴とする。

また、本発明の電子部品の製造方法は、凹部を有し前記凹部に半導体素子を収容した基板と、上面から下面まで貫通した貫通孔を有するフィルム層と、を準備する工程と、前記基板上に接着剤を介して前記フィルム層を貼り合わせる工程と、前記フィルム層を前記基板に向けて押圧し、前記接着剤の一部を前記半導体素子が収容された前記凹部の隙間及び前記貫通孔に流入させて、前記凹部の隙間及び前記貫通孔に前記接着剤の一部を充填する工程と、前記凹部及び前記貫通孔に前記接着剤の一部が充填している状態で、前記接着剤を硬化し、前記フィルム層を前記基板に固着する工程と、を備えたことを特徴とする。

本発明によれば、生産性に優れた電子部品及びその製造方法を提供することができる。

以下に、本発明にかかる電子部品の実施の形態を図面に基づいて詳細に説明する。かかる電子部品は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置又はその周辺機器などの電子機器に使用されるものである。

図１は本発明の実施形態に係る電子部品の平面図、図２は電子部品の断面図である。

本実施形態に係る電子部品１は、配線基板２と、配線基板２上に実装されるＩＣ又はＬＳＩ等の実装素子３とを含んで構成されている。かかる実装素子３は、半田等のバンプ４を介して配線基板２に実装されている。

また、実装素子３は、平面視して配線基板２の中央に配置されている。かかる実装素子３は、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム、炭化珪素等を用いることができる。

配線基板２は、コア基板５と、コア基板５の主面及び他主面に積層された導体層６と絶縁層７とを含んで構成されている。

コア基板５は、例えばガラス繊維を縦横に織り込んだガラスクロス、ポリパラフェニレンベンズビスオキサゾール樹脂等からなる基材に、エポキシ樹脂、ビスマレイミドトリアジン樹脂又はシアネート樹脂などの熱硬化性樹脂を含浸させたシートを積層して固化することによって作製される。

また、コア基板５は基材を用いずに樹脂から作製することもできる。かかる樹脂としては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂等の低熱膨張樹脂を用いることができる。なかでもポリパラフェニレンベンズビスオキサゾール樹脂を使用することが望ましい。ポリパラフェニレンベンズビスオキサゾール樹脂は、熱膨張率が−５ｐｐｍ／℃から５ｐｐｍ／℃と低く、このような低熱膨張樹脂を使用することによって、コア基板５自体の熱膨張を抑制することができる。

コア基板５には、コア基板５を上下方向に貫通するスルーホール１０が形成されている。かかるスルーホール１０の内壁面には、導電性を有する銅めっき等からなるスルーホール導体１１が形成されている。また、スルーホール１０には、コア基板５の平坦性を良好にするために絶縁性の樹脂からなる絶縁体１２が充填されている。なお、スルーホール導体１１は、コア基板５の主面又は他主面に形成された導体層６同士を電気的に接続している。絶縁体１２をスルーホール１０に充填することによって、スルーホール１０の直上又は直下にビア導体８を形成することができ、配線基板１の小型化に寄与することができる。

また、コア基板５には、凹部１３が形成されている。かかる凹部１３には、凹部１３に収容される半導体素子である、半導体素子１４が収容されている。かかる半導体素子１４には、絶縁層６の熱膨張率と近似する材料が使用され、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウム、炭化珪素等を用いることができる。なお、半導体素子１４は、バンプを介してコア基板５に接続されている。

半導体素子１４が収容された凹部１３には、隙間ｇが形成されている。隙間ｇは、半導体素子１４の端面と凹部１３の側壁との間に形成される隙間のことをいう。かかる隙間ｇは、半導体素子１４の外周を取り囲んで形成されている。また、隙間ｇにおける半導体素子１４の側壁と凹部１３の内周壁との距離は、１０μｍから５００μｍ以下に設定されている。

また、隙間ｇには、接着層７ａの一部が充填されている。そのため、接着層７ａは、コア基板５の主面、凹部１３の側壁、又は半導体素子１４の主面と固着しており、接着層７ａと接触する接触面積を大きくし、コア基板５との接着力を有効に維持することができる。その結果、接着層７ａは、コア基板５に対して剥離しにくくすることができる。

導体層６は、所定の電気信号を伝達する機能を備えたライン状の信号線路６ａと、実装素子３に接続される電源電位を共通の電位、例えばアース電位にする機能を備えた平板状のグランド層６ｂと、を含んでいる。

また、信号線路６ａは、グランド層６ｂに対して、絶縁層７を介し互いに対向するように配置されている。なお、信号線路６ａと、その信号線路６ａに対向するグランド層６ｂからなるものを回路配線Ｋとする。また、信号線路６ａとグランド層６ｂとは、同一平面状に形成されることもある。なお、導体層６は、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の金属材料からなる。

絶縁層７は、接着層７ａとフィルム層７ｂを上下に積層して形成されている。また、絶縁層７には、その上下方向を貫くビア導体８が形成されている。かかるビア導体８は、上下位置の異なる導体層６同士を電気的に接続するためのものである。かかるビア導体８は、コア基板５の主面側から配線基板２の主面側（コア基板５の他主面側から配線基板２の他主面側）に向けて幅広な逆テーパー状に形成されており、例えば銅、銀、金、アルミニウム、ニッケル又はクロム等の導電材料からなる。

接着層７ａは、フィルム層７ｂをコア基板５又は導体層６に対して固着させるためのものであって、熱硬化性樹脂又は熱可塑性樹脂等の接着剤が使用される。なお、かかる接着剤は、硬化後に接着層７ａとなる。熱硬化性樹脂としては、例えばポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ウレタン樹脂、シアネート樹脂、シリコン樹脂又はビスマレイミドトリアジン樹脂のうち少なくともいずれか一つを使用することができる。熱可塑性樹脂としては、半田リフロー時の加熱に耐える耐熱性を有する必要があることから、構成する材料の軟化温度が２００℃以上であることが望ましく、ポリエーテルケトン樹脂、ポリエチレンテレフタレート樹脂、ポリフェニレンエーテル樹脂等を使用することができる。

接着剤は、フィルム層７ｂを張り合わせた状態で、コア基板５及び導体層６に対して積層し、例えば加熱プレス装置を用いて加熱しながら加圧した後、冷却することによって、硬化する。また、接着層７ａは、厚み寸法が例えば１μｍから１０μｍとなるように設定されている。

フィルム層７ｂは、絶縁層７の厚み寸法を所定の値に近づけ、所望の電気特性を有する電子部品を得るために、精密に厚み寸法が制御されている。また、フィルム層７ｂは、印加される温度や圧力によってフィルム層７ｂの厚み寸法が変化するのを防止するために、耐熱性と硬さに優れた特性の材料であることが望ましい。また、フィルム層７ｂは、半導体素子１４との熱膨張の差を少なくするため、低熱膨張係数の材料であることが望ましい。この様な特性を有するフィルム層７ｂとしては、例えばポリパラフェニレンベンズビスオキサゾール樹脂、全芳香族ポリアミド樹脂、全芳香族ポリエステル樹脂、ポリイミド樹脂又は液晶ポリマー樹脂のうち少なくともいずれか一つを用いることができる。なお、フィルム層７ｂは、フィルム層７ｂの強度を保持するために、ポリパラフェニレンベンズビスオキサゾール樹脂とポリイミド樹脂の混合樹脂であることが望ましい。また、フィルム層７ｂの厚み寸法は、例えば１μｍから１０μｍとなるように設定されている。

フィルム層７ｂには、その上面から下面まで貫通する貫通孔９が形成されている。貫通孔９は、コア基板５の主面側から配線基板２の主面側（コア基板５の他主面側から配線基板２の他主面側）に向けて幅狭はテーパー状に形成されている。換言すると、図２に示すように、実装素子３とコア基板５との間の貫通孔９は、その上部よりも下部が幅広なテーパー状に形成されている。なお、貫通孔９の直径は、例えば５０μｍから２ｍｍに設定されている。ここで、貫通孔９の直径は、貫通孔９の上端の直径とする。その貫通孔９には、接着層７ａの一部が充填されている。

また、フィルム層７ｂを上方に、導体層６を下方に配置し、貫通孔９の広がっている側を下に向けた状態で、フィルム層７ｂを接着剤を介して導体層６に押圧した場合、接着剤は、広がった貫通孔９に流入しやすい。また、貫通孔９に流入した接着剤は、貫通孔９が狭まっていくことによって、フィルム層７ｂの上面から流出しにくく、必要以上に樹脂がフィルム層７ｂの上面から流れ出ることを抑制することができる。

また、貫通孔９は、平面視してフィルム層７ｂの中央からフィルム層７ｂの端部に向かって多く形成されている。貫通孔９をフィルム層７ｂの端部に多く設けたことによって、フィルム層７ｂを接着剤に貼り合わせて押圧したときに、基板の中央から基板の端部に向かって流出する接着剤の余りは、フィルム層７ｂの端部に多く形成した貫通孔９に向かって流れやすい。その結果、貫通孔９を接着剤の余りで充填するとともに、接着剤の厚み寸法も調整することができる。そして、接着剤が硬化した接着層７ａの厚み寸法も調整することができる。なお、基板とは、接着剤を介してフィルム層を積層することが可能なものをいう。

また、貫通孔９に充填された接着層７ａの一部は、貫通孔９の内周面と上方に位置する接着層７ａと被着し、接着層７ａとフィルム層７ｂとの接触面積を大きくすることによって、両者の接着力を大きくすることができ、両者を剥離しにくくすることができる。さらに、接着層７ａの一部は、貫通孔９及び隙間ｇに充填されているため、コア基板５に対するフィルム層７ｂの接着力を向上させることもができ、コア基板５に対するフィルム層７ｂの剥離を抑制することもできる。

図３は、図２のＣ１部分を拡大した断面図である。図３に示すように、貫通孔９の直上には、接着層７ａが形成されており、貫通孔９に充填された接着層７ａの一部は、上下位置の異なる各接着層７ａ同士を接続している。各接着層７ａと貫通孔９に充填された接着層７ａの一部とは、同一材料から構成されており両者の接着力は大きい。そのため、各接着層７ａ同士は、フィルム層７ｂを介在させても、強固に接合することができる。

また、貫通孔９は、基板に対して接着剤を介してフィルム層を貼り合わせる場合、フィルム層と基板の間に介在される空気を、その貫通孔から排出することができるため、フィルム層と基板の間に介在される空気の量を低減し、その空気が熱膨張しても、基板に対する影響を少なくすることができ、基板が破壊されるのを抑制することができる。

また、仮に、フィルム層７ｂに逆テーパー状のビア導体８の孔しかないと、フィルム層７ｂの内部応力が不均衡になって、フィルム層７ｂが湾曲しやすくなるが、フィルム層７にテーパー状の貫通孔９を形成することによって、フィルム層７ｂの内部応力を均衡するように調整することができ、フィルム層７ｂを湾曲しにくくすることができる。

貫通孔９は、後述する特性インピーダンスＺ_Ｏを調整する観点から、グランド層６ｂと信号線路６ａとの間であって、信号線路６ａの直下に位置しないように形成されている。換言すると、貫通孔９は、平面視して信号線路６ａと重ならないように形成されている。ここで、特性インピーダンスＺ_Ｏについて説明する。特性インピーダンスＺ_Ｏは、実装素子３を実装する配線基板２における回路配線Ｋの信号伝送特性を表すものであって、絶縁層７の比誘電率や、回路配線Ｋにおけるグランド層６ｂの主面から信号線路６ａの他主面までの距離に依存する。

信号線路６ａは、平面視してフィルム層７ｂの貫通孔９をまたがって形成されないことが望ましい。信号線路６ａの直下であって、平面上にフィルム層７ｂと貫通孔９に充填された接着層７ａが連続して形成されていると、両者の比誘電率（比誘電率Ｘ，比誘電率Ｙ）が異なるため、回路配線Ｋの特性インピーダンスを調整することが難しい。すなわち、信号線路６ａに沿って伝達される伝送信号は、比誘電率Ｘの領域から比誘電率Ｙの領域に進行するため、特性インピーダンスＺ_Ｏの値が変化し、伝送信号の質が低下してしまう。そこで、信号線路６ａの直下には貫通孔９を形成しないことによって、信号線路６ａの伝送信号の劣化を抑制することができる。

半導体素子１４上に接着剤を介してフィルム層７ｂを貼り合わせる際に、隙間ｇに接着剤が流入するため、隙間ｇが形成されている領域と隙間ｇ形成されていない領域とでは、接着層７ａの厚みが異なることがある。そのため、隙間ｇが形成されていない領域に貫通孔９を多く形成することによって、隙間ｇに流入する接着剤の量と、貫通孔９に流入する接着剤の量と、が略等しくなるように隙間の体積と貫通孔の体積とを調整し、コア基板５上の接着層７ａの厚み寸法を略均一にすることができる。

また、半導体素子１４の外周に隙間ｇが形成されているため、隙間ｇの直上に位置する接着剤が隙間ｇに流入しやすいため、半導体素子１４の直上に位置する接着剤の厚み寸法が厚くなる傾向にあるが、半導体素子１４の直上に貫通孔９を形成することによって、半導体素子１４の直上に被着した接着剤の一部を、その貫通孔９に流入させることによって、半導体素子１４の直上に位置する接着剤の厚み寸法が厚くなるのを抑制することができ、絶縁層７に凹凸が形成されるのを抑制することができる。その結果、平坦な主面を有する配線基板２を作製することで、実装素子３を配線基板２に対して十分近接させて実装することができ、電子部品１を小型化することができる。

図４は、図２のＣ２部分を拡大した断面図である。図４に示すように、接着層７ａには、無機フィラ１５を含有したものであってもよい。

かかる無機フィラ１５は、例えばシリカ（二酸化ケイ素）、又は酸化アルミニウム等の無機材料からなり、本実施の形態では、シリカが用いられている。

無機フィラ１５の形状は、例えば略球状、多角形状などがあり、接着層７ａに均等に分布させる観点から、略球状に設定されている。かかる略球状の粒子径は、例えば３００ｎｍ以上３μｍ以下である。

また、無機フィラ１５は、グランド層６ｂの主面と信号線路６ａの他主面との距離ｄを一定にし、後述する特性インピーダンスＺ_Ｏを調整する観点から、接着層７ａに多数個含有されている。具体的には、接着層７ａに対する無機フィラ１５の体積は、１０％〜３０％に設定されている。

接着剤７ａ’は、粘性を有しているため、接着剤７ａ’が基板周辺部から流出すると、場所によって距離ｄが異なることがあり、特性インピーダンスＺ_Ｏを所望の値に精度よく調整することが難しい。一方、フィルム層７ｂの厚み寸法は、精密に厚み寸法を制御することができる。

そこで、接着剤７ａ’の厚み寸法を調整することで、距離ｄを所定の値に近づける。具体的には、接着剤７ａ’に無機フィラ１５を含有させて、無機フィラ１５をグランド層６ｂとフィルム層７ｂとの間に介在させてスペーサとすることによって、フィルム層７ｂとグランド層６ｂとの間の距離ｄを調整することができる。すなわち、無機フィラ１５を、グランド層６ｂの上面とフィルム層６ｂの下面とに当接させ、無機フィラ１５の径を変えることによって、距離ｄを調整する。その結果、回路配線Ｋの特性インピーダンスＺ_Ｏを精度よく効果的に調整することができる。

次に、上述した電子部品１の製造方法について説明する。

まず、コア基板５を作製する。かかるコア基板５の具体的な作製方法の一例としては、まず、基材に熱硬化性樹脂を含浸させたシートを複数層準備する。そして、半導体素子１４を収容可能な凹部１３となりうる孔をシートに形成し、それらのシートを積層した状態で銅箔とともに熱プレスして固化することによって形成する。また、コア基板５は、厚み寸法が例えば０．３ｍｍ以上１．５ｍｍ以下に設定されている。

次に、コア基板５に、従来周知のドリル加工などによって、上下方向にスルーホール１０を形成し、無電解めっきなどにより、スルーホール１０の内周面にスルーホール導体１１を形成する。スルーホール１０は、複数形成され、直径が例えば０．１ｍｍ以上１ｍｍ以下に設定されている。そのあと、スルーホール１０に例えばポリイミド等の樹脂を充填し、絶縁体１２を形成する。次に、コア基板５の主面及び他主面に、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、導体層６を構成する材料を被着する。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をしてコア基板５の主面及び他主面にグランド層６ｂを形成する。そして、コア基板５の凹部１３に半導体素子１４をバンプを介して収容する。

次に、貫通孔９を有する接着剤７ａ’が被着したフィルム層７ｂを準備する。なお、接着剤７ａ’は、従来周知のスピンコート法を使用して、フィルム層７ｂに被着させる。

フィルム層７ｂは、作製予定の配線基板２の設計寸法に応じた大きさのものを使用するとともに、接着剤７ａ’が被着した表面に従来周知のレーザー加工によって、予め貫通孔９を所定位置に形成しておく。かかる貫通孔９は、従来周知のレーザー加工によって、形成することができる。また、貫通孔９は、レーザーの出力を調整することによって、上述したようにテーパー状に形成することができる。

図５は、半導体素子１４を収容したコア基板５に対して、フィルム層７ｂを位置決めし、接着剤７ａ’を介して張り合わせようとする状態を示した図である。図５に示すように、コア基板５に対して、フィルム層７ｂを対向配置する。なお、図５において、コア基板５はビア導体等を省略しており、図６から図８も同様にコア基板５は簡略化されている。

図６は、コア基板５上に接着剤７ａ’を介してフィルム層７ｂを載置した状態を示した図である。図６に示すように、コア基板５に対して接着剤７ａ’を介してフィルム層７ｂを貼り合わせる。このとき、コア基板５を下方に配置した状態で、上方から下方に向かってフィルム層７ｂを貼り合わせる。かかるフィルム層７ｂは、その貫通孔９が上部よりも下部が幅広なテーパー状となっている状態で、コア基板５に接着剤７ａ’を介してフィルム層７ｂを接着させる。

そして、図７は、コア基板５に対してフィルム層７ｂを押圧している状態を示した図である。図７に示すように、フィルム層７ｂをコア基板５に向かって押圧し、接着剤７ａ’の一部を、半導体素子１４が収容された凹部１３の隙間ｇ及び貫通孔９に流入させる。

そして、図８は、隙間ｇ及び貫通孔９に接着剤７ａ’の一部が充填されている状態を示している。図８に示すように、隙間ｇ及び貫通孔９に接着剤７ａ’の一部が充填している状態で、例えば加熱プレス装置で熱を接着剤７ａ’に印加することによって、接着剤７ａ’を硬化し、フィルム層７ｂをコア基板５に固着する。さらに接着剤７ａ’を硬化することによって、接着層７ａを形成することができる。なお、フィルム層７ｂの厚み寸法は、例えば７．５μｍであって、接着層７ａの厚み寸法は３μｍとなるように設定されている。そしてフィルム層７ｂと接着層７ａとからなる絶縁層７を形成することができる。

次に、絶縁層７に、例えばＹＡＧレーザー装置、又はＣＯ_２レーザー装置を用いて、ビア孔を形成する。ビア孔は、絶縁層７の主面に対して垂直方向から、絶縁層７の主面に向けてレーザー光が照射されることによって、形成される。さらに、ビア孔に、例えば従来周知のめっき処理を施し、導電性材料を充填することによってビア導体８を形成する。

また、コア基板５の他主面であって、半導体素子１４の直下に対しても、レーザー光を照射し、ビア孔を形成する。そして、そのビア孔に導電性材料を充填してビア導体８を形成する。

次に、フィルム層７ｂの主面に対して、従来周知の蒸着法、ＣＶＤ法又はスパッタリング法等によって、信号線路６ａを構成する材料を被着させる。そして、その表面にレジストを塗布し、露光現像を行った後、エッチング処理をして信号線路６ａを形成する。かかる信号線路６ａは、平面視して貫通孔９と重ならないように形成する。なお、信号線路６ａは、フィルム層７ｂの主面に接着層７ａを介してグランド層６ｂと対向する箇所に、形成される。

また、コア基板５の他主面にも、上述したように接着層７ａを介してフィルム層７ｂを形成する。さらに、フィルム層７ｂの他主面に信号線路６ａを形成する。

さらに、上述した積層工程を繰り返すことで、配線基板２を作製することができる。そして、配線基板２に対してバンプ４を介して実装素子３を実装することによって、電子部品１を作製することができる。

また、電子部品を量産する場合は、多数個取り用の大型基板に凹部を多数個形成し、その凹部全てに半導体素子を収容し、接着剤を介してフィルム層を張り合わせる。かかる場合、製造バラツキが原因で、各凹部の大きさ、各半導体素子の大きさがそれぞれ多少異なるため、隙間ｇの大きさも厳密には一定でない。そのため、隙間ｇに注入する接着剤の量を過不足のないように、隙間ｇごとに調整する必要があるが、予めフィルム層に接着剤を多めに被着させておけば、隙間ｇに必要な量の接着剤を充填し、余った接着剤を貫通孔９に充填することができる。

なお、上述した実施形態において、フィルム層７ｂに予め接着剤７ａ’を被着させて、導体層６を有するコア基板５に貼り合わせて配線基板２を作製したが、フィルム層７ｂと接着層７ａとを合わせた厚み寸法を調整して、所望の電気特性を有する電子部品を得る観点から、コア基板５に予め接着剤７ａを被着させて、その接着剤７ａ上にフィルム層７ｂを張り合わせても構わない。

なお、本発明は上述の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

本発明の実施形態に係る電子部品の平面図である。 本発明の実施形態に係る電子部品の断面図である。 本発明の実施形態に係る配線基板の一部の拡大断面図である。 本発明の実施形態に係る配線基板の一部の拡大断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。 本発明の実施形態に係る配線基板の製造工程を説明する断面図である。

符号の説明

１ 電子部品
２ 配線基板
３ 実装素子
４ バンプ
５ コア基板
６ 導体層
６ａ 信号線路
６ｂ グランド層
７ 絶縁層
７ａ 接着層
７ａ’ 接着剤
７ｂ フィルム層
８ ビア導体
９ 貫通孔
１０ スルーホール
１１ スルーホール導体
１２ 絶縁体
１３ 凹部
１４ 半導体素子
１５ 無機フィラ
Ｋ 回路配線

Claims (7)

1. 凹部を有する基板と、前記凹部に収容される半導体素子と、前記基板上に前記半導体素子を被覆するように接着層を介して形成されたフィルム層と、を備えた電子部品であって、
   前記フィルム層は、前記フィルム層の上面から前記フィルム層の下面まで貫通する貫通孔が形成されており、
   前記接着層の一部は、前記半導体素子が収容された前記凹部及び前記貫通孔に充填されていることを特徴とする電子部品。
2. 請求項１に記載の電子部品において、
   前記凹部に充填される前記接着層の一部は、前記凹部の内壁面と前記半導体素子の端面との間に充填されることを特徴とする電子部品。
3. 請求項１又は請求項２に記載の電子部品において、
   前記フィルム層上に形成された信号線路と、
   前記基板上に形成されたグランド層と、を備え、
   前記貫通孔は、前記グランド層と前記信号線路との間であって、前記信号線路の直下に位置しないことを特徴とする電子部品。
4. 請求項１乃至請求項３のいずれかに記載の電子部品において、
   前記貫通孔は、上部よりも下部が幅広なテーパー状となっていることを特徴とする電子部品。
5. 請求項１乃至請求項４のいずれかに記載の電子部品において、
   前記フィルム層は、ポリパラフェニレンベンズビスオキサゾール樹脂からなることを特徴とする電子部品。
6. 請求項１乃至請求項５のいずれかに記載の電子部品において、
   前記貫通孔の直径は、５０μｍから２ｍｍであることを特徴とする電子部品。
7. 凹部を有し前記凹部に半導体素子を収容した基板と、上面から下面まで貫通した貫通孔を有するフィルム層と、を準備する工程と、
   前記基板上に接着剤を介して前記フィルム層を貼り合わせる工程と、
   前記フィルム層を前記基板に向けて押圧し、前記接着剤の一部を前記半導体素子が収容された前記凹部及び前記貫通孔に流入させて、前記凹部及び前記貫通孔に前記接着剤の一部を充填する工程と、
   前記凹部及び前記貫通孔に前記接着剤の一部が充填している状態で、前記接着剤を硬化し、前記フィルム層を前記基板に固着する工程と、
   を備えたことを特徴とする電子部品の製造方法。

Images