TWI535350B - 印刷電路板及其製造方法 - Google Patents

印刷電路板及其製造方法 Download PDF

Info

Publication number
TWI535350B
TWI535350B TW099122657A TW99122657A TWI535350B TW I535350 B TWI535350 B TW I535350B TW 099122657 A TW099122657 A TW 099122657A TW 99122657 A TW99122657 A TW 99122657A TW I535350 B TWI535350 B TW I535350B
Authority
TW
Taiwan
Prior art keywords
layer
adhesive layer
electronic component
metal
adhesive
Prior art date
Application number
TW099122657A
Other languages
English (en)
Other versions
TW201204216A (en
Inventor
崔宰鳳
李旼錫
Original Assignee
Lg伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg伊諾特股份有限公司 filed Critical Lg伊諾特股份有限公司
Priority to TW099122657A priority Critical patent/TWI535350B/zh
Publication of TW201204216A publication Critical patent/TW201204216A/zh
Application granted granted Critical
Publication of TWI535350B publication Critical patent/TWI535350B/zh

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

印刷電路板及其製造方法
本發明係關於一種印刷電路板及其製造方法。
由近年來,由於朝向輕、薄、短、小的趨勢,印刷電路板的厚度亦逐漸地在縮小。由於大量的電子元件必須緊密地製作在印刷電路板上,因而衍生出許多問題。
舉例而言,由於晶片、金屬電路圖形、印刷電路板上的黏著層及絕緣層之間的熱膨脹係數(CTE)不同,使得印刷電路板容易產生裂痕(crack)或板彎。
尤其特別地是,根據習知的相關製程技術,黏著層的所在位置必須與晶片位置相一致,以致於製造黏著層區域的特性與其他區域的特性不同,因此使得印刷電路板容易產生裂痕或板彎。
此外,黏著層與絕緣層之間的氣泡也容易造成電性短路。
本發明一實施例提出一種印刷電路板及其製造方法,可減少印刷電路板裂痕或彎曲的情況。
本發明一實施例提出一種簡單的印刷電路板製造方法。
依據本發明之實施例,一種印刷電路的製造方法包括:製備已界定第一與第二區域的一黏著層在一金屬層上;將電子元件附著於黏著層的第一區域;形成一絕緣層在黏著層的第二區域以圍繞住電子元件;最後藉由圖案化金屬層而形成該電路圖形。
依據本發明之實施例,該印刷電路板包括:一電路圖案、在電路圖案上的一黏著層、在黏著層上第一區域的一電子元件、形成在黏著層第二區域上用以圍繞電子元件的一絕緣層,第二區域是被界定在第一區域的旁邊,而黏著層形成在該第一區域與該第二區域之上。
依據本發明之實施例,黏著層形成於電子元件所在位置的第一區域與第二區域之上,因此黏著層可均勻形成一大面積,所以整個印刷電路板的區域將可有均勻的電特性。如此,可以防止印刷電路板裂痕或板彎的發生。
除此之外,由於黏著層是形成在整個金屬層的整個面積之上,該製造方法相較於黏著層僅形成在有電子元件所在位置的區域來得簡單。
依據本發明之實施例,圖1到圖10為印刷電路板製造方法的剖視圖。
在實施例之描述中,應理解,當一層(layer)(或膜(film))、區域、圖案或結構被稱為在另一層(或膜)、另一區域、另一接墊(pad)或另一圖案「上」或「下」時,術語「上」及「下」包 括「直接地」及「間接地」之含義兩者。另外,將基於圖式來進行關於在每一層「上」及「下」之引用。
在圖式中,為便於描述且為清楚起見,可誇示、省去或示意性地說明每一層之厚度或大小。又,每一元件之大小並不完全地反映實際大小。
現將詳細地參考本發明之實施例,圖1至圖10為說明根據一實施例之印刷電路板及製造該印刷電路板之方法的示意圖。
如圖1所示,製備具有一第一黏著層20的一第一金屬層10。
依據本實施例,第一黏著層被形成區域A與區域B之上,其中區域A為電子元件36(如圖3至5)的所在位置,且區域A與區域B兩區域是相鄰的,如圖3至圖5所示。第一區域A包括電子元件36的實際所在位置及其在製程上需要考慮的周邊容限(tolerance)。第二區域B包括兩相鄰電子元件36之間的區域、貫孔(via hole)(如圖7)附近區域,以及製程中不可避免的邊緣區域(margin region)。
依據本實施例,第一黏著層20被形成在部份或整個區域A與區域B之上,使得第一黏著層20得以覆蓋第一金屬層10的百分之八十以上的面積,在此實例下,可使得印刷電路板的裂痕或板彎減至最小。
第一黏著層20可被形成在第一金屬層10之一表面的整個面積上,在此所謂的“形成在第一金屬層10的整個面積”是可以包括在某些不可避免的情況下,該第一黏著層20並不形成在第一金屬層10的某些特殊區域。
第一金屬層10的成分選至由至少包括:銅、金、銀、鋁、鎳及錫所組成之群組。又,第一黏著層20成分可包括具有膠黏性的半熱固化狀態(B-stage)樹脂,如環氧樹脂(epoxy resin)或酚醛樹脂(phenol resin)。
第一黏著層20的厚度可視實際應用而有所改變,假如該第一黏著層20的厚度太薄,容易造成漏電流或電氣短路的情況。因此,第一黏著層20的厚度必須大到足以防止漏電流或電氣短路,實際應用上,該第一黏著層20的厚度通常在10微米至25微米。
第一黏著層20可以藉由壓合(laminating)方法將黏性薄膜製作出預定厚度的薄片在該第一金屬層10之上。另外,第一黏著層20可以滾軸塗佈法(roll coating)將黏性材料塗佈於第一金屬層10的表面上。因此,製造方法簡單且可增進印刷電路板的可靠度與精確度。
更近一步詳細說明,根據相關技術,黏著層是透過印刷方式(printing scheme)或分佈方式(distribution scheme)局部地形成於晶片所附著的區域。在這種情況下,在形成黏著層時,將可能產生氣泡,該氣泡將可能造成漏電流或放電的情形而造成電氣短路。此外,為了在規劃的區域內局部性地形成所需形狀的黏著層,調準(alignment)及/或成形(patterning)的程序也是必需要的,而這些程序將使得製程更形複雜。
此外,在有黏著層與無黏著層的區域亦將產生厚度的差異,所以黏著層將無法均勻地形成,因此當黏著層固化完成時,由於不同的熱膨脹係數,將造成印刷電路板的裂痕或板彎情況。這種情形將導致晶片在製程中受到損害,失去電性相連的功能。而隨後的電路圖案成形步驟亦將隨之失準,造成精確度下降。
同時,依據本實施例,第一黏著層20可以藉由壓合方法或滾軸塗佈法形成於第一金屬層10的表面上,所以可以減少黏著層在製程當中氧泡的產生。又,由於第一黏著層20形成在第一金屬層10的整個面積上,調準程序與圖案成形程序將可省略,因此,製程程序相對簡單。
又,由於第一黏著層20形成在第一金屬層10的整個面積上,因膨脹係數差異所造成印刷電路板的裂痕或板彎亦將可減至最小。而且,由於形成在第一金屬層10的第一黏著層20具有均勻的厚度,可防止電子元件36受到損害,並提高電路圖案的精準度。
如圖2所示,電子元件36附著於第一黏著層20之上,電子元件36包括至少一晶片36與一被動元件35。
晶片(chip)30可包括一裸晶(bare chip)或形成於再分配層(redistribution layer)的一WLP晶片(wave level package chip),但本實施例並不用以限制本發明。晶片可包括一連接端子(connection terminal)31,以連接之其他電路圖案、晶片或被動元件。
如圖2所示,晶片30的連接端子31附著在第一黏著層20,但本實施例並不用以限制本發明。根據其它實施例,無連接端子31之晶片30的表面,也可附著在第一黏著層20,也就是可以依實際應用情況而改變的。
被動元件35可包括一電阻、一電感或一電容。被動元件35 可依實際應用免附著在第一黏著層20之上。
第一黏著層20是處於半熱固化狀態且具有膠黏特性,所以可以藉由熱或壓力輕易地把電子元件36壓合(pressing)到第一黏著層20。因外,在電子元件36貼附到第一黏著層20後,第一黏著層20經熱固化處理以固定電子元件36。舉例而言,第一黏著層20可以藉由外部加熱或紫外線(ultraviolet ray)照射熱而固化第一黏著層20。
如圖3、4所示,一絕緣層40形成在第一黏著層20的第二區域B之上,以此方法電子元件36得以被絕緣層40環繞,該絕緣層40可使用B-stage技術製作。此外,具有第二黏著層51的第二金屬層50,可被形成在絕緣層40之上。
舉例而言,如圖3,絕緣層40包括第一層41和第二層42,第一層41具有與電子元件36尺寸、厚度相符合的開口(openings)41a,又第二層42覆蓋著電子元件36與第一層41。
雖然,圖3中僅繪出一第一層41與一第二層42,但實施例並不用以限制本發明,第一層41與第二層42可以大量製備。
如圖4,絕緣層40可以選擇性地包括具有與電子元件36外型相符合的一凹室(recess)。
如圖5,絕緣層40可以選擇性地包括具有與電子元件36厚度相符合的一開口40a。
根據本實施例,絕緣層40可包括是具有黏性的樹脂材料,如如環氧樹脂或酚醛樹脂,也可包括是ABF(Ajinomoto buildup film)或聚酰亞氨薄膜(polymide film)。又,絕緣層40也可包括是藉 由滲透(infiltrating)熱硬化(thermosetting)樹脂成為玻璃纖維所獲得的一膠片(prepreg)。
第二金屬層50及第二黏著層51之間的結構與第一金屬層10與第一黏著層20間的結構完全相同,且對準(aligned)於絕緣層40,使第二金屬層50表面朝外。
如圖6所示,絕緣層40和形成有第二黏著層51的第二金屬層50被配置在第一黏著層20之上,並且壓合於第一黏著層20上。 因此,絕緣層40形成於第一黏著層20及電子元件36之上,第二黏著層51形成在絕緣層40之上,又第二金屬層50形成在第二黏著層51之上。
參閱圖6,絕緣層40基於圖3與圖42的結構而形成在電子元件36之上。雖然未繪示於圖示,電子元件36可基於顯示於圖5的結構直接接觸第二黏著層51。
再此時,由於絕緣層40是處在B-stage製程,電子元件36可藉由熱固化壓合處理被固定在絕緣層40內。為了固化絕緣層40,可利用外部加熱或紫外線照射。
在此同時,參照圖3至圖6,形成有第二黏著層51的第二金屬層50被壓合在絕緣層40上,但本實施例並不用以限制本發明。根據其它習知的實施例,單獨第二金屬層50亦可以對準絕緣層40,或使用樹脂塗佈銅箔(resin coated Cu-foil,RCC)對準絕緣層40,並進行壓合。在此情況下,第二金屬層或RCC是形成在絕緣層40上。如果RCC形成在絕緣層40上,一樹脂層(未在圖中標示)是形成在絕緣層40上,又包括銅箔的第二金屬層50是形成 在樹脂層上。
接著,如圖7所示,第一貫孔60的形成為了暴露部份的電子元件36。假如有需要電性連結到電路圖案80(圖9),則貫孔可形成在印刷電路板的兩側表面上,如第二貫孔61。圖7以後的刷電路板示意圖被翻面,以便利後續說明。
第一與第二貫孔60、61可透過雷射鑽孔、選擇性蝕刻或化學蝕刻被形成。
接著,如圖8所示,對第一和第二貫孔60、61進行電鍍程序,以形成第一和第二導電性貫孔70、71,透過無電鍍法(electroless plating)和電鍍法(electroplating)製造程序形成種子層(seed layer)。
第一和第二導電性貫孔70、71可選自由銅、金、銀、鋁、鎳及錫所組成之群組。
接著,如圖9所示,藉由選擇性移除第一和第二金屬層10和50以形成電路圖案80。為了形成電路圖案80,一光阻圖案(未繪示)先形成在第一金屬層10和第二金屬層50上,在以光阻圖案為遮罩,選擇性移除第一和第二金屬層10和50。此方法為一般習知的技術,細節不另贅述。
參考圖9、10,電路圖案單元81可藉由重複形成絕緣層製造而成,電路圖案和電路圖案80上的導電貫孔是依據實際印刷電路板的設計。也就是說,電路圖案單元81可包括大量的絕緣層、電路圖案和導電貫孔,另外,藉由貫穿在該電子元件上的該外加絕緣層而該第一導電型貫孔垂直延伸於該外加絕緣層上,並且該第 一導電型貫孔自該連接端子延伸到該外加絕緣層上。形成電路圖案單元81的方法為一般習知技術,細節不另贅述。圖10中的電路圖案單元81僅用以舉例說明,實際設計可以有許多種不同的型態(configuration)。
接著,一焊接遮罩(solder mask)或一焊球(solder ball)可依照印刷電路板的電路設計所形成在電路圖案81之上,以使電性得以連結其他電路圖案單元、電子元件或基板。
參考圖10,根據實施例,在該印刷電路板中,第一黏著層20是被放置在一第一電路圖案10a內,電路圖案10a是由第一金屬層形成的,電子元件36是被放置在第一黏著層20之上。
第一黏著層20是形成在無電子元件的區域B和有電子元件36的區域A上。舉例而言,第二區域B包括電子元件36(晶片30和被動元件35)之間的區域,和形成第二導電貫孔71的區域。
第一黏著層20可連續形成在相鄰的第一和第二區域A、B。舉例而言,圖10中央部份的區域B,用以附著晶片30(視為第一電子元件)的第一黏著層20之一部分20b上可與附著被動元件35(視為第二電子元件)的第一黏著層20之另一部分20a整體形成。對照習知技術,黏著層只被局部形成在晶片所在位置,黏著層被分割來附著彼此分離的電子元件。
以上所述實施例之所以可以完成,是因為第一金屬層10與第一黏著層20製備時,第一黏著層20形成在整個(或80%以上)第一金屬層10之上。舉例而言,第一黏著層20可佔去整片印刷電路板80%或以上的面積。
綜上所述,乃僅記載本發明為呈現解決問題所採用的技術手段之實施方式或實施例而已,並非用來限定本發明專利實施之範圍。即凡與本發明專利申請範圍文義相符,或依本發明專利範圍所做的均等變化與修飾,皆為本發明專利範圍所涵蓋。
10‧‧‧第一金屬層
10a‧‧‧第一電路圖案
20‧‧‧第一黏著層
20a‧‧‧第一黏著層20的一部分
20b‧‧‧第一黏著層20的另一部分
30‧‧‧晶片
31‧‧‧連接端子
35‧‧‧被動元件
36‧‧‧電子元件
40‧‧‧絕緣層
41‧‧‧絕緣層
41a‧‧‧開口
42‧‧‧絕緣層
50‧‧‧第二金屬層
51‧‧‧第二黏著層
60‧‧‧第一貫孔
61‧‧‧第二貫孔
70‧‧‧第一導電性貫孔
71‧‧‧第二導電性貫孔
80‧‧‧電路圖案
81‧‧‧電路圖案單元
A‧‧‧區域
B‧‧‧區域
圖1到圖10為根據本發明實施例之印刷電路板製造方法的剖視圖。
10a...第一電路圖案
20...第一黏著層
20a...第一黏著層20的一部分
20b...第一黏著層20的另一部分
30...晶片
31...連接端子
35...被動元件
36...電子元件
40...絕緣層
51...第二黏著層
70...第一導電性貫孔
71...第二導電性貫孔
81...電路圖案單元
A...區域
B...區域

Claims (9)

  1. 一種印刷電路板的製造方法,包括:製備形成有一第一黏著層之一第一金屬層,該第一黏著層形成在該第一金屬層之一表面的整個面積,且在該第一金屬層上的該第一黏著層被界定有多個第一區域和多個第二區域;附著一電子元件至該第一黏著層的該第一區域;形成一絕緣層,包括一第一層,具有一對應該電子元件之開口,並且附著於該第一黏著層之該第二區域,以及一第二層,覆蓋該第一層以及該電子元件;形成一具有一第二黏著層之第二金屬層,其中該第二黏著層形成在該第二金屬層之下,以使該第二黏著層附著在該絕緣層之該第二層之全部區域上;藉由貫穿在該電子元件上的該第一金屬層和第一黏著層而使形成一第一導電型貫孔在該電子元件上;藉由圖案化該第一金屬層與該第二金屬層以形成一電路圖案;形成一外加絕緣層,覆蓋在該電路圖案、該第一黏著層以及該絕緣層上;以及藉由貫穿在該電子元件上的該外加絕緣層而該第一導電型貫孔垂直延伸於該外加絕緣層上。
  2. 如申請專利範圍第1項所述之製造方法,其中該電子元 件包括一連接端子,且其中該第一導電型貫孔自該連接端子延伸到該外加絕緣層上。
  3. 如申請專利範圍第1項所述之製造方法,其中製備該第一金屬層時,該黏著層包括半熱固化狀態(B-stage)樹脂,又該電子元件附著到該第一黏著層後該第一黏著層被熱固化。
  4. 如申請專利範圍第1項所述之製造方法,其中該第一黏著層的厚度大約為10微米至25微米。
  5. 如申請專利範圍第1項所述之製造方法,其中在製備該第一金屬層時,該第一黏著層是以壓合或滾軸塗佈法形成在該第一金屬層之上。
  6. 如申請專利範圍第1項所述之製造方法,其中在形成該絕緣層時,該絕緣層是被壓合在該第一黏著層上。
  7. 一種印刷電路板,包含:一第一金屬層;一第一黏著層形成在該第一金屬層上,該第一黏著層形成覆蓋在該第一金屬層之一表面的整個面積上,且在該第一金屬層上的該第一黏著層被界定有多個第一區域和多個一第二區域;一電子元件在該第一黏著層的該第一區域上;一絕緣層,包括:一第一層,具有一對應該電子元件之開口且形成 在該第一黏著層的該第二區域上,以及,一第二層,覆蓋該第一層與該電子元件;一第二黏著層在該絕緣層之該第二層上,該第二黏著層形成在該絕緣層之該第二層之整個區域上;一第二金屬層在該第二黏著層上;一外加絕緣層覆蓋於該第一金屬層以及該第一黏著層;以及一第一導電型貫孔在該電子元件上,其中該第一導電型貫孔垂直貫穿該外加絕緣層以及在該電子元件上的該第一黏著層。
  8. 如申請專利範圍第7項所述之印刷電路板,其中該第一黏著層之該第一區域與該第一黏著層之該第二區域整體成型。
  9. 如申請專利範圍第7項所述之印刷電路板,其中該電子元件包括一連接端子,且其中該第一導電型貫孔自該連接端子延伸到該外加絕緣層上。
TW099122657A 2010-07-09 2010-07-09 印刷電路板及其製造方法 TWI535350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW099122657A TWI535350B (zh) 2010-07-09 2010-07-09 印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099122657A TWI535350B (zh) 2010-07-09 2010-07-09 印刷電路板及其製造方法

Publications (2)

Publication Number Publication Date
TW201204216A TW201204216A (en) 2012-01-16
TWI535350B true TWI535350B (zh) 2016-05-21

Family

ID=46756535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122657A TWI535350B (zh) 2010-07-09 2010-07-09 印刷電路板及其製造方法

Country Status (1)

Country Link
TW (1) TWI535350B (zh)

Also Published As

Publication number Publication date
TW201204216A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
US7849591B2 (en) Method of manufacturing a printed wiring board
US10249561B2 (en) Printed wiring board having embedded pads and method for manufacturing the same
JP5066192B2 (ja) 配線基板及び実装構造体
US10745819B2 (en) Printed wiring board, semiconductor package and method for manufacturing printed wiring board
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
US20100224397A1 (en) Wiring board and method for manufacturing the same
US20090321118A1 (en) Printed circuit board embedded chip and manufacturing method thereof
TW201405745A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP5027193B2 (ja) 配線板及びその製造方法
US9526168B2 (en) Printed wiring board and method for manufacturing the same
US8161634B2 (en) Method of fabricating a printed circuit board
US20160021758A1 (en) Printed wiring board and method for manufacturing the same
JP5179910B2 (ja) 多層配線基板の製造方法
JP2017157681A (ja) 電子部品内蔵基板の製造方法
JP5176676B2 (ja) 部品内蔵基板の製造方法
US20090102045A1 (en) Packaging substrate having capacitor embedded therein
TWI535350B (zh) 印刷電路板及其製造方法
KR101534861B1 (ko) 인쇄회로기판의 제조방법
TW201325357A (zh) 內藏有元件之基板的製造方法及使用該方法製造的內藏有元件之基板
JP5207811B2 (ja) 実装構造体および配線基板
JP5111132B2 (ja) 配線基板の製造方法
JP5350099B2 (ja) 回路基板の製造方法
JP4668822B2 (ja) 配線基板の製造方法
TWI420996B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees