JPWO2006109383A1 - 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 - Google Patents

配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 Download PDF

Info

Publication number
JPWO2006109383A1
JPWO2006109383A1 JP2007512417A JP2007512417A JPWO2006109383A1 JP WO2006109383 A1 JPWO2006109383 A1 JP WO2006109383A1 JP 2007512417 A JP2007512417 A JP 2007512417A JP 2007512417 A JP2007512417 A JP 2007512417A JP WO2006109383 A1 JPWO2006109383 A1 JP WO2006109383A1
Authority
JP
Japan
Prior art keywords
resin layer
wiring
resin
wiring board
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007512417A
Other languages
English (en)
Inventor
真司 渡邉
真司 渡邉
幸雄 山口
幸雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2006109383A1 publication Critical patent/JPWO2006109383A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

電子デバイス（１）は、配線基板（２）と半導体チップ（５）とを有する。配線基板（２）は、配線（４）を介して互いに積層された第１の樹脂層（３ａ）と第２の樹脂層（３ｂ）とを有する。半導体チップ（５）は、その片面にバンプ（６）を有し、第１の樹脂層（３ａ）内に進入してバンプ（６）が配線（４）と接触することで配線（４）と接続されている。第１の樹脂層（３ａ）は熱可塑性樹脂を含み、第２の樹脂層（３ｂ）は、第１の樹脂層（３ａ）の融点における弾性率が１ＧＰａ以上である。

Description

本発明は、電子デバイス、その製造方法および電子デバイスに用いられる配線基板に関し、特に、配線基板と、その配線基板にフリップチップ方式によって搭載された半導体チップとを有する電子デバイス等に関する。
半導体チップと配線基板とのフリップチップ方式による接続構造では、半導体チップと配線基板との接続部の信頼性の向上が重要な課題の一つとなっている。従来、この接続部の信頼性向上のために、半導体チップと配線基板との間を樹脂で固定する方法が知られている。
樹脂による固定方法の例としては、特開平４−８２２４１号公報（特許文献１）に開示されたような方法が挙げられる。特許文献１に開示された方法では、配線が設けられた配線基板上に、紫外線硬化型または熱硬化型の接着用樹脂を塗布し、その上から、突起電極が設けられた半導体チップを加圧し、配線と突起電極とを接触させる。そして、この状態を保ちつつ、接着用樹脂を硬化させて、半導体チップを配線基板に固定する。
このような方法は、一般に圧接工法と呼ばれる。圧接工法では、樹脂の供給にはエア式のディスペンサ装置が用いられる。半導体チップは、その上面が実装ツールに吸着保持されて、配線基板と位置合わせされた後、配線基板に加圧される。圧接工法によれば、樹脂が液状の状態で配線と突起電極とが接触され、両者の接触状態を保持して樹脂を硬化させる。そのため、配線基板と半導体チップとの接合部に生じる残留応力は小さく、接続の信頼性が高い。
しかし、近年では携帯端末機器において半導体装置を薄型化にする要求が高く、半導体チップの薄型化が進んでいる。半導体チップの薄型化が進むにつれて、以下のようなことが生じる。半導体チップを実装ツールによって吸着保持した状態で配線基板に加圧すると、液状の樹脂が半導体チップによって押し出されて半導体チップの周囲にはみ出す。はみ出した樹脂は、その表面張力によって半導体チップの側面に沿って上昇する。上昇した樹脂が半導体チップの上面に達すると、実装ツールと接触する。樹脂はこの状態で硬化することになるので、結果的に、硬化した樹脂が実装ツールに固着し、以降の搭載ができなくなってしまう。
樹脂が実装ツールと接触しないようにするためには、半導体チップの面積に対して実装ツールの半導体チップとの接触面の面積を十分に小さくし、半導体チップの中央領域のみを実装ツールが保持するようにすればよい。しかし、この場合、半導体チップの厚さが薄いと、半導体チップを加圧する際、半導体チップには中央部に局所的な応力が加わり、半導体チップが割れてしまうという問題が発生する。
さらに、半導体チップの厚さが薄い分、樹脂は半導体チップの上面へ達し易くなるため、供給する樹脂の量のばらつきを極限まで抑える必要がある。一般に、半導体チップの厚さが０．１５ｍｍ以下になると、液状の樹脂では樹脂量のコントロールが難しいことが知られている。
上述した、液状の樹脂を用いることに起因する種々の問題を回避するために、フィルム状の樹脂材料が提唱されている。しかしながら、アンダーフィル用途のフィルム状樹脂材料は、例えば、配線基板上へのフィルムの貼り付け性、配線基板とフィルムとの間での気泡の発生、硬化後の接続信頼性など、フィルム形態特有の課題を抱えている。しかも、フィルム状の樹脂材料を用いる場合は、従来のディスペンサ装置を使用することができず、新たにフィルム貼り付け機を設置しなければならないという課題もあり、製造コストの観点からも大きな課題を有する。
半導体チップと配線基板との間を樹脂により固定する他の方法として、特開２００１−１５６１１０号公報（特許文献２）に開示された方法がある。特許文献２に開示された方法は、まず、配線が形成されたフィルム状基板の上に、配線を覆って熱可塑性樹脂被膜を形成する。次いで、熱可塑性樹脂被膜を加熱溶融させた状態で、熱可塑性樹脂被膜の上から半導体チップを、超音波を付与しつつ押し付け、配線と半導体チップとの突起電極とを接触させる。その後、配線と突起電極とを接触させた状態で超音波を継続的に付与して、配線と突起電極とを超音波接合し、熱可塑性樹脂被膜を冷却固化させることによって、配線基板上に半導体チップを固定する。特許文献２によれば、この方法によって、配線基板上に半導体チップを電気的にも機械的にも確実に接合できると記載されている。
しかしながら、特許文献２に開示された超音波接合法は、１辺の長さが１０ｍｍを超えるようなサイズの半導体チップに対しては全ての電極を安定して接合するのが困難であることが知られており、適用できるチップサイズが制限される。また、電子デバイスでは、接続信頼性や電気的特性の面からＣｕ配線が一般的に採用されており、より確実な接続のためには、配線に対して電解ニッケルめっきや電解金めっきなどが必要となる。
このため、全ての配線にめっき用のリードを接続する必要があり、配線基板に接続される半導体チップの電極数が増えるにつれて、めっき用のリードの数が増加することになる。半導体チップには数百個の電極を有するものも多く、このような半導体チップに対しては、配線スペースの関係から、めっき用のリードのレイアウトが極めて困難である。また、これらめっき用のリードは、ノイズのアンテナとして作用するため電気的特性の面でも不利となる。したがって、超音波接合法は、例えばデータキャリア用途のような、微小でかつ電極数が数個程度の半導体チップの接続に用いられるにとどまり、サイズが大きく、かつ電極数が多い半導体チップを搭載する電子デバイスへの適用には多くの課題を有している。
そこで、超音波接合法によらずに、熱可塑性樹脂被膜を加熱溶融させた状態で半導体チップを配線基板に加圧して、半導体チップと配線とを接続することも考えられる。しかし、この方法では、熱可塑性樹脂被膜の加熱によって配線の下の樹脂層も大きく軟化することから、半導体チップの加圧によって配線がその下の樹脂層に沈み込み、半導体チップと配線との十分な接続が得られない。
本発明の目的は、サイズが大きく、かつ電極数の多いチップ部品を配線基板に搭載する場合であっても、配線基板とチップ部品との接続の信頼性を向上させ、かつ、小型化および薄型化に適した電子デバイスおよびその製造方法等を提供することである。
上記目的を達成するため本発明の電子デバイスは、配線基板と、配線基板に搭載された少なくとも一つのチップ部品とを有する。配線基板は、配線を介して互いに積層された第１の樹脂層と第２の樹脂層とを有する。チップ部品は、片面に突起電極が形成されており、第１の樹脂層に進入して突起電極が配線基板の配線と接触することで配線と接続されている。第１の樹脂層は、少なくとも１種の熱可塑性樹脂を含んでおり、第１の樹脂層の融点での第２の樹脂層の弾性率が１ＧＰａ以上である。
本発明の電子デバイスの製造方法は、チップ部品が配線基板に搭載された電子デバイスの製造方法であって、片面に突起電極が形成されたチップ部品と、配線を介して互いに積層された第１の樹脂層と第２の樹脂層とを有する配線基板とを用意する工程と、第１の樹脂層のチップ部品が搭載される領域を第１の樹脂層の融点以上に加熱する工程と、第１の樹脂層が加熱された領域で、突起電極が形成された面を第１の樹脂層に向けて、チップ部品を第１の樹脂層に押し込む工程と、チップ部品の突起電極を、第１の樹脂層を貫通させて配線と接触させる工程と、突起電極と配線との接触状態を、第１の樹脂層が硬化するまで保持する工程と、を有する。ここで、第１の樹脂層は少なくとも１種の熱可塑性樹脂を含んでおり、第１の樹脂層の融点での第２の樹脂層の弾性率は１ＧＰａ以上である。
さらに、本発明は、片面に突起電極が形成された少なくとも一つのチップ部品が搭載される配線基板であって、第１の樹脂層と、配線を介して第１の樹脂層に積層された第２の樹脂層とを有する配線基板を提供する。ここで、第１の樹脂層は少なくとも１種の熱可塑性樹脂を含み、第１の樹脂層の融点での第２の樹脂層の弾性率は１ＧＰａ以上である。そして、チップ部品は、第１の樹脂層内に進入することによって、突起電極が配線と接続される。
本発明によれば、配線基板は、そのチップ部品が搭載される領域において第１の樹脂層がその融点以上に加熱され、この状態でチップ部品を第１の樹脂層に進入させて、突起電極を配線と接触させる。このとき、第２の樹脂層の弾性率は１ＧＰａ以上であるので、チップ部品を第１の樹脂層に進入させている間、配線が第２の樹脂層に沈み込むことが抑制される。つまり、第２の樹脂層は、配線の沈み込みを抑制しつつチップ部品が第１の樹脂層内に進入し易くするチップ部品接続補助層として機能する。
チップ部品が第１の樹脂層に進入した配線基板は、突起電極と配線との接触を維持した状態で第１の樹脂層が硬化され、これによってチップ部品が配線基板に保持される。この間、チップ部品および第２の樹脂層は、第１の樹脂層の融点以上の温度から第１の樹脂層が硬化する温度までの温度変化に伴い、第１の樹脂層と接しているチップ部品および第２の樹脂層に寸法変化が生じる。チップ部品および第２の樹脂層は互いに線膨張係数が異なっており、これによって両者の寸法変化量に差が生じる。しかし、チップ部品と第２の樹脂層との間には、溶融または軟化している第１の樹脂層が存在しているので、チップ部品と第２の樹脂層との寸法変化差によって生じる応力は、第１の樹脂層によって緩和される。つまり、第１の樹脂層は、チップ部品を進入させた状態で保持するチップ部品保持用層、およびチップ部品と配線基板との間に生じる応力を緩和する応力緩和層としての機能を有する。以上のことにより、チップ部品の突起電極と配線との接触状態は維持され、その結果、チップ部品と配線基板との接続の信頼性が向上する。
さらに、チップ部品を第１の樹脂層に進入させたとき、チップ部品の周囲では第１の樹脂層が盛り上がるが、その盛り上がり高さは、チップ部品の進入量、言い換えると第１の樹脂層の厚さに依存する。ここで、一般的に樹脂層の材料にはフィルムタイプの樹脂材料が用いられ、その厚みはフィルム製造装置によってリアルタイムに制御されることから、樹脂層に適用されるフィルム材料の厚み精度は非常に高い。よって、第１の樹脂層は、その厚さを高い精度で管理することができる。したがって、チップ部品の厚さが薄い場合であっても、第１の樹脂層に進入したチップ部品の表面まで第１の樹脂層が達しないように、チップ部品の厚みおよびサイズ、第１の樹脂層へのチップ部品の進入によって押し出される樹脂量に応じて最適なフィルム厚さを選定することによって、第１の樹脂層の厚さを管理するのは容易である。このように、第１の樹脂層の厚さを管理するという極めて簡単な方法によって、第１の樹脂層を構成する樹脂が実装ツールに付着するのを容易に防止することができる。その結果、樹脂の付着を防止するためにチップ部品よりも実装ツールのサイズを小さくする必要がなく、チップ部品よりも大きいサイズの実装ツールが使用可能であるため、薄いチップ部品に対しても実装ツールによってチップ部品に局所的な応力が加わらず、チップ部品を第１の樹脂層に進入させる際にチップ部品を損傷させるおそれはない。
以上説明したように本発明によれば、配線基板の第１の樹脂層および第２の樹脂層のそれぞれの弾性率を適切に設定することで、チップ部品と配線基板との接続の信頼性を向上させることができる。しかも、チップ部品は配線基板内の配線に直接接続されるので、従来と比較して配線が簡素化され、それによって、電子デバイス、さらにはそれを利用した各種装置の小型化および薄型化を達成することができる。
本発明の一実施形態による電子デバイスの断面図である。 図１に示す電子デバイスに用いられる配線基板の断面図である。 図１に示す電子デバイスに用いられる半導体チップの断面図である。 半導体チップへのバンプの形成方法の一例を説明する図である。 半導体チップへのバンプの形成方法の他の例を説明する図である。 結晶性樹脂と非結晶性樹脂との、温度と弾性率との関係を示すグラフである。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した半導体パッケージの例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明を適用した電子デバイスの他の例に用いられる配線基板の平面図である。 図１９Ａに示す配線基板に２つの半導体チップを並列に搭載した電子デバイスの断面図である。 本発明を適用した電子デバイスの他の例を示す断面図である。 本発明の他の例に用いられる配線基板の平面図である。 図２１Ａに示す配線基板に２つの半導体チップを重ねて搭載した半導体パッケージの断面図である。 本発明を適用した機能モジュールの模式的断面図である。 従来の構成を適用した機能モジュールの模式的断面図である。 第２の樹脂層が本発明で規定する条件を満たしていない場合の不具合を説明する断面図である。
符号の説明
１ 電子デバイス
２ 配線基板
３ａ 第１の樹脂層
３ｂ 第２の樹脂層
４、４ａ、４ｂ 配線
４ｇ、７ グランドパターン
５ 半導体チップ
６ バンプ
８ ビアホール
９ ソルダーレジスト
図１を参照すると、本発明の一実施形態による、配線基板２と半導体チップ５とを有する電子デバイス１が示される。
配線基板２は、図２に示すように、第１の樹脂層３ａと第２の樹脂層３ｂとを有する。第２の樹脂層３ｂには所定のパターンで配線４が形成されている。第１の樹脂層３ａは、第２の樹脂層３ｂの配線４が形成された面に積層されている。配線４は、基板への配線の形成に一般的に用いられるサブトラクティブ工法によって形成することができるが、もちろん、その他の方法、たとえばアディティブ工法やセミアディティブ工法などを用いて形成することも可能である。配線４の材料としては、代表的には銅が挙げられる。しかし、半導体チップの外部端子（不図示）と電気的に接続する領域では、信頼性の向上を目的として、Ａｕなどの酸化しにくい材料を配線４に用いてもよい。
図３に、図１に示す電子デバイス１に用いられる半導体チップ５を示す。半導体チップ５の片面は回路面となっている。回路面には、半導体チップ５の内部回路に接続された電極パッド（図３では不図示）が形成されており、その電極パッド上に、外部端子として、先端部が尖ったバンプ６が形成されている。バンプ６は、ワイヤボンディング法や打ち抜き法によって形成することができる。
ワイヤボンディング法によるバンプ６の形成方法について図４を参照して説明する。まず、キャピラリ１６に把持された金ワイヤ１７の先端部に金ボール１８を形成しておく。この金ボール１８を、半導体チップ５の回路面に形成された電極パッド５ａにキャピラリ１６により押し付ける。これにより金ボール１８を電極パッド５ａに接合させ、その後、金ワイヤ１７を引きちぎることによって、先端部が尖ったバンプ６が形成される。金ボール１８は、キャピラリ１６の先端から金ワイヤ１７を突出させておき、トーチと金ワイヤ１７間に高電圧を印加しスパークさせることにより、キャピラリ１６の先端から突出した金ワイヤ１７の部分が溶融し、固まる際に表面張力で球状となって形成される。
一方、打ち抜き法によるバンプ６の形成は、図５に示すように、円錐形の凹部１９ａを有するポンチ１９とダイス２０とによりリボン材料２１を打ち抜き、その打ち抜き部を半導体チップ５の回路面に形成されたパッド５ａに接合させる。これにより、先端が尖ったバンプ６が形成される。
バンプ６は、図１に示したように半導体チップ５を第１の樹脂層３ａに押し込む（進入させる）ことによって第１の樹脂層３ａを貫通し、配線４と接触しているが、後で詳しく説明するように、半導体チップ５を第１の樹脂層３ａに押し込むときは第１の樹脂層３ａは弾性率が十分に小さいので、先端部が必ずしも尖っている必要はない。しかし、第１の樹脂層３ａを貫通させやすいという点や、接続信頼性を確保しやすいという点から、バンプ６の先端を尖らせたほうが好ましい。また、バンプ６としては、高温はんだバンプ、銅バンプ、金バンプなど種々のバンプを用いることができ、バンプ６の材料に対する制約も特にない。
再び図１を参照すると、半導体チップ５は、バンプ６が設けられた側を第１の樹脂層３ａに進入させ、バンプ６が第１の樹脂層３ａを貫通して配線４と接続されている。さらに、半導体チップ５は第１の樹脂層３ａに保持される。このような構成とするため、配線基板２の各樹脂層３ａ、３ｂは、以下に示すようなものを用いる。まず、第１の樹脂層３ａは、少なくとも１種の熱可塑性樹脂を含んでいる。そして、第１の樹脂層の融点では、第２の樹脂層３ｂは１ＧＰａ以上の弾性率を有している。また、第１の樹脂層３ａの厚さは、配線基板２に搭載した後の半導体チップ５の高さ（搭載後はバンプ６の先端が潰れており、搭載前の高さよりも低くなっている。）よりも薄く、半導体チップ５の表面は第１の樹脂層３ａの表面から突出している。
次に、本実施形態における、配線基板２への半導体チップ５の搭載方法の一例を説明する。
半導体チップ５を配線基板２に搭載するのに先立って、配線基板２の第１の樹脂層３ａの、半導体チップ５との密着性を上げるため、第１の樹脂層３ａの表面を、プラズマ処理や紫外線照射により活性化しておくことが望ましい。
配線基板２上へ半導体チップ５を搭載する際には、まず、配線基板２と半導体チップ５との位置合わせを行う。この位置合わせは、実装装置の実装ツールに吸着保持された半導体チップ５と、配線基板２上に設けた位置合わせマークとの、画像処理による位置合わせ技術を用いて行うことができる。位置合わせマークは、バンプ６が接続される配線４に設けておくことが望ましく、一般的には配線４の形成と同時に形成する。ここで、第１の樹脂層３ａが透明でない場合には、位置合わせマークを配線基板２の表面側から認識可能とするため、位置合わせマークに対応する第１の樹脂層３ａの部分に、レーザ加工やフォト／エッチング加工などによって、開口部を形成する。あるいは、第１の樹脂層３ａと第２の樹脂層３ｂとを貼り合わせて配線基板２が構成される場合は、各樹脂層３ａ、３ｂを貼り合わせる前に、パンチングなどによって第１の樹脂層３ａの位置合わせマークに対応する部分に貫通穴を設けてもよい。
次に、実装ツールに吸着保持された半導体チップ５を、配線基板２の第１の樹脂層３ａ内に進入させる。この際、実装ツールは加熱および加圧が可能な構造とし、吸着保持した半導体チップ５を、第１の樹脂層３ａの融点以上の温度まで加熱しながら、位置合わせされた配線基板２の第１の樹脂層３ａに押し付けるように加圧する。半導体チップ５を加熱した状態で第１の樹脂層３ａに押し付けることで、半導体チップ５の熱が第１の樹脂層３ａに伝達され、第１の樹脂層３ａは半導体チップ５と接触した部分およびその周囲が溶融する。これによって、半導体チップ５は、その周囲の第１の樹脂層３ａを溶融させながら第１の樹脂層３ａ内に容易に進入する。
さらに半導体チップ５を第１の樹脂層３ａ内に進入させていくと、最終的には、バンプ６が第１の樹脂層３ａを貫通して、バンプ６と配線４とが接続される。バンプ６が第１の樹脂層３ａを貫通して配線４と接続されるまでの過程では、第２の樹脂層３ｂは十分に高い弾性率を有しており、半導体チップ５を第１の樹脂層３ａに押し付けることによる第２の樹脂層３ｂの変形は殆ど生じない。したがって、第２の樹脂層３ｂへの配線４の沈み込みが大幅に抑制された、配線４とバンプ６との良好な密着状態が得られる。
最後に、この密着状態を維持したまま、第１の樹脂層３ａが硬化するまで、配線基板２および半導体チップ５を冷却する。冷却は、自然冷却であってもよいし、強制冷却であってもよい。また、冷却する温度は、第１の樹脂層３ａが硬化すればよいので、室温程度で十分である。
上記の一連の工程において、半導体チップ５に加えた温度を効率よく配線基板２に伝達させるため、半導体チップ５を第１の樹脂層３ａ内に進入させる工程では、配線基板２を保持させたステージも加熱しておく方が望ましい。ただし、第２の樹脂層３ｂも熱可塑性樹脂である場合に、第２の樹脂層３ｂが軟化しすぎると、バンプ６と配線４との接触圧が十分確保できなくなることがある。そのため、配線基板２を保持するステージの温度は半導体チップ５を保持する実装ツールの温度よりも低いことが望ましい。例えば、実装ツールの温度範囲として２００〜３５０℃を選択するが、ステージの温度は５０℃〜２００℃程度の範囲で、実装ツールの温度より低く設定することが適当である。
バンプ６の先端を尖った形状としておくことで、バンプ６は、第１の樹脂層３ａを掻き分けながら進入し、先端が配線４に押し付けられて変形していくので、接続の信頼性の面でより有利となる。半導体チップ５が第１の樹脂層３ａ内に所望の深さまで埋め込まれ、かつバンプ６と配線４との接合が完了した時点で実装ツールの加熱を終了させる。バンプ６が配線４と接合したか否かは、半導体チップ５を押し込むときに実装ツールに加わる半導体チップ５からの荷重を測定することによって知ることができる。この荷重とバンプ６の潰れ量との間には相関関係があるため、実装ツールに加わる荷重から、バンプ６の潰れ量、すなわちバンプ６と配線４との接合状態が分かる。その後、半導体チップ５の温度低下によって第１の樹脂層３ａが十分に硬化し、バンプ６と配線４との接触を維持できる弾性率に至るまで、実装ツールによる加圧を保持した後、実装ツールを上昇させる。
なお、バンプ６が接続される配線４の接続面は、第１の樹脂層３ａで既に覆われているため、製造工程内での酸化や汚染が防止されている。バンプ６と配線４との接続は、金属拡散接合や、接触のみで絶縁樹脂による接続を保持する方法のどちらにも適用できる。
以上説明したように、第１の樹脂層３ａとして、熱可塑性樹脂を含む樹脂を用い、かつ、第２の樹脂層３ｂとして、第１の樹脂層３ａの融点における弾性率が１ＧＰａ以上の樹脂を用いているので、第１の樹脂層３ａを加熱溶融させた状態で半導体チップ５を第１の樹脂層３ａ内に進入させ、半導体チップ５のバンプ６を配線４に密着させることによって、配線基板４と半導体チップ５との接続を容易に得ることができる。
しかも、その後の第１の樹脂層３ａの硬化によって半導体チップ５が配線基板４に埋め込まれた状態で保持されるので、配線基板４と半導体チップ５との接続状態が良好に維持される。また、半導体チップ５が第１の樹脂層３ａ内に進入している間は、第２の樹脂層３ｂは十分な弾性率を有するので、半導体チップ５の押し込みによって配線４が第２の樹脂層３ｂに沈み込むことが抑制され、配線４とバンプ６との密着性が向上する。
さらに、配線基板の絶縁層を構成する材料として、樹脂の他にガラスやセラミックなどの無機材料を用いることもあり、第２の樹脂層３ｂに代えて、これら無機材料を用い、配線４の沈み込みを抑制することも考えられる。しかし、この種の無機材料は脆く破損しやすいため、製造工程でのハンドリング性が悪い。本実施形態では、絶縁層はいずれも主たる材料が樹脂であるので、ハンドリング性が低下することもない。また、本実施形態の電子デバイスの利用形態の一つとして、電子デバイスをＢＧＡデバイスとして構成し、それを他のマザーボード等の基板に搭載することも考えられる。しかし、その場合に第２の樹脂層３ｂを無機材料で構成すると、他の基板との線膨張係数が大きく異なるため、接続の信頼性を確保しにくい。それに対して本実施形態では、絶縁層はいずれも主たる材料が樹脂であるので、線膨張係数が他の基板とほぼ等しく、接続の信頼性を確保しやすい。
以上のことは、半導体チップ５の平面サイズや電極数とは無関係であるので、上述した構成および方法は、１辺の長さが数ｍｍ程度のものから１０ｍｍを超えるものまで、どのような半導体チップ５を配線基板２に搭載する場合においても幅広く適用することができる。
ここで、図２４に、第２の樹脂層３ｂの弾性率が上記の条件を満たさない場合、すなわち第１の樹脂層３ａの融点での弾性率が１ＧＰａ未満である場合の模式的断面図を示す。同図に示すように、第２の樹脂層３ｂが上記の条件を満たさない場合は、半導体チップ５の押し込みによる力が配線４に加わり、配線４が大きく沈み込む。その結果、バンプ６と配線４との十分な接触圧が確保されないばかりでなく、バンプ６と接続された配線４とその下層の配線４ａとの距離が非常に小さくなり、両配線４、４ａ間で絶縁不良が発生したり、場合によっては短絡したりするおそれもある。さらには、半導体チップ５自体も大きく配線基板２内に沈み込むことから、第１の樹脂層３ａが大きく盛り上がり、実装ツールに付着する可能性も高くなる。
次に、第１の樹脂層３ａおよび第２の樹脂層３ｂに用いることのできる樹脂の種類および物性などについて説明する。
第１の樹脂層３ａは、半導体チップ５を配線基板２に搭載する際に溶融させることができ、この状態で半導体チップ５を押し込むことができるように、熱可塑性樹脂を含んでいる必要がある。第１の樹脂層３ａは、このような作用を発揮できさえすれば、熱硬化性樹脂や他の添加物を含んでいてもよい。
一方、第２の樹脂層３ｂとしては、第１の樹脂層３ａの融点において１ＧＰａ以上の弾性率を有している必要があり、この条件を満足していれば、熱可塑性樹脂および熱硬化性樹脂のいずれも適用可能である。さらには、熱可塑性樹脂と熱硬化性樹脂を複合したハイブリッド材料を用いることもできる。このように、第２の樹脂層３ｂには熱可塑性樹脂だけでなく熱硬化性樹脂そのものを用いることもできるので、材料選択の幅を広げることも可能である。
熱可塑性樹脂には、融点以下の温度域において高分子鎖が規則正しく配列した結晶性樹脂と、融点以下でも規則正しく配列していない非結晶性樹脂とに大別できる。
図６は、結晶性樹脂と非結晶性樹脂との、温度（Ｔ）と弾性率（ＥＭ）との関係を示すグラフである。図６では、結晶性樹脂の弾性率曲線が符号１００で示され、非結晶性樹脂の弾性率曲線が符号２００で示されている。曲線１００中のＴｇ１およびＴｍ１は、それぞれ結晶性樹脂のガラス転移点および融点を示している。同様に、曲線２００中のＴｇ２およびＴｍ２は、それぞれ非結晶性樹脂のガラス転移点および融点を示している。なお、図６は、温度の変化による弾性率の変化の傾向を説明するのが目的であるので、弾性率の具体的な値は省略している。
このグラフから、結晶性樹脂は温度の上昇とともになだらかに弾性率が低下する性質をもつことが明らかである。それに対し、非結晶性樹脂では、ガラス転移点（Ｔｇ）まではほぼ一定の弾性率を維持し、それ以上の温度では急激に弾性率が低下するという特徴を有している。
そのため、バンプ６と配線４との接触を第１の樹脂層３ａによって確保している本発明においては、半導体チップ５を搭載した後の工程で熱負荷があまり加わらない電子デバイスでは、結晶性樹脂でも問題なく適用できる。しかし、半導体チップ５の搭載後に、例えばリフローによる熱負荷が加わるような場合には、リフローの温度域でも弾性率の低下の小さい非結晶性の熱可塑性樹脂が適している。また、温度サイクルのような環境負荷下においても、比較的高温まで弾性率を高く維持できる非結晶性樹脂の方が接続の信頼性を確保しやすい。
更に、耐熱性が同等であれば結晶性樹脂に比べ非結晶性樹脂の方が融点が低いことから、バンプ貫通時の実装温度を低下できるという点で、製造性の面でも非結晶性樹脂が有利である。特に、第１の樹脂層３ａを構成する樹脂としては、リフロー耐熱が要求される製品では、融点が２４０〜３００℃であり、リフロー温度域の１９０〜２２０℃においてバンプ６と配線４との接続を保持可能な剛性を有する材料が好適である。また、リフロー耐熱が要求されない製品では、融点が１００℃〜２５０℃の材料が好適である。
但し、結晶性樹脂においても、非結晶性樹脂との複合材料とすることにより、非結晶性の性質であるガラス転移点までは弾性率の低下が小さいという非結晶性の性質が得られるため、複合材料とした場合には上述のような結晶性樹脂の欠点を克服することも可能である。
結晶性樹脂としては、ＰＫ（ポリケトン）、ＰＥＥＫ（ポリエーテルエーテルケトン）、ＬＣＰ（液晶ポリマー）、ＰＰＡ（ポリフタルアミド）、ＰＰＳ（ポリフェニレンスルフィド）、ＰＣＴ（ポリジシクロヘキシレンジメチレンテレフタレート）、ＰＢＴ（ポリブチレンテレフタレート）、ＰＥＴ（ポリエチレンテレフタレート）、ＰＯＭ（ポリアセタール）、ＰＡ（ポリアミド）、ＰＥ（ポリエチレン）、ＰＰ（ポリプロピレン）等が挙げられる。非結晶性樹脂としては、ＰＢＩ（ポリベンゾイミダゾール）、ＰＡＩ（ポリアミドイミド）、ＰＩ（ポリイミド）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＩ（ポリエーテルイミド）、ＰＡＲ（ポリアリレート）、ＰＳＦ（ポリスルホン）、ＰＣ（ポリカーボネート）、変性ＰＰＥ（ポリフェニンエーテル）、ＰＰＯ（ポリフェニリンオキサイド）、ＡＢＳ（アクリロトリル・ブタンジエン・スチレン）、ＰＭＭＡ（メタクリル樹脂）、ＰＶＣ（ポリ塩化ビニル）、ＰＳ（ポリスチレン）、ＡＳ（アクリロトリル・スチレン）等があげられる。
また、第１の樹脂層３ａおよび第２の樹脂層３ｂの材料を選択するのに重要な要素の一つとして、結晶性樹脂／非結晶性樹脂の他に、線膨張係数が挙げられる。半導体チップ５の搭載後の信頼性、特に温度サイクル等の環境負荷に対しては、Ｚ方向（厚み方向）の線膨張係数が大きいと、バンプ６と配線４との接触維持に不利に働く。そこで、線膨張係数を調整する手段として、線膨張係数の低いフィラー（微粒子）を樹脂中に混入させる方法がある。この方法によれば、Ｚ方向だけでなくＸＹ方向（面内方向）の線膨張係数も調整でき、比較的簡易でかつ大きい効果が得られる。なお、ＬＣＰのように結晶方位をコントロールすることで線膨張係数を任意に設定することが可能な樹脂もあるが、ＬＣＰではＸＹ方向の線膨張係数の調整は容易なのに対し、Ｚ方向は調整が難しいという課題がある。ただし、線膨張係数の調整がＸＹ方向のみで十分である場合は、ＬＣＰを本発明に適用することは可能である。
第１の樹脂層３ａは、温度変化に対する半導体チップ５やバンプ６との接続部の信頼性を確保する目的のため、線膨張係数が半導体チップ５の線膨張係数と第２の樹脂層３ｂの線膨張係数との間の範囲にあることが好ましい。より好ましくは、第１の樹脂層３ａの線膨張係数は、半導体チップ５の線膨張係数と第２の樹脂層３ｂの線膨張係数との中間の値よりも半導体チップ５の線膨張係数に近い。そのため、シリカフィラー等の線膨張係数の低い材料を含有させることにより、５ｐｐｍ／℃〜６０ｐｐｍ／℃程度に線膨張係数を下げておくことが望ましい。
ただし、半導体チップ５を第１の樹脂層３ａに進入させるときの加圧により、バンプ６と配線４との接続部は圧縮保持されていることと、バンプ６の高さを小さくして、例えば、半導体チップ５と配線４との間の距離を５０μｍ以下程度に抑え、半導体チップ５と配線４との間での、Ｚ方向での第１の樹脂層３ａの温度による寸法変化の絶対量を小さくすることにより、Ｚ方向の線膨張係数の影響を小さくすることも可能である。したがって、本発明においては、必ずしも第１の樹脂層３ａの線膨張係数が第２の樹脂層３ｂの線膨張係数より小さいことを限定するものではない。逆に、第１の樹脂層３ａの線膨張係数のほうが高い場合においても、第２の樹脂層３ｂに、ガラスクロスに樹脂を含浸させた一般的なガラスエポキシ材料のような高剛性、低膨張材料を適用し、第１の樹脂層３ａの膨張を抑制させる方法でも、線膨張係数の差による接続の信頼性の低下を抑制することができる。第１の樹脂層３ａの線膨張係数としては、搭載される半導体チップ５のチップサイズ、バンプピッチ、バンプ数、および配線基板２の厚さなどにより最適値は異なるが、１０ｍｍ×１０ｍｍ程度のチップサイズを例にした場合、ＸＹ方向で６０ｐｐｍ／℃以下、Ｚ方向では８０ｐｐｍ／℃以下程度が目安となる。
第１の樹脂層３ａに添加される熱硬化性樹脂、および第２の樹脂層３ｂの少なくとも一部を構成する熱硬化性樹脂としては、ビスフェノールＡ型、ジシクロペンタジエン型、クレゾールノボラック型、ビフェニル型、ナフタレン型等のエポキシ樹脂や、レゾール型、ノボラック型等のフェノール樹脂等が適用でき、これらの複数混合樹脂材料としてもよい。
以下に、第１の樹脂層３ａおよび第２の樹脂層３ｂに上述した樹脂を種々組み合わせて電子デバイスを構成した具体例を示す。
（組み合わせ例１）
本例では、第１の樹脂層３ａとして、融点が２５０℃の非結晶性の熱可塑性樹脂であるＰＥＩを用いるとともに、第２の樹脂層３ｂとして、融点が３５０℃程度の結晶性の熱可塑性樹脂であるＬＣＰを用いた配線基板２に、前述した手順に従って半導体チップ５を搭載した。第２の樹脂層３ｂを構成するＬＣＰとしては、ＰＥＩの融点近傍の温度である２５０℃における弾性率が０．７ＧＰａのものと１．０ＧＰａのものの２種類用いた。
ここで用いた配線基板２および半導体チップ５の主要な寸法は以下のとおりである。配線基板２については、第１の樹脂層３ａおよび第２の樹脂層３ｂには、５０μｍ厚のフィルムとして形成されたものを用い、樹脂層の層構成としては、第２の樹脂層３ｂを６層とし、その上に１層の第１の樹脂層３ａを設けた、７層構造とした。配線４は、銅パターン上に３〜５μｍ厚のＮｉめっきおよび０．５〜１．０μｍ厚の金めっきを施したものとし、配線４の総厚は約２０μｍである。また、配線４は、各樹脂層３ａ，３ｂ間および配線基板の両表面に、配線基板全体として８層設けた。各樹脂層３ａ，３ｂと配線４とを合わせた配線基板２の仕上がり総厚は４００μｍであった。配線基板２は、プレス成型時に配線４間に樹脂層３ａ，３ｂの一部が埋り込むことから、配線密度によって仕上がり総厚は異なってくる。半導体チップ５については、平面寸法が１０ｍｍ×１０ｍｍ、厚さが０．３ｍｍ、バンプ６の数が４８０、バンプ６の高さが約５７μｍであった。
また、配線基板２へ半導体チップ５を搭載する際の実装ツールの温度については、半導体チップ５を配線基板２へ押し込んでいる間は３００℃とし、半導体チップ５のバンプ６と配線４との接触後、実装ツールの加熱を停止し、その温度が２００℃となった時点で実装ツールを半導体チップ５から上昇させた。
上記の温度条件で半導体チップ５を配線基板２に搭載し、バンプ６と配線４との接続状態を確認したところ、第２の樹脂層３ｂとして２５０℃における弾性率が０．７ＧＰａのＬＣＰを用いたものにおいては、両者の接触圧が不足していることによる導通不良が多発した。また、バンプ６と配線４との接触部での断面を顕微鏡で観察したところ、配線６がバンプ６との接触部で大きく沈み込んでいるのが確認された。一方、２５０℃における弾性率が１．０ＧＰａのＬＣＰを用いたものでは、配線４の沈み込みの少ない、バンプ６との接触圧がより向上した接続が得られ、配線４の沈み込みに起因するバンプ６と配線４との導通不良は発生しなかった。接触圧が高いか低いかは、バンプ６と配線４との導通抵抗を測定することによって判断することができる。接触圧が高ければ、それだけ導通抵抗が低くなり、接触圧が高ければ、導通抵抗は高くなる。
（組み合わせ例２）
本例では、第１の樹脂層３ａとして、組み合わせ例１で用いたＰＥＩを用いるとともに、第２の樹脂層３ｂとして、三菱樹脂株式会社製のＰＥＥＫ系熱可塑性銅張フィルムである「ＩＢＵＫＩ」（登録商標）を用いた。「ＩＢＵＫＩ」は、結晶性のＰＥＥＫ材料をベースとしているが、非結晶性樹脂との複合材料とすることで、高温時でも弾性率が低下しにくいという非結晶性樹脂の特性を有し、かつフィラーを含有することにより線膨張係数を低く抑えている。そもそも、ベースとなるＰＥＥＫ系材料は、融点が３００℃を超える高耐熱特性を有している。第１の樹脂層３ａに用いたＰＥＩは、「ＩＢＵＫＩ」よりも融点が５０℃程度低い。そして、ＰＥＩの融点においては、「ＩＢＵＫＩ」の弾性率は、１ＧＰａよりも高い。
配線基板２および半導体チップ５の主要な寸法は、組み合わせ例１と同じにした。また、実装ツールの温度条件も、組み合わせ例１と同様とした。
本例においても、配線４の沈み込みが少なく、それによって配線とバンプ６との接続が良好であり、配線４の沈み込みに起因するバンプ６と配線４との導通不良は発生しなかった。
（組み合わせ例３）
本例では、第１の樹脂層３ａとして、熱可塑性樹脂を主成分とし、熱硬化性樹脂を微量添加した樹脂材料である住友ベークライト株式会社製の“ＩＢＦ−３０２１”を用いるとともに、第２の樹脂層３ｂとして、ＬＣＰを用いた。“ＩＢＦ−３０２１”の実装温度域である２００℃〜２５０℃で“ＩＢＦ−３０２１”は溶融し、この温度域において、ＬＣＰの弾性率は１ＧＰａよりも高い。
配線基板２および半導体チップ５の主要な寸法は、組み合わせ例１と同じにした。また、実装ツールの温度については、半導体チップ５を配線基板２へ押し込んでいる間は２５０℃とし、半導体チップ５のバンプ６と配線４との接触後、実装ツールの加熱を停止し、その温度が１５０℃となった時点で実装ツールを半導体チップ５から上昇させた。
本例においても、配線４の沈み込みが少なく、それによって配線とバンプ６との接続が良好であり、配線４の沈み込みに起因するバンプ６と配線４との導通不良は発生しなかった。
（組み合わせ例４）
本例では、第１の樹脂層３ａとして、組み合わせ例３で用いたのと同じ“ＩＢＦ−３０２１”を用いるとともに、第２の樹脂層３ｂとして、フレキシブル配線基板として広く使用されているポリイミドを用いた。ポリイミドは、非結晶性の熱可塑性樹脂である。“ＩＢＦ−３０２１”の実装温度域である２００℃〜２５０℃で“ＩＢＦ−３０２１”は溶融し、この温度域において、ポリイミドの弾性率は、１ＧＰａよりも高い。
配線基板２および半導体チップ５の主要な寸法は以下のとおりである。配線基板２については、第１の樹脂層３ａの厚さを５０μｍ、第２の樹脂層３ｂの厚さを２５μｍとし、配線基板２の総厚は７５μｍとした。配線４は、銅パターン上に３〜５μｍ厚のＮｉめっきおよび０．５〜１．０μｍ厚の金めっきを施したものとし、配線４の総厚は約２０μｍである。半導体チップ５については、平面寸法が６ｍｍ×８ｍｍ、厚さが０．１ｍｍ、バンプ６の数が６４のものを用いた。
また、配線基板２へ半導体チップ５を搭載する際の実装ツールの温度については、半導体チップ５を配線基板２へ押し込んでいる間は２５０℃とし、半導体チップ５のバンプ６と配線４との接触後、実装ツールの加熱を停止し、その温度が１５０となった時点で実装ツールを半導体チップ５から上昇させた。
本例においても、配線４の沈み込みが少なく、それによって配線とバンプ６との接続が良好であり、配線４の沈み込みに起因するバンプ６と配線４との導通不良は発生しなかった。
第２の樹脂層３ｂは、半導体チップ５の搭載時の温度域、すなわち第１の樹脂層３ａの融点近傍でなるべく弾性率が高いほうが好ましい。そのため、第２の樹脂層３ｂに熱可塑性樹脂を適用する場合には、比較的融点付近まで弾性率が高い性質を有する非結晶性樹脂を用いるのが好適である。例えば２５０℃といった非常に高い温度で１ＧＰａ以上の弾性率を確保できる結晶性樹脂は限られている。一方、非結晶性樹脂は、本例で用いたポリイミドのように種類も多く、より多くの材料が選定可能であるという利点を有する。
次に、本実施形態の更なる効果について説明する。
第１の樹脂層３ａは、半導体チップ５が進入している間は、加熱により少なくとも半導体チップ５と接している部分およびその周囲が溶融または軟化し、その後の温度低下によって硬化する。この温度低下の間、半導体チップ５および第２の樹脂層３ｂは収縮するが、一般に半導体チップ５の線膨張係数は樹脂の線膨張係数よりも小さく、半導体チップ５と第２の樹脂層３ｂとの収縮量に差が生じる。しかし、温度低下の間、半導体チップ５と第２の樹脂層３ｂとの間に存在している第１の樹脂層３ａは溶融または軟化した状態であるので、半導体チップ５と第２の樹脂層３ｂとの収縮量差によって生じる応力は、第１の樹脂層３ａによって緩和される。
また、半導体チップ５を第１の樹脂層３ａに進入させたとき、半導体チップ５の周囲では、半導体チップ５によって排除された第１の樹脂層３ａが盛り上がる。第１の樹脂層３ａの盛り上がり高さが高くなると、第１の樹脂層３ａの一部が半導体チップ５の表面に達して、場合によっては第１の樹脂層３ａを構成する樹脂が実装ツールに付着し、実装ツールを使用不能にしてしまうことがある。第１の樹脂層３ａの盛り上がりは、半導体チップ５の第１の樹脂層３ａへの進入量が大きくなるほど起こりやすい。特に、半導体チップ５の厚さが薄く、例えば０．１５ｍｍ以下の場合は、わずかな盛り上がりでも、樹脂が実装ツールに付着してしまう。一方、第１の樹脂層３ａは、配線基板２の一部を構成するだけでなく、半導体チップ５を配線基板２に保持する役割も果たすので、第１の樹脂層３ａの厚さが不十分であると、半導体チップ５が確実に固定されなくなる。
ここで、数十μｍ程度の厚さである第１の樹脂層３ａは、一般に、フィルムとして形成された材料が用いられる。フィルムの厚さは、フィルムの製造装置によってリアルタイムに制御できることから、フィルムとして形成された第１の樹脂層３ａの厚み精度は非常に高い。よって、第１の樹脂層３ａは、その厚さを高い精度で管理することができるので、半導体チップ５の厚さが薄い場合であっても、第１の樹脂層３ａに進入した半導体チップ５の表面まで第１の樹脂層３ａが達しないように、半導体チップ５の厚さやサイズ、さらには第１の樹脂層３ａへの半導体チップ５の進入によって押し出される樹脂量に応じて最適なフィルム厚を選定することで、第１の樹脂層３ａの厚さを管理することは容易である。したがって、本実施形態によれば、第１の樹脂層３ａの厚さを管理するという極めて簡単な方法によって、半導体チップ５を保持する樹脂が実装ツールに付着するのを容易に防止することができる。その結果、樹脂の付着を防止するために半導体チップ５よりも実装ツールのサイズを小さくする必要がなく、半導体チップ５よりも大きいサイズの実装ツールが使用可能であるため、薄い半導体チップ５に対しても実装ツールによって半導体チップ５に局所的な応力が加わらず、半導体チップ５を第１の樹脂層３ａに進入させる際に半導体チップ５を損傷させるおそれはない。さらに、第１の樹脂層３ａに必要な性質は、第２の樹脂層３ｂとの間で決定することができるので、第１の樹脂層３ａを構成する樹脂の種類の選択の幅も広い。
以上の説明では、配線基板２を構成する第１の樹脂層３ａと第２の樹脂層３ｂの物性について、第１の樹脂層３ａの融点における第２の樹脂層３ｂの弾性率が１ＧＰａ以上であるものとして説明してきた。ただし、実際の製造においては、半導体チップ５を第１の樹脂層３ａに進入させるときには、第１の樹脂層３ａの半導体チップ５が搭載される領域を確実に溶融状態とするために、配線基板２自身や半導体チップ５からの放熱、さらには加熱装置の温度制御のばらつきも考慮して、第１の樹脂層３ａの温度を第１の樹脂層３ａの融点よりも高くしてもよい。この場合、第２の樹脂層３ｂが熱可塑性樹脂であるときには、第１の樹脂層３ａの熱によって第２の樹脂層３ｂが軟化しないように、第１の樹脂層３ａの温度Ｔ℃は、その融点をＴM℃としたとき、ＴM℃≦Ｔ≦ＴM＋１０℃の温度範囲で管理することが好ましい。以上のことから、第１の樹脂層３ａと第２の樹脂層３ｂとの関係は、ＴM℃≦Ｔ≦ＴM＋１０℃の温度範囲において、第２の樹脂層３ｂの弾性率が第１の樹脂層３ａの弾性率よりも１ＧＰａ以上とすることが、より望ましい。これにより、半導体チップ５の搭載による配線４の沈み込みをより効果的に抑制することができる。
また、以上の説明では、第１の樹脂層３ａへの半導体チップ５の進入を、第１の樹脂層３ａが加熱溶融した状態で行うものとして説明したが、第１の樹脂層３ａとして、融点以下の温度でもバンプ６が貫通できる程度に軟化する材料を選択した場合は、融点未満の温度で半導体チップ５を進入させることも可能である。この際にも、半導体チップ５を配線基板２に押し付けている間は、第１の樹脂層３ａは弾性率が１ＧＰａ以上である必要がある。
さらに、より信頼性を向上させるためには、配線自身の高剛性化を図り、配線４を第２の樹脂層３ｂに沈み込みにくくしたり、半導体チップ５の押し込み荷重の低減化を図り、第２の樹脂層３ｂの変形を抑制したりすることも好ましい。配線自身の高剛性化を図る具体的な手段としては、配線４の材料に、Ｎｉなどの剛性の高い金属を含有させることや、配線４の厚さを厚くすることなどが挙げられる。配線自身の高剛性化を図ることにより、バンプ６と配線４との接触圧を向上させる効果が期待できる。一方、押し込み荷重の低減化を図る具体的な手段としては、バンプ６と配線４との接触圧を低減させることなく押し込み荷重を低減させることが重要であり、そのためには、同じ荷重であればより高い接触圧が得られるようにバンプ６の直径を小さくすることや、半導体チップ５の押し込みによってバンプ６が変形しやすくなるようにバンプ６の材料に剛性の低い材料を用いることなどが挙げられる。
また、本実施形態は、一般的な半導体チップ５だけでなく、片面に突起電極を有するものであれば、回路面に２次配線された半導体チップや、ウェハレベルＣＳＰなどのパッケージングされた電子部品、さらには受動電子部品の搭載にも適用することができる。
次に、本発明の他の実施形態として、上述した構成を基本構成とする種々の電子デバイスを示す。なお、以下に示す各例においても、第１の樹脂層および第２の樹脂層の、相互の物性の関係や適用可能な材料、適用可能な電子部品などは、特にことわりのない限り、上述した実施形態と同じである。
図７に、配線４が形成された第２の樹脂層３ｂの上に、導電パターンである第２の配線４ａが形成された第１の樹脂層３ａを積層して構成された配線基板２を用いた電子デバイスを示す。半導体チップ５は、前述したのと同様にして、第１の樹脂層３ａに進入し、バンプ６が第１の樹脂層３ａを貫通して配線４と接することによって接合される。ここで、配線基板２の製造方法としては、第２の樹脂層２ｂ上に配線４をパタ−ニングした後、片面に銅箔を形成した銅張絶縁樹脂層を積層し、その銅箔をパターニングすることによって、配線４ａが設けられた第１の樹脂層３ａを形成する方法を用いることができる。配線４のパターニングには、配線基板の製造に一般に用いられているサブトラクティブ工法、アディティブ工法、セミアディティブ工法などを利用することができる。また、ここでは各層を逐次積み重ねるビルドアップ工法を利用しているが、各樹脂層３ａ、３ｂに個々に配線４，４ａを形成した後、一括積層する方法などの一般的な製造方法が適用可能である。
図８に、第１の樹脂層３ａ上の導電パターンをグランドパターン７として形成し、このグランドパターン７を、配線基板の内層のグランド７ａと、ビアホール８を介して接続した、ＢＧＡタイプの半導体パッケージを示す。配線基板の両面にはソルダーレジスト９が形成される。また、第２の樹脂層３ｂの下面（第１の樹脂層３ａと反対側の面）には、第２の樹脂層３ｂ上の配線４やグランド７ａとビアホール８ａを介して接続する複数のパッドが形成されている。これらパッドには、はんだボール３１が設けられている。このように、最表の導電パターンをグランドパターン７とすることで、ノイズの遮蔽効果が期待できる。
図９に、図７に示した配線基板２を応用し、多層の配線層を有する基板へ適用した例を示す断面図である。本例では、コア層２３の両面に配線４と絶縁層とを交互に積層して多層配線基板を構成している。各絶縁層は、最も表層が熱可塑性樹脂からなる第１の樹脂層３ａとして構成され、他の絶縁層は第２の樹脂層３ｂとして構成されている。第１の樹脂層３ａの厚みは３０〜１００μｍ程度である。
コア層２３にはガラスエポキシ基板を用いることができ、また第２の樹脂層３ｂにはビルドアップ絶縁樹脂を用いることができる。コア層２３および第２の樹脂層３ｂの何れの樹脂にも、熱硬化型樹脂を用いることができる。第１の樹脂層３ａを熱可塑性樹脂で構成するとともに、他の層を熱硬化樹脂で構成し、特に、第１の樹脂層３ａの融点での第２の樹脂層３ｂの弾性率が１ＧＰａであるように、第１の樹脂層３ａおよび第２の樹脂層３ｂの材料を選択すると、半導体チップ５を第１の樹脂層３ａに進入させるときの熱で、第１の樹脂層３ａは十分に軟化しその変形量も大きいものの、第２の樹脂層３ｂおよびコア層２３は、軟化はするがその変形は非常に小さい。したがって、本例のような多層配線基板においても、半導体チップ５を搭載するのに、前述したのと同一の手順を採用することができる。
ここでは、半導体チップ５のバンプが貫通する第１の樹脂層３ａ以外の層に熱硬化型樹脂を適用した例を示しているが、前述したとおり、全ての絶縁層を熱可塑性樹脂で構成することも可能である。その場合は、第１の樹脂層３ａの融点で第２の樹脂層３ｂが１ＧＰａ以上の弾性率を有するように、第１の樹脂層３ａとして、融点が第２の樹脂層３ｂの融点よりも低い材料を用いる。そして、半導体チップ５を第１の樹脂層３ａに進入させるときに、第２の樹脂層３ｂが１ＧＰａ以上の弾性率を維持できる範囲で第１の樹脂層３ａの融点以上になるように配線基板を加熱すれば、第１の樹脂層３ａのみを溶融させた状態で半導体チップ５を第１の樹脂層３ａに進入させることができる。また、全ての絶縁層を熱可塑性樹脂で構成した場合は、配線基板を、コスト面で有利な一括積層基板として構成することもできる。
図１０に、熱可塑性樹脂からなる第１の樹脂層３ａをコア層とした配線基板を用いた電子デバイスの断面図を示す。ここで、配線基板は、第１の樹脂層３ａの両面に銅箔を形成した銅張基板を用いて作製されたものであり、サブトラクティブ工法などにより銅箔をパターニングすることによって形成された配線４，４ａと、両面の最表層にコーティングされたソルダーレジスト９と、を有する一般的な製造工法により製造されている。半導体チップ５は、前述したように、第１の樹脂層３ａが軟化または溶融した状態で半導体チップ５を第１の樹脂層３ａに進入させ、バンプ６が第１の樹脂層３ａを貫通して配線４と接触することによって、配線基板に搭載される。ここで、第１の樹脂層３ａの下層のソルダーレジスト９は、第１の樹脂層３ａの融点での弾性率が１ＧＰａ以上であることが必要である。別の言い方をすれば、本例では、本発明における第２の樹脂層がソルダーレジスト９として機能している。
図１１に、表裏両面に配線４，４ａが形成された第２の樹脂層３ｂをコア層とした配線基板を用いた電子デバイスの断面図を示す。第２の樹脂層３ｂには、その裏面側にソルダーレジスト９が形成される一方、表面側には、ソルダーレジストの機能を果たす、熱可塑性樹脂からなる第１の樹脂層３ａが形成されている。半導体チップ５は、前述したのと同様の手順でバンプ６と配線４とを接触させることによって、配線基板に搭載することができる。本例によれば、第１の樹脂層３ａにソルダーレジストと半導体チップ５の封止樹脂の機能を兼用させることが可能である。このように、第１の樹脂層３ａにソルダーレジストとしての機能を持たせることで、外部に対する配線４の絶縁を保つことができる。また、配線基板の裏面側のソルダーレジスト９の配線４ａに対応する位置に開口を設け、この開口に外部との接続用の端子を設けることによって、この電子デバイスを半導体パッケージとして利用することもできる。
図１２に、第１の樹脂層３ａおよび第２の樹脂層３ｂに加え、さらに第３の樹脂層３ｃを組み合わせて多層構造とした配線基板を用いた電子デバイスを示す。図１２に示す例では、配線基板は５層の絶縁層を有し、裏面側の３層は第２の樹脂層３ｂとして形成され、それらのうち表面側の第２の樹脂層３ｂに隣接して第１の樹脂層３ａが積層され、さらに第１の樹脂層３ａに隣接して積層されている。また、各樹脂層３ａ〜３ｃの間にそれぞれ配線４が形成され、第１の樹脂層３ａおよび第３の樹脂層３ｃにそれぞれ、半導体チップ５ａ，５ｂが保持されている。第１の樹脂層３ａおよび第３の樹脂層３ｃには、熱可塑性樹脂あるいはプリプレグ等を用いることができる。
本例の電子デバイスの製造は、以下の手順を含んで行うことができる。まず、第２の樹脂層３ｂ上に第１の樹脂層３ａを形成した段階で、前述した手順に従って第１の樹脂層３ａに半導体チップ５ａを押し込み、その状態で第１の樹脂層３ａを硬化させる。これによって、一方の半導体チップ５ａの搭載が完了する。次いで、その上に、第３の樹脂層３ｃを形成し、前述した手順に従ってその第３の樹脂層３ｃに半導体チップ５ｂを押し込み、その状態で第３の樹脂層３ｃを硬化させる。
従って、第１の樹脂層３ａ、第２の樹脂層３ｂ、および第３の樹脂層３ｃとの間には、次のような関係が必要となる。積層方向に互いに隣接する第１の樹脂層３ａと第２の樹脂層３ｂとの関係では、前述したのと同様、第１の樹脂層３ａの融点での第２の樹脂層３ｂの弾性率は１ＧＰａ以上である。また、第１の樹脂層３ａと第３の樹脂層３ｃとの関係では、第３の樹脂層３ｃの融点での、第１の樹脂層３ａの弾性率は１ＧＰａ以上である。このような関係を満たすように、第１の樹脂層３ａ、第２の樹脂層３ｂ、および第３の樹脂層３ｃの材料を選択することで、図１２に示す構成においても、配線４の沈み込みが抑制され、配線基板と半導体チップ５ａ，５ｂとの接続の信頼性の高い電子デバイスが得られる。
本例では第１の樹脂層３ａ上に１層の第３の樹脂層３ｃを積層した例を示したが、第３の樹脂層３ｃを２層以上とし、それぞれに半導体チップを進入させた構成であってもよい。その場合も、積層方向に隣接する第３の樹脂層３ｃ同士の関係は、上側の層の融点において下側の層が１ＧＰａ以上の弾性率を有するように、各第３の樹脂層の材料を選択する。
図１３も、多層の配線基板へ半導体チップ５を搭載した電子デバイスの断面図を示す。本例の配線基板は、コア層２３を有し、その両面に、それぞれ配線４，４ａ，４ｂを介して複数の絶縁層が積層されている。これら絶縁層として、コア層２３の表面側では、コア層２３上に形成された第２の樹脂層３ｂと、その上に形成された２層の第１の樹脂層３ａとを有し、コア層２３の裏面側では、２層の第２の樹脂層３ｂを有する。さらに、配線基板の最表面および裏面にソルダーレジスト９が形成されている。半導体チップ５は、そのバンプ６が２層の第１の樹脂層３ａを貫通して配線４と接続されている。このように、半導体チップ５が進入する第１の樹脂層３ａを複数層とすることで、これらの層間にさらに配線４ｂを追加することができるので、構造上および配線の自由度を向上させることができる。
本例は、図１２に示した例と異なり、各第１の樹脂層３ａの融点で第２の樹脂層３ｂが１ＧＰａ以上の弾性率を有していれば、各第１の樹脂層３ａは同じ材料で構成してもよいし異なる材料で構成してもよい。第１の樹脂層３ａの層数は、２層に限らず、３層以上であってもよい。
また、第１の樹脂層３ａ間の配線４ｂは、グランドとして形成してもよい。例えば、図１３に示した半導体チップ５の上にさらに、他の半導体チップ（不図示）を搭載し、配線４ａを信号線としたような場合には、その下の層の配線４ｂをグランドとすることで、相互の半導体チップのノイズ遮断効果が期待できることから、誤動作防止や高速動作が可能となる等の効果が得られる。
図１４は、コア層２３の表裏両面に配線４ａを介して第２の樹脂層３ｂを積層し、さらに、それらの表面上に、配線４を介して第１の樹脂層３ａを積層した配線基板を用いた電子デバイスを示す。２つの半導体チップ５は、それぞれバンプ６が第１の樹脂層３ａを貫通して配線４と接触するように、表裏の第１の樹脂層３ａに進入して搭載されている。つまり、各半導体チップ５は、互いにバンプ６を向き合わせて逆向きに搭載されている。第１の樹脂層３ａが配線基板の表裏両面側に設けられている場合は、このような両面に搭載されたデバイスが可能となる。各第１の樹脂層３ａの表面上の配線４ｂを覆っているのはソルダーレジスト９である。
本例の電子デバイスは、例えば、以下のようにして作製することができる。まず、配線基板に対して、片側の半導体チップ５を、前述したようにして搭載する。次いで、片側に半導体チップ５が搭載された配線基板を表裏反転させて、配線基板の既に半導体チップ５が搭載されている面と反対側の面に、もう一つの半導体チップ５を、同様にして搭載する。ここで、本例では、配線基板の２つの第１の樹脂層３ａの間に、２つの第２の樹脂層３ｂおよびコア層２３が介在しており、各第１の樹脂層３ａ間には熱が伝わりにくくなっている。その結果、２つ目の半導体チップ５を搭載するためにその半導体チップ５が進入する第１の樹脂層３ａが加熱されたとしても、既に半導体チップ５が搭載されている側の第１の樹脂層３ａが軟化または溶融することはなく、既に搭載された半導体チップ５と配線４との接続状態は維持されたままである。
図１５は、図１に示した、配線４を介して第２の樹脂層３ｂ上に設けられた第１の樹脂層３ａに半導体チップ５を進入させて配線４とバンプ６とを接続した構成の表面側および裏面側にさらに、配線４ａを介して、付加的な絶縁層２４を積層した例を示す。付加的な絶縁層２４は、表面側のみに設けてもよいし、裏面側のみに設けてもよい。付加的な絶縁層２４の層数についても、電子デバイスに必要とされる特性等に応じて任意である。付加的な絶縁層２４が表面側に設けられた場合は、半導体チップ５は、配線基板中に完全に埋め込まれた状態となる。付加的な絶縁層２４としては、熱可塑性樹脂あるいはプリプレグ等の樹脂を用いることができる。各付加的な絶縁層２４の厚さは、それぞれ３０〜１００μｍ程度である。また、図１５に示すように、さらに表裏両面に配線およびソルダーレジスト９を形成してもよい。図１５に示す構成を有するデバイスを作製する際、半導体チップ５は、第１の樹脂層３ａが形成された後、第１の樹脂層３ａ上に付加的な絶縁層２４を形成する前に搭載される。
本例のデバイスによれば、前述したとおり低製造コスト化を実現できるという特徴を有しているので、一般的な配線基板上に半導体チップ５を搭載する場合に比べて、最終製品の低コスト化が図れるばかりでなく、半導体チップ５を内蔵させたことによるチップ部品の高密度実装化を図ることができ、ひいては本デバイスを搭載した製品の小型化を図ることができる。また、半導体チップ５を内蔵した形態とすることにより、各配線４，４ａも内層化されることになり、結果的に、配線を内層に引き回すためのビアホールやそれに付随する構成も最小限で済むので、全体的な配線長を短くすることができる。
さらに、上記の構造を採用することにより、デバイスに、例えば落下衝撃・振動・温度サイクルなどによる外的応力が加わる状態において、半導体チップ５の端面に応力が集中することを防止できる。そのため、半導体チップ５と配線基板との接続信頼性をより向上させることができ、適用用途をより拡大することが可能となる。なお、図１２に示した構成においても、２つの半導体チップ５ａ，５ｂのうち配線基板中に内蔵されている半導体チップ５ａについても同様のことがいえる。
図１６は、図１０に示した構造において半導体チップ５が露出していた領域を付加的な絶縁層であるコーティング樹脂２５で封止したデバイスを示す。その他の構造、すなわち第１の樹脂層３ａをコア層としてその両面に配線４，４ａを有し、さらにそれら両面の配線４，４ａがそれぞれソルダーレジスト９で覆われ、各ソルダーレジスト９のうちバンプ６と接続した配線４を介して積層された側が第２の樹脂層として機能することや、半導体チップ５が第１の樹脂層３ａ内に保持されて、第１の樹脂層３ａを貫通したバンプ６が配線と接触することにより搭載されていること等は、図１０に示した構造と同一である。コーティング樹脂２５は、ディスペンスあるいはスクリーン印刷法等によって形成することができる。コーティング樹脂２５によって、半導体チップ５の上面が補強されるとともに、デバイス表面のフラット化が達成される。また、本例においても、半導体チップ５が内蔵されることによる効果は図１５に示したものと同様である。
図１７は、半導体チップ５をコーティング樹脂２５で封止した図１６の構造を有するデバイスにさらに、他の半導体チップ２６を重ねて搭載した例を示す。他の半導体チップ２６は、コーティング樹脂２５で封止された半導体チップ５と重なる位置で、第１の樹脂層３ａ上に搭載され、配線基板の第１の樹脂層３ａ上の配線４ａと接続されている。他の半導体チップ２６と配線基板との隙間は、アンダーフィル樹脂２７が充填されている。半導体チップ５は、前述した方法を用いて配線基板に搭載されている。他の半導体チップ２６の搭載には、従来工法であるフリップチップの圧接工法を適用することができる。その場合には、アンダーフィル樹脂２７として、第１の樹脂層３ａの融点よりも低い温度で硬化する樹脂を用いることが望ましい。また、低荷重で搭載することのできる、はんだ融着工法も適用可能である。ただし、他の半導体チップ２６の搭載には一般にリフローはんだ付けが用いられることが多く、半導体チップ２６を搭載する際の熱による半導体チップ５の接続部の破壊を防止するため、第１の樹脂層３ａの材料には、鉛フリーはんだの融点２２０℃といった比較的高温域での剛性を確保可能な非結晶性、あるいは非結晶性と結晶性樹脂の複合材などが有効である。
また、他の半導体チップ２６を搭載する工程において、半導体チップ２６の下部の凹凸はアンダーフィル樹脂２７の流動性への影響や、ボイドの発生につながる。半導体チップ５を覆うコーティング樹脂２５は、２つの半導体チップ５，２６間の凹凸を少なくする効果もあり、それにより、アンダーフィル樹脂２７の効果的な充填が可能となる。
図１８に、図８に示した構成を応用し、半導体チップ５が搭載される領域の周囲において第１の樹脂層３ａ上に配線４ａを介して、２層の付加的な絶縁層２４を積層した配線基板を用いた例の断面図を示す。配線基板は、第２の樹脂層３ｂと、その上に配線４を介して積層された第１の樹脂層３ａと、さらにその上に配線４を介して積層された、例えば樹脂材料からなる付加的な絶縁層２４とを有する。付加的な絶縁層２４は、半導体チップ５が搭載される領域に開口部が形成されている。付加的な絶縁層２４の開口部は、例えば、配線基板をビルドアップ工法で作製する場合には、所望の絶縁層（この場合は各絶縁層２４）にパンチング等の穴あけ加工を行うことによって形成することができる。半導体チップ５は、付加的な絶縁層２４の開口部内に挿入され、第１の樹脂層３ａに対して前述したのと同様にして搭載される。
配線基板の製造には、第２の樹脂層３ｂ上に配線４をパターニングした後、片面に銅箔が形成された第１の樹脂層３ａを積層し、第１の樹脂層３ａ上の銅箔をパターニングして配線４ａを形成し、さらにその後、片面に銅箔が形成された付加的な絶縁層２４を積層し、付加的な絶縁層２４上の銅箔をパターニングして配線４ａを形成する、アディティブ工法を用いることができる。あるいは、各樹脂層３ａ，３ｂおよび付加的な絶縁層２４に予め配線４，４ａを形成しておき、これらを一括して積層する方法など、多層構造の配線基板を製造するのに用いられる一般的な方法を用いることができる。ただし、第１の樹脂層３ａや付加的な絶縁層２４には、必ずしも配線４，４ａを形成しなくてもよい。また、図１８のように付加的な絶縁層２４を複数層にするなど、デバイスに要求される特性や性能等に応じて、各樹脂層３ａ，３ｂおよび付加的な絶縁層２４の層数は任意に設定することができる。さらに、本例では、実質的には半導体チップ５を配線基板に内蔵したのと同様の機械的特性を有するが、半導体チップ５の表面が配線基板の開口部を介して露出しているので、半導体チップ５の表面にヒートシンク（不図示）を取り付け、半導体チップ５の放熱性を向上させることもできる。
本例のように、開口部を有する配線基板を用い、その開口部に半導体チップ５を搭載する構成とすることで、図１５に示したチップ内蔵タイプのデバイスと比較して、実質的にはチップ内蔵タイプのデバイスと同様な効果を有しつつ、配線基板を製造するための一連の工程が完了した後に半導体チップ５を搭載することができるので、製造工程を簡略化することができる。なお、図１８に示した例では、外部との接続用の端子が接続されるパッドが配線基板の裏面に形成されており、このパッドに端子を設けることにより、半導体パッケージとして利用することができる。
図１９Ａおよび１９Ｂに、同一の第１の樹脂層３ａに複数の半導体チップ５を搭載した電子デバイスを示す。図１９Ａは、半導体チップ５が搭載されていない状態での配線基板の平面図であり、図１９Ｂは、断面図である。なお、図１９Ａにおいて、半導体チップ５が搭載される位置は一点鎖線で示されている。
本例のデバイスは、図８に示した構成を応用したものであり、第１の樹脂層３ａの上に形成された最表層の導電パターンをグランドパターン４ｇとして構成している。配線基板には２つの半導体チップ５が搭載されており、グランドパターン４ｇは、半導体チップ５がそれぞれ搭載される２つの領域の外側全体に形成されている。第１の樹脂層３ａの下層には、それぞれ配線４，４ａを介して２層の第２の樹脂層３ｂが積層されており、層間の配線は、ビアホール８を介して接続されている。グランドパターン４ｇおよび最下層の配線４ａは、ソルダーレジスト９によって覆われている。
半導体チップ５のバンプは、第１の樹脂層３ａと第２の樹脂層３ｂとの間の配線４の先端部に設けられたパッド３０に接続されている。そして半導体チップ５のバンプが接続された配線４は、隣の半導体チップ５のバンプに接続され、あるいは、ビアホール８を介して下層の配線４ａに落とされる。
このように、本例では、最表層の導電パターンをグランドパターン４ｇとした配線基板において、半導体チップ５のバンプを内層の配線４に接続している。これにより、半導体チップ５のバンプに接続された配線４を、ビアホール８を経由して他の層へ引き回す必要がなくなるので、ビアホール８の数を削減することができるとともに、高密度実装が実現できる。
この点についてより具体的に説明する。基板上に搭載された２つ以上の半導体チップを結線し、かつ、基板の表層全体に、特にノイズ遮断を目的としたグランドパターンを配置した場合に、一方の半導体チップから他方の半導体チップへの信号線の経路を考える。半導体チップにおいては一般的に、信号線は全端子数の１／２〜１／３であり、他は電源・グランド端子である。ここで、仮に１００本の外部端子を有する半導体チップの５０端子が信号線であったと仮定すると、従来のような、半導体チップを配線基板の表層へ搭載した構成では、全ての信号線を、ビアホールを介して一旦内層へ接続し、表層のグランドパターンの下層を通すことでノイズを遮蔽した後、さらに、別のビアホールを介して、内層から結線先の表層の半導体チップに接続する必要がある。表層から内層へ接続するための端子数が５０、また内層から表層へ接続するための端子数が５０、合わせて信号線の数の倍である１００個のビアホールが必要となる。これに対し、本発明のように、チップ部品を内層の配線に接合する構成では、複数のチップ部品を接続するのに同一層内での直接の結線が可能となる。このことから、この表層と内層間のビアホールが不要となり、これら表層‐内層間の１００個のビアホール全てを排除することが可能となる。
また、本例によれば、配線基板の表層において半導体チップ５の周囲にビアホールを形成する必要がないので、グランドパターン４ｇによって覆われない領域を極小化することができ、シールド効果を高めることができる。例えば、半導体チップ５の周囲全体をグランドパターン４ｇとするのが理想的であるが、実際には、第１の樹脂層３ａには半導体チップ５が進入することによって、半導体チップ５の周囲に盛り上がりが生じるので、この盛り上がりを考慮して、半導体チップ５のエッジとグランドパターン４ｇとの隙間を０．５ｍｍ程度とすることができる。
図２０に、パッケージングされた電子部品３５を、配線基板内に埋め込んだ半導体チップ５と重なる位置で、第１の樹脂層３ａ上に搭載した例の断面図を示す。配線基板は、図１０に示したものと同様であり、両面に配線４，４ａを有する第１の樹脂層３ａの両面にソルダーレジスト９が形成されて構成される。半導体チップ５は、前述したのと同様に、バンプが第１の樹脂層３ａを貫通して配線４と接触することによって搭載されている。第１の樹脂層３ａ上に形成された配線４ａの端部に設けられたパッドには、クリームはんだが印刷法などによって供給される。そして、パッド上に電子部品３５のリード端子を位置決めし、リフローはんだ付けすることによって、電子部品３５が表面実装される。
ただしこの例では、第１の樹脂層３ａに熱可塑性樹脂を用いた場合、第１の樹脂層３ａとしては、リフロー温度でも半導体チップ５の接続部が損傷しないような、鉛フリーはんだの融点２２０℃といった比較的高温域での剛性を確保可能な、非結晶性樹脂あるいは非結晶性樹脂と結晶性樹脂の複合材などを適用するのが望ましい。
図２１Ａおよび図２１Ｂは、図２８Ａおよび図２８Ｂに示したＢＧＡを本発明に適用した例を示す。図２１Ａは、半導体チップ５，３６が搭載されていない状態での配線基板の平面図であり、図２１Ｂは、図２１Ａに示す配線基板に２つの半導体チップ５，３６を搭載した半導体パッケージの断面図である。なお、図２１Ａにおいて、半導体チップ５が搭載される位置は一点鎖線で示している。
本例では、半導体チップ５のバンプは第２の樹脂層３ｂ上の配線４の端部である内層のパッド３０に接続され、半導体チップ５上には他の半導体チップ３６が、その回路面が上向きとなるようにフェースアップ状態で搭載されている。第１の樹脂層３ａ上において、パッド３０の外周部には、他の半導体チップ３６との接続用のパッド３３が形成されており、他の半導体チップ３６の電極（不図示）とパッド３３間はボンディングワイヤ３４により接続されている。配線基板裏面のソルダーレジスト９で覆われていない領域には、はんだボール２１が形成されている。本例においては、半導体チップ５のバンプを内層の配線に接続したことにより、以下のような効果が達成される。まず、配線基板の表層において、半導体チップ５と接続する配線を配線基板の内層に引き回すために半導体チップ５の周辺にビアホールを形成する必要がなくなるので、ビアホール８の数を削減することができる。また、他の半導体チップ３６との接続用のパッド３３を半導体チップ５に近接させて設置することが可能になるので、ボンディングワイヤ３４の長さを短くすることができる。さらに、本例によれば、高密度実装が実現できるとともに、配線層数を削減することも可能になる。
図２２に、配線基板５１の両面に半導体チップ５２〜５５を搭載した、本発明を適用した機能モジュール５０の模式図を示し、図２３に、図２２に示す機能モジュール５０と比較するための、従来の構成を適用した機能モジュール７０の模式図を示す。
図２３に示す機能モジュール７０は、配線基板７１の両面に半導体パッケージ７２〜７５を搭載した一般的な構造を有する。例えば、携帯電話用の機能モジュールを想定した場合、半導体パッケージは、平面サイズが５〜１５ｍｍ四方、実装高さ１．０〜1.4ｍｍのものが主流である。ここで、配線基板７１に搭載される各半導体パッケージ７２〜７５の寸法を、半導体パッケージ７４が平面サイズ７ｍｍ×７ｍｍ、実装高さ１．２ｍｍ半導体パッケージ７５が平面サイズ１５ｍｍ×１５ｍｍ、実装高さ１．５ｍｍ、半導体パッケージ７２が平面サイズ１０ｍｍ×１０ｍｍ、実装高さ１，４ｍｍ、半導体パッケージ７３が平面サイズ７ｍｍ×７ｍｍ、実装高さ１，２ｍｍとする。配線基板７１は、配線層が６層の基板が必要とされ、配線基板７１の厚さは０．８ｍｍ、平面サイズは、実装占有エリアがパッケージサイズ＋３ｍｍ程度必要であることを考えると２８ｍｍ×２８ｍｍとなる。よって、この従来の半導体パッケージ７２〜７５を搭載した機能モジュール７０の寸法は、平面サイズが２８ｍｍ×２８ｍｍ、厚さが３．６ｍｍ程度となることが容易に想定される。
一方、図２２に示した機能モジュール５０は、図２３に示した半導体パッケージ７２〜７５内に封止されている半導体チップを直接、前述した方法を採用して、少なくとも第１の樹脂層および第２の樹脂層を有する配線基板５１に搭載した電子デバイスを有するものとする。ここで、半導体チップ５２〜５５のサイズを、それぞれ図２３に示した半導体パッケージ７３〜７５のサイズの７割と仮定する。すると、各半導体チップ５２〜５５の平面サイズは、半導体チップ５４が４．９ｍｍ×４．９ｍｍ、半導体チップ５５が１０．５ｍｍ×１０．５ｍｍ、半導体チップ５２が７ｍｍ×７ｍｍ、半導体チップ５３が４．９ｍｍ×４．９ｍｍとなる。また、各半導体チップ５２〜５５の厚さを０．１ｍｍとして、その厚さの半分まで配線基板５１に埋没させた構造としたとすると、各半導体チップ５２〜５５の実装高さは０．０５ｍｍとなる。配線基板５１は、本発明の特徴である内層の配線への直接接続により配線層を４層に低減可能であることが見込まれ、その場合の配線基板５１の厚さは０．６ｍｍ、平面サイズは、実装占有エリアをチップサイズ＋１ｍｍとすると、１７．４ｍｍ×１７．４ｍｍとなる。
これらのことから、図２２に示す機能モジュール５０は、平面サイズ１７．４ｍｍ×１７．４ｍｍ、厚さ０．７ｍｍで、従来の半導体パッケージ７２〜７５で構成された機能モジュール７０と同一機能を実現することが可能となる。本例では、本発明の適用により、モジュールの面積比で６２％の削減、厚さでは８１％を削減できると考えられ、顕著な小型化、薄型化効果を期待できる。
ここでは、従来構成と本発明による構成とを、半導体パッケージを搭載した機能モジュールと半導体チップを直接搭載した機能モジュールとで比較している。
その理由は以下のとおりである。従来構成では、配線基板の実用レベルのビアホールのランド直径は２００μｍ、ビアホールの配置ピッチは３００μｍである。このことから、半導体チップを配線基板に直接搭載しようとした場合、特に３００ピンを超えるような多ピンの半導体チップでは多数のビアホールが必要となる。そのため、ビアホールが配置可能な範囲まで半導体チップからの配線を引き回さなければならず、結果として、半導体パッケージを搭載した機能モジュールに対する小型化効果は限られている。したがって、取り扱い性の良さ等から、従来は、半導体チップを直接搭載するよりもパッケージングされたものを搭載して機能モジュールを構成する方法が一般に行われていた。
それに対して本発明では、配線基板の内層の配線に半導体チップのバンプを直接接続する構成を実現したことにより、ビアホールの数を大幅に削減できるため、半導体チップを配線基板に直接搭載した構成においても、前述のように劇的な小型化が実現可能となる。また、ビアホールの数を大幅に削減できることから、従来のように配線基板の表面に半導体チップを搭載する場合と比較して配線長を短くすることができる。配線長を短くすることができることにより、電気信号の減衰や配線からのノイズの混入による信号品質の低下を抑制することができる。
このように、本発明を適用することにより、電気特性に優れた小型、高密度の半導体パッケージ、あるいは機能モジュールが実現できることから、ひいては電子機器の小型化、薄型化が図れ、低価格で魅力のある製品提供が可能となる。
ここで、機能モジュールには、携帯電話をはじめとする携帯機器向けモジュールとして、カメラモジュール、液晶モジュール、ＲＦモジュール、無線ＬＡＮモジュール、Bluetooth（登録商標）モジュール、複数のチップを混載して１パッケージ化したシステムインパッケージ等の多様なモジュールがあげられる。さらに、
本発明を適用した電子デバイスとしては、特にデバイスの種類によらず全ての電子デバイス、例えばＣＰＵ、ロジック、メモリなどの半導体チップへの適用が可能である。個々の半導体チップを本発明の構造で構成した半導体パッケージとすることにより、従来の半導体パッケージに比べ、前述のとおり、高歩留まり、高信頼性、低コストの小型・薄型パッケージを実現できる。
これら本発明による電子デバイス、機能モジュール、半導体パッケージを電子機器へ適用することによって、特に小型・薄型化が要求される携帯電話、デジタルスチルカメラ、ＰＤＡ（Personal Digital Assistant）、ノート型パーソナルコンピュータ等の携帯機器の更なる小型・薄型化が可能となり、製品の付加価値を高めることができる。さらに、コンピュータ、サーバ等のハイエンド製品へ適用した場合には、電気特性、高密度実装に優れることから、更なる高性能化も期待できる。

Claims (40)

  1. 配線を介して互いに積層された第１の樹脂層と第２の樹脂層とを有する配線基板と、
    片面に突起電極が形成された少なくとも一つのチップ部品と、
    を有し、
    前記チップ部品は、前記第１の樹脂層内に進入し前記突起電極が前記配線と接触することで、前記配線と接続されており、
    前記第１の樹脂層は少なくとも１種の熱可塑性樹脂を含み、前記第1の樹脂層の融点での前記第２の樹脂層の弾性率が１ＧＰａ以上である電子デバイス。
  2. 前記第１の樹脂層は、非結晶性樹脂または結晶性樹脂と非結晶性樹脂との複合材料を含む、請求項１に記載の電子デバイス。
  3. 前記第１の樹脂層は、線膨張係数が前記チップ部品の線膨張係数と前記第２の樹脂層の線膨張係数との間の範囲にある、請求項１に記載の電子デバイス。
  4. 前記第１の樹脂層の線膨張係数は、前記チップ部品の線膨張係数と前記第２の樹脂層の線膨張係数との中間の値よりも前記チップ部品の線膨張係数に近い、請求項１に記載の電子デバイス。
  5. 前記第１の樹脂層はフィラーを含有している、請求項１に記載の電子デバイス。
  6. 前記第１の樹脂層の、前記突起電極が接触している配線がある側の面と反対側の面に、さらに導体パターンが形成されている、請求項１に記載の電子デバイス。
  7. 前記導体パターンは、前記配線とは別の配線である、請求項６に記載の電子デバイス。
  8. 前記導体パターンは、グランドパターンである、請求項６に記載の電子デバイス。
  9. 前記配線基板は、前記第１の樹脂層上にさらに前記配線とは別の配線を介して積層された、熱可塑性樹脂を含む第３の樹脂層を有し、
    前記第１の樹脂層は、前記第３の樹脂層の融点で１ＧＰａ以上の弾性率を有し、
    前記チップ部品とは別の、片面に突起電極が形成されたチップ部品が、前記第３の樹脂層内に進入し前記突起電極が前記別の配線と接触することで前記別の配線と接続されている、請求項１に記載の電子デバイス。
  10. 前記配線基板は、複数の前記第１の樹脂層を有する、請求項１に記載の電子デバイス。
  11. 複数の前記第１の樹脂層は互いに接して積層され、前記チップ部品は、前記突起電極が複数の前記第１の樹脂層を貫通した状態で、複数の前記第１の樹脂層に保持されている、請求項１０に記載の電子デバイス。
  12. ２つの前記第１の樹脂層が前記配線基板の表面側および裏面側に形成され、各前記第１の樹脂層に前記チップ部品が保持されている、請求項１０に記載の電子デバイス。
  13. 前記チップ部品を覆う付加的な絶縁層が形成されている、請求項１に記載の電子デバイス。
  14. 前記絶縁層は、前記配線基板の表面に形成されたコーティング層である、請求項１３に記載の電子デバイス。
  15. 前記第１の樹脂層上に、前記チップ部品が搭載された領域に開口部を有する少なくとも１層の絶縁層が形成されている、請求項１に記載の電子デバイス。
  16. 前記開口部を有する複数の前記絶縁層が、前記配線とは別の配線を介して積層されている、請求項１５に記載の電子デバイス。
  17. 前記第１の樹脂に保持されたチップ部品と重なる位置にさらに電子部品が搭載されている、請求項１に記載の電子デバイス。
  18. 前記電子部品はチップ部品またはリード付き部品であり、前記第１の樹脂層上に搭載され、前記第１の樹脂層の上に形成された配線と接続されている、請求項１７に記載の電子デバイス。
  19. 前記電子部品はチップ部品であり、その端子が形成された面を前記第１の樹脂層に保持されたチップ部品の反対側に向け、前記端子が、ボンディングワイヤによって、前記第１の樹脂層上に形成された電極パッドと接続されている、請求項１７に記載の電子デバイス。
  20. 前記第１の樹脂層に複数の前記チップ部品が保持されており、前記第１の樹脂層と前記第２の樹脂層との間の前記配線の一部は、複数の前記チップ部品同士を直接接続している、請求項１に記載の電子デバイス。
  21. 請求項１に記載の電子デバイスを有する機能モジュール。
  22. 請求項２１に記載の機能モジュールを有する電子機器。
  23. 請求項１に記載の電子デバイスを有する半導体パッケージであって、前記チップ部品は半導体チップであり、前記電子デバイスと他のデバイスとの電気的接続のための外部接続端子をさらに有する半導体パッケージ。
  24. 請求項２３に記載の半導体パッケージを有する電子機器。
  25. チップ部品が配線基板に搭載された電子デバイスの製造方法であって、
    片面に突起電極が形成されたチップ部品と、配線を介して互いに積層された第１の樹脂層と第２の樹脂層とを有する配線基板であって、前記第１の樹脂層は少なくとも１種の熱可塑性樹脂を含み、前記第1の樹脂層の融点での前記第２の樹脂層の弾性率が１ＧＰａ以上である配線基板を用意する工程と、
    前記第１の樹脂層の前記チップ部品が搭載される領域を前記第１の樹脂層の融点以上に加熱する工程と、
    前記第１の樹脂層の加熱された領域で、前記突起電極が形成された面を前記第１の樹脂層に向けて、前記チップ部品を前記第１の樹脂層に押し込む工程と、
    前記チップ部品の突起電極を、前記第１の樹脂層を貫通させて前記配線と接触させる工程と、
    前記突起電極と前記配線との接触状態を、前記第１の樹脂層が硬化するまで保持する工程と、
    を有する電子デバイスの製造方法。
  26. 前記第１の樹脂層の前記チップ部品が搭載される領域を加熱する工程は、前記チップ部品を加熱することを含む、請求項２５に記載の電子デバイスの製造方法。
  27. 前記チップ部品および前記配線基板を用意する工程の後に、前記第１の樹脂層の前記チップ部品が搭載される領域にプラズマ処理または紫外線照射処理を行う工程をさらに有し、この工程の後に、前記チップ部品を前記第１の樹脂層に押し込む工程を行う、請求項２５に記載の電子デバイスの製造方法。
  28. 片面に突起電極が形成された少なくとも一つのチップ部品が搭載される配線基板であって、
    第１の樹脂層と、
    前記第１の樹脂層内に進入した前記チップ部品の前記突起電極が接触する配線を介して前記第１の樹脂層に積層された第２の樹脂層と、
    を有し、
    前記第１の樹脂層は少なくとも１種の熱可塑性樹脂を含み、前記第1の樹脂層の融点での前記第２の樹脂層の弾性率が１ＧＰａ以上である配線基板。
  29. 前記第１の樹脂層は、非結晶性樹脂または結晶性樹脂と非結晶性樹脂との複合材料を含む、請求項２８に記載の配線基板。
  30. 前記第１の樹脂層は、線膨張係数が前記チップ部品の線膨張係数と前記第２の樹脂層の線膨張係数との間の範囲にある、請求項２８に記載の配線基板。
  31. 前記第１の樹脂層の線膨張係数は、前記チップ部品の線膨張係数と前記第２の樹脂層の線膨張係数との中間の値よりも前記チップ部品の線膨張係数に近い、請求項３０に記載の配線基板。
  32. 前記第１の樹脂層はフィラーを含有している、請求項２８に記載の配線基板。
  33. 前記第１の樹脂層の、前記突起電極が接触する配線がある側の面と反対側の面に、さらに導体パターンが形成されている、請求項２８に記載の配線基板。
  34. 前記導電パターンは、前記配線とは別の配線である、請求項３３に記載の配線基板。
  35. 複数の前記第１の樹脂層を有する、請求項２８に記載の配線基板。
  36. 複数の前記第１の樹脂層は互いに接して積層されている、請求項３５に記載の配線基板。
  37. 複数の前記第１の樹脂層は、前記配線とは別の配線を介して互いに接して積層されている、請求項３６に記載の配線基板。
  38. ２つの前記第１の樹脂層を表面側および裏面側に有する、請求項３５に記載の配線基板。
  39. 前記第１の樹脂層上に、前記チップ部品が搭載される領域に開口部を有する少なくとも１層の絶縁層が形成されている、請求項２８に記載の配線基板。
  40. 前記開口部を有する複数の前記絶縁層が、前記配線とは別の配線を介して積層されている、請求項３９に記載の配線基板。
JP2007512417A 2005-04-05 2006-03-14 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 Pending JPWO2006109383A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005108823 2005-04-05
JP2005108823 2005-04-05
PCT/JP2006/304974 WO2006109383A1 (ja) 2005-04-05 2006-03-14 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板

Publications (1)

Publication Number Publication Date
JPWO2006109383A1 true JPWO2006109383A1 (ja) 2008-10-09

Family

ID=37086676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007512417A Pending JPWO2006109383A1 (ja) 2005-04-05 2006-03-14 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板

Country Status (4)

Country Link
US (1) US20090020870A1 (ja)
JP (1) JPWO2006109383A1 (ja)
CN (2) CN101156237B (ja)
WO (1) WO2006109383A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
DE112007003083B4 (de) * 2006-12-22 2019-05-09 Tdk Corp. Mikrofonbaugruppe mit Unterfüllmittel mit niedrigem Wärmeausdehnungskoeffizienten
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
US7800916B2 (en) * 2007-04-09 2010-09-21 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
JP2009177122A (ja) * 2007-12-25 2009-08-06 Hitachi Chem Co Ltd 薄型接合体の製造方法及び薄型接合体
JP2009170753A (ja) * 2008-01-18 2009-07-30 Panasonic Corp 多層プリント配線板とこれを用いた実装体
JP5279355B2 (ja) * 2008-06-11 2013-09-04 キヤノン株式会社 液体吐出装置の製造方法
US8222739B2 (en) * 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
JP2011222553A (ja) * 2010-04-02 2011-11-04 Denso Corp 半導体チップ内蔵配線基板及びその製造方法
KR101665302B1 (ko) 2010-05-20 2016-10-24 에베 그룹 에. 탈너 게엠베하 칩 스택 제조 방법, 및 본 방법을 실시하기 위한 캐리어
RU2563971C2 (ru) 2010-10-14 2015-09-27 Стора Энсо Ойй Способ и устройство для присоединения чипа к печатной проводящей поверхности
US10396611B2 (en) 2013-04-15 2019-08-27 Mitsubishi Electric Corporation Rotor of rotary machine
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
GB2524791B (en) 2014-04-02 2018-10-03 At & S Austria Tech & Systemtechnik Ag Placement of component in circuit board intermediate product by flowable adhesive layer on carrier substrate
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) * 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
EP3474327A4 (en) * 2016-06-20 2019-06-19 Sony Corporation SEMICONDUCTOR CHIP HOUSING
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
WO2019167194A1 (ja) * 2018-02-28 2019-09-06 オリンパス株式会社 超音波プローブ及び超音波処置具
US11469152B2 (en) 2019-10-14 2022-10-11 Mediatek Inc. Semiconductor chip package and fabrication method thereof
KR20210146038A (ko) * 2020-05-26 2021-12-03 엘지이노텍 주식회사 패키지기판 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077457A (ja) * 1998-08-31 2000-03-14 Hitachi Chem Co Ltd 半導体装置、半導体実装用基板及び半導体装置の製造方法
JP2001156110A (ja) * 1999-11-24 2001-06-08 Omron Corp 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法
JP2003174060A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004228162A (ja) * 2003-01-20 2004-08-12 Denso Corp 電子制御装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
KR20010090354A (ko) * 1999-03-26 2001-10-18 가나이 쓰토무 반도체 모듈 및 그 실장 방법
JP2000309105A (ja) * 1999-04-27 2000-11-07 Canon Inc 液体収納容器、液体供給システムおよび前記液体収納容器の製造方法
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
WO2005034231A1 (ja) * 2003-10-06 2005-04-14 Nec Corporation 電子デバイスおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077457A (ja) * 1998-08-31 2000-03-14 Hitachi Chem Co Ltd 半導体装置、半導体実装用基板及び半導体装置の製造方法
JP2001156110A (ja) * 1999-11-24 2001-06-08 Omron Corp 半導体チップの実装方法、並びに、電磁波読み取り可能なデータキャリアの製造方法
JP2003174060A (ja) * 2001-09-27 2003-06-20 Dt Circuit Technology Co Ltd 半導体装置及びその製造方法
JP2004228162A (ja) * 2003-01-20 2004-08-12 Denso Corp 電子制御装置

Also Published As

Publication number Publication date
US20090020870A1 (en) 2009-01-22
CN101567357B (zh) 2011-05-11
WO2006109383A1 (ja) 2006-10-19
CN101567357A (zh) 2009-10-28
CN101156237A (zh) 2008-04-02
CN101156237B (zh) 2011-01-19

Similar Documents

Publication Publication Date Title
JPWO2006109383A1 (ja) 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JP5018826B2 (ja) 電子デバイスおよびその製造方法
US7816782B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
JP5326281B2 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP4592751B2 (ja) プリント配線基板の製造方法
US8941016B2 (en) Laminated wiring board and manufacturing method for same
US8411450B2 (en) Electronic device package, module, and electronic device
JP5262188B2 (ja) 基板
JPWO2007119608A1 (ja) 配線基板、実装基板及び電子装置
US9105616B2 (en) External connection terminal, semiconductor package having external connection terminal, and methods for manufacturing the same
JP2009278064A (ja) 半導体装置とその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US20060108146A1 (en) Structure of electronic package and method for fabricating the same
JP5018270B2 (ja) 半導体積層体とそれを用いた半導体装置
TW201947722A (zh) 覆晶封裝基板
JP2012147032A (ja) 基板の製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
US20090212444A1 (en) Semiconductor package and method of manufacturing the same
JP2009004813A (ja) 半導体搭載用配線基板
US9673063B2 (en) Terminations
KR102669579B1 (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
TWI393197B (zh) 晶片封裝
TWI393192B (zh) 晶片封裝結構製程
KR20100118884A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111017

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20111125