JP2000077457A - 半導体装置、半導体実装用基板及び半導体装置の製造方法 - Google Patents

半導体装置、半導体実装用基板及び半導体装置の製造方法

Info

Publication number
JP2000077457A
JP2000077457A JP24561598A JP24561598A JP2000077457A JP 2000077457 A JP2000077457 A JP 2000077457A JP 24561598 A JP24561598 A JP 24561598A JP 24561598 A JP24561598 A JP 24561598A JP 2000077457 A JP2000077457 A JP 2000077457A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
terminal
connection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24561598A
Other languages
English (en)
Inventor
Tokuo Okano
徳雄 岡野
Aizo Kaneda
愛三 金田
Masaaki Yasuda
雅昭 安田
Mika Tanji
美香 丹治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP24561598A priority Critical patent/JP2000077457A/ja
Publication of JP2000077457A publication Critical patent/JP2000077457A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】製造工程が簡易で、小型、薄型、低コスト化が
可能で、なおかつ接続信頼性に優れた半導体装置を提供
する。 【解決手段】半導体チップを、チップ表面をプリント配
線板に向け、間に熱硬化性接続材料を介してプリント配
線板に接続搭載してなる半導体装置において、半導体チ
ップの下のプリント配線板の表層絶縁層が接続温度にお
いて弾性率が3〜10GPaであるプリント配線板を用
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を接続
部材を介して配線回路基板に接続実装して得る半導体装
置において、信頼性に優れる半導体装置、半導体装置に
使用する半導体実装用プリント及び半導体装置の製造方
法を提供する。
【0002】
【従来の技術】半導体実装分野では、低コスト化、高精
細化に対応した新しい実装形態として半導体チップを直
接プリント配線板やフレキシブル配線板に搭載するフリ
ップチップ実装が注目されている。フリップチップ実装
方式としては、チップの端子にはんだバンプを設け、は
んだ接続を行う方式やチップのバンプと配線板端子とを
導電性接着剤を介して電気的接続を行う方式が知られて
いる。これらの方式では、接続するチップと配線板の熱
膨張係数差に基づくストレスが、各種環境下に曝した場
合、接続界面で発生し接続信頼性が低下するという問題
がある。このため、接続界面のストレスを緩和する目的
で一般にエポキシ樹脂系のアンダーフィル材をチップ/
配線板の間隙に注入する方法が検討されている。しか
し、このアンダーフィルの注入工程は、プロセスを煩雑
化し、生産性、コストの面で不利になるという問題があ
る。このような問題を解決すべく最近では、電気的接続
と封止機能を有する熱硬化性接続材料を用いたフリップ
チップ実装が、プロセスの簡易性という観点から注目さ
れている。
【0003】
【発明が解決しようとする課題】プリント配線板へのフ
リップチップ実装に用いられる熱硬化性接続材料には、
電気絶縁性の樹脂材料又は電気絶縁性の樹脂材料に導電
性粒子を分散した異方導電性接続材料のフィルムあるい
はペーストがある。これらの樹脂材料としては、接続後
の接続信頼性を確保するために、エポキシ樹脂等の熱硬
化性樹脂を含むものが用いられている。この熱硬化性接
続材料をチップと接続する部位にあらかじめ張付けまた
は塗布しておき、そこへチップを表面がこれに向かい合
うように搭載し、チップ背面から加熱ヘッドを押し当て
加圧及び加熱してチップの電極に形成したバンプと基板
端子を電気的に接続するとともにチップとプリント基板
との間の樹脂を硬化させるものである。
【0004】この熱硬化性接続材料を用いたフリップチ
ップ実装は、工程が簡易であり、鉛等の環境負荷の大き
い材料を使用しないクリーンな実装方法であり、半導体
装置の小型、薄型、低コスト化を実現できる実装方法と
して期待されているが、最大の課題は接続信頼性の確保
である。従来のフリップチップ接続方式であるはんだ接
続や導電性接着剤による接続では接続部が固着されてい
るのに対し、熱硬化性接続材料を用いた接続では接触方
式であり、熱硬化性接続材料の残留圧縮応力により接続
が保持されるため、高温処理や温度変化における接続抵
抗の安定化が実用化する上で重要である。すなわち、は
んだ実装部品との混載を考慮したIRリフロー後の接続
信頼性や温度サイクル試験における接続信頼性を確保す
ることが急務である。
【0005】熱硬化性接続材料により実装した半導体装
置に従来使用しているプリント配線板としては、ガラス
布基材エポキシ樹脂基板、ガラス布基材ビストリアジン
樹脂基板等のガラス布基材を使用したプリント配線板、
又は前述のプリント配線板にビルドアップ層を形成し、
より高密度配線を実現したビルドアップ基板が使用され
ている。
【0006】しかし、図1に示すようにガラスクロス1
1を使用したプリント基板には、ガラスクロスの織り目
の凹凸に沿って表面に凹凸が発生している。凹凸の最大
値は5μmに達する場合もある。プリント配線板用ガラ
スクロスは、ガラス繊維を複数束ねたヤーンを平織りに
したものが通常使用されているため、微視的にはガラス
繊維が偏在している。すなわち、ヤーンの交差する部分
は極めて高密度であるが、ヤーンの中間でかつ交差しな
い部分はガラス繊維密度がほとんどゼロの部分も存在す
る。得られたプリント配線板は表層絶縁層のガラスクロ
スのヤーンの交点で厚みが厚く表面が盛り上がり、交差
しない部分では低く窪んでいる。ヤーンのピッチは0.
4〜1mm程度であり、これと同じピッチで表面の配線
や端子12にも凸凹が生じている。図2に示すようにバ
ンプ21を形成したフリップチップ22をこのプリント
配線板に熱硬化性接続材料23を介して接続搭載すると
きに、全接続点で導通を得るためには、最も盛り上がっ
ている端子を、最も窪んでいる端子以下に沈み込ませな
ければならない。
【0007】しかし、ガラスクロスを使用した表層絶縁
層は、通常、接続温度である180℃において10GP
aを超えているため、大きな荷重でチップを押し付けた
としても沈み込みにくい。さらに表層絶縁層の元々盛り
上がっている部分は、先述したようにガラスクロスの交
差点であり、ガラスの密度が高く微視的に見て弾性率が
先述した値よりもさらに高い部分であり、この部分を十
分に沈み込ませるのは難しい。そのため、接続時に大き
な荷重を加えたとしても、基板の表層絶縁層の元々窪ん
でいる部分では、半導体チップのバンプと基板端子との
十分な密着が得られにくい。
【0008】このように、従来のガラスクロスを表層絶
縁層に用いたプリント配線板を使用した半導体装置で
は、プリント配線板の元々窪んでいる部分の半導体チッ
プのバンプと基板端子との密着が不十分であるため、図
3に示すように、この半導体装置をリフロー処理や温度
サイクル処理に曝すと、プリント配線板の元々窪んでい
る部分の半導体チップのバンプ31と基板端子32との
間で隙間33を生じ、接続不良を発生してしまう。この
ような接続不良は、ガラスクロスをその中に持つ表層絶
縁層のあるプリント配線板を用いた半導体装置では、避
けるのが困難な問題である。
【0009】一方、ビルドアップ基板では、表層絶縁材
料は従来、ガラス繊維等の補強材は含まれていないた
め、図4に示すように接続時に基板端子41が大きく沈
み込みチップのエッジ42と基板配線43との隙間が小
さくなりやすく、第4図のようにチップ41のエッジと
基板配線43が接触したり、あるいは熱硬化性接続材料
中の導電粒子がチップ端部と配線基板との隙間に挟まれ
て、エッジショートによる動作不良を引き起こしやす
い。エッジショートを防ぐため、接続時の荷重を低くす
ると、接続時にチップのバンプと基板の端子とが十分に
密着しなくなるため、接続抵抗が高くなる。また、チッ
プ端部に対向する基板配線部をソルダーレジスト等で覆
いエッジショートを防いだ場合でも、接続時のビルドア
ップ層の弾性率は3GPa以下と極めて低いため、荷重
を高くしても基板端子は非常に沈みやすい状態のためバ
ンプに十分な反力を与えることができず、バンプと端子
との十分な密着が得られにくく、接続抵抗が高くなりや
すい。これらのチップバンプと基板端子が、十分に密着
していない状態(接続は、導電粒子を介してか、又はバ
ンプ面の一部と端子面の一部の部分的な接触によって保
たれている状態)の半導体装置は、リフロー処理や温度
サイクル試験により、接続抵抗がさらに上昇したり、電
気的オープンが発生しやすい。また、高位置精度なソル
ダレジスト形成技術が必要であり、現実的ではない。ま
た一般的に接続高さ(チップと基板のギャップ)は小さ
いほど、耐温度サイクル性に優れていることが知られて
いる(吉田他4名、異方導電接着フィルムによるベアチ
ップ実装、回路実装学会誌、Vol.12、No.7)
が、ソルダーレジストを薄く形成することは難しく、接
続高さが高くなりやすく、耐温度サイクル性を損いやす
い。
【0010】以上述べたことをまとめると、従来のガラ
スクロスを表層絶縁層に用いたプリント配線板では、表
層絶縁層の弾性率が高すぎるため接続不良が発生しやす
く、従来のビルドアップ配線板では、その表層絶縁層が
低弾性でありすぎるためエッジショート及び接続不良が
発生しやすい。
【0011】したがって、現状では、熱硬化性接続材料
により接続した半導体装置はでこれらの耐リフロー性及
び耐温度サイクル性といった接続信頼性を十分に満足す
ることは困難であった。
【0012】本発明者らは、この課題を解決するため鋭
意検討した。その結果、本発明者らは、接続時の基板表
層絶縁材料の接続時の弾性率、及び半導体チップの電極
と接触するプリント配線板の端子の沈み込みが、接続信
頼性に極めて重大な影響を及ぼすこと、さらにそのプリ
ント配線板の表層絶縁材料の弾性率及びプリント配線板
の端子の沈み込みを適正な範囲にすることにより、接続
信頼性を十分に確保できることを見出し、本発明に到達
した。本発明は、製造工程が簡易で、小型、薄型、低コ
スト化が可能で、なおかつ接続信頼性に優れた半導体装
置を提供するものである。
【0013】
【課題を解決するための手段】本発明の第1の半導体装
置は、半導体チップを、チップ表面をプリント配線板に
向け、間に熱硬化性接続材料を介してプリント配線板に
接続搭載してなる半導体装置において、半導体チップの
電極と接続するプリント配線板の端子の下の表層材料の
絶縁層の接続温度における弾性率が3〜10GPaであ
ることを特徴とする。
【0014】また、本発明の第2の半導体装置は、半導
体チップを、チップ表面をプリント配線板に向け、間に
熱硬化性接続材料を介してプリント配線板に接続搭載し
てなる半導体装置において、半導体チップの電極と接触
し電気的に接続しているプリント配線板の端子が基板板
厚方向に、該端子部及び他の端子部から100μm以上
離れた基板表面より5μm以上沈み込み、かつ半導体チ
ップのエッジとプリント配線板の配線との隙間が5μm
以上であることを特徴とする。
【0015】また、本発明の第3の半導体装置は、半導
体チップを、チップ表面をプリント配線板に向け、間に
熱硬化性接続材料を介してプリント配線板に接続搭載し
てなる半導体装置において、半導体チップの電極と接続
するプリント配線板の端子の下の表層材料の絶縁層の接
続温度における弾性率が3〜10GPaであり、半導体
チップの電極と接触し電気的に接続しているプリント配
線板の端子が基板板厚方向に、該端子部及び他の端子部
から100μm以上離れた基板表面より5μm以上沈み
込み、かつ半導体チップのエッジとプリント配線板の配
線との隙間が5μm以上であることを特徴とする。
【0016】また、本発明の半導体装置用のプリント配
線板は、半導体チップを、チップ表面をプリント配線板
に向け、間に熱硬化性接続材料を介してプリント配線板
に接続するときの温度におけるプリント配線板の半導体
チップの電極と接続するプリント配線板の端子の下の表
層材料の絶縁層の弾性率が3〜10GPaであることを
特徴とする。
【0017】また、本発明の第1の半導体装置の製造方
法は、半導体チップを、チップ表面をプリント配線板に
向け、間に熱硬化性接続材料を介してプリント配線板に
接続搭載する半導体装置の製造において、半導体チップ
の電極と接続するプリント配線板の端子の下の表層材料
の絶縁層の接続温度における弾性率を3〜10GPaに
することを特徴とする。
【0018】また、本発明の第2の半導体装置の製造方
法は、半導体チップを、チップ表面をプリント配線板に
向け、間に熱硬化性接続材料を介してプリント配線板に
接続搭載する半導体装置の製造において、半導体チップ
の電極と接触し電気的に接続しているプリント配線板の
端子を基板板厚方向に、該端子部及び他の端子部から1
00μm以上離れた基板表面より5μm以上沈み込ま
せ、かつ半導体チップのエッジとプリント配線板の配線
との隙間を5μm以上にすることを特徴とする。
【0019】また、本発明の第3の半導体装置の製造方
法は、半導体チップを、チップ表面をプリント配線板に
向け、間に熱硬化性接続材料を介してプリント配線板に
接続搭載する半導体装置の製造において、半導体チップ
の電極と接続するプリント配線板の端子の下の表層材料
の絶縁層の接続温度における弾性率を3〜10GPaに
し、半導体チップの電極と接触し電気的に接続している
プリント配線板の端子を基板板厚方向に、該端子部及び
他の端子部から100μm以上離れた基板表面より5μ
m以上沈み込ませ、かつ半導体チップのエッジとプリン
ト配線板の配線との隙間を5μm以上にすることを特徴
とする。
【0020】
【発明の実施の形態】(半導体チップ及びバンプ)本発
明に用いる半導体チップとしては、フリップチップ接続
用にごく一般的に使用されているものが使用できる。プ
リント配線板と接続するための電極として形成するバン
プとしては、金めっきバンプ、金スタッドバンプ、導電
性樹脂によるバンプ、はんだバンプ等の一般的に用いら
れているものが使用できる。また、半導体チップにバン
プを形成せず、プリント配線板の端子部にバンプを形成
してもよい。バンプの高さは、10μm以上である必要
がある。これは、第5図に示すように半導体チップの電
極と接触し電気的に接続しているプリント配線板の端子
が基板板厚方向に、該端子部及び他の端子部から100
μm以上離れた基板表面より5μm以上沈み込み、かつ
半導体チップのエッジとプリント配線板の配線との隙間
が5μm以上となるようにするためである。端子沈み込
み及びエッジと配線の隙間は大きい方が好ましいが、バ
ンプが高くなりすぎると耐温度サイクル性を損うため、
バンプの高さとしては、15μm〜30μmがより好ま
しい。
【0021】(熱硬化性接続材料)熱硬化性接続材料
は、電気絶縁性の樹脂、又は電気絶縁性のマトリックス
樹脂と微細な導電粒子とからなる異方導電性接続材料が
使用できる。これらに使用する樹脂は、エポキシ樹脂、
フェノキシ樹脂の他、半導体チップ及び基板に接着性を
有する電気絶縁性に優れる樹脂で構成し、加圧圧着温度
(通常は120〜250℃の範囲)で溶融・流動し、短
時間(20秒以内)に硬化する熱硬化性樹脂であること
が望ましい。ただし、ポリエステル、ポリビニルブチラ
ール、ポリイミド樹脂などの接着性を有する熱可塑性樹
脂と熱硬化樹脂との混合複合体であっても差し支えな
い。さらに、半導体チップとの熱膨張係数の差による応
力を低減するために樹脂の線膨張係数ならびに弾性率を
下げる目的をもって、石英などの無機充填材やエラスト
マー等の弾性体微粒子を配合・分散させてもよい。常温
でペースト状のものでも差し支えはないが、予めフィル
ム状に成形した方が扱いやすく、接着時にボイドができ
にくく、信頼性に優れる。
【0022】フィルム形成は、これら少なくともエポキ
シ樹脂、アクリルゴム、フェノキシ樹脂、潜在性硬化剤
からなる接着組成物又はこの接着組成物と導電粒子を有
機溶剤に溶解あるいは分散により液状化して、剥離性基
材上に塗布し、硬化剤の活性温度以下で溶剤を除去する
ことにより行われる。このとき用いる溶剤は、芳香族炭
化水素系と含酸素系の混合溶剤が材料の溶解性を向上さ
せるため好ましい。
【0023】異方導電性接続材料の樹脂に分散される導
電性粒子は、Ni、Ag、Au、Cuなど導電性の優れ
た金属で良く、ポリマー粒子を核にしてこれらのいずれ
か、もしくは、複数の金属をめっきして形成してもよ
く、さらに金属粒子の横方向の絶縁性を高めるために、
金属粒子あるいは金属被覆粒子自体に極薄の有機絶縁膜
を形成したものを用いてもよい。また、Ni、Cu、A
g、WにAuやPtなどの貴金属めっきした金属粒子を
用いることができる。上記した導電性粒子は異方導電性
を確保するには少なくとも平均粒子径にして0.5〜2
0μm(より好ましくは1〜20μm)、樹脂に対して
体積比0.1〜30vol%(より好ましくは0.2〜
15vol%)の範囲内で配合・分散することが好まし
い。
【0024】ただし、異方導電性接続材料が加圧圧着さ
れる際に導電粒子がマトリックス樹脂とともにチップ表
面を流動するので、チップ表面の損傷を避けるために
は、2層構造の異方性導電フィルムを使用するのが望ま
しい。チップ面側はマトリックス樹脂のみか、あるい
は、粒子端面が球形に近い微細石英などの無機充填材を
分散させた層であり、基板の側の層は上記した金属粒
子、樹脂粒子に金属をめっきした粒子、あるいは金属粒
子に極薄の有機絶縁膜を被覆した粒子のいずれかを分散
させた層からなる2層構造の異方性導電フィルムを用い
ることが好ましい。
【0025】熱硬化性接続材料は、プリント配線板の半
導体チップ搭載部に塗布、場合によっては乾燥するか、
あるいはフィルムを半導体チップのサイズと同じか若干
大きいXY寸法に切断し、プリント配線板の半導体チッ
プ搭載部に載せ、熱圧プレスを用いて熱圧着する。
【0026】半導体チップのプリント配線板への搭載
は、フリップチップボンダー等を用いて行える。半導体
チップのバンプ電極とプリント配線板の端子とを位置合
わせし、加熱、加圧を所定時間行い、半導体チップとプ
リント配線板を接続する。
【0027】接続時の熱硬化性接続材料の加熱温度は、
120℃〜250℃が可能であり、150〜210℃が
一般的であり、特に180℃前後が熱硬化性接続材料の
溶融、流動、硬化特性上好ましく、接続後の熱硬化性接
続材料中ボイド発生が少なく好適である。接続時の半導
体チップ直下のプリント配線板の表層部分の温度は、熱
硬化性接続材料の温度とほぼ同等になる。
【0028】(基板表層材料の弾性率)本発明に用いる
プリント配線板は、熱硬化性接続材料によりプリント配
線板に半導体チップを接続搭載するときの、半導体チッ
プの電極と接続されるプリント配線板の端子の下の表層
材料の絶縁層の弾性率が、接続温度において3〜10G
Paのものである。ここで論じる弾性率は、表層絶縁層
の面方向の引張り弾性率であり、動的粘弾性装置で測定
した貯蔵弾性率を指し、その測定は、表層絶縁層の材料
となるプリプレグ、接着フィルム又は銅箔付き接着フィ
ルムを硬化させて作成したフィルム(銅箔付きのものは
銅箔をエッチングにより除去する)に引張り荷重をかけ
て、周波数10Hz、昇温速度5〜10℃/minで−
50℃から300℃まで測定する温度依存性モードで行
った。通常、ガラスクロスや繊維が補強材として入って
いるプリント配線板の表層絶縁材料の弾性率は、面方向
と厚み方向とで異なり、繊維が配向している面方向に比
べ、繊維方向に直角方向となる厚み方向の弾性率の方が
小さくなる。本発明の半導体装置の場合、原理的には厚
み方向の弾性率がその半導体装置の接続信頼性に及ぼす
影響の方が重要ではあるが、現実的には、厚み方向の弾
性率を測定するのは困難でり、なおかつ、厚み方向の弾
性率と面方向の弾性率は、ほぼ比例関係にあるため、面
方向の弾性率を規定したのである。
【0029】(表層絶縁層の内容)プリント配線板の端
子の下の絶縁層の内容としては、樹脂単独とすると接続
温度における弾性率を3GPa以上にするのは難した
め、電気絶縁性樹脂と補強材からなる絶縁層が好まし
い。この絶縁層は、プリプレグ、接着フィルム及び銅箔
付き接着フィルム等を用いて形成する。
【0030】(補強材)端子下の絶縁層中に入れる補強
材としては、ガラスクロス、ガラス不織布、ガラス短繊
維、アラミド不織布、アラミド短繊維、充填材粒子、ウ
ィスカーを使用できる。ガラスクロスを使用する場合
は、その織り密度や、樹脂のガラス転移点や樹脂と補強
材の割合を調整することで、接続温度における弾性率を
10GPa以下にするとともに、端子高さばらつきを
2.5μm以下とする必要がある。従来の技術で述べた
ようにガラスクロスの交差点である凸の部分はガラスの
密度が高く、沈みにくいため、端子高さばらつきを2.
5μm以下にしないとリフローや温度サイクルで接続不
良を発生してしまうからである。このように端子高さば
らつきを小さくするには、樹脂の割合を多くすること、
樹脂中に充填材を入れることが有効である。樹脂の割合
を多くする場合は、絶縁層中に、樹脂を40重量%以
上、更に好ましくは45重量%以上入れる。一方、樹脂
中に充填材を入れる場合の充填材としては、水酸化アル
ミニウム、タルク、クレー、シリカ、マイカ、マグネシ
ア、アルミナ、コージェライト、ムライト、スピネル、
水酸化マグネシウム、チタン酸カリウム、珪酸カルシウ
ム、珪酸アルミ、炭酸カルシウム等を使用できる。充填
材の配合量は、樹脂100重量部に対し、10〜200
重量部がこのましい。
【0031】端子下の絶縁層中に入れる補強材として、
ガラス不織布、ガラス短繊維、アラミド不織布、アラミ
ド短繊維、セラッミック粒子、ウィスカーを使用した場
合は、ガラスクロスを使用した場合比べ、絶縁層をより
均一補強できるため端子の高さばらつきが2.5μmよ
り大きくても接続不良を発生しにくく、補強材としてよ
り好ましい。この中でも特にウィスカーが好適である。
使用できるウィスカーとしては、電気絶縁性のセラミッ
クウィスカーが好ましい。例えば、硼酸アルミニウム、
ウォラストナイト、チタン酸カリウム、塩基性硫酸マグ
ネシウム、窒化けい素、α−アルミナの中から選ばれた
1以上のものを用いることができる。その中でも、硼酸
アルミニウムウィスカーは、程好い弾性率であり、熱膨
張係数も小さく、しかも比較的安価である。この硼酸ア
ルミニウムウィスカーを表層絶縁層中に基材として用い
たプリント配線板は、従来のガラスクロスを表層絶縁層
中に用いたプリント配線板よりも、微視的に均一に繊維
強化されており、表面の凹凸が小さく、レーザによる穴
加工性にも優れている。したがって、本発明に用いるウ
ィスカーの材質としては、硼酸アルミニウムが最適であ
る。
【0032】(ウィスカー)ウィスカーの平均直径は、
0.1μm以下であると樹脂ワニスへの混合が難しくな
るとともに塗工作業性が低下し、3μm以上となると表
面の平滑性に悪影響がでるとともにウィスカーの微視的
な均一分散性が損なわれるたる。したがって、ウィスカ
ーの平均直径は0.1μm以上3μm以下が好ましい。
さらに同様の理由と塗工性が良い(平滑に塗りやすい)
ことから平均粒径は0.5μm以上1μm以下が最も好
ましい。このような直径のウィスカーを選択することに
より、従来のガラスクロスを基材としたプリプレグを使
用するよりも表面平滑性に優れた多層プリント配線板を
得ることができる。
【0033】またウィスカーの平均長さは、平均直径の
10倍以上であることが好ましい。10倍未満である
と、繊維としての補強効果が僅かになると同時に、後述
するウィスカーの樹脂層中での2次元配向が困難になる
ため、配線板にしたときに十分な剛性が得られない。前
記理由から、ウィスカーの平均長さは平均直径の約20
倍以上であることがさらに好ましい。しかしウィスカー
が長すぎる場合は、ワニス中への均一分散が難しくなる
と同時に塗工作業性が低下する。また、ある一つの導体
回路間と接触したウィスカーが他の導体回路と接触する
確率が高くなり、繊維に沿って移動する傾向にある銅イ
オンのマイグレーションによる回路間短絡事故を起こす
可能性があるという問題がある。従ってウィスカーの平
均長さは100μm以下が好ましく、さらに好ましくは
50μm以下である.このような長さのウィスカーを使
用した本発明の銅箔付きプリプレグを用いて作製した多
層プリント配線板は、従来のガラスクロスを基材にした
プリプレグを使用した多層プリント配線板よりも耐マイ
グレーション性に優れる。
【0034】また多層プリント配線板の剛性及び耐熱性
をさらに高めるのに、シランカップリング剤で表面処理
したウィスカーを使用することも有効である。カップリ
ング剤で表面処理したウィスカーは、樹脂との濡れ性、
結合性がすぐれ剛性及び耐熱性を向上させることができ
る。このとき使用するカップリング剤は、シリコン系、
チタン系、アルミニウム系、ジルコニウム系、ジルコア
ルミニウム系、クロム系、ボロン系、リン系、アミノ酸
系等の公知のものを使用できる。
【0035】(樹脂)表層材料の絶縁層に使用する樹脂
は、従来のガラスクロスを基材とするプリント配線板に
使用されている樹脂や従来のビルドアップ基板の表層絶
縁層に使用されている樹脂を使用することが出来る。樹
脂の種類としては、例えばエポキシ樹脂、ビストリアジ
ン樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹
脂、けい素樹脂、不飽和ポリエステル樹脂、シアン酸エ
ステル樹脂、イソシアネート樹脂、ポリイミド樹脂また
はこれらのの種々の変性樹脂類が好適である。この中
で、プリント配線板特性上、特にビストリアジン樹脂、
エポキシ樹脂が好適である。そのエポキシ樹脂として
は、ビスフェノールA型エポキシ樹脂、ビスフェノール
F型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、
フェノールノボラック型エポキシ樹脂、クレゾールノボ
ラック型エポキシ樹脂、ビスフェノールAノボラック型
エポキシ樹脂、サリチルアルデヒドノボラック型エポキ
シ樹脂、ビスフェノールFノボラック型エポキシ樹脂、
脂環式エポキシ樹脂、グリシジルエステル型エポキシ樹
脂、グリシジルアミン型エポキシ樹脂、ヒダントイン型
エポキシ樹脂、イソシアヌレート型エポキシ樹脂、脂肪
族環状エポキシ樹脂及びそれらのハロゲン化物、水素添
加物、及び前記樹脂の混合物が好適である。なかでもビ
スフェノールAノボラック型エポキシ樹脂またはサリチ
ルアルデヒドノボラック型エポキシ樹脂は耐熱性に優れ
好ましい。
【0036】(樹脂とウィスカーの割合)本発明の内層
回路入り多層銅張積層板の外層絶縁層中のウィスカーの
配合量は、5〜350重量部が好ましい。ウィスカーの
配合量を樹脂固形分100重量部に対し5重量部以上と
するのは、5重量部未満では、接続温度おいて3GPa
以上の弾性率を得ることが難しく、製造工程中におい
て、銅箔付きプリプレグのカールが大きくなることや銅
箔付きプリプレグの切断時に樹脂が細かく砕けて飛散し
やすくなる等の取り扱い性が悪くなるからである。一方
ウィスカーの配合量が350重量部以下とするのは、3
50重量部以上であると、製造工程中の熱圧成形時の内
層回路の穴埋め性や凹凸部への埋めこみ性が損なわれ、
熱圧成形後のウィスカーと樹脂からなる外層絶縁層中に
ボイドやかすれが発生しやすく配線板特性を損ないやす
くなるとともに、接続時の温度での弾性率が10GPa
を超え接続後の半導体装置において表層絶縁層が窪んで
いる部分のバンプと端子の密着が不十分になり接続信頼
性を損う恐れがあるからである。
【0037】さらに、一般的な接続温度である180℃
における弾性率を3〜10GPaにするため、内層回路
の穴埋め性や凹凸部への埋めこみ性を向上するため、本
発明の半導体装置のプリント配線板の表層絶縁層中のウ
ィスカーの配合量は、樹脂固形分100重量部に対し3
0〜230重量部であることがより好ましい。このよう
にプリント配線板の表層絶縁層の弾性率を規定すること
により、半導体チップの電極のバンプ面とプリント配線
板の端子の面とを十分に密着させることができる。
【0038】(接続条件)本発明の半導体装置は、半導
体チップのプリント配線板への接続搭載時に、半導体チ
ップの電極と接触し電気的に接続しているプリント配線
板の端子を基板板厚方向に、図5に示すように該端子部
及び他の端子部から100μm以上離れた基板表面より
5μm以上沈み込ませる。通常、基板表面には最大5μ
m程度の凹凸が生じているため、全接続点で導通を得る
ためには、最も盛り上がっている端子を最大5μm程度
沈み込ませなければならないが、本発明では、さらに沈
み込ませ、元々最も窪んでいた端子でさえも5μm以上
沈み込ませる。これは、接続後に基板表層絶縁層に端子
を押し上げようとする力を残すことが目的である。従
来、熱硬化性接続材料による半導体チップとプリント配
線板の接続体である半導体装置において、半導体チップ
のバンプとプリント配線板の端子との密着は、主に熱硬
化性接続材料の硬化収縮力と接続後の温度降下に伴なう
熱収縮力により保たれており、半導体装置がリフロー処
理や温度サイクル試験に曝されると、これらの熱硬化性
接続材料の収縮力は緩和し密着が不十分となり接続不良
が発生しやすくなる。しかし、本発明では、熱硬化性接
続材料の収縮力に加えて前述した基板表層絶縁層に端子
を押し上げようとする力があるため、熱硬化性接続材料
の収縮力が緩和したときに、これを補うかたちで基板表
層絶縁層の端子を押し上げようとする力が作用し、バン
プと端子の密着を確保し、接続信頼性を保つのである。
この表層絶縁層が端子を押し上げようとする力は、表層
絶縁層の弾性率が低い場合には十分得られないが、本発
明のように基板表層絶縁層の接続時の弾性率が3GPa
以上であれば、接続信頼性を確保するのに十分な力が得
られる。また、本発明の半導体装置は、接続後の半導体
チップのエッジとプリント配線板の配線との隙間を第5
図に示すように5μm以上とする。これは、半導体チッ
プのエッジとプリント配線板の配線が直接接触したり、
熱硬化性接続材料中の導電粒子を介して電気的につなが
ったりして、半導体チップに電流がリークするいわゆる
エッジショートが発生し、半導体装置が動作不良を起こ
す現象を防ぐためである。図示はしてないが、端子部以
外の配線上や絶縁層上にソルダーレジストを付けてもよ
く、この場合、エッジショートを防ぐのに有効である。
このように本発明の半導体装置のプリント配線板端子の
沈み込みを5μm以上とし、かつ半導体チップのエッジ
とプリント配線板の配線との隙間を5μmとするために
は、接続時の荷重で制御するのが最も簡便であり、ま
た、本発明のプリント配線板の表層絶縁層は接続温度で
弾性率が3〜10GPaであるためその範囲にするのは
容易である。接続時の荷重は、プリント配線板の表層絶
縁層の弾性率、熱硬化性接続材料の溶融、流動、硬化特
性、接続時の加熱温度によって適宜選択するものである
が、通常の場合バンプと端子の接触面あたり50MPa
〜300MPaである。
【0039】
【作用】図6に示すように、本発明の半導体装置に用い
るプリント配線板は、熱硬化性接続材料によりプリント
配線板に半導体チップを接続搭載するときの、半導体チ
ップが搭載される直下のプリント配線板の表層材料の絶
縁層51の弾性率が、接続時の温度において3〜10G
Paであるため、接続時にプリント配線板が適度に沈み
やすく、かつ適度な反発力もあるため、半導体チップの
バンプ52とプリント配線板端子53とが十分に密着し
接続信頼性に優れ、なおかつエッジショートも発生しに
くい。
【0040】また、本発明の半導体装置は、プリント配
線板端子を接続時に5μm以上沈み込ませ、表層絶縁層
に端子を押し上げバンプと端子との密着を確保しようと
する力もが残るため、リフロー処理や温度サイクルに曝
されても、接続不良を生じにくい。
【0041】
【実施例】以下、本発明を実施例に基づいて詳細に説明
するが、本発明はこれに限定されるものではない。 実施例1 半導体チップ1は、サイズ10mm角、ボンディングパ
ッドのアルミ膜の上にバンプボンダーでスタッドバンプ
を形成し、高さ20μmにレベリングし、直径90μ
m、ピッチ200μmのAuスタッドバンプによる電極
を設けたものを使用した。プリント配線板は、内層板に
日立化成工業(株)製銅張積層板MCL−E−679の
厚み0.4mmにエッチングにより回路形成したプリン
ト配線板を用い、外層には日立化成(株)製銅箔付高剛
性接着フィルムMCF−6000E、絶縁層厚さ60μ
mを用いた。このMCF−6000Eを単体で熱圧成形
し、銅箔をエッチングにより除去し、得られた絶縁層の
弾性率を動的粘弾性装置(以下DVEと略す)にて測定
したところ、第7図に示すように温度180℃において
6GPaであった。このMCF−6000Eを前述した
内層板の上下に接着フィルム層を内層板に向け構成し、
熱圧成形し、回路加工して、4層プリント配線板を得
た。外層配線は、エッチングにより形成した厚さ15μ
mのCuの上に電解Niめっき、電解Auめっき工程を
へて、Ni約5μm、Au約0.5μmを被覆し形成
し、半導体チップが搭載され半導体チップのバンプと接
続すべき端子部の配線幅は90μmとし、ピッチは半導
体チップのバンプと同じく200μmとした。なお、半
導体チップ及びプリント配線板ともにバンプ、端子及び
配線に異常の無いことを確認してから使用した。熱硬化
性接続材料には、日立化成(株)製の異方導電性接続材
料であるフリップタックFC262Bの50μm厚みの
ものを使用した。これを11mm角に切断し、プリント
配線板の半導体チップが搭載される位置を覆うように、
温度80℃、圧力0.5MPa、加圧加熱時間5sの条
件で貼り付けた。次に、半導体チップ及びプリント配線
板をフリップチップボンダーの所定の位置に設置し、半
導体チップをパルス加熱方式の材質がチタンのボンディ
ングヘッドに吸着させ、カメラによる画像認識により半
導体チップのバンプと対向するプリント配線板の端子と
の位置合わせを行い、圧力150MPa/バンプ、加熱
温度180℃で20s間パルス加熱方式により加圧加熱
した。半導体チップのバンプとプリント配線板の端子と
の接続抵抗を4端子抵抗測定法により測定したところ表
1に示すように2mΩ以下であり、良好に電気的接続が
得られていることが分かった。この半導体装置をIRリ
フロー炉を用いて熱処理を行った。加熱条件は、予備加
熱が温度140℃〜160℃で60s、本加熱が温度2
30℃以上が15s、最高到達温度が245℃となるよ
うにした。これを2回繰り返した。このIRリフロー後
の接続抵抗を測定したところ表1に示すように2mΩ以
下であり、良好に電気的接続が得られていることが分か
った。さらに、この半導体装置に−55℃〜125℃
(各30min)の温度サイクル試験を施した。100
0サイクル後の接続抵抗はいずれもは5mΩ以下、20
00サイクル後の接続抵抗もいずれも10mΩ以下であ
り良好に電気的接続が保たれていた。次にこの半導体装
置の断面顕微鏡観察を行った。バンプと端子とは、間に
隙間は見られず、面と面で十分に密着しており、間に挟
まれた導電粒子はバンプ及び端子に埋め込まれていた。
またプリント配線板端子の沈み込み量は10μmであ
り、半導体チップのエッジとプリント配線板の配線との
隙間は10μmであり、エッジショートは無かった。
【0042】実施例2 ビスフェノールAノボラック型エポキシ樹脂とビスフェ
ノールAノボラック樹脂を主成分とする熱硬化性樹脂に
平均直径0.5μm、平均繊維長20μmのチタン酸カ
リウムウィスカーを樹脂100体積部に対しチタン酸カ
リウムウィスカー体積が67部になるように配合し、チ
タン酸カリウムウィスカーがワニス中に均一に分散する
まで撹拌した。これを、厚さ18μmの電解銅箔の粗化
面にナイフコータにて塗工し、温度150℃で10mi
n間加熱乾燥して、溶剤を除去するとともに、樹脂を半
硬化化し、ウィスカー体積分率が30%で厚さが50μ
mのウィスカーと半硬化状態にあるエポキシ樹脂からな
る接着剤層を有する接着剤付き銅箔を作製した。この接
着剤付き銅箔を単体で熱圧成形し、銅箔をエッチングに
より除去し、得られた絶縁層の弾性率をDVEにて測定
したところ温度180℃において6GPaであった。こ
の接着剤付き銅箔を前述した実施例1で用いた内層板の
上下に接着フィルム層を内層板に向け構成し、熱圧成形
し、回路加工して、4層プリント配線板を得た。この4
層配プリント線配線板を用いた以外は、実施例1と同じ
材料及び条件で半導体装置を得た。半導体チップのバン
プとプリント配線板の端子との接続抵抗を4端子抵抗測
定法により測定したところ表1に示すように2mΩ以下
であり、良好に電気的接続が得られていることが分かっ
た。この半導体装置を実施例1と同じ条件でIRリフロ
ー処理を行い、接続抵抗を測定したところ表1に示すよ
うに2mΩ以下であり、良好に電気的接続が得られてい
ることが分かった。さらに、この半導体装置に−55℃
〜125℃(各30min)の温度サイクル試験を施し
た。1000サイクル後の接続抵抗はいずれもは5mΩ
以下、2000サイクル後の接続抵抗もいずれも10m
Ω以下であり良好に電気的接続が保たれていた。次にこ
の半導体装置の断面顕微鏡観察を行った。バンプと端子
とは、間に隙間は見られず、面と面で十分に密着してお
り、間に挟まれた導電粒子はバンプ及び端子に埋め込ま
れていた。またプリント配線板端子の沈み込み量は13
μmであり、半導体チップのエッジとプリント配線板の
配線との隙間は7μmであり、エッジショートは無かっ
た。
【0043】実施例3 日立化成工業(株)製高Tg薄葉接着シートGEA−6
79Pを単体で熱圧成形し、得られた絶縁フィルムの弾
性率をDVEにて測定したところ温度180℃において
6GPaであった。このGEA−679Pを外層絶縁層
に用いて4層プリント配線配線板を作成し、これを用い
た以外は、実施例1と同じ材料及び条件で半導体装置を
得た。半導体チップの電極とプリント配線板の端子部と
の接続抵抗を4端子抵抗測定法により測定したところ表
1に示すように2mΩ以下であり、良好に電気的接続が
得られていることが分かった。この半導体装置を実施例
1と同じ条件でIRリフロー処理を行い、接続抵抗を測
定したところ表1に示すように2mΩ以下であり、良好
に電気的接続が得られていることが分かった。さらに、
この半導体装置に−55℃〜125℃(各30min)
の温度サイクル試験を施した。1000サイクル後の接
続抵抗はいずれもは5mΩ以下、2000サイクル後の
接続抵抗もいずれも10mΩ以下であり良好に電気的接
続が保たれていた。次にこの半導体装置の断面顕微鏡観
察を行った。バンプと端子とは、間に隙間は見られず、
面と面で十分に密着しており、間に挟まれた導電粒子は
バンプ及び端子に埋め込まれていた。またプリント配線
板端子の沈み込み量は8μmであり、半導体チップのエ
ッジとプリント配線板の配線との隙間は12μmであ
り、エッジショートは無かった。
【0044】比較例1 日立化成工業(株)製ガラスクロス基材エポキシ樹脂プ
リプレグGEA−679を単体で熱圧成形し、得られた
絶縁フィルムの弾性率をDVEにて測定したところ、第
7図に示すように温度180℃において13GPaであ
った。このGEA−679を外層絶縁層に用いて4層配
線配線板を作成し、これを用いた以外は、実施例1と同
じ材料及び条件で半導体装置を得た。半導体チップの電
極とプリント配線板の端子部との接続抵抗を4端子抵抗
測定法により測定したところ図9の表1に示すように2
mΩ以下であり、良好に電気的接続が得られていること
が分かった。この半導体装置を実施例1と同じ条件でI
Rリフロー処理を行い、接続抵抗を測定したところ図9
の表1に示すように10サンプルの内1サンプルで電気
的接続がオープンしていた。さらに、この電気的接続に
異常の無かった9サンプルに−55℃〜125℃(各3
0min)の温度サイクル試験を施した。1000サイ
クル後の接続抵抗はいずれもは5mΩ以下であったが、
2000サイクル後には9サンプルの内4サンプルで電
気的接続がオープンしていた。次にこの半導体装置の断
面顕微鏡観察を行った。電気的接続が絶たれた部分のバ
ンプと端子との間に隙間が見られた。また、プリント配
線板端子の沈み込み量は4μmであった。
【0045】比較例2 日立化成工業(株)製銅箔付接着フィルムMCF−30
00Eを単体で熱圧成形し、得られた絶縁フィルムの弾
性率をDVEにて測定したところ、第7図に示すように
温度180℃において0.02GPaであった。このM
CF−3000Eを外層絶縁層に用いて4層配線配線板
を作成し、これを用いた以外は、実施例1と同じ材料及
び条件で半導体装置を得た。半導体チップの電極とプリ
ント配線板の端子部との接続抵抗を4端子抵抗測定法に
より測定したところ図9の表1に示すように2mΩ以下
であり、良好に電気的接続が得られていることが分かっ
た。この半導体装置を実施例1と同じ条件でIRリフロ
ー処理を行い、接続抵抗を測定したところ表1に示すよ
うに10サンプルの内1サンプルで電気的接続が絶たれ
ていた。さらに、この電気的接続に異常の無かった9個
のサンプルに−55℃〜125℃(各30min)の温
度サイクル試験を施した。1000サイクル後には9サ
ンプルの内1サンプルで電気的接続が絶たれていた。さ
らに2000サイクル後には残りの8サンプルの内4サ
ンプルで電気的接続が絶たれていた。次にこの半導体装
置の断面顕微鏡観察を行った。電気的接続が絶たれた部
分のバンプと端子との間に隙間が見られた。また半導体
チップのエッジとプリント配線板の配線との隙間を観察
したところ、隙間がなく接触している部分があり、エッ
ジショートが発生していた。
【0046】比較例3 ビスフェノールAノボラック型エポキシ樹脂とビスフェ
ノールAノボラック樹脂を主成分とする熱硬化性樹脂に
平均直径0.5μm、平均繊維長20μmの硼酸アルミ
ニウムウィスカーを樹脂100体積部に対し硼酸アルミ
ニウムウィスカー体積が5部になるように配合し、硼酸
アルミニウムウィスカーがワニス中に均一に分散するま
で撹拌した。これを、厚さ18μmの電解銅箔の粗化面
にナイフコータにて塗工し、温度150℃で10min
間加熱乾燥して、溶剤を除去するとともに、樹脂を半硬
化化し、厚さが50μmのウィスカーと半硬化状態にあ
るエポキシ樹脂からなる接着剤層を有する接着剤付き銅
箔を作製した。この接着剤付き銅箔を単体で熱圧成形
し、銅箔をエッチングにより除去し、得られた絶縁層の
弾性率をDVEにて測定したところ温度180℃におい
て2GPaであった。この接着剤付き銅箔を前述した実
施例1で用いた内層板の上下に接着フィルム層を内層板
に向け構成し、熱圧成形し、回路加工して、4層プリン
ト配線板を得た。この4層配プリント線配線板を用いた
以外は、実施例1と同じ材料及び条件で半導体装置を得
た。半導体チップのバンプとプリント配線板の端子との
接続抵抗を4端子抵抗測定法により測定したところ図9
の表1に示すように2mΩ以下であり、良好に電気的接
続が得られていることが分かった。この半導体装置を実
施例1と同じ条件でIRリフロー処理を行い、接続抵抗
を測定したところ図9の表1に示すように2mΩ以下で
あり、良好に電気的接続が得られていることが分かっ
た。さらに、この半導体装置に−55℃〜125℃(各
30min)の温度サイクル試験を施した。1000サ
イクル後には10サンプルの内1サンプルで電気的接続
が絶たれていた。さらに2000サイクル後には残りの
9サンプルの内2サンプルで電気的接続が絶たれてい
た。次にこの半導体装置の断面顕微鏡観察を行った。電
気的接続が絶たれた部分のバンプと端子との間に隙間が
見られた。また半導体チップのエッジとプリント配線板
の配線との隙間を観察したところ、2μmの隙間に導電
粒子挟まり、エッジショートが発生していた。
【0047】以上まとめると、図8に示すように、本発
明による実施例1〜3示すようにプリント配線板の表層
材料の絶縁層の弾性率は、接続温度である180℃にお
いて3〜10GPaであるため、接続時にプリント配線
板の表層材料が適度に沈みやすく、かつ適度な反発力も
あるため、導通が得やすく、かつ半導体チップのバンプ
とプリント配線板端子との十分な密着が得られる。さら
に、適度なプリント配線板端子の沈み込み量となるた
め、エッジショートも発生せず、接続を保持するのに有
効な残留応力を表層絶縁層に貯えることができる。その
結果、リフロー処理や温度サイクルに曝されても、接続
不良を生じない。一方、比較例に示したように接続温度
における弾性率が10GPaを超える表層絶縁層(ガラ
スクロス基材)や3GPa未満となる表層絶縁層(補強
材なし)を用いたプリント配線板を用いた半導体装置
は、リフロー処理や温度サイクルに曝されると、接続不
良を生じることがある。
【0048】
【発明の効果】本発明の半導体装置は、製造工程が簡易
で、小型、薄型、低コスト化が可能で、なおかつ接続信
頼性に優れる。
【図面の簡単な説明】
【図1】ガラスクロスを使用したプリント基板の断面
図。
【図2】プリント基板にチップを搭載した半導体装置の
断面図。
【図3】半導体装置をリフロー処理や温度サイクル処理
に曝した状態の断面図。
【図4】ビルドアップ基板にチップを搭載した半導体装
置の断面図。
【図5】半導体装置の拡大断面図。
【図6】本発明の半導体装置の断面図。
【図7】温度と弾性率の関係を示すグラフ。
【図8】表面弾性率と沈み込み量の関係を示すグラフ。
【図9】実施例、比較例の測定結果を示す表1。
【符号の説明】
11:ガラスクロス 12:表面の配線や端子 21:バンプ 22:フリップチップ 23:熱硬化性接続材料 31:バンプ 32:基板端子 33:隙間 41:基板端子 42:チップのエッジ42 43:基板配線 51:表層材料の絶縁層 52:バンプ 53:プリント配線板端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安田 雅昭 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 (72)発明者 丹治 美香 茨城県つくば市和台48 日立化成工業株式 会社筑波開発研究所内 Fターム(参考) 4M105 AA02 AA11 BB09 FF01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置において、半導体チップの電極と接続するプリ
    ント配線板の端子の下の表層材料の絶縁層の接続温度に
    おける弾性率が3〜10GPaであることを特徴とする
    半導体装置。
  2. 【請求項2】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置において、半導体チップの電極と接触し電気的
    に接続しているプリント配線板の端子が基板板厚方向
    に、該端子部及び他の端子部から100μm以上離れた
    基板表面より5μm以上沈み込み、かつ半導体チップの
    エッジとプリント配線板の配線との隙間が5μm以上で
    あることを特徴とする半導体装置。
  3. 【請求項3】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置において、半導体チップの電極と接続するプリ
    ント配線板の端子の下の表層材料の絶縁層の接続温度に
    おける弾性率が3〜10GPaであり、半導体チップの
    電極と接触し電気的に接続しているプリント配線板の端
    子が基板板厚方向に、該端子部及び他の端子部から10
    0μm以上離れた基板表面より5μm以上沈み込み、か
    つ半導体チップのエッジとプリント配線板の配線との隙
    間が5μm以上であることを特徴とする半導体装置。
  4. 【請求項4】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置の製造に用い、半導体チップの電極と接続する
    プリント配線板の端子の下の表層材料の絶縁層の接続温
    度における弾性率が3〜10GPaであることを特徴と
    する半導体実装用プリント配線板。
  5. 【請求項5】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置の製造において、半導体チップの電極と接続す
    るプリント配線板の端子の下の表層材料の絶縁層の接続
    温度における弾性率を3〜10GPaとすることを特徴
    とする半導体装置の製造方法。
  6. 【請求項6】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置の製造において、半導体チップの電極と接触し
    電気的に接続しているプリント配線板の端子を基板板厚
    方向に、該端子部及び他の端子部から100μm以上離
    れた基板表面より5μm以上沈み込ませ、かつ接続後の
    半導体チップのエッジとプリント配線板の配線との隙間
    を5μm以上にすることを特徴とする半導体装置の製造
    方法。
  7. 【請求項7】半導体チップを、チップ表面をプリント配
    線板に向けチップ表面とプリント配線板の間に熱硬化性
    接続材料を介してプリント配線板に接続搭載してなる半
    導体装置の製造において、半導体チップの電極と接続す
    るプリント配線板の端子の下の表層材料の絶縁層の接続
    温度における弾性率を3〜10GPaとし、半導体チッ
    プの電極と接触し電気的に接続しているプリント配線板
    の端子を基板板厚方向に、該端子部及び他の端子部から
    100μm以上離れた基板表面より5μm以上沈み込ま
    せ、かつ半導体チップのエッジとプリント配線板の配線
    との隙間を5μm以上とすることを特徴とする半導体装
    置の製造方法。
JP24561598A 1998-08-31 1998-08-31 半導体装置、半導体実装用基板及び半導体装置の製造方法 Pending JP2000077457A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24561598A JP2000077457A (ja) 1998-08-31 1998-08-31 半導体装置、半導体実装用基板及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24561598A JP2000077457A (ja) 1998-08-31 1998-08-31 半導体装置、半導体実装用基板及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000077457A true JP2000077457A (ja) 2000-03-14

Family

ID=17136344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24561598A Pending JP2000077457A (ja) 1998-08-31 1998-08-31 半導体装置、半導体実装用基板及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000077457A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191150A (ja) * 2006-03-28 2006-07-20 Sumitomo Bakelite Co Ltd 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
WO2006109383A1 (ja) * 2005-04-05 2006-10-19 Nec Corporation 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
WO2009031262A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 配線基板
JP2009060015A (ja) * 2007-09-03 2009-03-19 Panasonic Corp 立体プリント配線板

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006109383A1 (ja) * 2005-04-05 2006-10-19 Nec Corporation 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
JPWO2006109383A1 (ja) * 2005-04-05 2008-10-09 日本電気株式会社 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板
CN101567357B (zh) * 2005-04-05 2011-05-11 日本电气株式会社 具有配线基板的电子设备及用于这种电子设备的配线基板
JP2006191150A (ja) * 2006-03-28 2006-07-20 Sumitomo Bakelite Co Ltd 絶縁シート、金属箔付き絶縁シートおよび多層プリント配線板
WO2009031262A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation 配線基板
JP2009060015A (ja) * 2007-09-03 2009-03-19 Panasonic Corp 立体プリント配線板
US8253033B2 (en) 2007-09-03 2012-08-28 Panasonic Corporation Circuit board with connection layer with fillet
TWI422301B (zh) * 2007-09-03 2014-01-01 Panasonic Corp Wiring board

Similar Documents

Publication Publication Date Title
TW383435B (en) Electronic device
US6328844B1 (en) Filmy adhesive for connecting circuits and circuit board
KR100713333B1 (ko) 다층 이방성 도전 필름
EP1120449A1 (en) Adhesive for bonding circuit members, circuit board, and method of producing the same
WO1996042107A1 (en) Semiconductor device, wiring board for mounting semiconductor and method of production of semiconductor device
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
TW200300991A (en) Metal wiring substrate, semiconductor device and the manufacturing method thereof
JPH09298369A (ja) 多層配線板及びその製造方法
JP2003298196A (ja) プリント配線板用誘電体フィルム、多層プリント基板および半導体装置
JP3646890B2 (ja) 絶縁接着材料付き金属体及びその製造方法
JP3966686B2 (ja) 接続材料
JP2005264109A (ja) フィルム状接着剤およびこれを用いた半導体装置の製造方法
JP3581618B2 (ja) 導電性微粒子、異方性導電接着剤及び導電接続構造体
JP2000077457A (ja) 半導体装置、半導体実装用基板及び半導体装置の製造方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2009111326A (ja) 回路部材の実装方法
JP2003298213A (ja) プリント配線板とその製造方法
KR100248582B1 (ko) 서로 마주보는 전극들을 상호 접속하기 위한 접속시트, 및 이 접속시트를 사용하는 전극접속구조 및 접속방법
JP4231229B2 (ja) 半導体パッケージ
JP2004349561A (ja) 半導体装置の接着方法とそれに使用される接着剤
JP3783791B2 (ja) 接続部材および該接続部材を用いた電極の接続構造・接続方法
JP2005268810A (ja) 配線基板、半導体パッケージ、基体絶縁膜及び配線基板の製造方法
JP3937270B2 (ja) 半導体装置の製造方法
JP4123544B2 (ja) 回路板
JP3801341B2 (ja) 電子部品装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070209

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070607