JP2004228162A - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP2004228162A JP2004228162A JP2003011564A JP2003011564A JP2004228162A JP 2004228162 A JP2004228162 A JP 2004228162A JP 2003011564 A JP2003011564 A JP 2003011564A JP 2003011564 A JP2003011564 A JP 2003011564A JP 2004228162 A JP2004228162 A JP 2004228162A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic control
- chip
- semiconductor chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
【課題】放熱性を確保しつつ小型化を図ることができる電子制御装置を提供する。
【解決手段】回路基板１０の下面１２に厚膜抵抗３０が形成されている。厚膜抵抗３０を被覆する絶縁膜３１を介して金属ケース１の内面と接着されている。回路基板１０における厚膜抵抗３０を形成した面１２に凹部４０が形成されるとともに、その凹部４０の底面に、回路を構成する一部または全部の半導体チップ４１がフリップチップ実装されている。回路基板１０の上面１１に、回路構成用の残りの部品（２０，２１，２３）が表面実装されている。
【選択図】 図１
【解決手段】回路基板１０の下面１２に厚膜抵抗３０が形成されている。厚膜抵抗３０を被覆する絶縁膜３１を介して金属ケース１の内面と接着されている。回路基板１０における厚膜抵抗３０を形成した面１２に凹部４０が形成されるとともに、その凹部４０の底面に、回路を構成する一部または全部の半導体チップ４１がフリップチップ実装されている。回路基板１０の上面１１に、回路構成用の残りの部品（２０，２１，２３）が表面実装されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は電子制御装置に関するものである。
【０００２】
【従来の技術】
車載用電子制御装置（ＥＣＵ）として、図６に示すように、回路基板１００における厚膜抵抗１０５を印刷した面を筐体である金属ケース１１０に接着する構造が知られている。詳しくは、図６において、回路基板１００の上面には電子部品１０１が半田等の導電性ペーストで電気的機械的に接合されている。また、回路基板１００の上面において、半導体チップ１０２がフェースアップで能動面上の電極１０２ａと回路基板１００とをボンディングワイヤー１０３で電気的に接続した状態で搭載されている。また、回路基板１００の上面において、半導体チップ１０４がフェースダウンで金属電極突起（バンプ）１０４ａを介して接合（フリップチップ実装）されている。一方、回路基板１００の下面には、厚膜抵抗１０５が印刷され、絶縁膜１０６にて被覆されている。回路基板１００は、フラットな下面全面が金属ケース（筐体）１１０に熱伝導の良い接着剤１１１で固着され、回路基板１００の固定と効率の良い放熱が行われる。
【０００３】
【発明が解決しようとする課題】
しかし、上記構造は、厚膜抵抗１０５の面積に比べ、表面実装型電子部品１０１の面積の方が大きく、基板サイズは、表面実装型電子部品配置面（基板上面）に制約されており、厚膜抵抗形成面には無駄なスペースが発生し、基板１００の小型化の障害になっている。また、表面実装型電子部品配置面（基板上面）に実装された放熱を必要とする半導体チップ１０２，１０４の放熱は、回路基板１００への放熱に因るしかなく、半導体チップ１０２，１０４の背面（上面）への放熱は期待できない。
【０００４】
そこで、この発明の目的は、放熱性を確保しつつ小型化を図ることができる電子制御装置を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、回路基板に表面実装型電子部品と半導体チップとが搭載されるとともに、回路基板の一方の面が筐体の内面に接着された電子制御装置であって、回路基板における筐体の内面に接着される側の面に凹部を形成するとともに、その凹部の底面に半導体チップをフリップチップ実装したことを特徴としている。
【０００６】
これにより、回路基板の一方の面に半導体チップを実装しても凹部により同面をフラットにすることができる。よって、同面を筐体に接着して回路基板を筐体の内面に固定することができるとともに、回路基板からの放熱を行うことができる。さらに、半導体チップを回路基板の接着面に実装でき、回路基板を小型化することができるとともに、半導体チップの背面からダイレクトに筐体に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【０００７】
請求項２に記載の発明は、抵抗成分を含む回路を構成するための回路基板の一方の面において表面実装型電子部品が搭載され、また、回路基板の他方の面において厚膜抵抗が形成されるとともに厚膜抵抗を被覆する絶縁膜を介して筐体の内面と接着された電子制御装置であって、回路基板における厚膜抵抗を形成した面に凹部を形成するとともに、その凹部の底面に、回路を構成する一部または全部の半導体チップをフリップチップ実装し、また、回路基板のもう一方の面に、回路を構成する残りの部品を表面実装したことを特徴としている。
【０００８】
これにより、厚膜抵抗形成面に半導体チップを実装しても凹部により同面をフラットにすることができる。よって、同面を筐体に接着して回路基板を筐体の内面に固定することができるとともに、回路基板からの放熱を行うことができる。さらに、半導体チップを回路基板の厚膜抵抗形成面に実装でき、回路基板を小型化することができるとともに、半導体チップの背面からダイレクトに筐体に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【０００９】
請求項３に記載の発明は、抵抗成分を含む回路を構成するための回路基板における筐体の内面に接着される側の面に凹部を形成するとともに、その凹部の底面に、回路を構成する一部または全部の半導体チップをフリップチップ実装し、また、回路基板のもう一方の面に、回路を構成する抵抗成分を含めた残りの部品を表面実装したことを特徴としている。
【００１０】
これにより、回路基板において筐体への放熱のためにフラットな面を確保する目的で、厚膜抵抗を片面に印刷することをしなくても十分な小型化を実現できる。よって、厚膜抵抗を印刷した回路基板に比べ安価な回路基板で、片面をフラットにして、筐体に接着することができ、良好な放熱効率が得られる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【００１１】
請求項４に記載のように、凹部内に実装した半導体チップの背面の凹部底面からの高さと、回路基板における筐体との接着面の凹部底面からの高さとの差を０．２ｍｍ以下にすると、実用上好ましい。
【００１２】
請求項５に記載のように、凹部の底面への半導体チップの実装を、超音波フリップチップ接合により行うようにすると、凹部のサイズを半導体チップのサイズに近づけることができ、凹部の回路基板上の占有面積を小さくすることができ、かつ、接合信頼性の良い金属間結合を得ることができる。
【００１３】
請求項６に記載のように、回路基板として多層基板を用いたり、請求項７に記載のように、回路基板としてセラミック基板を用いたり、請求項８に記載のように、回路基板としてセラミック多層基板を用いたり、請求項９に記載のように、凹部は、多層基板の所定領域において最表層の第１層から第ｎ層（ｎは自然数）まで除去することにより形成するとよい。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１５】
図１には、本実施形態における車載用電子制御装置（ＥＣＵ）の縦断面図を示す。図２は、その一部を拡大したものである。
図１に示すように、ＥＣＵは金属ケース１を筐体として用いており、その筐体の内面、即ち、図１の金属ケース１の上面には回路基板１０が固着されている。回路基板１０としてセラミック多層基板（広義にはセラミック基板）を用いている。つまり、回路基板１０には、その材質が熱伝導性に優れたセラミックを使用している。回路基板１０の上面（一方の面）１１には、表面実装型電子部品２０が半田等の導電性ペーストで電気的かつ機械的に接合されている。また、回路基板１０の上面１１において、半導体チップ２１がフェースアップで能動面上の電極２１ａと回路基板１０とをボンディングワイヤー２２で電気的に接続した状態で搭載されている。また、回路基板１０の上面１１において、半導体チップ２３がフェースダウンで金属電極突起（バンプ）２３ａを介して接合（フリップチップ実装）されている。
【００１６】
一方、回路基板１０の下面（他方の面）１２には、厚膜抵抗３０が印刷にてパターニングされている。回路基板１０の下面１２において厚膜抵抗３０は絶縁膜３１にて被覆されている。
【００１７】
さらに、回路基板１０の下面１２には、半導体チップを納めることができる凹部（キャビティー）４０が設けられている。詳しくは、図２に示すように、セラミック多層基板（回路基板１０）の下面における所定領域での最表層（第１層目）１０ａと第２層目１０ｂが除去され、凹部４０が形成されている。広義には、凹部４０は、多層基板の所定領域において最表層の第１層から第ｎ層（ｎは自然数）まで除去することにより形成したものである。
【００１８】
その凹部４０の底面に、半導体チップ（ベアチップ）４１がフリップチップ実装されている。また、凹部４０内には補強用の封止材（アンダーフィルム材）４２が注入されている。ここで、図２に示すように、凹部４０内に実装した半導体チップ４１の背面の凹部底面からの高さＨ２と、回路基板１０における金属ケース１との接着面の凹部底面からの高さＨ１との差ΔＨを０．２ｍｍ以下にしている。詳しくは、凹部４０内に実装した半導体チップ４１の背面の凹部底面からの高さＨ２を、回路基板１０における金属ケース１との接着面の凹部底面からの高さＨ１に対し−０．２ｍｍよりもゼロに近い値にする。あるいは、図３に示すように、凹部４０内に実装した半導体チップ４１の背面の凹部底面からの高さＨ２を、回路基板１０における金属ケース１との接着面の凹部底面からの高さＨ１に対し＋０．２ｍｍよりもゼロに近い値にする。
【００１９】
つまり、凹部４０の深さに応じた高さＨ１は、フリップチップ実装後の半導体チップ背面の高さＨ２と絶縁膜３１の表面の高さの差ΔＨが、±０．２ｍｍ以内になるように半導体チップ４１の厚みを考慮して設計している。具体的数値を挙げるならば、例えば、Ｈ１＝０．４ｍｍ、Ｈ２＝０．３５ｍｍである。
【００２０】
このようにして、回路基板１０の上面１１には半導体チップ２１，２３をワイヤーボンディングやフリップチップにより実装しているとともに、回路基板１０の下面１２には半導体チップ４１をフリップチップ実装している。このように、厚膜抵抗形成面である下面１２への半導体チップ４１のフリップチップ実装は、回路を構成する半導体チップのうちの一部であり、残りの半導体チップ２１，２３は表面実装型電子部品配置面（基板上面）に実装している。ここで、回路基板１０の下面１２に、全ての半導体チップをフリップチップ実装してもよい。
【００２１】
電子制御装置の筐体である金属ケース１への固定は、下面（厚膜抵抗形成面）１２を金属製のケース１に熱伝導性の良い接着剤３２によって固着させることにより行っている。熱伝導性の良い接着剤３２として銀ペーストを挙げることができる。
【００２２】
このように、フリップチップ実装後の半導体チップ４１の背面の高さＨ２を、基板の下面１２での接着面の高さＨ１とほぼ同一にし、金属ケース（筐体）１に基板下面を接着する構造としている。
【００２３】
以下、図６に示した構造と比較しつつ説明を加える。
高放熱の電子制御装置を供給するには、従来構造例として図６に示した構造があるが、片面は放熱のため、金属ケース１１０に貼り付ける構造であり、片面表面実装になってしまい小型化の制約があった。両面実装を行うと小型化はできるが、フラットな面が得られず、金属ケース１１０への固着が困難になる。
【００２４】
そこで、本実施形態の構造のように、回路基板１０の下面１２に凹部（キャビティー）４０を設け、凹部４０の内部に半導体チップ４１をフリップチップで実装する。これによって、両面実装（小型化）とフラットな面の確保を両立できる。さらには、下面に実装した半導体チップ４１は、従来と同様の回路基板への放熱経路に加え、チップ背面から金属ケース１へ高熱伝導性の接着剤３２を介して放熱することができ、放熱効率も向上する。
【００２５】
また、凹部４０のサイズは半導体チップ４１のサイズよりも大きく設計しなければならないが、小型化のためには、できるだけ小さくしたい。フリップチップの工法によって、そのサイズ（開口部の外形寸法（幅））は異なる。ＡＣＦ（異方性導電フィルム）を用いたフリップチップ工法の場合、半導体チップよりも大きなサイズのＡＣＦを貼り付けなければならず、図２で説明するならば、チップ外周に距離ΔＬ＝０．５ｍｍだけ大きな空き領域が必要となる。その工程のため、凹部４０の外形寸法（幅）Ｌ１は、半導体チップの外形寸法（幅）Ｌ２プラス１ｍｍ程度になる。具体的には、例えば、半導体チップの外形寸法（幅）Ｌ２が３ｍｍであったならば、凹部４０の開口部での外形寸法（幅）Ｌ１は４ｍｍにする必要がある。
【００２６】
また、半田等の導電ペーストを用いた工法の場合、凹部４０の底面への導電ペーストの印刷が非常に困難である。
ここで、超音波フリップチップ接合を用いるとよい。この場合には、回路基板１０の導体パターン１３上（または半導体チップ４１の電極パッド上）に金属突起電極（バンプ）４１ａを設け、基板の導体パターン１３上で半導体チップ４１を位置合わせし、温度（１２０℃〜１７０℃）と荷重と超音波によって、金属結合を行う。この工法においては、凹部４０の外形寸法（幅）Ｌ１は、搭載精度＋半導体チップサイズ公差程度の余裕があればよく、半導体チップ４１の外形寸法（幅）Ｌ２プラス０．４ｍｍ程度で設計できる。また、他の工法に比べ、強固な金属間結合が得られるため、高い接続信頼性が得られる。
【００２７】
以上のように、本電子制御装置は、抵抗成分を含む回路を構成するための回路基板１０の一方の面（上面）１１において表面実装型電子部品２０を搭載している。また、回路基板１０の他方の面（下面）１２において厚膜抵抗３０を形成するとともに厚膜抵抗３０を被覆する絶縁膜３１を介して金属ケース（筐体）１の内面と接着している。さらに、回路基板１０における厚膜抵抗３０を形成した面１２に凹部４０を形成するとともに、その凹部４０の底面に、回路を構成する一部または全部の半導体チップ４１をフリップチップ実装している。また、回路基板１０のもう一方の面１１に、回路を構成する残りの部品（２０，２１，２３）を表面実装している。これにより、厚膜抵抗形成面に半導体チップ４１を実装しても凹部４０により同面をフラットにすることができる。よって、同面を金属ケース（筐体）１に接着して、従来と同様に、回路基板１０を金属ケース１の内面に固定することができるとともに、回路基板１０からの放熱を行うことができる。さらに、半導体チップ４１を回路基板１０の表面実装型電子部品配置面でなく厚膜抵抗形成面に実装でき、回路基板１０を小型化することができるとともに、半導体チップ４１の背面からダイレクトに金属ケース（筐体）１に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【００２８】
広義には、本電子制御装置は、回路基板１０に表面実装型電子部品２０と半導体チップ２１，２３，４１とを搭載するとともに、回路基板１０の一方の面１２を金属ケース（筐体）１の内面に接着する構成である。そして、回路基板１０における金属ケース１の内面に接着される側の面１２に凹部４０を形成するとともに、その凹部４０の底面に半導体チップ４１をフリップチップ実装している。これにより、回路基板１０の一方の面に半導体チップ４１を実装しても凹部４０により同面をフラットにすることができる。よって、同面を金属ケース１に接着して回路基板１０を金属ケース（筐体）１の内面に固定することができるとともに、回路基板１０からの放熱を行うことができる。さらに、半導体チップ４１を回路基板１０の接着面に実装でき、回路基板１０を小型化することができるとともに、半導体チップ４１の背面からダイレクトに金属ケース（筐体）１に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【００２９】
また、凹部４０の底面への半導体チップ４１の実装を、超音波フリップチップ接合により行うことにより（半導体チップ４１のフリップチップ工法として超音波フリップチップ接合を使えば）、凹部（キャビティー）４０のサイズを半導体チップ４１のサイズに近づけることができる。その結果、凹部４０（半導体チップ４１）の回路基板１０上の占有面積を小さくすることができ、かつ、接合信頼性の良い金属間結合を得ることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３０】
図４には、本実施形態における車載用電子制御装置（ＥＣＵ）の縦断面図を示す。図５は、その一部を拡大したものである。
図４に示すように、本実施形態においては、基板下面の厚膜抵抗印刷を廃止してチップ抵抗に置き換えている。つまり、厚膜抵抗を印刷するのではなくチップ抵抗２０ａ、即ち、表面実装型電子部品にし、このチップ抵抗２０ａを回路基板１０の上面１１に表面実装している。また、回路基板１０の上下両面における実装部品面積のバランスをとるために、全ての半導体チップ５１は、回路基板１０の下面１２の凹部（キャビティー）５０の底部にフリップチップ実装している。広義には、凹部５０に、回路を構成する一部または全部の半導体チップ５１を実装し、基板上面に、チップ抵抗２０ａを含めた残りの部品２０を実装する。
【００３１】
これによって、厚膜抵抗を廃止することができ、厚膜抵抗を印刷した回路基板に比べ安価な基板で構成することができる。
また、一つの凹部（キャビティー）５０には半導体チップ５１を一個のみ配置しても、図５に示すごとく半導体チップ５１を複数個を配置してもよい。
【００３２】
さらに、回路基板１０の下面１２において半導体チップ５１をフリップチップ実装する凹部（キャビティー）５０と上面１１の表面実装型電子部品の面積がほぼ同一の場合、次のようになる。この構造でも、第１の実施の形態と同様に、基板放熱をすることができるとともに一部または全部の半導体チップ５１を表面実装型電子部品配置面でなく、下面（図６での厚膜抵抗形成面）１２に実装でき、回路基板１０を小型化できる。また、半導体チップ５１の背面からダイレクトに金属ケース１に放熱することができる。
【００３３】
以上のように、抵抗成分を含む回路を構成するための回路基板１０における金属ケース（筐体）１の内面に接着される側の面１２に凹部５０を形成する。そして、その凹部５０の底面に、回路を構成する一部または全部の半導体チップ５１をフリップチップ実装する。さらに、回路基板１０のもう一方の面１１に、回路を構成する抵抗成分（チップ抵抗２０ａ）を含めた残りの部品２０を表面実装する。これにより、従来のように回路基板１０において金属ケース（筐体）１への放熱のためにフラットな面を確保する目的で、厚膜抵抗を片面に印刷することをしなくても十分な小型化を実現できる。よって、厚膜抵抗を印刷した回路基板に比べ安価な回路基板で、片面をフラットにして、金属ケース（筐体）１に接着することができ、良好な放熱効率が得られる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【図面の簡単な説明】
【図１】第１の実施の形態における車載用電子制御装置（ＥＣＵ）の縦断面図。
【図２】車載用電子制御装置（ＥＣＵ）の一部拡大図。
【図３】車載用電子制御装置（ＥＣＵ）の一部拡大図。
【図４】第２の実施の形態における車載用電子制御装置（ＥＣＵ）の縦断面図。
【図５】車載用電子制御装置（ＥＣＵ）の一部拡大図。
【図６】従来技術を説明するための車載用電子制御装置（ＥＣＵ）の縦断面図。
【符号の説明】
１…金属ケース、１０…回路基板、２０…表面実装型電子部品、２１…半導体チップ、２３…半導体チップ、３０…厚膜抵抗、３１…絶縁膜、４０…凹部、４１…半導体チップ、５０…凹部、５１…半導体チップ。
【発明の属する技術分野】
本発明は電子制御装置に関するものである。
【０００２】
【従来の技術】
車載用電子制御装置（ＥＣＵ）として、図６に示すように、回路基板１００における厚膜抵抗１０５を印刷した面を筐体である金属ケース１１０に接着する構造が知られている。詳しくは、図６において、回路基板１００の上面には電子部品１０１が半田等の導電性ペーストで電気的機械的に接合されている。また、回路基板１００の上面において、半導体チップ１０２がフェースアップで能動面上の電極１０２ａと回路基板１００とをボンディングワイヤー１０３で電気的に接続した状態で搭載されている。また、回路基板１００の上面において、半導体チップ１０４がフェースダウンで金属電極突起（バンプ）１０４ａを介して接合（フリップチップ実装）されている。一方、回路基板１００の下面には、厚膜抵抗１０５が印刷され、絶縁膜１０６にて被覆されている。回路基板１００は、フラットな下面全面が金属ケース（筐体）１１０に熱伝導の良い接着剤１１１で固着され、回路基板１００の固定と効率の良い放熱が行われる。
【０００３】
【発明が解決しようとする課題】
しかし、上記構造は、厚膜抵抗１０５の面積に比べ、表面実装型電子部品１０１の面積の方が大きく、基板サイズは、表面実装型電子部品配置面（基板上面）に制約されており、厚膜抵抗形成面には無駄なスペースが発生し、基板１００の小型化の障害になっている。また、表面実装型電子部品配置面（基板上面）に実装された放熱を必要とする半導体チップ１０２，１０４の放熱は、回路基板１００への放熱に因るしかなく、半導体チップ１０２，１０４の背面（上面）への放熱は期待できない。
【０００４】
そこで、この発明の目的は、放熱性を確保しつつ小型化を図ることができる電子制御装置を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１に記載の発明は、回路基板に表面実装型電子部品と半導体チップとが搭載されるとともに、回路基板の一方の面が筐体の内面に接着された電子制御装置であって、回路基板における筐体の内面に接着される側の面に凹部を形成するとともに、その凹部の底面に半導体チップをフリップチップ実装したことを特徴としている。
【０００６】
これにより、回路基板の一方の面に半導体チップを実装しても凹部により同面をフラットにすることができる。よって、同面を筐体に接着して回路基板を筐体の内面に固定することができるとともに、回路基板からの放熱を行うことができる。さらに、半導体チップを回路基板の接着面に実装でき、回路基板を小型化することができるとともに、半導体チップの背面からダイレクトに筐体に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【０００７】
請求項２に記載の発明は、抵抗成分を含む回路を構成するための回路基板の一方の面において表面実装型電子部品が搭載され、また、回路基板の他方の面において厚膜抵抗が形成されるとともに厚膜抵抗を被覆する絶縁膜を介して筐体の内面と接着された電子制御装置であって、回路基板における厚膜抵抗を形成した面に凹部を形成するとともに、その凹部の底面に、回路を構成する一部または全部の半導体チップをフリップチップ実装し、また、回路基板のもう一方の面に、回路を構成する残りの部品を表面実装したことを特徴としている。
【０００８】
これにより、厚膜抵抗形成面に半導体チップを実装しても凹部により同面をフラットにすることができる。よって、同面を筐体に接着して回路基板を筐体の内面に固定することができるとともに、回路基板からの放熱を行うことができる。さらに、半導体チップを回路基板の厚膜抵抗形成面に実装でき、回路基板を小型化することができるとともに、半導体チップの背面からダイレクトに筐体に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【０００９】
請求項３に記載の発明は、抵抗成分を含む回路を構成するための回路基板における筐体の内面に接着される側の面に凹部を形成するとともに、その凹部の底面に、回路を構成する一部または全部の半導体チップをフリップチップ実装し、また、回路基板のもう一方の面に、回路を構成する抵抗成分を含めた残りの部品を表面実装したことを特徴としている。
【００１０】
これにより、回路基板において筐体への放熱のためにフラットな面を確保する目的で、厚膜抵抗を片面に印刷することをしなくても十分な小型化を実現できる。よって、厚膜抵抗を印刷した回路基板に比べ安価な回路基板で、片面をフラットにして、筐体に接着することができ、良好な放熱効率が得られる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【００１１】
請求項４に記載のように、凹部内に実装した半導体チップの背面の凹部底面からの高さと、回路基板における筐体との接着面の凹部底面からの高さとの差を０．２ｍｍ以下にすると、実用上好ましい。
【００１２】
請求項５に記載のように、凹部の底面への半導体チップの実装を、超音波フリップチップ接合により行うようにすると、凹部のサイズを半導体チップのサイズに近づけることができ、凹部の回路基板上の占有面積を小さくすることができ、かつ、接合信頼性の良い金属間結合を得ることができる。
【００１３】
請求項６に記載のように、回路基板として多層基板を用いたり、請求項７に記載のように、回路基板としてセラミック基板を用いたり、請求項８に記載のように、回路基板としてセラミック多層基板を用いたり、請求項９に記載のように、凹部は、多層基板の所定領域において最表層の第１層から第ｎ層（ｎは自然数）まで除去することにより形成するとよい。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１５】
図１には、本実施形態における車載用電子制御装置（ＥＣＵ）の縦断面図を示す。図２は、その一部を拡大したものである。
図１に示すように、ＥＣＵは金属ケース１を筐体として用いており、その筐体の内面、即ち、図１の金属ケース１の上面には回路基板１０が固着されている。回路基板１０としてセラミック多層基板（広義にはセラミック基板）を用いている。つまり、回路基板１０には、その材質が熱伝導性に優れたセラミックを使用している。回路基板１０の上面（一方の面）１１には、表面実装型電子部品２０が半田等の導電性ペーストで電気的かつ機械的に接合されている。また、回路基板１０の上面１１において、半導体チップ２１がフェースアップで能動面上の電極２１ａと回路基板１０とをボンディングワイヤー２２で電気的に接続した状態で搭載されている。また、回路基板１０の上面１１において、半導体チップ２３がフェースダウンで金属電極突起（バンプ）２３ａを介して接合（フリップチップ実装）されている。
【００１６】
一方、回路基板１０の下面（他方の面）１２には、厚膜抵抗３０が印刷にてパターニングされている。回路基板１０の下面１２において厚膜抵抗３０は絶縁膜３１にて被覆されている。
【００１７】
さらに、回路基板１０の下面１２には、半導体チップを納めることができる凹部（キャビティー）４０が設けられている。詳しくは、図２に示すように、セラミック多層基板（回路基板１０）の下面における所定領域での最表層（第１層目）１０ａと第２層目１０ｂが除去され、凹部４０が形成されている。広義には、凹部４０は、多層基板の所定領域において最表層の第１層から第ｎ層（ｎは自然数）まで除去することにより形成したものである。
【００１８】
その凹部４０の底面に、半導体チップ（ベアチップ）４１がフリップチップ実装されている。また、凹部４０内には補強用の封止材（アンダーフィルム材）４２が注入されている。ここで、図２に示すように、凹部４０内に実装した半導体チップ４１の背面の凹部底面からの高さＨ２と、回路基板１０における金属ケース１との接着面の凹部底面からの高さＨ１との差ΔＨを０．２ｍｍ以下にしている。詳しくは、凹部４０内に実装した半導体チップ４１の背面の凹部底面からの高さＨ２を、回路基板１０における金属ケース１との接着面の凹部底面からの高さＨ１に対し−０．２ｍｍよりもゼロに近い値にする。あるいは、図３に示すように、凹部４０内に実装した半導体チップ４１の背面の凹部底面からの高さＨ２を、回路基板１０における金属ケース１との接着面の凹部底面からの高さＨ１に対し＋０．２ｍｍよりもゼロに近い値にする。
【００１９】
つまり、凹部４０の深さに応じた高さＨ１は、フリップチップ実装後の半導体チップ背面の高さＨ２と絶縁膜３１の表面の高さの差ΔＨが、±０．２ｍｍ以内になるように半導体チップ４１の厚みを考慮して設計している。具体的数値を挙げるならば、例えば、Ｈ１＝０．４ｍｍ、Ｈ２＝０．３５ｍｍである。
【００２０】
このようにして、回路基板１０の上面１１には半導体チップ２１，２３をワイヤーボンディングやフリップチップにより実装しているとともに、回路基板１０の下面１２には半導体チップ４１をフリップチップ実装している。このように、厚膜抵抗形成面である下面１２への半導体チップ４１のフリップチップ実装は、回路を構成する半導体チップのうちの一部であり、残りの半導体チップ２１，２３は表面実装型電子部品配置面（基板上面）に実装している。ここで、回路基板１０の下面１２に、全ての半導体チップをフリップチップ実装してもよい。
【００２１】
電子制御装置の筐体である金属ケース１への固定は、下面（厚膜抵抗形成面）１２を金属製のケース１に熱伝導性の良い接着剤３２によって固着させることにより行っている。熱伝導性の良い接着剤３２として銀ペーストを挙げることができる。
【００２２】
このように、フリップチップ実装後の半導体チップ４１の背面の高さＨ２を、基板の下面１２での接着面の高さＨ１とほぼ同一にし、金属ケース（筐体）１に基板下面を接着する構造としている。
【００２３】
以下、図６に示した構造と比較しつつ説明を加える。
高放熱の電子制御装置を供給するには、従来構造例として図６に示した構造があるが、片面は放熱のため、金属ケース１１０に貼り付ける構造であり、片面表面実装になってしまい小型化の制約があった。両面実装を行うと小型化はできるが、フラットな面が得られず、金属ケース１１０への固着が困難になる。
【００２４】
そこで、本実施形態の構造のように、回路基板１０の下面１２に凹部（キャビティー）４０を設け、凹部４０の内部に半導体チップ４１をフリップチップで実装する。これによって、両面実装（小型化）とフラットな面の確保を両立できる。さらには、下面に実装した半導体チップ４１は、従来と同様の回路基板への放熱経路に加え、チップ背面から金属ケース１へ高熱伝導性の接着剤３２を介して放熱することができ、放熱効率も向上する。
【００２５】
また、凹部４０のサイズは半導体チップ４１のサイズよりも大きく設計しなければならないが、小型化のためには、できるだけ小さくしたい。フリップチップの工法によって、そのサイズ（開口部の外形寸法（幅））は異なる。ＡＣＦ（異方性導電フィルム）を用いたフリップチップ工法の場合、半導体チップよりも大きなサイズのＡＣＦを貼り付けなければならず、図２で説明するならば、チップ外周に距離ΔＬ＝０．５ｍｍだけ大きな空き領域が必要となる。その工程のため、凹部４０の外形寸法（幅）Ｌ１は、半導体チップの外形寸法（幅）Ｌ２プラス１ｍｍ程度になる。具体的には、例えば、半導体チップの外形寸法（幅）Ｌ２が３ｍｍであったならば、凹部４０の開口部での外形寸法（幅）Ｌ１は４ｍｍにする必要がある。
【００２６】
また、半田等の導電ペーストを用いた工法の場合、凹部４０の底面への導電ペーストの印刷が非常に困難である。
ここで、超音波フリップチップ接合を用いるとよい。この場合には、回路基板１０の導体パターン１３上（または半導体チップ４１の電極パッド上）に金属突起電極（バンプ）４１ａを設け、基板の導体パターン１３上で半導体チップ４１を位置合わせし、温度（１２０℃〜１７０℃）と荷重と超音波によって、金属結合を行う。この工法においては、凹部４０の外形寸法（幅）Ｌ１は、搭載精度＋半導体チップサイズ公差程度の余裕があればよく、半導体チップ４１の外形寸法（幅）Ｌ２プラス０．４ｍｍ程度で設計できる。また、他の工法に比べ、強固な金属間結合が得られるため、高い接続信頼性が得られる。
【００２７】
以上のように、本電子制御装置は、抵抗成分を含む回路を構成するための回路基板１０の一方の面（上面）１１において表面実装型電子部品２０を搭載している。また、回路基板１０の他方の面（下面）１２において厚膜抵抗３０を形成するとともに厚膜抵抗３０を被覆する絶縁膜３１を介して金属ケース（筐体）１の内面と接着している。さらに、回路基板１０における厚膜抵抗３０を形成した面１２に凹部４０を形成するとともに、その凹部４０の底面に、回路を構成する一部または全部の半導体チップ４１をフリップチップ実装している。また、回路基板１０のもう一方の面１１に、回路を構成する残りの部品（２０，２１，２３）を表面実装している。これにより、厚膜抵抗形成面に半導体チップ４１を実装しても凹部４０により同面をフラットにすることができる。よって、同面を金属ケース（筐体）１に接着して、従来と同様に、回路基板１０を金属ケース１の内面に固定することができるとともに、回路基板１０からの放熱を行うことができる。さらに、半導体チップ４１を回路基板１０の表面実装型電子部品配置面でなく厚膜抵抗形成面に実装でき、回路基板１０を小型化することができるとともに、半導体チップ４１の背面からダイレクトに金属ケース（筐体）１に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【００２８】
広義には、本電子制御装置は、回路基板１０に表面実装型電子部品２０と半導体チップ２１，２３，４１とを搭載するとともに、回路基板１０の一方の面１２を金属ケース（筐体）１の内面に接着する構成である。そして、回路基板１０における金属ケース１の内面に接着される側の面１２に凹部４０を形成するとともに、その凹部４０の底面に半導体チップ４１をフリップチップ実装している。これにより、回路基板１０の一方の面に半導体チップ４１を実装しても凹部４０により同面をフラットにすることができる。よって、同面を金属ケース１に接着して回路基板１０を金属ケース（筐体）１の内面に固定することができるとともに、回路基板１０からの放熱を行うことができる。さらに、半導体チップ４１を回路基板１０の接着面に実装でき、回路基板１０を小型化することができるとともに、半導体チップ４１の背面からダイレクトに金属ケース（筐体）１に放熱することができる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【００２９】
また、凹部４０の底面への半導体チップ４１の実装を、超音波フリップチップ接合により行うことにより（半導体チップ４１のフリップチップ工法として超音波フリップチップ接合を使えば）、凹部（キャビティー）４０のサイズを半導体チップ４１のサイズに近づけることができる。その結果、凹部４０（半導体チップ４１）の回路基板１０上の占有面積を小さくすることができ、かつ、接合信頼性の良い金属間結合を得ることができる。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
【００３０】
図４には、本実施形態における車載用電子制御装置（ＥＣＵ）の縦断面図を示す。図５は、その一部を拡大したものである。
図４に示すように、本実施形態においては、基板下面の厚膜抵抗印刷を廃止してチップ抵抗に置き換えている。つまり、厚膜抵抗を印刷するのではなくチップ抵抗２０ａ、即ち、表面実装型電子部品にし、このチップ抵抗２０ａを回路基板１０の上面１１に表面実装している。また、回路基板１０の上下両面における実装部品面積のバランスをとるために、全ての半導体チップ５１は、回路基板１０の下面１２の凹部（キャビティー）５０の底部にフリップチップ実装している。広義には、凹部５０に、回路を構成する一部または全部の半導体チップ５１を実装し、基板上面に、チップ抵抗２０ａを含めた残りの部品２０を実装する。
【００３１】
これによって、厚膜抵抗を廃止することができ、厚膜抵抗を印刷した回路基板に比べ安価な基板で構成することができる。
また、一つの凹部（キャビティー）５０には半導体チップ５１を一個のみ配置しても、図５に示すごとく半導体チップ５１を複数個を配置してもよい。
【００３２】
さらに、回路基板１０の下面１２において半導体チップ５１をフリップチップ実装する凹部（キャビティー）５０と上面１１の表面実装型電子部品の面積がほぼ同一の場合、次のようになる。この構造でも、第１の実施の形態と同様に、基板放熱をすることができるとともに一部または全部の半導体チップ５１を表面実装型電子部品配置面でなく、下面（図６での厚膜抵抗形成面）１２に実装でき、回路基板１０を小型化できる。また、半導体チップ５１の背面からダイレクトに金属ケース１に放熱することができる。
【００３３】
以上のように、抵抗成分を含む回路を構成するための回路基板１０における金属ケース（筐体）１の内面に接着される側の面１２に凹部５０を形成する。そして、その凹部５０の底面に、回路を構成する一部または全部の半導体チップ５１をフリップチップ実装する。さらに、回路基板１０のもう一方の面１１に、回路を構成する抵抗成分（チップ抵抗２０ａ）を含めた残りの部品２０を表面実装する。これにより、従来のように回路基板１０において金属ケース（筐体）１への放熱のためにフラットな面を確保する目的で、厚膜抵抗を片面に印刷することをしなくても十分な小型化を実現できる。よって、厚膜抵抗を印刷した回路基板に比べ安価な回路基板で、片面をフラットにして、金属ケース（筐体）１に接着することができ、良好な放熱効率が得られる。このようにして、放熱性を確保しつつ小型化を図ることができることとなる。
【図面の簡単な説明】
【図１】第１の実施の形態における車載用電子制御装置（ＥＣＵ）の縦断面図。
【図２】車載用電子制御装置（ＥＣＵ）の一部拡大図。
【図３】車載用電子制御装置（ＥＣＵ）の一部拡大図。
【図４】第２の実施の形態における車載用電子制御装置（ＥＣＵ）の縦断面図。
【図５】車載用電子制御装置（ＥＣＵ）の一部拡大図。
【図６】従来技術を説明するための車載用電子制御装置（ＥＣＵ）の縦断面図。
【符号の説明】
１…金属ケース、１０…回路基板、２０…表面実装型電子部品、２１…半導体チップ、２３…半導体チップ、３０…厚膜抵抗、３１…絶縁膜、４０…凹部、４１…半導体チップ、５０…凹部、５１…半導体チップ。
Claims (9)
- 回路基板（１０）に表面実装型電子部品（２０）と半導体チップ（２１，２３，４１，５１）とが搭載されるとともに、前記回路基板（１０）の一方の面（１２）が筐体（１）の内面に接着された電子制御装置であって、前記回路基板（１０）における前記筐体（１）の内面に接着される側の面（１２）に凹部（４０，５０）を形成するとともに、その凹部（４０，５０）の底面に半導体チップ（４１，５１）をフリップチップ実装したことを特徴とする電子制御装置。
- 抵抗成分を含む回路を構成するための回路基板（１０）の一方の面（１１）において表面実装型電子部品（２０）が搭載され、また、前記回路基板（１０）の他方の面（１２）において厚膜抵抗（３０）が形成されるとともに前記厚膜抵抗（３０）を被覆する絶縁膜（３１）を介して筐体（１）の内面と接着された電子制御装置であって、
前記回路基板（１０）における前記厚膜抵抗（３０）を形成した面（１２）に凹部（４０）を形成するとともに、その凹部（４０）の底面に、回路を構成する一部または全部の半導体チップ（４１）をフリップチップ実装し、また、前記回路基板（１０）のもう一方の面（１１）に、回路を構成する残りの部品（２０，２１，２３）を表面実装したことを特徴とする電子制御装置。 - 抵抗成分を含む回路を構成するための回路基板（１０）における筐体（１）の内面に接着される側の面（１２）に凹部（５０）を形成するとともに、その凹部（５０）の底面に、回路を構成する一部または全部の半導体チップ（５１）をフリップチップ実装し、また、前記回路基板（１０）のもう一方の面（１１）に、回路を構成する抵抗成分を含めた残りの部品（２０）を表面実装したことを特徴とする電子制御装置。
- 前記凹部（４０，５０）内に実装した半導体チップ（４１，５１）の背面の凹部底面からの高さ（Ｈ２）と、前記回路基板（１０）における前記筐体（１）との接着面の凹部底面からの高さ（Ｈ１）との差（ΔＨ）を０．２ｍｍ以下にしたことを特徴とする請求項１〜３のいずれか１項に記載の電子制御装置。
- 前記凹部（４０，５０）の底面への半導体チップ（４１，５１）の実装を、超音波フリップチップ接合により行うようにしたことを特徴とする請求項１〜４のいずれか１項に記載の電子制御装置。
- 前記回路基板（１０）として多層基板を用いたことを特徴とする請求項１〜５のいずれか１項に記載の電子制御装置。
- 前記回路基板（１０）としてセラミック基板を用いたことを特徴とする請求項１〜５のいずれか１項に記載の電子制御装置。
- 前記回路基板（１０）としてセラミック多層基板を用いたことを特徴とする請求項１〜５のいずれか１項に記載の電子制御装置。
- 前記凹部（４０，５０）は、多層基板の所定領域において最表層の第１層から第ｎ層（ｎは自然数）まで除去することにより形成したものであることを特徴とする請求項６または８に記載の電子制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011564A JP2004228162A (ja) | 2003-01-20 | 2003-01-20 | 電子制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011564A JP2004228162A (ja) | 2003-01-20 | 2003-01-20 | 電子制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228162A true JP2004228162A (ja) | 2004-08-12 |
Family
ID=32900435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011564A Pending JP2004228162A (ja) | 2003-01-20 | 2003-01-20 | 電子制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228162A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109383A1 (ja) * | 2005-04-05 | 2006-10-19 | Nec Corporation | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 |
| JP2009088339A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子装置 |
| US10510639B2 (en) | 2015-09-24 | 2019-12-17 | Aisin Aw Co., Ltd. | Vehicle control device |
| US11075138B2 (en) | 2018-05-11 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
-
2003
- 2003-01-20 JP JP2003011564A patent/JP2004228162A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006109383A1 (ja) * | 2005-04-05 | 2006-10-19 | Nec Corporation | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 |
| JPWO2006109383A1 (ja) * | 2005-04-05 | 2008-10-09 | 日本電気株式会社 | 配線基板を有する電子デバイス、その製造方法、および前記電子デバイスに用いられる配線基板 |
| CN101567357B (zh) * | 2005-04-05 | 2011-05-11 | 日本电气株式会社 | 具有配线基板的电子设备及用于这种电子设备的配线基板 |
| JP2009088339A (ja) * | 2007-10-01 | 2009-04-23 | Denso Corp | 電子装置 |
| US10510639B2 (en) | 2015-09-24 | 2019-12-17 | Aisin Aw Co., Ltd. | Vehicle control device |
| US11075138B2 (en) | 2018-05-11 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2950290B2 (ja) | 高周波集積回路装置およびその製造方法 | |
| JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
| JP2000331835A (ja) | 積層電子部品及び回路モジュール | |
| JP2010129877A (ja) | 電子部品モジュール | |
| JP5169800B2 (ja) | 電子装置 | |
| JP2008187146A (ja) | 回路装置 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP2006120996A (ja) | 回路モジュール | |
| JP2004228162A (ja) | 電子制御装置 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2002057238A (ja) | 集積回路パッケージ | |
| JP2001068606A (ja) | 自動車用制御コントロールユニットおよびその製造方法並びにｉｃチップパッケージ | |
| JP2008187145A (ja) | 回路装置 | |
| JPH05327249A (ja) | 電子回路モジュール及びその製造方法 | |
| WO2022004178A1 (ja) | インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法 | |
| JP2006013439A (ja) | 半導体素子実装構造体 | |
| JP3965867B2 (ja) | 半導体パッケージ | |
| JP2532400Y2 (ja) | ハイブリットｉｃ | |
| JP2004072003A (ja) | 金属ベース多層回路基板とそれを用いた混成集積回路 | |
| JP2005333079A (ja) | 半導体素子実装構造体 | |
| JP4166097B2 (ja) | 混成集積回路装置 | |
| JP2744108B2 (ja) | 混成集積回路素子 | |
| JP2001053412A (ja) | チップ実装モジュール | |
| JP3314139B2 (ja) | 半導体装置 |