JP2006210524A - 多層回路基板及びその製造方法 - Google Patents

多層回路基板及びその製造方法 Download PDF

Info

Publication number
JP2006210524A
JP2006210524A JP2005018651A JP2005018651A JP2006210524A JP 2006210524 A JP2006210524 A JP 2006210524A JP 2005018651 A JP2005018651 A JP 2005018651A JP 2005018651 A JP2005018651 A JP 2005018651A JP 2006210524 A JP2006210524 A JP 2006210524A
Authority
JP
Japan
Prior art keywords
conductive layer
wiring pattern
circuit board
via hole
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005018651A
Other languages
English (en)
Other versions
JP4291279B2 (ja
Inventor
Masayoshi Koyama
雅義 小山
Yoshitake Hayashi
林　　祥剛
Kazuo Otani
和夫 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005018651A priority Critical patent/JP4291279B2/ja
Priority to TW094143321A priority patent/TWI386140B/zh
Priority to CN2006100043394A priority patent/CN1812689B/zh
Priority to US11/338,771 priority patent/US7737367B2/en
Publication of JP2006210524A publication Critical patent/JP2006210524A/ja
Application granted granted Critical
Publication of JP4291279B2 publication Critical patent/JP4291279B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1453—Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

【課題】 導電層のランド部とビアホールの位置ずれがなく、電気的な接続抵抗が低く、さらに半導体チップの実装性が高い、優れた品質の多層回路基板及びその製造方法を提供する。
【解決手段】 離型キャリアに配線パターンを形成するとともにその配線パターンに予めビアホール径に相当する穴を所定位置に設け、離型キャリアとともに配線パターンを絶縁性基材に貼り付け、レーザ光を離型キャリア側から照射し、ビアホール径に相当する配線パターンの穴をレーザマスクとして絶縁性基材にビアホールを形成し、ビアホールと穴に導電性ペーストを充填し、導電層とビアホールが位置ずれなく一致するようにした。
【選択図】 図１

Description

本発明は、多層回路基板及びその製造方法に関し、特にビアホールに充填された導電性ペーストによって層間導通を得る多層回路基板及びその製造方法に関するものである。
電子機器の軽薄短小化、半導体チップや部品の小型化及び端子の狭ピッチ化に対応して、プリント回路基板やパッケージ基板においても実装面積の縮小や配線の精細化が進んでおり、同時に情報関連機器では信号周波数の広帯域化に対応して部品間を連結する配線の短距離化が求められており、高密度、高性能を達成するためにプリント基板の多層化が必要不可欠の技術となっている。
多層回路基板では、従来の平面回路に無かった層間を電気的に導通する回路形成がキーテクノロジーである。多層回路基板の第１ステップである両面配線基板は、絶縁材料に貫通孔をあけ、貫通孔の壁面に沿って導体をメッキして表裏の配線を導通接続している（例えば、非特許文献１参照。）。また、ＩＢＭ社のＳＬＣ（Ｓｕｒｆａｃｅ Ｌａｍｉｎａｒ Ｃｉｒｃｕｉｔ）に代表されるビルトアップ多層回路基板においても、回路層間の絶縁層の一部をレーザ等で除去し、メッキで導通接続する方法を用いている。
メッキを用いた配線の導通接続は、微細な回路を低抵抗で導通接続できる利点を持つが、工程が複雑で、工数も多いため、コストが高くなり、多層回路基板の用途を制限する要因となっている。
そこで、メッキに代えて導電性ペースト（導電性樹脂）を用いて層間導通を行った多層回路基板が実用化され、多層回路基板の用途が拡大している（例えば、特許文献１参照。）。
導電性ペーストにより層間導通された多層回路基板の製造方法を、図７を参照して簡単に説明する。まず、（ａ）絶縁樹脂板又は絶縁フィルム７１を出発材とし、次に（ｂ）レーザを用いてビアホール７２をあけ、その後に（ｃ）印刷法によってビアホール７２に導電性ペースト７３を充填し、この導電性ペースト７３の充填によって所望の箇所に表裏導通接続部を有する絶縁層７４を作製する。次に（ｄ）絶縁層７４の表裏に銅箔７５を熱圧着した後、（ｅ）銅箔７５をエッチングして配線パターン７６を形成し、（ｆ）〜（ｈ）以上の工程を繰り返し行って複数枚貼り合わせることで多層回路基板７７を得ている。
また、上記工法以外にも、ＳＬＣのように、絶縁層として感光性樹脂を用いて露光・現像を行うことによりビアホールを形成したり、ケミカルエッチングあるいはドライエッチングによって樹脂を除去する方法もある。
ところで、近年、マルチチップモジュールなど、ベアチップを実装する基板では、配線の高密度化に伴って多層回路基板を構成する多層回路基板用基材の単層の厚さも約０．１ｍｍから０．０２５ｍｍ程度に減少する傾向にある。この積層板の層厚の減少によって絶縁フィルム単体では、基板の撓みや皺が発生し易くなり、寸法安定性が確保し難くなっている。
このことに対応できかつ層間接続に導電性ペーストを用いた多層回路基板も提案されている（例えば、特許文献２参照。）。その多層回路基板の製造方法を図８を参照して説明する。まず、絶縁樹脂層を成すポリイミドフィルム８１の片面に銅箔を設け、もう一方の面には熱可塑性ポリイミドによる接着層８３を貼り合わせた積層フィルムを出発材料としている。次に、銅箔の表面にレジストフィルムを熱圧着し、パターンを露光・現像してレジストマスクを形成した後ケミカルエッチングを行い、ランド部８４を含む回路パターンと微細孔８５を形成する。次に、接着層８３にＰＥＴフィルムを貼り付け、ＹＡＧレーザ照射によってビアホール８６を形成する。さらに、ＰＥＴフィルムの表面側から導電性ペースト８２をスキージングによりビアホール８６に充填し、導電性ペースト８２を仮乾燥させた後に、ＰＥＴフィルムを剥離する。これにより、図８（ａ）に示されている積層前の多層配線基板用基材９０となる。
同様にして、図８（ｂ）に示すように、ランド部８４を含む回路パターンと微細孔群８７を形成した第２の多層配線基板用基材９１と、新たに準備した銅箔８８のビアホール対応位置に、エッチングによって微細孔８７を形成する。
次に、図８（ｃ）に示すように、多層配線基板用基材９０のビアホール８６と第２の多層配線基板用基材９１のランド部８４及び銅箔８８の微細孔群８７が正確に一致するように重ね合わせた状態とする。
次に、図８（ｄ）に示すように、多層配線基板用基材９０と第２の多層配線基板用基材９１及び銅箔８８を加熱プレスすることで一体化する。この後、銅箔８８をエッチングしてランド部８９を形成し、３層板が完成する。
この製造方法によれば、樹脂フィルムを絶縁層とし、それの片面に銅箔による導電層を形成した配線板用基材を出発材としていることによって、薄手のフィルムを用いながら剛性を確保することができる。
高木清著 「ビルトアップ多層プリント基板配線板技術」、 日刊工業新聞社出版、２００１年６月１５日、初版２刷、 ５３頁〜７６頁 特開平７−１４７４６４号公報 特開２００４−２２１４２６号公報
しかしながら、上記従来の図８に示した方法は、多層配線用基材９０のビアホール８６と第２の多層配線用基材９１のランド部８４及び銅箔８８の微細孔群８７を正確に一致するように重ね合わせて加熱プレスすることで一体化する方法であることから、互いにずれない正確な位置合わせが必須である。特に、高密度配線のランド部の直径は小さいので、ビアホールとランド部の位置合わせが困難になるという問題がある。
従来の配線の位置合わせ精度の例では、ランド径０．３ｍｍ、ビアホール径０．１５ｍｍの場合、ビアホールがランド部よりはみ出さない許容値は±０．５３ｍｍであるが、高密度配線の位置合わせ精度の例では、ランド径０．１ｍｍ、ビアホール径０．０５ｍｍであり、その場合にビアホールがランド部よりはみ出さない許容値は±０．０１８ｍｍとなる。ビアホールがランド部よりはみ出してしまうと、電気的な接続抵抗値が高くなったり、接続抵抗値がばらつくなどの不具合を生じる。
また、高密度配線の配線ルールはライン幅０．０２５ｍｍ、スペース幅０．０２５ｍｍ以下となるが、銅箔の表面にレジストフィルムを熱圧着し、パターンを露光・現像してレジストマスクを形成した後ケミカルエッチングを行い、ランド部８４を含む回路パターンと微細孔８５を形成する場合、ラインボトム幅は０．０２５ｍｍを確保できてもライントップはサイドエッチングの影響で細りを生じることから約０．０１５ｍｍ程度となるのが一般的である。このように細りを生じた配線パターン上に、例えばワイヤボンディング法で金線を配して半導体チップを実装する場合、ボンディングポイントがパターンより外れたりすることで実装が困難になるなどの問題がある。
一方、導電性ペーストを用いた多層回路基板は導電性ペースト部分の電気抵抗が高く、銅箔回路との接触抵抗が安定しないなどの欠点があったが、それらの課題は改善されつつある。例えば、アラミド不織布にエポキシ樹脂を含浸させ、Ｂステージ状態としたプリプレグ単層の厚み０．１ｍｍの多層配線用基材を用いた導電性ペースト接続の場合、一体化工程でプリプレグを銅箔で挟んで加熱加圧すると、圧縮力によりプリプレグの厚みが縮小することで、導電性ペースト中の導電フィラー同士及び導電フィラーとランド銅箔間が強く接触して電気的な接続が得られる。これに対して、高密度配線回路基板の構成にポリイミドなどの絶縁フィルムに接着材層を設けた絶縁性基材単体の厚みが０．０２５ｍｍ程度の薄手多層配線用基材を用いた場合、圧縮による絶縁性基材の厚み方向への縮小が期待できないので、ランド部を含む配線パターンを接着剤層に埋め込み、導電性ペーストの圧縮率を高めて導電フィラー同士及び導電フィラーとランド銅箔間を強く接触させ、電気的な接続を得ている。このことから、回路基板表層のランド部が絶縁層より飛び出た上記従来構成では導電性ペーストの圧縮が不測することから、電気的な接続抵抗値を低減する効果が小さいという問題があった。
本発明は、上記従来の問題に鑑み、ランド部とビアホールの位置合わせが容易であり、また微細配線パターンのエッチング細りによる半導体実装時の不具合を改善でき、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板及びその製造方法を提供することを目的とする。
本発明の多層回路基板は、絶縁性基材の両面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されている第１の配線用回路基板を有するものである。
この構成によれば、導電層（ランド部）にあけられた穴と連通形成されたビアホールの位置が一致し、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができる。
また、好適には、前記第１の配線用回路基板と、絶縁性基材の片面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されている第２の配線用回路基板とを一体化して成る多層回路基板とされる。
また、前記導電層に形成された前記穴は、少なくとも片側の導電層に形成される。また、前記導電層に形成された前記穴は前記ビアホールと同径であるのが好適であり、前記導電層に形成された前記穴に導電性ペーストが充填されるのが好適である。
また、前記導電層の配線パターンが前記絶縁性基材に埋め込まれていると、導電性ペースト中の導電フィラー同士及び導電フィラーとランド銅箔間が強く接触して電気的抵抗値の低い接続を得ることができる。
また、本発明の多層回路基板の製造方法は、離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程と、前記導電層と前記絶縁性基材を加熱加圧して一体化する熱プレス工程とを有するものである。
また、好適には、離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とによりコア基材を作製する工程と、離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の片方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とにより積層基材を作製する工程と、前記コア基材と前記積層基材を位置合わせして重ね合わせる積層工程と、前記コア基材と前記積層基材を加熱加圧して一体化する熱プレス工程とを有するものである。
また、前記配線パターン形成工程は、エッチングにより配線パターンを形成するのが好適である。このように配線パターンを離型キャリアにエッチングにより形成して絶縁基材に転写することで、配線パターンのラインボトムが表層側となり、エッチングによるライン細りによる半導体チップ実装時の不具合を解消できる。
また、前記配線パターン形成工程と同一工程で、所定位置に配線パターンに予めビアホール径に相当する穴を形成し、前記ビアホール形成工程は、離型キャリア側からレーザを照射してビアホールを形成するのが好適である。レーザ光を離型キャリア側から照射してビアホールを形成する際に、ビアホール径に相当する穴がレーザマスクとなり、絶縁性基材のビアホールと導電層（ランド部）の穴と同軸で位置ずれ無く、一致させることができる。
また、前記積層工程においては、前記コア基材の配線パターンと、前記積層基材の配線パターンとは反対側のビアホールを重ね合わせるのが好適である。
本発明の多層回路基板及びその製造方法によれば、導電層（ランド部）にあけられた穴と連通形成されたビアホールの位置が一致し、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができる。
以下、本発明の多層回路基板及びその製造方法の各実施形態について、図１〜図６を参照しながら説明する。
（第１の実施形態）
まず、本発明の第１の実施形態について、図１〜図３を参照して説明する。図１において、１０は２層の導電層を有する多層回路基板であるコア基板で、絶縁フィルム１２の両面に接着剤層１３を設けた絶縁性基材１１にて構成され、さらに銅箔等による導電層（ランド部及び配線パターン部）１４ａ、１４ｂが接着剤層１３に埋設されている。一方の導電層１４ａには、導電層１４ａ、１４ｂ間の層間導通のためのビアホール１５に連通して穴１６が設けられている。ビアホール１５及び穴１６には導電性ペースト１７が充填されている。
絶縁性基材１１は、絶縁フィルム１２として厚み０．０１２５ｍｍのポリイミドフィルムを用い、絶縁フィルム１２の両面に接着剤層１３としてポリイミ系接着剤を０．０１ｍｍの厚みで塗布して３層構造としたものである。
コア基板１０にビアホール１５を形成する際に、導電層１４ａ側から導電層１４ａに設けた穴１６を狙ってレーザ光を照射すると、穴１６がレーザ光照射のマスクとなるため、導電層１４ａに設けた穴１６とビアホール１５が同軸かつ同径となって互いに位置ずれなく一致する。
導電性ペースト１７は、金、銀、銅などの粉末を導電性フィラーとし、これに熱硬化性樹脂を混練したものが好適に使用される。特に、銅は導電性が良好で、マイグレーションも少ないため有効である。また、熱硬化性樹脂は液状のエポキシ樹脂が耐熱性の面で安定である。
導電性ペースト１７は、導電層１４ａ側よりスクイジングによってビアホール１５及び穴１６に充填されており、熱プレス工程で導電層１４ａ、１４ｂが接着剤層１３に埋め込まれる際に導電性ペースト１７が圧縮されることで、良好な電気的接続抵抗値が得られる。
導電層１４ａ、１４ｂは、エッチングにより形成された直径０．３ｍｍのランド部及びライン幅０．０２５ｍｍ、スペース０．０２５ｍｍの配線パターン部から成り、ランド部及び配線パターン部のボトム側がコア基材１０及び後述の多層回路基板の表層となるように形成されている。これにより、半導体実装時にパターン細りに起因する実装不良が発生しない。
以上のコア基板１０の構成によれば、導電層１４ａ、１４ｂのランド部と形成されたビアホール１５の位置ずれがなく、電気的な接続抵抗が低く、さらに多層回路基板の表面に高密度実装する際の半導体チップの実装性が高く、優れた品質の多層回路基板を得ることができる。
次に、図２、図３を参照して前記コア基板１０の製造工程を説明する。まず、図２（ａ）に示すように、厚み０．０７５ｍｍのＰＥＴからなる離型キャリア２０の上に、厚み０．００９ｍｍの銅箔よりなる配線パターン部及びランド部よりなる導電層１４ａが形成されている。離型キャリア２０は、導電層１４ａを転写後、離型されてしまうものであり、ポリエチレンやポリエチレンテレフタレートなどの有機フィルムが使用できる。導電層１４ａは、離型キャリア２０に銅箔などの金属箔をシリコーン接着剤を接着させたものや、金属箔上に更に電解メッキ法などで形成することができる。このように膜状に形成した金属箔を化学エッチング法などの既存の加工技術を利用して導電層１４ａが形成される。なお、導電層１４ａの所定位置には、予めビアホール径に相当する穴１６を配線パターン形成工程と同一工程で設けられる。また、同様にして穴１６を設けない配線パターン及びランド部よりなる導電層１４ｂ（図示せず）を形成したものも作製される。
次に、図２（ｂ）に示すように、絶縁フィルム１２の両面に接着剤層１３を設けた前記絶縁性基材１１の両面に、導電層１４ａ、１４ｂをラミネートして貼り付けるラミネート工程を行う。ラミネート工程は、上記配線パターン形成工程で作製した離型キャリア２０に形成したそれぞれの導電層１４ａ、１４ｂが対向するように、絶縁性基材１１を介して真空ラミネート装置（例えば、名機製作所製、ＭＶＬＰ−５００）により貼り合わせる。ラミネート前には予め導電層１４ａ、１４ｂの位置合わせを行う必要があるが、本実施形態においては基準穴２１に基準ピン（図示せず）を挿入した状態で、基準穴２１の近傍を絶縁性基材１１を介して熱圧着ツール（図示せず）で仮止めする。熱圧着ツールで加熱加圧された部分の接着剤層１３が溶融硬化することで、絶縁性基材１１と両面に配した離型キャリア２０が部分的に接着固定される。このとき、絶縁性基材１１には基準穴２１より大きな直径の逃がし穴２２を設けておく。
なお、絶縁性基材１１及び導電層１４ａ、１４ｂが形成された離型キャリア２０をロール（長尺）で扱えば生産効率が向上する。また、導電層１４ａ、１４ｂの位置合わせは基準ピンを用いる方法のほかに、カメラ認識機能を備えたアライメント装置などを用いても良い。また、ポリイミド系接着剤による接着剤層１３は、熱可塑性ポリイミド（ＴＰＩ）あるいは熱可塑性ポリイミドに熱硬化機能を付与したフィルムの貼り付けなどによって形成しても良い。
次に、図２（ｃ）に示すように、層間接着のためのビアホールを形成するビアホール形成工程を行う。図２（ｃ）は、集光レンズ２３により集光された炭酸ガスレーザ光２４を導電層１４ａに設けた穴１６を狙って照射している状態を示している。炭酸ガスレーザ光２４のビーム径は、導電層１４ａの上位位置で穴１６の穴径より大きい０．１２ｍｍ程度となるように調整されている。まず、ＰＥＴの離型キャリア２０に穴２５を加工した炭酸ガスレーザ光２４は導電層１４ａに達すると、銅の導電層１４ａに設けた穴１６がレーザマスクの作用をするので、穴１６に連通して、穴１６と同径でかつ同軸上にビアホール１５を絶縁性基材１１に形成することができる。また、導電層１４ｂに達した炭酸ガスレーザ光２４は導電層１４ｂの表面で反射される。
炭酸ガスレーザ加工によるビアホール１５の断面形状は、円錐台形状で導電層１４ａ側より導電層１４ｂ側に行く程僅かに細りを生じている。本実施形態においては、導電層１４ａ側が０．０５ｍｍで、導電層１４ｂ側が０．０４５ｍｍであった。また、離型キャリア２０には、直径約０．１３ｍｍの穴２５が形成されていた。
なお、本実施形態では炭酸ガスレーザを用いたが、紫外線レーザなど、他のレーザを用いても良い。また、ｆθレンズとガルバノメータを組み合わせれば、高速加工が可能となり、生産効率が向上する。
次に、図３（ａ）に示すように、ビアホールに導電性ペーストを充填する導電性ペースト充填工程を行う。スキージ２６を矢印の方向に移動させて導電性ペースト１７をビアホール１５と導電層１３ａに設けた穴１６及びレーザ加工により形成された離型キャリア２０の穴２５に充填する。
本実施形態においては、平均粒径２μｍの球形状の銅粒子８５質量％と、樹脂組成としてビスフェノールＡ型エポキシ樹脂３質量％と、グルシジルエステル系エポキシ樹脂９質量％と、硬化剤としてアミンアダクト硬化剤３質量％とを混練し、粘度５０〜１５０Ｐａ・ｓに調整したものを用いた。ここで、離型キャリア２０は、導電性ペースト充填時の印刷マスクとして機能するので、特別にマスクを準備する必要がないという利点がある。
次に、図３（ｂ）に示すように、導電層１４ａ、１４より離型キャリア２０を剥離する剥離工程を行う。図３（ｂ）は、導電層１４ａ、１４よりそれぞれ離型キャリア２０を剥離した状態を示す。離型キャリア２０は、シリコーン接着剤（図示せず）を介してそれぞれの導電層１４ａ、１４ｂに適正な強度で接着されているので、導電層１４ａ、１４ｂとの界面で剥離できる。また、剥離後、離型キャリア２０にレーザ加工により形成された穴２５は導電性ペースト１７が埋まった状態となる。これは、穴２５の穴径が０．１３ｍｍであり、導電層１４ａに設けた穴１６の径の０．０５ｍｍより大きいため、離型キャリア２０を剥離したとき応力的に弱い首部分で分断されるためである。
次に、図３（ｃ）に示すように、導電層１４ａ、１４と絶縁性基材１１を加熱加圧して一体化する熱プレス工程を行う。図３（ｃ）は、プレス押え板２７を絶縁性基材１１の両面に配し、加熱温度２００℃、加圧力５ＭＰａの条件で熱プレスしている状態を示す。加熱加圧条件下において、接着剤層１３は一旦軟化した後に硬化する挙動を示すため、導電層１４ａ、１４ｂは接着剤層１３が軟化した状態で埋め込まれ、その硬化して一体化される。
以上のようにして、図１に示す導電層１４ａ、１４ｂのランド部と絶縁性基材１１のビアホール１５の位置合わせが容易で、微細配線パターンのエッチング細りによる半導体実装時の不具合を改善するとともに、電気的接続抵抗値が低減でき、信頼性に優れた導電層が２層のコア基板１０から成る多層回路基板を製作することができる。また、離型キャリア２０への配線パターン形成後に抵抗やコンデンサなどの受動部品を印刷法などで作り込んでおけば、受動部品が内蔵された多層回路基板とすることもできる。
（第２の実施形態）
次に、本発明の第２の実施形態について、図４、図５を参照して説明する。本実施形態の多層回路基板は、第１の実施形態の両面に、新たな導電層を設けて４層構造の多層回路基板としたものであり、第１の実施形態と同一の構成要素については同一の参照符号を付して説明を省略する。
図４において、１０は、第１の実施形態と同様のコア基板である。３０は、２セット準備された積層基板であり、絶縁フィルム１２の両面に接着剤層１３を設けた絶縁性基材１１にて構成され、さらに片方の接着剤層１３に銅箔等による導電層（ランド部及び配線パターン部）１４ｃが埋設され、導電層１４ｃには、層間接着のためのビアホール１５に連通して穴１６が設けられ、ビアホール１５及び穴１６には導電性ペースト１７が充填されている。この積層基板３０を、導電層１４ｃが表層側になるように、それぞれコア基板１０の導体層１４ａ、１４ｂに対向して配置し、一体化して４層の多層回路基板が構成されている。
コア基板１０の導電層１４ａ、１４ｂは、多層回路基板内に内蔵されることから、両面粗化銅箔の使用が好ましく、また銅箔厚みを表層用の導電層１４ａ、１４ｂの倍程度にすることで積層基板３０の導電性ペースト１７の圧縮による電気的接続の低抵抗化が得られ易い。
なお、ここでは導電層１４ａ、１４ｂ、１４ｃ、１４ｃの４層の構成で説明したが、これに限られるものではなく、さらに多層化が可能である。
次に、図５を参照して本実施形態の４層の多層回路基板の製造工程を説明する。まず、図５（ａ）に示すコア基板１０を準備する。これは、図３（ｂ）に示した離型キャリア２０を導電層１４ａ、１４ｂから剥離した状態のものである。また、図５（ｂ）に示す積層基板３０を準備する。これは、導電層１４ｃを保持していた離型キャリア２０を剥離した状態のものである。導電層１４ｃとしては、片面粗化銅箔の銅箔厚み０．００９ｍｍを使用した。図５（ａ）、（ｂ）の状態に至るまでの製造工程は、図５（ｂ）の導電層１４ｃが片面であること以外は、第１の実施形態と同様であるため、説明を省略する。
次に、図５（ｃ）に示す熱プレス工程を行う。図５（ｃ）は、２セット準備された積層基板３０をその導電層１４ｃが表層側になるように、それぞれコア基板１０の導電層１４ａ、１４ｂに対向して配置し、基準穴２１及び基準ピン（図示せず）により位置合わせし、さらにプレス押え板２７を介して加圧加熱している状態を示す。加熱加圧条件下において、接着剤層１３は一旦軟化した後硬化する挙動を示すため、導電層１４ａ、１４ｂ、１４ｃは接着剤層１３が軟化した状態て埋め込まれた後、硬化して一体化される。
以上のようにして、図４に示す導電層１４ａ、１４ｂ、１４ｃのランド部とコア基板１０及び積層基板３０のビアホール１５の位置合わせが容易で、微細配線パターンのエッチング細りによる半導体実装時の不具合を改善するとともに、電気的接続抵抗値が低減でき、信頼性に優れた導電層が４層の多層回路基板を製作することができる。
（第３の実施形態）
次に、本発明の第３の実施形態について、図６を参照して説明する。本実施形態の多層回路基板は、第１の実施形態の両面に、新たな導電層を設けて４層構造の多層回路基板としたものであり、第２の実施形態との相違点は、積層基板として、絶縁フィルム１２の片面にのみ接着剤層１３を設けた形態の積層基板３１を使用した点にある。その他のついては、第２の実施形態と同様であるため、詳しい説明は省略する。また、本実施形態の製造方法に関しては、コア基板１０の導電層１４ａ、１４ｂとして厚み０．００９ｍｍの銅箔を使用した以外は、第２の実施形態と同様であるため、詳しい説明は省略する。
以上のようにして、図５に示す導電層１４ａ、１４ｂ、１４ｃのランド部とコア基板１０及び積層基板３１のビアホール１５の位置合わせが容易で、微細配線パターンのエッチング細りによる半導体実装時の不具合を改善するとともに、電気的接続抵抗値が低減でき、信頼性に優れた導電層が４層の多層回路基板を製作することができる。また、本実施形態によれば、接着剤層１３を片面のみとしたので、多層回路基板を薄型化できる。
本発明の多層回路基板及びその製造方法によれば、導電層（ランド部）にあけられた穴と連通形成されたビアホールの位置が一致し、電気的接続抵抗値を低減できて信頼性に優れた多層回路基板を得ることができ、薄型で高密度配線機能を有するので、半導体モジュール基板などとして有用である。
本発明の第１の実施形態の多層回路基板の断面図。 同実施形態の多層回路基板の製造工程の前半を示す断面図。 同実施形態の多層回路基板の製造工程の後半を示す断面図。 本発明の第２の実施形態の多層回路基板の断面図。 同実施形態の多層回路基板の製造工程を示す断面図。 本発明の第３の実施形態の多層回路基板の断面図。 従来例の多層回路基板の製造工程を示す断面図。 他の従来例の多層回路基板の製造工程を示す断面図。
符号の説明
１０ コア基板
１１ 絶縁性基材
１２ 絶縁フィルム
１３ 接着剤層
１４ａ、１４ｂ、１４ｃ 導電層
１５ ビアホール
１６ 穴
１７ 導電性ペースト
２０ 離型キャリア
２４ 炭酸ガスレーザ光
３０、３１ 積層基板

Claims (12)

  1. 絶縁性基材の両面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されているコア基板を有することを特徴とする多層回路基板。
  2. 前記コア基板と、絶縁性基材の片面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されている積層とを一体化して成ることを特徴とする請求項１記載の多層回路基板。
  3. 前記導電層に形成された前記穴は、少なくとも片側の導電層に形成されていることを特徴とする請求項１又は２記載の多層回路基板。
  4. 前記導電層に形成された前記穴は、前記ビアホールと同径であることを特徴とする請求項１〜３の何れかに記載の多層回路基板。
  5. 前記導電層に形成された前記穴に、導電性ペーストが充填されていることを特徴とする請求項１〜４の何れかに記載の多層回路基板。
  6. 前記導電層の配線パターンは、前記絶縁性基材に埋め込まれていることを特徴とする請求項１〜５の何れかに記載の多層回路基板。
  7. 離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程と、前記導電層と前記絶縁性基材を加熱加圧して一体化する熱プレス工程とを有することを特徴とする多層回路基板の製造方法。
  8. 離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の両方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とによりコア基材を作製する工程と、
    離型キャリアの片面に導電層を成す配線パターンを形成する配線パターン形成工程と、絶縁性基材の片方の面に前記導電層をラミネートして貼り合わせるラミネート工程と、層間導通のためのビアホールを形成するビアホール形成工程と、前記ビアホールに導電性ペーストを充填する導電性ペースト充填工程と、前記離型キャリアを前記導電層より剥離する剥離工程とにより積層基材を作製する工程と、
    前記コア基材と前記積層基材を位置合わせして重ね合わせる積層工程と、
    前記コア基材と前記積層基材を加熱加圧して一体化する熱プレス工程とを有することを特徴とする多層回路基板の製造方法。
  9. 前記配線パターン形成工程は、エッチングにより配線パターンを形成することを特徴とする請求項７又は８記載の多層回路基板の製造方法。
  10. 前記配線パターン形成工程と同一工程で、所定位置に配線パターンに予めビアホール径に相当する穴を形成することを特徴とする請求項７又は８記載の多層回路基板の製造方法。
  11. 前記ビアホール形成工程は、離型キャリア側からレーザを照射してビアホールを形成することを特徴とする請求項７又は８記載の多層回路基板の製造方法。
  12. 前記積層工程において、前記コア基材の配線パターンと、前記積層基材の配線パターンとは反対側のビアホールとを重ね合わせることを特徴とする請求項８記載の多層回路基板の製造方法。
JP2005018651A 2005-01-26 2005-01-26 可撓性多層回路基板 Expired - Fee Related JP4291279B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005018651A JP4291279B2 (ja) 2005-01-26 2005-01-26 可撓性多層回路基板
TW094143321A TWI386140B (zh) 2005-01-26 2005-12-08 Flexible multilayer circuit board
CN2006100043394A CN1812689B (zh) 2005-01-26 2006-01-25 多层电路基板及其制造方法
US11/338,771 US7737367B2 (en) 2005-01-26 2006-01-25 Multilayer circuit board and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005018651A JP4291279B2 (ja) 2005-01-26 2005-01-26 可撓性多層回路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008311520A Division JP4939519B2 (ja) 2008-12-05 2008-12-05 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006210524A true JP2006210524A (ja) 2006-08-10
JP4291279B2 JP4291279B2 (ja) 2009-07-08

Family

ID=36845275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005018651A Expired - Fee Related JP4291279B2 (ja) 2005-01-26 2005-01-26 可撓性多層回路基板

Country Status (4)

Country Link
US (1) US7737367B2 (ja)
JP (1) JP4291279B2 (ja)
CN (1) CN1812689B (ja)
TW (1) TWI386140B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857165B1 (ko) 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
US8022553B2 (en) 2007-06-19 2011-09-20 Samsung Electro-Mechanics Co., Ltd. Mounting substrate and manufacturing method thereof
JP2020088237A (ja) * 2018-11-28 2020-06-04 ▲い▼傑 汪 変圧器回路板の作製方法とその変圧器
WO2022211042A1 (ja) * 2021-03-31 2022-10-06 大日本印刷株式会社 プリント配線基板用積層体および多層プリント配線基板用接合体
JP2022165765A (ja) * 2021-04-20 2022-11-01 Ｆｉｃｔ株式会社 回路基板、回路基板の製造方法及び電子機器

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204224B1 (ko) 2005-03-17 2012-11-26 파나소닉 주식회사 모듈 기판
JP4287458B2 (ja) * 2005-11-16 2009-07-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． ペーストバンプを用いた印刷回路基板およびその製造方法
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
TW200839941A (en) * 2007-03-19 2008-10-01 Mutual Tek Ind Co Ltd Interconnection structure and method thereof
TWI336934B (en) * 2007-04-27 2011-02-01 Advanced Semiconductor Eng Method for forming slot hole on board and the slot hole
KR100832651B1 (ko) * 2007-06-20 2008-05-27 삼성전기주식회사 인쇄회로기판
JP2009158815A (ja) * 2007-12-27 2009-07-16 Fujitsu Ltd 多層配線基板の製造方法および多層配線基板構造
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100960954B1 (ko) * 2008-07-22 2010-06-03 삼성전기주식회사 인쇄회로기판 제조방법
US8453322B2 (en) * 2008-08-14 2013-06-04 Ddi Global Corp. Manufacturing methods of multilayer printed circuit board having stacked via
JP4939519B2 (ja) * 2008-12-05 2012-05-30 パナソニック株式会社 多層回路基板の製造方法
KR20100067475A (ko) * 2008-12-11 2010-06-21 삼성전기주식회사 전자파 차폐 부재를 구비한 기판
US8925192B2 (en) * 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110024165A1 (en) * 2009-07-31 2011-02-03 Raytheon Company Systems and methods for composite structures with embedded interconnects
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
US8383948B2 (en) * 2009-09-18 2013-02-26 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
KR101088792B1 (ko) * 2009-11-30 2011-12-01 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
US20110147069A1 (en) * 2009-12-18 2011-06-23 International Business Machines Corporation Multi-tiered Circuit Board and Method of Manufacture
US20130062101A1 (en) * 2010-06-08 2013-03-14 Panasonic Corporation Multilayer wiring substrate, and manufacturing method for multilayer substrate
US8826640B2 (en) 2010-11-12 2014-09-09 Raytheon Company Flight vehicles including electrically-interconnective support structures and methods for the manufacture thereof
CN102469686A (zh) * 2010-11-16 2012-05-23 欣兴电子股份有限公司 电路板结构及其制作方法
JP4917668B1 (ja) * 2010-12-29 2012-04-18 パナソニック株式会社 多層配線基板、多層配線基板の製造方法
KR20140010991A (ko) * 2011-07-08 2014-01-27 지티이 코포레이션 2층 인쇄회로기판, 2층 인쇄회로기판의 인쇄방법, 및 이동통신 단말기
TWI406618B (zh) * 2011-10-11 2013-08-21 Viking Tech Corp A method for manufacturing a substrate having conductive vias
JP6027372B2 (ja) * 2012-08-29 2016-11-16 住友電工プリントサーキット株式会社 両面プリント配線板及びその製造方法
DE102014214057A1 (de) * 2014-07-18 2016-01-21 Zf Friedrichshafen Ag Elektronische Getriebesteuerungseinrichtung und Verfahren zum Herstellen derselben
USD760230S1 (en) * 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
CN104409364B (zh) * 2014-11-19 2017-12-01 清华大学 转接板及其制作方法、封装结构及用于转接板的键合方法
US9659853B2 (en) 2015-04-24 2017-05-23 Advanced Semiconductor Engineering, Inc. Double side via last method for double embedded patterned substrate
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP2017076698A (ja) * 2015-10-15 2017-04-20 日本特殊陶業株式会社 配線基板およびその製造方法
KR101966634B1 (ko) * 2015-11-02 2019-04-08 동우 화인켐 주식회사 필름 터치 센서
WO2018165817A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路制造方法
JP7125547B2 (ja) 2018-12-29 2022-08-24 深南電路股▲ふん▼有限公司 多様に組み立て可能なプリント基板及びその製造方法
WO2021102898A1 (zh) * 2019-11-29 2021-06-03 鹏鼎控股(深圳)股份有限公司 多层线路板及其制作方法
US11342254B2 (en) * 2020-03-16 2022-05-24 Qualcomm Incorporated Multi-dielectric structure in two-layer embedded trace substrate
CN111584370A (zh) * 2020-05-21 2020-08-25 如皋市大昌电子有限公司 高散热性整流桥堆的加工工艺
CN113784548B (zh) * 2021-08-10 2024-04-16 深圳市信维通信股份有限公司 三明治胶层制备方法及多层线路板制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117069A (en) * 1988-03-28 1992-05-26 Prime Computer, Inc. Circuit board fabrication
JPH0480991A (ja) * 1990-07-24 1992-03-13 Cmk Corp プリント配線板の製造方法
JP2587596B2 (ja) 1993-09-21 1997-03-05 松下電器産業株式会社 回路基板接続材とそれを用いた多層回路基板の製造方法
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP2001007468A (ja) * 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP2001144445A (ja) * 1999-11-18 2001-05-25 Multi:Kk 多層プリント配線板の製造方法
SE523150C2 (sv) * 2000-01-14 2004-03-30 Ericsson Telefon Ab L M Kretsmönsterkort och metod för tillverkning av kretsmönsterkort med tunt kopparskikt
JP3892209B2 (ja) 2000-06-22 2007-03-14 大日本印刷株式会社 プリント配線板およびその製造方法
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
US7214419B2 (en) * 2002-05-31 2007-05-08 Tatsuta Electric Wire & Cable Co., Ltd. Conductive paste multilayered board including the conductive paste and process for producing the same
JP2004221426A (ja) 2003-01-16 2004-08-05 Fujikura Ltd 多層配線基板、多層配線基板用基材およびその製造方法
JPWO2004103039A1 (ja) * 2003-05-19 2006-07-20 大日本印刷株式会社 両面配線基板および両面配線基板の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857165B1 (ko) 2007-04-13 2008-09-05 삼성전기주식회사 회로기판 제조방법
US8022553B2 (en) 2007-06-19 2011-09-20 Samsung Electro-Mechanics Co., Ltd. Mounting substrate and manufacturing method thereof
JP2020088237A (ja) * 2018-11-28 2020-06-04 ▲い▼傑 汪 変圧器回路板の作製方法とその変圧器
WO2022211042A1 (ja) * 2021-03-31 2022-10-06 大日本印刷株式会社 プリント配線基板用積層体および多層プリント配線基板用接合体
JPWO2022211042A1 (ja) * 2021-03-31 2022-10-06
JP7298786B2 (ja) 2021-03-31 2023-06-27 大日本印刷株式会社 プリント配線基板用積層体および多層プリント配線基板用接合体
JP2022165765A (ja) * 2021-04-20 2022-11-01 Ｆｉｃｔ株式会社 回路基板、回路基板の製造方法及び電子機器
JP7216139B2 (ja) 2021-04-20 2023-01-31 Ｆｉｃｔ株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
CN1812689B (zh) 2011-01-19
US7737367B2 (en) 2010-06-15
TW200628041A (en) 2006-08-01
US20060191715A1 (en) 2006-08-31
JP4291279B2 (ja) 2009-07-08
TWI386140B (zh) 2013-02-11
CN1812689A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
JP4291279B2 (ja) 可撓性多層回路基板
US8446736B2 (en) Circuit board and manufacturing method thereof
JP4045143B2 (ja) 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
JP4538486B2 (ja) 多層基板およびその製造方法
WO2010113448A1 (ja) 回路基板の製造方法および回路基板
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR101868680B1 (ko) 회로 기판, 회로 기판의 제조 방법 및 전자 기기
JP4939519B2 (ja) 多層回路基板の製造方法
JP2008263188A (ja) 回路基板の製造方法
JP4443543B2 (ja) 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2007005815A (ja) 多層印刷回路基板およびその製造方法
JP5079344B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP4012022B2 (ja) 多層配線基板、多層配線基板用基材およびその製造方法
KR20220061099A (ko) 회로 기판, 회로 기판의 제조 방법, 및 전자 기기
JP2004172533A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP6016017B2 (ja) 接着シート付きプリント配線板の製造方法及びそれを用いた貼り合せプリント配線板の製造方法
JP2004221192A (ja) 多層基板、多層基板用基材およびその製造方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2003188536A (ja) プリント配線板の製造方法およびプリント配線板
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2004103716A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP2004221426A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
WO2009113602A1 (ja) 樹脂基板の製造方法および樹脂基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees