JPWO2003009656A1 - 回路形成基板の製造方法および回路形成基板 - Google Patents

回路形成基板の製造方法および回路形成基板 Download PDF

Info

Publication number
JPWO2003009656A1
JPWO2003009656A1 JP2003514859A JP2003514859A JPWO2003009656A1 JP WO2003009656 A1 JPWO2003009656 A1 JP WO2003009656A1 JP 2003514859 A JP2003514859 A JP 2003514859A JP 2003514859 A JP2003514859 A JP 2003514859A JP WO2003009656 A1 JPWO2003009656 A1 JP WO2003009656A1
Authority
JP
Japan
Prior art keywords
thickness
substrate
circuit
reinforcing material
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003514859A
Other languages
English (en)
Inventor
西井 利浩
利浩 西井
康晴 福井
康晴 福井
清秀 辰巳
清秀 辰巳
嘉洋 川北
嘉洋 川北
中村 眞治
眞治 中村
菰田 英明
英明 菰田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2003009656A1 publication Critical patent/JPWO2003009656A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0278Polymeric fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/029Woven fibrous reinforcement or textile
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本発明は電気的接続が確実に確保できる回路形成基板を提供することを目的とするものであり、層間接続手段を有する絶縁性基板材料が補強材を含み、補強材の厚みに対する絶縁性基板材料の全体の厚みが、補強材の厚みと同等以上かつ1.5倍以下とする構成を特徴とする。

Description

技術分野
本発明は、各種電子機器に利用される回路形成基板および回路形成基板の製造方法に関する。
背景技術
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路および部品を基板上に集積可能な高密度基板が開発されている(たとえば、日刊工業新聞社発行の「表面実装技術」1997年1月号、高木清著;“目覚ましいビルドアップ多層PWBの開発動向”)。
従来例について図を用いて以下に説明する。
図3Aに示す基板材料1は回路形成基板に用いられる補強材としてのガラス繊維織布に熱硬化性のエポキシ樹脂等を含浸しBステージ状態としたいわゆるプリプレグである。基板材料1には熱ロール等を用いたラミネート法によりフィルム2を両面に張り付ける。
次に、図3Bに示すようにレーザ等の加工法により基板材料1にビア穴3を形成した後に銅粉等の導電性粒子と熱硬化性樹脂、硬化剤、溶剤などを混練しペースト状にした導電性ペースト4を充填して図3Cに示す構成を得る。その後にフィルム2を剥離することで図3Dに示すような導電性ペースト4が突出した形状を得て、その両側に銅箔5を配置して熱プレス装置(図示せず)によって加熱加圧することで図3Eに示すように基板材料1は熱硬化し、導電性ペースト4は圧縮されて表裏の銅箔5が電気的に接続される。その際に、基板材料1中の含浸されたエポキシ樹脂は流動し外側に流出し流れ出し部6を形成する。その後に端部の余分な部分を切り落として図3Fのような形状とし、さらにエッチングなどの方法で銅箔5を所望のパターンに加工して回路7とし、図3Gに示すような両面の回路形成基板を得る。
しかしながら、上記のような回路形成基板の製造法では、導電性ペーストによる回路形成基板の表裏の回路、また、多層回路形成基板の場合には表層と内層の回路についての電気的接続が不安定なものになる場合がある。
その原因を調べるため、発明者が実験試作あるいは製作した回路形成基板の解析を実施した結果、上記の接続不良の原因は接続図3Eに示すような導電性ペースト4中の導電性粒子がビア穴3の穴径から外部に流れ出す流出粒子8の発生等によることを確認した。
すなわち、理想的な電気的接続の実現には導電性ペースト4は図中上下方向に圧縮され、効率的に導電性ペースト中の導電性粒子同士が強固に接触し、銅箔5とも強固に接触する必要がある。しかしながら、図3Dから3Eに至る工程中で流れ出し部6が形成されることでも解るように、基板材料1中の熱硬化性樹脂は加熱圧縮時に外側の開放端に向かって流動する。その際に、流動した熱硬化性樹脂により導電性ペースト4中の導電性粒子が図中の横方向に押し流される現象を起こす。その結果、効率的な導電性ペースト4の圧縮が行われず、導電性ペースト4による電気的接続は不安定なものとなってしまう。以上の説明では、ガラス織布と熱硬化性樹脂を用いた基板材料の場合を述べたが、ガラス以外の無機繊維あるいはアラミド等の有機繊維や、織布以外の不織布の補強材を用いた場合でも同様の接続不良現象は確認できた。
特に、織布を用いた場合には織布を用いた構成による流動抵抗の小ささにより、上述した熱硬化性樹脂の流動は顕著なものとなり、導電性ペーストによる電気的接続の実現は困難であった。
発明者は、種々の実験を繰り返し実施し、電気的接続の不十分なビア穴部周辺を解析した結果、図3Eに示すような流出粒子8は基板材料1の表面側に多く観察されることを見いだした。さらに、その発生原因を考察し次に述べるような結論を得た。
基板材料としてガラス繊維織布を用いたプリプレグを使用する場合において、基板材料は図4に示すような断面形状を有する。すなわち、基板材料1はガラス繊維織布9にワニス状のエポキシ樹脂等の熱硬化性樹脂を含浸樹脂10として含浸し、所望の厚みになるようロール等で含浸樹脂10の厚みを調節した後に、乾燥してBステージ化する工程により製造する。従って、初期のガラス繊維織布9の厚みに対して、その表面に形成された含浸樹脂10の層の厚みが加わったものが基板材料1の厚みとなる。表面に形成された含浸樹脂10の層は前述した回路形成基板の製造工程中の熱プレス工程において激しく流動する。そのため基板材料1の表面付近に流出粒子8が多く発生する結果、導電ペースト4による層間の接続が不十分なものとなる。
通常のプリプレグを基板材料として用いた回路形成基板では熱プレスによりプリプレグを完全硬化させ、すなわちCステージ化した後にドリル等を用いて穴加工を実施し、銅等の金属をめっきすることで層間の接続をとるので上記したような問題は発生しない。近年、高密度回路形成基板では導電性物質すなわち導電性ペースト等をBステージ状態の基板材料中に形成したビア穴に充填して層間接続手段とするという工法が開発され、そのような工法にて回路形成基板を製造する際に上記のような問題が顕在化してきた。
回路形成基板としては、層間の絶縁層には種々の厚みが設計上要求されるが、プリプレグに使用する補強材の厚みの種類は限られており、図4で示した含浸樹脂10の層の厚みが比較的厚い基板材料も多く用いられているのが現状である。
発明の開示
以上述べたような従来の問題点を発明者は多くの実験結果および試作サンプルの解析等から基板材料の表面付近すなわち補強材の上下に存在する含浸樹脂が主体となる部分の厚さと、含浸樹脂が補強材と一体となっている基板材料の中心部分の厚さとを適切な比率に保つことが重要であることを見い出した。すなわち前記比率が不適切な場合に基板材料の表面付近において導電性粒子等の層間接続手段が熱プレス等の工程時に基板材料成分の流動等により流出してしまう現象が起こる。
本発明の回路形成基板の製造方法においては、Bステージ状態基板材料が補強材としての織布もしくは不織布あるいは織布と不織布の混成材料を含み、熱プレス工程において成型後の前記Bステージ状態基板材料の厚みが前記補強材厚み以上かつ前記補強材厚みの1.5倍以下である等の構成を採用したものである。
この本発明により、導電性ペースト等の層間接続手段による電気的接続の発現が効率的に行える。
また、本発明の回路形成基板の製造用材料においては、補強材の基板材料中の重量比が30%以上かつ60%以下、あるいは補強材の厚みが基板材料厚みの50%以上かつ90%以下である構成とする。
この本発明によれば、導電性ペースト等の層間接続手段による電気的接続の発現が効率的に行えるものである。
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上し、高密度で品質の優れた回路形成基板を提供できるものである。
発明を実施するための最良の形態
本発明は、(1)金属箔、もしくは支持体に張り付けられた金属箔、もしくは支持体に張り付けられ回路パターンを形成された金属箔(2)層間接続手段を設けたBステージ状態基板材料(3)回路もしくは金属箔と層間接続手段を備えたBステージ状態基板材料(4)回路もしくは金属箔を備えたCステージ状態基板材料もしくは回路もしくは金属箔と層間接続手段を備えたCステージ状態基板材料のうち、少なくとも1種以上のBステージ状態基板材料を含んだ2種以上の金属箔もしくは基板材料を積層物として積層する積層工程を含み、前記積層工程に加熱および加圧を伴う熱プレス工程を含み、前記Bステージ状態基板材料が補強材としての織布もしくは不織布あるいは織布と不織布の混成材料を含み、熱プレス工程において成型後の前記Bステージ状態基板材料の厚みが前記補強材厚み以上かつ前記補強材厚みの1.5倍以下であることを特徴とする回路形成基板の製造方法としたものであり、熱プレス工程での層間接続手段による層間の電気的接続が効率的に形成される等の効果を有する。
本発明はさらに、層間接続手段がBステージ状態基板材料に形成された貫通あるいは非貫通の穴に充填された導電性物質であることを特徴とする請求項1に記載の回路形成基板の製造方法としたものであり、導電性物質が熱プレス工程で効率的に圧縮されることにより低抵抗の層間接続が形成できる等の効果を有する。
本発明はさらに、導電性物質が導電性粒子と樹脂成分を主体とする導電性ペーストであることを特徴とする回路形成基板の製造方法を提供するものであり、導電性物質の貫通あるいは非貫通の穴への充填作業が簡便に行えるとともに、形成される層間接続手段が可とう性を有するために、熱衝撃や機械的繰り返しストレスに対しての信頼性が向上する等の効果を有する。
本発明はまた、両面あるいは多層の回路を有する回路形成基板であり、前記回路を層間で電気的に接続する層間接続手段を備え、前記層間接続手段の存在する層の基板材料が補強材としての織布もしくは不織布あるいは織布と不織布の混成材料を含み、前記層間接続手段の存在する層の基板材料の厚みが前記補強材厚み以上かつ前記補強材厚みの1.5倍以下であることを特徴とする回路形成基板を提供するものであり、熱プレス工程での層間接続手段による層間の電気的接続が効率的に形成される等の効果を有する。
本発明はさらに、層間接続手段が基板材料に形成された貫通あるいは非貫通の穴に充填された導電性物質であることを特徴とする回路形成基板を提供するものであり低抵抗の層間接続が得られるとともに、多層回路形成基板等において基板厚み方向に層間接続部が重なった構成が容易に実現できる等の効果を有する。
本発明はさらに、導電性物質が導電性粒子と樹脂成分を主体とする導電性ペーストであることを特徴とする回路形成基板を提供するものであり、信頼性の高い層間接続が得られる等の効果を有する。
本発明はまた、層間接続手段として導電性物質を用い、製造工程中で前記導電性物質を圧縮する回路形成基板の製造に用いる基板材料であって、補強材としての織布もしくは不織布あるいは織布と不織布の混成材料を含み、前記補強材の基板材料中の重量比が30%以上かつ60%以下であることを特徴とする回路形成基板の製造用材料を提供するものであり、熱プレス工程での基板材料の流動が制御でき、層間接続手段の形成が安定する等の効果を有する。
本発明はまた、層間接続手段として導電性物質を用い、製造工程中で前記導電性物質を圧縮する回路形成基板の製造に用いる基板材料であって、補強材としての織布もしくは不織布あるいは織布と不織布の混成材料を含み、前記補強材の厚みが基板材料厚みの50%以上かつ90%以下であることを特徴とする回路形成基板の製造用材料を提供するものであり、熱プレス工程での基板材料の流動が制御でき、層間接続手段の形成が安定する等の効果を有する。
以下、本発明の実施の形態について、図1、図2を用いて説明する。
(実施の形態1)
図1A〜1Gは本発明の第1の実施の形態における回路形成基板の製造方法および回路形成基板の製造用材料を示す工程断面図である。
図1Aに示すように両面に厚み20μmのフィルム2を張り合わせた基板材料1を準備する。基板材料1はガラス繊維織布を補強材として用いたプリプレグである。補強材としてのガラス繊維織布の厚みを表現するには通常よく用いられる公称厚という数値を用いる。
フィルム2には厚み20μmのポリエチレンテレフタレート(PET)を用いた。PETフィルムにかえてエポキシ樹脂等の熱硬化性樹脂等をコーティングしてフィルム2として用いても良い。
次に、図1Bに示すように炭酸ガスレーザを用いて約200μm径のビア穴3を加工した。
次に、スクリーン印刷等の方法で、図1Cに示すように導電性ペースト4をビア穴3を充填した。導電性ペースト4は、直径約5μmの銅粉を熱硬化性樹脂及び硬化剤とともに混練したものである。粘度調整等の目的で導電性ペースト4に溶剤などを添加することも可能である。
次に、図1Dに示すように基板材料1の両面のフィルム2を剥離して、フィルム2の厚みに相当して導電性ペースト4が突出した基板材料1を得たのち、両面に銅箔5を配置する。
次に、基板厚み方向に加熱加圧する熱プレス工程を経ることで図1Eに示すような形状を得る。その際に基板材料1中の熱硬化性樹脂は流動し流れ出し部6となる。
次に、図1Fに示すように基板材料1の周辺部を所望のサイズに切断した後に銅箔5をエッチング等の方法でパターン形成して回路7を形成し、図1Gに示すような両面回路形成基板を得た。
以上のような工程にて回路形成基板を製造した場合に、従来例で述べたような導電性ペースト4の導電性粒子が流れる等の現象で導電性ペースト4による電気的接続が不十分となる課題を解決するために、発明者は様々な基板材料および熱プレス工程条件の検討を実施した。
通常のプリント配線板用の平織ガラス繊維織布で厚みが60,80,100μmの3種の補強材を用い、補強材に含浸する熱硬化性樹脂の量を重量比で樹脂量として表している。含浸した熱硬化性樹脂は乾燥機にてBステージ化してプリプレグを製造している。熱プレス後の基板厚みを測定し、ガラス織布厚みとの比を算出した。さらに作成した両面基板に約200μm径のビア穴で層間接続部が500個直列に接続されるようなテストパターンを配置して、その回路電気抵抗を測定して1カ所あたりの表裏の接続抵抗値、すなわち両面基板の表裏を接続する層間接続部1ヶ所の電気抵抗値の平均を算出してビア抵抗値とした。
以上の結果をまとめて表1に示す。
Figure 2003009656
表1の結果からもわかるように基板材料1中の補強材、すなわち実施の形態1では基板材料1の熱プレス後の厚み(T2)がガラス繊維織布の厚み(T1)の1.5倍以下の場合にビア抵抗値が安定することがわかる。
また、実験番号1のサンプルはビア抵抗値は低いものの、銅箔5を基板材料1から引き剥がすピール強度が通常より低下しており、ピール強度を要求する用途に用いる場合には樹脂量を66%〜増量し、67〜68%にすることが望ましい。
また、実験番号2のサンプルを高温高湿下での保存信頼性試験を行うとビア抵抗値の上昇がみられた。
上記実験の結果から、ビア抵抗を10mΩ以下に形成することが総合的に好ましいことが分かった。従って、熱プレス後の基板厚みを測定し、T2/T1の比を1.5以下にすることが良好であるとの結論を得た。
より良好な電気的接続を得るには図1Eの状態での基板材料1のプレス後厚みは薄くするほど有効であるが、一方で、先述のピール強度の問題および熱プレス工程での成型性および、後述する多層回路形成基板を製造する際の内層回路形成基板の回路凹凸を埋め込む必要性等の理由により、少なくとも補強材厚み以上のプレス後厚みが必要であることを実験の結果として得た。
さらに前記プレス後厚み(T2)を薄くしすぎた際の問題点として、補強材中の繊維が銅箔と接触し銅マイグレーション等の問題を起こしやすいことも試験サンプルの信頼性試験等の結果により確認した。
また、上記の基板材料のプレス後厚み(T2)を達成する手段として、基板材料中の補強材の割合を重量比で30%以上かつ60%以下にすること、および図1Aの状態での基板材料1の厚みを補強材厚みの2倍から1.1倍の間に設定すること、すなわち補強材厚みが基板材料1厚みの50%から90%になるよう調整することが有効であることも実験の結果として確認した。
(実施の形態2)
実施の形態1では両面回路形成基板について説明したが、実施の形態2では、図2に示すように多層回路形成基板を製造する場合について説明する。
まず、図2Aに示すような両面回路形成基板11を用意し、図2Bに示すように導電性ペースト4を充填した基板材料1および銅箔5を両面回路形成基板11の表裏に位置合わせして配置する。この状態で熱プレス装置等で加熱加圧することで基板材料1を成型および硬化させ図2Cのような形状を得る。その際、流動した基板材料1の成分により流れ出し部6が形成される。
次に、周辺の余分な部分を切断して図2Dのような形状を得た後に、銅箔5をエッチング等の方法でパターン形成して回路7を形成し、図2Eに示すような4層回路形成基板を得た。
このような多層回路形成基板の製造においても、本発明の回路形成基板の製造方法および製造用材料を適用することで、層間の電気的接続が良好に形成できた。
なお、本実施の形態で用いた両面回路形成基板11は実施の形態1で説明したものでもよいが、通常のめっき法等で層間の接続を形成した基板を用いることも可能であり、また図2Bに示す段階で両面回路形成基板11に基板材料1が仮圧着されたような構成も採用できる。
その製造法の例を説明する。図2Aに示す回路形成基板の両面にラミネート法等を用いて図1A〜1Gで示したようにフィルム2、基板材料1、回路形成基板7、基板材料1、フィルム2の順番になるように貼り合わせする。次に、レーザ加工によりビア穴3を加工した後に導電性ペースト4をビア穴3に充填し、その後、フィルム2をはがし、さらにその後、銅箔5を外側に配置して熱プレスするという製造方法が可能である。
以上述べた実施の形態1から2で基板材料すなわちプリプレグとして説明した材料の例としては、通常のガラス繊維織布あるいは不織布に熱硬化性樹脂を含浸しBステージ化したものを用いることが可能で、ガラス繊維の代わりにアラミド等の有機繊維を採用することもできる。
また、織布と不織布を混成した材料、たとえば2枚のガラス繊維の間にガラス繊維不織布を挟み込んだような材料を補強材として用いることも可能である。
また、本発明の実施の形態で熱硬化性樹脂と記述した部分の熱硬化性樹脂の例としては、エポキシ系樹脂、エポキシ・メラミン系樹脂、不飽和ポリエステル系樹脂、フェノール系樹脂、ポリイミド系樹脂、シアネート系樹脂、シアン酸エステル系樹脂、ナフタレン系樹脂、ユリア系樹脂、アミノ系樹脂、アルキド系樹脂、ケイ素系樹脂、フラン系樹脂、ポリウレタン系樹脂、アミノアルキド系樹脂、アクリル系樹脂、フッ素系樹脂、ポリフェニレンエーテル系樹脂、シアネートエステル系樹脂等の単独、あるいは2種以上混合した熱硬化性樹脂組成物あるいは熱可塑性樹脂で変性された熱硬化性樹脂組成物を用いることができ、必要に応じて難燃剤や無機充填剤の添加も可能である。
また、銅箔の代わりに支持体に仮止めされた金属箔等からなる回路を用いることもできる。
また、層間接続手段として導電性ペーストを用いて説明したが、導電性ペーストとしては銅粉等の導電性粒子を硬化剤を含む熱硬化性樹脂に混練したもの以外に、導電性粒子と適当な粘度の高分子材料あるいは溶剤等を混練したもの等多種の組成が利用可能である。
さらに、導電性ペースト以外にめっき等により形成したポスト状の導電性突起や、ペースト化していない比較的大きな粒径の導電性粒子を単独で層間接続手段として用いることも可能である。
産業上の利用可能性
以上述べたように本発明の回路形成基板の製造方法および回路形成基板においては、層間接続手段の存在する層の基板材料の厚みが前記補強材厚み以上かつ前記補強材厚みの1.5倍以下とする等の構成としたものであり、導電性ペースト等の層間接続手段による電気的接続の発現が効率的に行えるものである。
特に、基板材料としてのプリプレグの補強材にガラス等の繊維を用いた織布を用いた場合には、織布の持つ寸法安定性および、銅箔等の引き剥がし強度が強い等の利点を生かしながら、層間の接続を安定化できるという格別の効果を発揮するものである。
また、本発明の回路形成基板の製造用材料においては、補強材の基板材料中の重量比が30%以上かつ60%以下もしくは補強材の厚みが基板材料厚みの50%以上かつ90%以下に設定する等の構成とすることで、導電性ペースト等の層間接続手段による電気的接続の発現が効率的に行える。
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上し、高密度で品質の優れた回路形成基板を提供できる。
【図面の簡単な説明】
図1A〜1Gは本発明の第1の実施の形態の回路形成基板の製造方法を示す工程断面図。
図2A〜2Eは本発明の第2の実施の形態の回路形成基板の製造方法を示す工程断面図。
図3A〜3Gは第1の従来例における回路形成基板の製造方法を示す工程断面図。
図4は第2の従来例における回路形成基板の製造用材料を示す断面模式図。
図面の参照符号の一覧表
1 基板材料
2 フィルム
3 ビア穴
4 導電性ペースト
5 銅箔
6 流れ出し部
7 回路
8 流出粒子
9 ガラス繊維織布
10 含浸樹脂
11 両面回路形成基板

Claims (10)

  1. 貫通穴を有する絶縁基板と前記貫通穴に充填された層間接続手段と前記絶縁基板の両面に形成される回路パターンとを有する回路形成基板であって、前記絶縁基板が繊維補強材を含む熱硬化性樹脂からなり、前記絶縁基板の厚さが前記繊維補強材の厚さと同等以上かつ1.5倍以下であることを特徴とする回路形成基板。
  2. 複数の前記回路形成基板が積層されてなる請求項1記載の回路形成基板。
  3. 前記繊維補強材が、織布と不織布のうちの少なくとも一つを含み、前記繊維補強材の重量が前記絶縁基板の重量の30%以上かつ60%以下である請求項1記載の回路形成基板。
  4. 前記層間接続手段が導電性粒子と樹脂成分を主体とすることを特徴とする請求項1記載の回路形成基板。
  5. 両面にフィルムを有するBステージのプリプレグに貫通穴を形成する工程と前記貫通穴に導電性材料を充填する工程と前記導電性材料の充填後に両面のフィルムを除去する工程とを含む基材形成工程と、前記基材を含む積層体を加熱下に加圧する熱プレス工程とを有する回路形成基板の製造方法であって、前記Bステージプリプレグが繊維補強材を有し、前記熱プレス工程が、前記絶縁基板の厚さを前記繊維補強材の厚さと同等以上でかつ1.5倍以下まで前記プリプレグを加圧する工程であることを特徴とする回路形成基板の製造方法。
  6. 前記プリプレグは前記繊維補強材を重量比で30%以上かつ60%以下含むことを特徴とする請求項5記載の回路形成基板の製造方法。
  7. 前記プリプレグ中での前記繊維補強材の厚みが前記プリプレグ全体の厚みの50%以上かつ90%以下であることを特徴とする請求項5記載の回路形成基板の製造方法。
  8. 前記導電性材料が導電性粒子と樹脂成分を主体とする導電性ペーストであることを特徴とする請求項5記載の回路形成基板の製造方法。
  9. 導電性物質を充填した貫通穴を有するBステージプリプレグであって、前記プリプレグは前記繊維補強材を重量比で30%以上かつ60%以下含むことを特徴とする回路形成基板の製造用部材。
  10. 導電性物質を充填した貫通穴を有するBステージプリプレグであって、前記プリプレグ中での前記繊維補強材の厚みが前記プリプレグ全体の厚みの50%以上かつ90%以下であることを特徴とする回路形成基板の製造用部材。
JP2003514859A 2001-07-18 2002-07-16 回路形成基板の製造方法および回路形成基板 Pending JPWO2003009656A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001217775 2001-07-18
JP2001217775 2001-07-18
PCT/JP2002/007217 WO2003009656A1 (en) 2001-07-18 2002-07-16 Circuit-formed substrate and method of manufacturing circuit-formed substrate

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004269598A Division JP4089671B2 (ja) 2001-07-18 2004-09-16 回路形成基板の製造方法および回路形成基板

Publications (1)

Publication Number Publication Date
JPWO2003009656A1 true JPWO2003009656A1 (ja) 2004-11-11

Family

ID=19052043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003514859A Pending JPWO2003009656A1 (ja) 2001-07-18 2002-07-16 回路形成基板の製造方法および回路形成基板

Country Status (6)

Country Link
US (1) US7356916B2 (ja)
EP (1) EP1408724A4 (ja)
JP (1) JPWO2003009656A1 (ja)
CN (1) CN1229002C (ja)
TW (1) TW538664B (ja)
WO (1) WO2003009656A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019636A (ja) * 2004-07-05 2006-01-19 Renesas Technology Corp 半導体装置
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP5214154B2 (ja) * 2007-01-19 2013-06-19 住友電気工業株式会社 プリント配線板およびその製造方法
US20090178839A1 (en) * 2007-03-14 2009-07-16 Toshiaki Takenaka Recognition mark and method for manufacturing circuit board
CN101686620B (zh) * 2008-09-24 2012-02-15 比亚迪股份有限公司 一种通孔防尘处理方法及采用该方法的电子产品壳体
JP2009290233A (ja) * 2009-09-07 2009-12-10 Panasonic Corp 配線基板とその製造方法
TWI396480B (zh) * 2009-09-30 2013-05-11 Inventec Appliances Corp 改良過孔阻抗匹配之方法及結構
CN102256445B (zh) * 2011-05-19 2013-07-31 中国科学院微电子研究所 一种有机基板的制造方法
JP5002718B1 (ja) 2011-06-29 2012-08-15 株式会社東芝 フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板、及び電子機器
CN103118507A (zh) * 2013-01-31 2013-05-22 明光瑞智电子科技有限公司 多层印制电路板的制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4180608A (en) * 1977-01-07 1979-12-25 Del Joseph A Process for making multi-layer printed circuit boards, and the article resulting therefrom
US4241132A (en) * 1978-08-17 1980-12-23 Castall Incorporated Insulating boards
JPH05198907A (ja) 1992-01-20 1993-08-06 Hitachi Chem Co Ltd 多層プリント配線板用プリプレグ及びこのプリプレグを用いた多層プリント配線板の製造方法
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
CN1075338C (zh) * 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JP3231537B2 (ja) 1994-03-09 2001-11-26 松下電器産業株式会社 多層基板の製造方法
JPH07266435A (ja) 1994-03-29 1995-10-17 Matsushita Electric Works Ltd 積層板の製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3197213B2 (ja) * 1996-05-29 2001-08-13 松下電器産業株式会社 プリント配線板およびその製造方法
JP3695844B2 (ja) 1996-05-30 2005-09-14 松下電器産業株式会社 多層プリント配線基板の製造方法
JPH10256687A (ja) * 1997-03-14 1998-09-25 Matsushita Electric Ind Co Ltd ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板
JPH11163537A (ja) 1997-09-29 1999-06-18 Shin Kobe Electric Mach Co Ltd 多層回路板製造用プリプレグ及び多層回路板の製造法
JP2000156566A (ja) 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法および電子部品実装配線基板の製造方法
JP3431523B2 (ja) 1998-12-09 2003-07-28 松下電器産業株式会社 回路基板接続材とその製造方法及び回路基板接続材を用いた多層回路基板の製造方法
DE60023202T2 (de) * 1999-02-15 2006-07-20 Mitsubishi Gas Chemical Co., Inc. Leiterplatte für Plastikhalbleitergehäuse
JP2001102708A (ja) 1999-09-29 2001-04-13 Kyocera Corp プリント配線基板
JP2001127389A (ja) 1999-11-01 2001-05-11 Matsushita Electric Ind Co Ltd 回路基板用絶縁材と回路基板および回路基板の製造方法
TW498707B (en) 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
EP1170983B1 (en) * 1999-12-15 2009-11-18 Panasonic Corporation Circuit forming board and method of manufacturing circuit forming board
JP4348815B2 (ja) * 2000-03-13 2009-10-21 パナソニック株式会社 プリント配線基板の製造方法
US6753483B2 (en) * 2000-06-14 2004-06-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method of manufacturing the same
US20040170795A1 (en) * 2001-04-04 2004-09-02 Alliedsignal Inc. Lasable bond-ply materials for high density printed wiring boards
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements

Also Published As

Publication number Publication date
CN1229002C (zh) 2005-11-23
CN1465213A (zh) 2003-12-31
WO2003009656A1 (en) 2003-01-30
US7356916B2 (en) 2008-04-15
EP1408724A1 (en) 2004-04-14
EP1408724A4 (en) 2007-05-23
US20040058136A1 (en) 2004-03-25
TW538664B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
US6673190B2 (en) Lasable bond-ply materials for high density printed wiring boards
JP3197213B2 (ja) プリント配線板およびその製造方法
US6459046B1 (en) Printed circuit board and method for producing the same
US6518514B2 (en) Circuit board and production of the same
US7572500B2 (en) Method of manufacturing circuit-forming board and material of circuit-forming board
WO2001045478A1 (fr) Carte a circuit imprime multicouche et procede de production
US20060210780A1 (en) Circuit board and production method therefor
JPWO2003009656A1 (ja) 回路形成基板の製造方法および回路形成基板
TW558931B (en) Manufacturing method of printed wiring boards and material for manufacturing printed wiring boards
JP3587457B2 (ja) 回路基板とその製造方法
JP4089671B2 (ja) 回路形成基板の製造方法および回路形成基板
JPH08316598A (ja) プリント配線板およびその製造方法
JP2006348225A (ja) 複合体、これを用いたプリプレグ、金属箔張積層板、プリント配線基板及びプリント配線基板の製造方法
JP2002141630A (ja) 回路基板およびその製造方法
JP4254343B2 (ja) 回路形成基板の製造方法
JP4774606B2 (ja) 回路形成基板の製造方法
JP5050656B2 (ja) 回路形成基板の製造方法
JP2003347695A (ja) プリント配線板の製造方法
JP2008041679A (ja) 回路形成基板の製造方法
JP2007142147A (ja) 導電性ペースト組成物並びにそれを用いたプリント配線基板とその製造方法
JP2006086544A (ja) 回路形成基板および回路形成基板の製造方法
JP2002176268A (ja) 樹脂基板、樹脂基板の製造方法、接続中間体、回路基板、および回路基板の製造方法
JP2004022873A (ja) 多層プリント配線板及びその製造法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040916

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040927

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041203

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050620