JP4774606B2 - 回路形成基板の製造方法 - Google Patents
回路形成基板の製造方法 Download PDFInfo
- Publication number
- JP4774606B2 JP4774606B2 JP2001041334A JP2001041334A JP4774606B2 JP 4774606 B2 JP4774606 B2 JP 4774606B2 JP 2001041334 A JP2001041334 A JP 2001041334A JP 2001041334 A JP2001041334 A JP 2001041334A JP 4774606 B2 JP4774606 B2 JP 4774606B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- forming substrate
- substrate
- stage
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、各種電子機器に利用される回路形成基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路を基板上に集積可能で、層間の回路を相互に接続する層間接続手段に導電性ペーストを用いて層間接続部のレイアウトの自由度を高めていわゆるビアオンビア構成を可能にしたり、高密度化に対応するために寸法安定性に優れたリジット基板を接着層を介して積層したり、低コスト化の要求より積層工程を一括で実施できる高密度回路形成基板の開発が行われている（たとえば、エレクトロニクス実装学会誌Vol.３ No.７ Ｐ５４４〜５５１）。
【０００３】
図５を用いて第１の従来例について以下に説明する。
【０００４】
図５（ａ）に示す基板材料は片面に銅箔１を接着したガラスエポキシ基材２である。ガラスエポキシ基材２は、回路形成基板に一般的に用いられるガラス繊維織布に熱硬化性のエポキシ樹脂を含浸し硬化させたものであり、プリプレグ状態のガラスエポキシ基材２を銅箔１と重ねて熱プレスし硬化させることで図示するような材料が得られる。
【０００５】
次に、レーザ等の加工法によりガラスエポキシ基材２にビア穴３を形成した後に、導電性ペースト４を充填して図５（ｂ）に示す構成を得る。導電性ペースト４を充填する前に、樹脂フィルムをガラスエポキシ基材２の銅箔１の無い方の面に粘着剤等を用いて張り付けておき、充填後に剥離することで図５（ｂ）に示すような導電性ペースト４が突出した形状が得られる。
【０００６】
ビア穴３内に電解めっき等の方法を用いて銅を成長させビア穴３を全てあるいは途中まで埋めた後に導電性ペースト４をその先端に塗布するような方法を用いることも可能である。
【０００７】
次に、図５（ｃ）に示すようにＢステージ層５を塗布する。Ｂステージ層５は、未硬化の熱硬化エポキシ樹脂を硬化剤とともに溶剤等で希釈し、低粘度にしたものを、カーテンコート法等で塗布した後に、温風にて乾燥してＢステージ化して形成した。
【０００８】
次に、図５（ｄ）に示すように銅箔１をエッチング等の方法を用いて回路形成する。この状態を以降中間材８と呼ぶ。なお、回路形成は導電性ペースト４を充填する前に実施しても良い。
【０００９】
次に、図５（ｅ）に示すように銅箔１を回路形成していない中間材と回路形成した中間材をそれぞれの回路６０５，６０６とビア穴３の位置が合致するように位置合わせし、熱プレス装置（図示せず）を用いて加熱加圧することで一体成型し、Ｂステージ層５を熱硬化させ、図５（ｆ）に示すような積層物を得た後に、表面の銅箔１を回路形成して、図５（ｇ）に示すような４層回路形成基板を得た。
【００１０】
図６を用いて第２の従来例について以下に説明する。
【００１１】
図６（ａ）に示すＢステージフィルム９は１２０μｍの厚みの未硬化エポキシ樹脂フィルムであり、硬化剤を含有している。
【００１２】
次に図６（ｂ）に示すように、レーザ等を用いてビア穴３を加工した後に導電性ペースト４０５，４０６を充填する。ビア穴３を加工する前に樹脂フィルムをラミネート等の方法を用いてＢステージフィルム９の両面に張り付けておき、充填後に剥離することで図６（ｂ）に示すような、導電性ペースト４０５，４０６が突出した形状を得る。
【００１３】
次に、図６（ｃ）に示すように、Ｂステージフィルム９に回路６を転写する。転写方法の例としては、離形性フィルムに銅箔を張り合わせたものをエッチング等の方法で銅箔を所望の形状に回路形成し、Ｂステージフィルム９に圧着した後に離形性フィルムを剥離する等の方法がある。図６（ｃ）の構成の基板材料を中間材とする。この状態ではＢステージフィルム９は硬化前のＢステージ状態を保っている。
【００１４】
次に、図６（ｄ）に示すように、片面に回路６を転写した中間材２枚の間に両面に回路６を転写した中間材１枚を、相互に位置合わせして積層し、熱プレス装置等を用いて加熱加圧して、図６（ｅ）に示すような回路形成基板を得た。この状態では、各層のＢステージフィルム９は硬化し、導電性ペースト４０５，４０６，４０７，４０８によって各層の回路６の電気的接続が得られている。
【００１５】
図７を用いて第３の従来例について説明する。
【００１６】
図７（ａ）に示すような両面基板１０を準備する。両面基板は、ガラスエポキシ等の基板材料の両面に銅箔によって回路６０７，６０８が形成されており、さらにめっきが施された貫通穴によって両面の回路６０７，６０８が電気的に接続されているものである。
【００１７】
次に、図７（ｂ）に示すように両面基板１０の両側にプリプレグ１２５，１２６および銅箔１を重ねて、熱プレス装置等を用いて一体成型を行い、図７（ｃ）に示すような積層物を得た。
【００１８】
次に、図７（ｄ）に示すようにドリル加工等により貫通穴加工を行い、めっき層１３を基板表面および穴内に形成した。この状態で表裏および層間の電気的接続が得られている。
【００１９】
次に表裏のめっき層１３および銅箔１をエッチング等の方法で回路形成し、図７（ｅ）に示すような４層の回路形成基板を得た。
【００２０】
【発明が解決しようとする課題】
しかしながら実際の回路形成基板においては回路のデザインは使用するアプリケーションの要求によって様々なものが必要となるために回路形成基板の製造について以下のような課題が生じる。
【００２１】
図５にて説明した第１の従来例においては、回路形成した中間材の回路の形状は回路形成基板の用途により様々であり、図５（ｇ）におけるガラスエポキシ基材２０１とガラスエポキシ基材２０２の間に充填されるべき樹脂の体積や、ガラスエポキシ基材２０３とガラスエポキシ基材２０４の間に充填されるべき樹脂の体積は当然のことながら回路の形状をはじめとする回路形成基板の設計によって異なるものである。
【００２２】
そのために、図５（ｆ）で示すように回路の面積が小さい回路６０５側ではＢステージ層５で埋め込むことができなくなり空隙１５が発生してしまい、回路の面積が大きい回路６０６側ではＢステージ層５が過剰な体積を持つことになり、導電性ペースト４が回路６０６に十分接触できなくなり接触不良部１６が発生してしまう。
【００２３】
空隙１５を含んだ回路形成基板は、基板上に電子部品を実装するために半田付けを行い加熱される際に、空隙１５をきっかけとして層間剥離等の重大な問題が発生する場合がある。また、接触不良部１６が発生した場合には当然のことながら層間の電気的接続の信頼性は低下する。
【００２４】
また、空隙１５が形成されないようにＢステージ層５の厚みを過剰なものとした場合には、加熱加圧した際のＢステージ層５の流動が大きく導電性ペースト４が横方向に押し流されて層間の電気的接続に問題を生じる場合がある。
【００２５】
図６にて説明した第２の従来例では、導電性ペースト４０６，４０７，４０８は基板厚み方向に同じ位置にあり、強固に圧縮され層間の電気的接続は十分に形成できるが、導電性ペースト４０５は上下に銅箔１および導電性ペースト４が無く、Ｂステージフィルム９のみであるために十分に圧縮されずに圧縮不足ビア１７となってしまう。圧縮不足ビア１７は当然のことながら、導電性ペースト４中の導電粒子の銅箔１への接触が不十分であり、その信頼性は低いものとなってしまう。
【００２６】
図７で説明した第３の従来例では、回路６０７はその面積が大きいためにプリプレグ１２５の成型後の厚みは大きくなり、圧縮不足層１９となり、回路６０８はその面積が小さいためにプリプレグ１２６の成型後の厚みは薄くなり、過圧縮層２０となる。
【００２７】
このような層間の絶縁層厚みのばらつきは回路６の特性インピーダンス等の高周波特性を重要視する回路形成基板では管理されるべき項目であり、前述の過圧縮層２０や圧縮不足層１９は層単位のほかに回路６０７，６０８の基板面内での面積差により層内でも厚みの差が発生する場合があり大きな問題となる。
【００２８】
【課題を解決するための手段】
本発明の回路形成基板の製造方法においては、積層工程の前に金属箔あるいは回路に段差を形成する構成あるいは、金属箔あるいは回路に凹部あるいは島状抜きパターンあるいは溝状抜きパターンを形成する構成としたものである。
【００２９】
この本発明によれば、段差の作用により回路の面積差を吸収し積層工程でＢステージ状態の樹脂等が流動および圧縮される際にその厚みを安定化できるものである。
【００３０】
また、本発明の回路形成基板の製造方法においては、金属箔もしくは基板材料が少なくともＣステージ材料を１種以上含む構成としたものである。
【００３１】
この本発明によれば、回路およびビアの配置に関係なく、各々のビアにおいて導電性ペースト等の圧縮が十分に行われるものである。
【００３２】
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上する、あるいは層間の絶縁層の厚みの安定化により高周波特性等に優れた回路形成基板を提供できるものである。
【００３３】
【発明の実施の形態】
本発明の請求項１に記載の発明は、片面に銅箔を張り合わせた基材にビア穴を加工する工程と、前記ビア穴に導電性ペーストを充填する工程と、前記基材の側にＢステージ層を形成する工程とを用いて得られる構成物を複数準備する工程と、銅箔の上に前記構成物を重ねて加熱加圧し、上下の銅箔の電気的接続を得る工程と、前記上下の銅箔に回路を形成して両面回路形成基板を得る工程と、両面回路形成基板の回路の前記構成物の前記導電性ペーストに接触する部分を除いてハーフエッチングし、回路に突起形状の段差を有する中間材を得る工程と、前記中間材に前記構成物を前記Ｂステージ層が形成された側で相互に位置合わせして重ね、加熱加圧する工程とを備え、前記中間材の突起形状の段差は前記構成物のビア穴が形成された位置で前記ビア内に没入し、前記導電ペーストを圧接する位置に形成されることを特徴とする回路形成基板の製造方法としたものであり、段差の作用によりＢステージ材料によって回路が完全に埋め込まれボイドの発生が無くなるとともに層間接続手段による層間接続の信頼性が向上する等の効果を有する。
【００３４】
また、Ｂステージ層を形成することにより、Ｃステージ基材の寸法安定性を持つとともに、Ｃステージ状態の両面あるいは片面に配置したＢステージ状態基板材料の量が少ない場合にも、回路の埋め込み性が十分である等の効果を有する。
【００３５】
また、層間接続手段に導電性ペーストあるいは金属同士の圧接接続等の圧縮により電気的接続の確実性が増すような手段を用いた場合に段差の作用により、圧縮性が増し層間接続手段による接続が高信頼性にできる等の効果を有する。
【００３６】
本発明の請求項２に記載の発明は、段差部分の面積が、層間接続手段の面積より小さいことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、層間接続手段に導電性ペーストあるいは金属同士の圧接接続等の圧縮により電気的接続の確実性が増すような手段を用いた場合に、段差を層間接続手段内に没入させることができ、より強固な圧縮が得られる等の効果を有する。
【００３７】
本発明の請求項３に記載の発明は、回路あるいは回路としてパターン形成する前の金属箔に対して、部分エッチングにより段差を形成したことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、段差として高くなる部分をマスキングしてエッチングを施し、その後に本来の回路パターンをマスキングしてエッチングし、回路を形成するという順序で実施した際に、本来の回路パターンを回路形成する場合に金属箔の厚みが減少しているので、微細な形状の回路をエッチングすることが容易になる等の効果を有する。
【００３８】
また、本来の回路パターンを形成した後に、段差として高くなる部分をマスキングしてエッチングを施して段差を形成した場合には、回路パターンを形成する際に、金属箔が平坦なのでドライフィルム等によるエッチングレジストの密着性が容易に得られる利点がある。
【００３９】
本発明の請求項４に記載の発明は、回路あるいは回路としてパターン形成する前の金属箔に対して、めっきあるいは蒸着あるいはワイヤーボンディングにより段差を形成したことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、部分エッチング等の方法を採らなくても段差が形成できるとともに、金属箔と異なる材料を用いて段差を形成することもでき、さらにはワイヤーボンディング等の方法では基板上の任意の位置に段差が容易に形成でき、形成位置が変更された場合においてもボンディング位置のデータを変更するだけで簡便に対応できる等の効果を得ることができる。
【００４０】
本発明の請求項５に記載の発明は、同一層の回路もしくは金属箔において、前記同一層の基板材料の面積に対する回路の面積の割合によって、前記回路の中で段差を形成する面積を変化させることを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、回路の面積によって変化する埋め込みが必要な体積とＢステージ樹脂の体積をほぼ合致させ、本発明の効果を最大値に発揮できる等の効果を有する。
【００４１】
本発明の請求項６に記載の発明は、両面に電源あるいはアースパターンを含む回路を有する両面基板を準備する工程と、前記回路をエッチングにより薄く加工する工程と、前記両面基板の両側に含浸樹脂を含むプリプレグ及び銅箔を重ね、一体成型を行い積層物を得る工程とを備え、前記電源あるいはアースパターンの回路には抜きパターンが形成されていることを特徴とする回路形成基板の製造方法としたものであり、抜きパターンにＢステージ樹脂が流入することで、成型後の層間の絶縁層厚みを制御でき、各層の絶縁層厚みを安定化あるいはほぼ一致させることができる等の効果を有する。
【００４２】
また、抜きパターンは電源あるいはアースパターンの回路に形成されることから、回路の形状で比較的大きな面積で回路の特性に影響せずに形状の変更が可能な電源あるいはアースパターンの部分に抜きパターンを形成することが回路形成基板の特性面からも好ましい。
【００４３】
本発明の請求項７に記載の発明は、抜きパターンは溝状の抜きパターンであって、回路形成基板の中心から外側に向かって溝状に形成されたものであることを特徴とする請求項６に記載の回路形成基板の製造方法としたものであり、プリプレグに含まれる含浸樹脂は回路形成基板の中心から外側に向かって流動するので、溝状抜きパターンを形成した部分は含浸樹脂の流動量が多くなり、成型後のプリプレグの厚みを均一化する効果を有する。
【００４４】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００４５】
（実施の形態１）
図１（ａ）〜（ｉ）は本発明の第１の実施の形態における回路形成基板の製造方法および回路形成基板を示す工程断面図である。
【００４６】
図１（ａ）に示すように片面に厚み１８μｍの銅箔１を張り合わせた厚み１００μｍのガラスエポキシ基材２を準備する。この構成はガラスエポキシプリプレグを２枚の銅箔に挟み込んで熱プレスした後に片側の銅箔をエッチング等で除去しても良いし、銅箔１枚と離形性シートの間にガラスエポキシプリプレグを挟んで熱プレスした後に離形性シートを剥離して作成することもできる。
【００４７】
次に、図１（ｂ）に示すようにガラスエポキシ基材２に炭酸ガスレーザを用いてビア穴３を加工し、湿式デスミア等の方法でビア穴３内の炭化物等を除去し、ビア穴３に導電性ペースト４を充填した。加工した穴径は約１５０μｍで、導電性ペースト４は熱硬化性樹脂と硬化剤および銅粉を混練しペースト化したものである。
【００４８】
充填前にガラスエポキシ基材２に粘着性シートを張り付け、充填後に剥がすことで図１（ｂ）に示すような、導電性ペースト４がガラスエポキシ基材２から突出した形状を得た。ビア穴３内に電解めっき等の方法を用いて銅を成長させビア穴３を全てあるいは途中まで埋めた後に導電性ペースト４をその先端に塗布するような方法を用いることも可能である。
【００４９】
次に、図１（ｃ）に示すようにＢステージ層５を塗布する。Ｂステージ層５は、未硬化の熱硬化エポキシ樹脂を硬化剤とともに溶剤等で希釈し低粘度にしたものを、カーテンコート法等で塗布した後に、温風にて乾燥してＢステージ化して約１５μｍの厚みのＢステージ層５を形成した。
【００５０】
次に、図１（ｄ）に示すように約１８μｍ厚の銅箔１の上に、図１（ｃ）の構成物を重ねて、熱プレス装置を用いて加熱加圧し、Ｂステージ層５を硬化させた。この際に、導電性ペースト４は圧縮され、上下の銅箔１に圧接し電気的接続を形成する。
【００５１】
次に、銅箔１をエッチング等の方法を用いて回路６０１，６０２を形成し図１（ｅ）のような両面回路形成基板を得た。
【００５２】
次に、段差７０１，７０２をレジストによりマスキングして回路６０１，６０２を約半分の９μｍ程度の厚みまでハーフエッチングし、図１（ｆ）に示す中間材８０２を得た。
【００５３】
次に、図１（ｇ）に示す構成の中間材８０１，８０３の間に図１（ｆ）に示す構成の中間材８０２を、相互に位置合わせして重ね、熱プレス装置を用いて加熱加圧して図１（ｈ）に示す積層物を得た。回路６０１，６０２はハーフエッチングされて厚みが薄くなっているので、従来例で発生した空隙は発生しない。さらに、段差７０１，７０２は突起形状であるために加圧力が有効に段差部に作用し、導電性ペースト４に有効に圧接されている。
【００５４】
特に回路６０１の段差７０１は約１００μｍの直径の円形に形成したのでビア穴３内に没入し、強固に導電性ペースト４に圧接されている。さらに表面の銅箔１をパターンニングして図１（ｉ）に示す４層の回路形成基板を得た。
【００５５】
Ｂステージ層５０１，５０２の厚みを約１５μｍとして積層後に従来例で発生していた空隙や接触不良部が発生しないようにするためには、回路６０１の段差上面を基準にした時の凹部体積とＢステージ層５０１の体積を略同一にできるよう段差部の形状および段差の高さを設定すれば良い。
【００５６】
ただし、通常はＢステージ層５０１は積層時に加圧加熱され、基板の外側にわずかに流れ出ることと、若干の揮発分があることを考慮し、Ｂステージ層５０１の体積を前記凹部体積より大きめに設定することが好ましい。Ｂステージ層５０２と回路６０２の関係も同様である。
【００５７】
本実施形態で説明したハーフエッチングという選択的なエッチング法ではなく、回路６を一様にエッチングした場合は空隙の発生は改善されるが、接触不良部の発生を防止することはできない。
【００５８】
その場合には、銅箔１の厚みをあらかじめ薄いものを使用するか、上述したように一様にエッチングして薄くしておき、導電性ペーストに接触する部分に部分めっきもしくは部分蒸着を施す、あるいはワイヤーボンディング等のバンプ形成法により突起を形成して、本実施形態と同様の効果を得ることができる。
【００５９】
上記した突起形成法の場合には、銅箔１と異なる材料、例えば金等の接触抵抗が低く、延性に富むような材料を突起に用いることで導電性ペーストとの圧接をより確実にすることもできる。
【００６０】
また、本実施の形態では段差の形成を導電性ペーストを用いた層間接続手段部分に実施した例を説明したが、回路の電気抵抗を低減する、あるいはインピーダンスマッチングをとる、あるいは回路形成基板の剛性を確保するなどの観点から層間接続手段以外の部分についても段差を部分的に形成することも、回路形成基板の要求特性に合わせて実施することが可能である。
【００６１】
さらに、本実施の形態において段差を形成せずに、回路６０１と回路６０２の面積の比に応じてＢステージ層５０１とＢステージ層５０２の形成厚みを変化させることも有効な手段である。
【００６２】
具体的には、Ｂステージ層５０１を１５μｍの厚みで形成し、Ｂステージ層５０２については回路６０２の面積が少ないことを考慮して２０μｍの厚みとした。図示していないが、熱プレス時に外部に流れ出すＢステージ層の量は熱プレスの圧力、温度およびそれらのプロファイルによって異なるので、それも考慮してＢステージ層の最適厚みも調整する必要がある。
【００６３】
ただし、Ｂステージ層の厚みを各層で最適化しているのでＢステージ層５０１とＢステージ層５０２のそれぞれから基板材料の外側に流れ出す量は概略等しくなる。すなわち、単一の熱プレス条件で異なる回路の面積を持つ複数層に対して最適な結果を得ることが可能になるのである。
【００６４】
この効果はＢステージ層５０１とＢステージ層５０２の流動性、すなわちＢステージ化の度合いを変化させることでも得られる。具体例として温風等でＢステージ化する際の条件を変化させたり、Ｂステージ層に微細なフィラーを添加する方法等が採用でき、本実施の形態ではＢステージ層５０１のＢステージ化の条件を弱めて流動性を上げた場合に良好な結果を得た。
【００６５】
ただし、上記したＢステージ層厚みを変化させたり流動性を変化させることは同一の層内で実施することは困難であり、同一層内で回路の面積あるいは形状がばらつきを持っている場合には適用しにくい場合がある。
【００６６】
（実施の形態２）
図２（ａ）〜（ｆ）は、本発明の第２の実施の形態における回路形成基板の製造方法および回路形成基板を示す工程断面図である。
【００６７】
図２（ａ）に示すＢステージフィルム９は１２０μｍの厚みの未硬化エポキシ樹脂フィルムであり、硬化剤を含有している。
【００６８】
次に図２（ｂ）に示すように、レーザ等を用いてビア穴３を加工した後に導電性ペースト４を充填する。ビア穴３を加工する前に樹脂フィルムをラミネート等の方法を用いてＢステージフィルム９の両面に張り付けておき、充填後に剥離することで図６（ｂ）に示すような、導電性ペースト４が突出した形状を得る。
【００６９】
次に、図２（ｃ）に示すように、Ｂステージフィルム９に回路６を転写する。転写方法の例としては、離形性フィルムに銅箔を張り合わせたものをエッチング等の方法で銅箔を所望の形状に回路形成し、Ｂステージフィルム９に圧着した後に離形性フィルムを剥離する等の方法がある。
【００７０】
次に、図２（ｄ）に示すように、熱プレス装置を用いて加圧加熱することで、回路６をＢステージフィルム９に没入させ導電性ペースト４０１によって表裏の電気的接続を得て両面基板とする。同時にＢステージフィルム９は硬化して、Ｃステージ化する。
【００７１】
次に、図２（ｅ）に示すように、片面に回路を転写したＢステージフィルム９を２枚と上記したＣステージ化した両面基板を位置合わせし、熱プレス装置にて加圧加熱し、図２（ｆ）に示す４層の回路形成基板を得る。
【００７２】
導電性ペースト４０１は１回目の加圧加熱により十分に圧縮されており、その電気的接続の信頼性は十分なものである。
【００７３】
本実施形態では２枚のＢステージ材料の間にＣステージ材料を挟み込んだが、Ｃステージ材料の間にＢステージ材料を挟み込むことでも同様の効果が得られる。
【００７４】
（実施の形態３）
図３（ａ）に示すような両面基板１０を準備する。両面基板は、ガラスエポキシ等の基板材料の両面に銅箔によって回路６０３，６０４が形成されており、さらにめっきが施された貫通穴によって両面の回路が電気的に接続されているものである。
【００７５】
本来は図７（ａ）に示す両面基板と同じ構成であったが、本実施形態では回路６０３の形成時に抜きパターン１１を形成した。通常の回路形成基板では、回路の形状で比較的大きな面積となっている部分は電源あるいはアースパターンであり、その形状は回路の特性に影響せずに変更可能な場合も多い。抜きパターン１１はそのような変更可能な部分に形成することが回路形成基板の特性面からも好ましい。
【００７６】
次に、回路６０３のみをエッチングにより約４０％薄くなるよう加工し、図３（ｂ）に示すように両面基板１０の両側にプリプレグ１２１，１２２および銅箔１を重ねて、熱プレス装置等を用いて一体成型を行い図３（ｃ）に示すような積層物を得た。
【００７７】
次に、図３（ｄ）に示すように、ドリル加工等により貫通穴加工を行い、めっき層１３を基板表面および穴内に形成した。この状態で表裏および層間の電気的接続が得られている。
【００７８】
次に表裏のめっき層１３および銅箔１をエッチング等の方法で回路形成し、図３（ｅ）に示すような４層の回路形成基板を得た。
【００７９】
本実施の形態では図７（ａ）に示す両面基板の構成で、回路６０７と回路６０８の面積を比較して、前者が約５０％広かったので抜きパターン１１の形成と回路６０３を薄くする片面エッチング加工を行い、回路６０３と回路６０４の体積が概略等しくなるように設計を実施した。
【００８０】
その結果、プリプレグ１２１および１２２の一体成型後の厚みはほぼ等しくなり、回路形成基板として安定した高周波特性が得られた。
【００８１】
本実施の形態では、抜きパターンの形成と片面エッチングの両方の手段を実施したが、回路形成基板の設計に合わせてどちらか一方の手段とすることももちろん可能である。
【００８２】
また、抜きパターン１１の形状は略円形、略楕円形、略長方形等様々なものが考えられるが、回路形成基板の特性を重視すると共に、隣接する回路パターン設計の妨げにならないような形状を採用すれば良く、さらに回路の面積内で独立したパターンで無くとも、たとえば上方より見た際に回路外周に対して凹形状にした抜きパターン１１の採用も可能である。
【００８３】
また、図中には表現していないが、抜きパターンではなくダミーパターンを配置することも効果がある。つまり、従来例で説明した空隙１５ができやすい箇所の近傍に、ダミーの回路を配置するのである。その結果、ダミーの回路によって基板材料を流動させ空隙１５が埋められるような現象が起こり、空隙１５の発生を防止することができる。
【００８４】
通常の回路形成基板の製造においては比較的大きな基板サイズで製造を行い、最終的に大きな基板サイズからユーザが要望する回路形成基板を切り出したり打ち抜くことが多い。その際に大きな基板サイズでは最終製品に関係の無い枠や切りしろ部分等があるので、そこにダミー回路を配置することが可能である。
【００８５】
（実施の形態４）
図４（ａ）〜（ｄ）は本発明の第４の実施の形態における回路形成基板の製造方法および回路形成基板を示す工程断面図である。
【００８６】
導電性ペースト４を貫通穴内に充填したプリプレグ１２３，１２４を用いた他は第３の実施形態と同様の構成であるが、抜きパターンの代わりに溝状抜きパターン１４を形成している。
【００８７】
図４では断面を示しているが、上方から見ると溝状抜きパターン１４は回路形成基板の内部から略外周方向に溝状に形成されたものである。熱プレス装置によって加圧加熱される際に、プリプレグ１２３，１２４に含まれる含浸樹脂は回路形成基板の中心から外側に向かって流動するので、溝状抜きパターン１４を形成した部分は含浸樹脂の流動量が多くなり、成型後のプリプレグ１２３と１２４の厚みを均一化する効果を発揮する。
【００８８】
以上述べてきた本発明の実施形態では、層間の圧縮性の差を均一化する内容を説明したが、単一の層においても同様の手段は有効なものである。
【００８９】
例えば、図３（ａ）に示す回路６０３が面積の大きい部分と小さい部分が、同じ層に設計されていた場合に、面積の大きい部分に対して、部分エッチング、抜きパターンの形成、溝状抜きパターンの形成を実施して、同一面内での絶縁層厚みを均一化することができる。
【００９０】
以上述べた実施の形態１から４でプリプレグとして説明した材料の例としては、通常のガラス繊維織布あるいは不織布に熱硬化性樹脂を含浸しＢステージ化したものを用いることが可能でガラス繊維の代わりにアラミド等の有機繊維を採用することもできる。またＢステージフィルムに代えてプリプレグの使用も可能である。
【００９１】
また、本発明の実施の形態で熱硬化性樹脂と記述した部分の熱硬化性樹脂の例としては、エポキシ系樹脂、エポキシ・メラミン系樹脂、不飽和ポリエステル系樹脂、フェノール系樹脂、ポリイミド系樹脂、シアネート系樹脂、シアン酸エステル系樹脂、ナフタレン系樹脂、ユリア系樹脂、アミノ系樹脂、アルキド系樹脂、ケイ素系樹脂、フラン系樹脂、ポリウレタン系樹脂、アミノアルキド系樹脂、アクリル系樹脂、フッ素系樹脂、ポリフェニレンエーテル系樹脂、シアネートエステル系樹脂等の単独、あるいは２種以上混合した熱硬化性樹脂組成物あるいは熱可塑樹脂で変性された熱硬化性樹脂組成物を用いることができ、必要に応じて難燃剤や無機充填剤の添加も可能である。
【００９２】
さらに、本発明で採用した各層の回路の体積を均一化する等の手段は、設計手法として設計者自らが計算を実施せずとも、現在の回路パターン設計作業はコンピュータ支援設計が通常であるので、そのプログラムに本発明の考え方を導入することで容易に実現が可能である。
【００９３】
【発明の効果】
以上述べたように本発明の回路形成基板の製造方法および回路形成基板においては、積層工程の前に金属箔あるいは回路に段差を形成する構成あるいは、金属箔あるいは回路に凹部あるいは島状抜きパターンあるいは溝状抜きパターンを形成する工程としたものであり、段差の作用により回路の面積差を吸収し積層工程でＢステージ状態の樹脂等が流動および圧縮される際にその厚みを安定化できるものである。
【００９４】
また、本発明の回路形成基板の製造方法および回路形成基板においては、金属箔もしくは基板材料が少なくともＣステージ材料を１種以上含む構成としたものであり、回路およびビアの配置に関係なく、各々のビアにおいて導電性ペースト等の圧縮が十分に行われるものである。
【００９５】
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上する、あるいは層間の絶縁層の厚みの安定化により高周波特性等に優れた回路形成基板を提供できるものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の回路形成基板の製造方法を示す工程断面図
【図２】 本発明の第２の実施の形態の回路形成基板の製造方法を示す工程断面図
【図３】 本発明の第３の実施の形態の回路形成基板の製造方法を示す工程断面図
【図４】 本発明の第４の実施の形態の回路形成基板の製造方法を示す工程断面図
【図５】 第１の従来例における回路形成基板の製造方法を示す工程断面図
【図６】 第２の従来例における回路形成基板の製造方法を示す工程断面図
【図７】 第３の従来例における回路形成基板の製造方法を示す工程断面図
【符号の説明】
１ 銅箔
２，２０１，２０２，２０３，２０４ ガラスエポキシ基材
３ ビア穴
４，４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８ 導電性ペースト
５，５０１，５０２ Ｂステージ層
６，６０１，６０２，６０３，６０４，６０５，６０６ 回路
７０１，７０２ 段差
８，８０１，８０２，８０３ 中間材
９ Ｂステージフィルム
１０ 両面基板
１１ 抜きパターン
１２１，１２２，１２３，１２４，１２５，１２６ プリプレグ
１３ めっき層
１４ 溝状抜きパターン
１５ 空隙
１６ 接触不良部
１７ 圧縮不足ビア
１８ 正常圧縮層
１９ 圧縮不足層
２０ 過圧縮層
【発明の属する技術分野】
本発明は、各種電子機器に利用される回路形成基板の製造方法に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型化・高密度化に伴って、電子部品を搭載する回路形成基板も従来の片面基板から両面、多層基板の採用が進み、より多くの回路を基板上に集積可能で、層間の回路を相互に接続する層間接続手段に導電性ペーストを用いて層間接続部のレイアウトの自由度を高めていわゆるビアオンビア構成を可能にしたり、高密度化に対応するために寸法安定性に優れたリジット基板を接着層を介して積層したり、低コスト化の要求より積層工程を一括で実施できる高密度回路形成基板の開発が行われている（たとえば、エレクトロニクス実装学会誌Vol.３ No.７ Ｐ５４４〜５５１）。
【０００３】
図５を用いて第１の従来例について以下に説明する。
【０００４】
図５（ａ）に示す基板材料は片面に銅箔１を接着したガラスエポキシ基材２である。ガラスエポキシ基材２は、回路形成基板に一般的に用いられるガラス繊維織布に熱硬化性のエポキシ樹脂を含浸し硬化させたものであり、プリプレグ状態のガラスエポキシ基材２を銅箔１と重ねて熱プレスし硬化させることで図示するような材料が得られる。
【０００５】
次に、レーザ等の加工法によりガラスエポキシ基材２にビア穴３を形成した後に、導電性ペースト４を充填して図５（ｂ）に示す構成を得る。導電性ペースト４を充填する前に、樹脂フィルムをガラスエポキシ基材２の銅箔１の無い方の面に粘着剤等を用いて張り付けておき、充填後に剥離することで図５（ｂ）に示すような導電性ペースト４が突出した形状が得られる。
【０００６】
ビア穴３内に電解めっき等の方法を用いて銅を成長させビア穴３を全てあるいは途中まで埋めた後に導電性ペースト４をその先端に塗布するような方法を用いることも可能である。
【０００７】
次に、図５（ｃ）に示すようにＢステージ層５を塗布する。Ｂステージ層５は、未硬化の熱硬化エポキシ樹脂を硬化剤とともに溶剤等で希釈し、低粘度にしたものを、カーテンコート法等で塗布した後に、温風にて乾燥してＢステージ化して形成した。
【０００８】
次に、図５（ｄ）に示すように銅箔１をエッチング等の方法を用いて回路形成する。この状態を以降中間材８と呼ぶ。なお、回路形成は導電性ペースト４を充填する前に実施しても良い。
【０００９】
次に、図５（ｅ）に示すように銅箔１を回路形成していない中間材と回路形成した中間材をそれぞれの回路６０５，６０６とビア穴３の位置が合致するように位置合わせし、熱プレス装置（図示せず）を用いて加熱加圧することで一体成型し、Ｂステージ層５を熱硬化させ、図５（ｆ）に示すような積層物を得た後に、表面の銅箔１を回路形成して、図５（ｇ）に示すような４層回路形成基板を得た。
【００１０】
図６を用いて第２の従来例について以下に説明する。
【００１１】
図６（ａ）に示すＢステージフィルム９は１２０μｍの厚みの未硬化エポキシ樹脂フィルムであり、硬化剤を含有している。
【００１２】
次に図６（ｂ）に示すように、レーザ等を用いてビア穴３を加工した後に導電性ペースト４０５，４０６を充填する。ビア穴３を加工する前に樹脂フィルムをラミネート等の方法を用いてＢステージフィルム９の両面に張り付けておき、充填後に剥離することで図６（ｂ）に示すような、導電性ペースト４０５，４０６が突出した形状を得る。
【００１３】
次に、図６（ｃ）に示すように、Ｂステージフィルム９に回路６を転写する。転写方法の例としては、離形性フィルムに銅箔を張り合わせたものをエッチング等の方法で銅箔を所望の形状に回路形成し、Ｂステージフィルム９に圧着した後に離形性フィルムを剥離する等の方法がある。図６（ｃ）の構成の基板材料を中間材とする。この状態ではＢステージフィルム９は硬化前のＢステージ状態を保っている。
【００１４】
次に、図６（ｄ）に示すように、片面に回路６を転写した中間材２枚の間に両面に回路６を転写した中間材１枚を、相互に位置合わせして積層し、熱プレス装置等を用いて加熱加圧して、図６（ｅ）に示すような回路形成基板を得た。この状態では、各層のＢステージフィルム９は硬化し、導電性ペースト４０５，４０６，４０７，４０８によって各層の回路６の電気的接続が得られている。
【００１５】
図７を用いて第３の従来例について説明する。
【００１６】
図７（ａ）に示すような両面基板１０を準備する。両面基板は、ガラスエポキシ等の基板材料の両面に銅箔によって回路６０７，６０８が形成されており、さらにめっきが施された貫通穴によって両面の回路６０７，６０８が電気的に接続されているものである。
【００１７】
次に、図７（ｂ）に示すように両面基板１０の両側にプリプレグ１２５，１２６および銅箔１を重ねて、熱プレス装置等を用いて一体成型を行い、図７（ｃ）に示すような積層物を得た。
【００１８】
次に、図７（ｄ）に示すようにドリル加工等により貫通穴加工を行い、めっき層１３を基板表面および穴内に形成した。この状態で表裏および層間の電気的接続が得られている。
【００１９】
次に表裏のめっき層１３および銅箔１をエッチング等の方法で回路形成し、図７（ｅ）に示すような４層の回路形成基板を得た。
【００２０】
【発明が解決しようとする課題】
しかしながら実際の回路形成基板においては回路のデザインは使用するアプリケーションの要求によって様々なものが必要となるために回路形成基板の製造について以下のような課題が生じる。
【００２１】
図５にて説明した第１の従来例においては、回路形成した中間材の回路の形状は回路形成基板の用途により様々であり、図５（ｇ）におけるガラスエポキシ基材２０１とガラスエポキシ基材２０２の間に充填されるべき樹脂の体積や、ガラスエポキシ基材２０３とガラスエポキシ基材２０４の間に充填されるべき樹脂の体積は当然のことながら回路の形状をはじめとする回路形成基板の設計によって異なるものである。
【００２２】
そのために、図５（ｆ）で示すように回路の面積が小さい回路６０５側ではＢステージ層５で埋め込むことができなくなり空隙１５が発生してしまい、回路の面積が大きい回路６０６側ではＢステージ層５が過剰な体積を持つことになり、導電性ペースト４が回路６０６に十分接触できなくなり接触不良部１６が発生してしまう。
【００２３】
空隙１５を含んだ回路形成基板は、基板上に電子部品を実装するために半田付けを行い加熱される際に、空隙１５をきっかけとして層間剥離等の重大な問題が発生する場合がある。また、接触不良部１６が発生した場合には当然のことながら層間の電気的接続の信頼性は低下する。
【００２４】
また、空隙１５が形成されないようにＢステージ層５の厚みを過剰なものとした場合には、加熱加圧した際のＢステージ層５の流動が大きく導電性ペースト４が横方向に押し流されて層間の電気的接続に問題を生じる場合がある。
【００２５】
図６にて説明した第２の従来例では、導電性ペースト４０６，４０７，４０８は基板厚み方向に同じ位置にあり、強固に圧縮され層間の電気的接続は十分に形成できるが、導電性ペースト４０５は上下に銅箔１および導電性ペースト４が無く、Ｂステージフィルム９のみであるために十分に圧縮されずに圧縮不足ビア１７となってしまう。圧縮不足ビア１７は当然のことながら、導電性ペースト４中の導電粒子の銅箔１への接触が不十分であり、その信頼性は低いものとなってしまう。
【００２６】
図７で説明した第３の従来例では、回路６０７はその面積が大きいためにプリプレグ１２５の成型後の厚みは大きくなり、圧縮不足層１９となり、回路６０８はその面積が小さいためにプリプレグ１２６の成型後の厚みは薄くなり、過圧縮層２０となる。
【００２７】
このような層間の絶縁層厚みのばらつきは回路６の特性インピーダンス等の高周波特性を重要視する回路形成基板では管理されるべき項目であり、前述の過圧縮層２０や圧縮不足層１９は層単位のほかに回路６０７，６０８の基板面内での面積差により層内でも厚みの差が発生する場合があり大きな問題となる。
【００２８】
【課題を解決するための手段】
本発明の回路形成基板の製造方法においては、積層工程の前に金属箔あるいは回路に段差を形成する構成あるいは、金属箔あるいは回路に凹部あるいは島状抜きパターンあるいは溝状抜きパターンを形成する構成としたものである。
【００２９】
この本発明によれば、段差の作用により回路の面積差を吸収し積層工程でＢステージ状態の樹脂等が流動および圧縮される際にその厚みを安定化できるものである。
【００３０】
また、本発明の回路形成基板の製造方法においては、金属箔もしくは基板材料が少なくともＣステージ材料を１種以上含む構成としたものである。
【００３１】
この本発明によれば、回路およびビアの配置に関係なく、各々のビアにおいて導電性ペースト等の圧縮が十分に行われるものである。
【００３２】
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上する、あるいは層間の絶縁層の厚みの安定化により高周波特性等に優れた回路形成基板を提供できるものである。
【００３３】
【発明の実施の形態】
本発明の請求項１に記載の発明は、片面に銅箔を張り合わせた基材にビア穴を加工する工程と、前記ビア穴に導電性ペーストを充填する工程と、前記基材の側にＢステージ層を形成する工程とを用いて得られる構成物を複数準備する工程と、銅箔の上に前記構成物を重ねて加熱加圧し、上下の銅箔の電気的接続を得る工程と、前記上下の銅箔に回路を形成して両面回路形成基板を得る工程と、両面回路形成基板の回路の前記構成物の前記導電性ペーストに接触する部分を除いてハーフエッチングし、回路に突起形状の段差を有する中間材を得る工程と、前記中間材に前記構成物を前記Ｂステージ層が形成された側で相互に位置合わせして重ね、加熱加圧する工程とを備え、前記中間材の突起形状の段差は前記構成物のビア穴が形成された位置で前記ビア内に没入し、前記導電ペーストを圧接する位置に形成されることを特徴とする回路形成基板の製造方法としたものであり、段差の作用によりＢステージ材料によって回路が完全に埋め込まれボイドの発生が無くなるとともに層間接続手段による層間接続の信頼性が向上する等の効果を有する。
【００３４】
また、Ｂステージ層を形成することにより、Ｃステージ基材の寸法安定性を持つとともに、Ｃステージ状態の両面あるいは片面に配置したＢステージ状態基板材料の量が少ない場合にも、回路の埋め込み性が十分である等の効果を有する。
【００３５】
また、層間接続手段に導電性ペーストあるいは金属同士の圧接接続等の圧縮により電気的接続の確実性が増すような手段を用いた場合に段差の作用により、圧縮性が増し層間接続手段による接続が高信頼性にできる等の効果を有する。
【００３６】
本発明の請求項２に記載の発明は、段差部分の面積が、層間接続手段の面積より小さいことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、層間接続手段に導電性ペーストあるいは金属同士の圧接接続等の圧縮により電気的接続の確実性が増すような手段を用いた場合に、段差を層間接続手段内に没入させることができ、より強固な圧縮が得られる等の効果を有する。
【００３７】
本発明の請求項３に記載の発明は、回路あるいは回路としてパターン形成する前の金属箔に対して、部分エッチングにより段差を形成したことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、段差として高くなる部分をマスキングしてエッチングを施し、その後に本来の回路パターンをマスキングしてエッチングし、回路を形成するという順序で実施した際に、本来の回路パターンを回路形成する場合に金属箔の厚みが減少しているので、微細な形状の回路をエッチングすることが容易になる等の効果を有する。
【００３８】
また、本来の回路パターンを形成した後に、段差として高くなる部分をマスキングしてエッチングを施して段差を形成した場合には、回路パターンを形成する際に、金属箔が平坦なのでドライフィルム等によるエッチングレジストの密着性が容易に得られる利点がある。
【００３９】
本発明の請求項４に記載の発明は、回路あるいは回路としてパターン形成する前の金属箔に対して、めっきあるいは蒸着あるいはワイヤーボンディングにより段差を形成したことを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、部分エッチング等の方法を採らなくても段差が形成できるとともに、金属箔と異なる材料を用いて段差を形成することもでき、さらにはワイヤーボンディング等の方法では基板上の任意の位置に段差が容易に形成でき、形成位置が変更された場合においてもボンディング位置のデータを変更するだけで簡便に対応できる等の効果を得ることができる。
【００４０】
本発明の請求項５に記載の発明は、同一層の回路もしくは金属箔において、前記同一層の基板材料の面積に対する回路の面積の割合によって、前記回路の中で段差を形成する面積を変化させることを特徴とする請求項１に記載の回路形成基板の製造方法としたものであり、回路の面積によって変化する埋め込みが必要な体積とＢステージ樹脂の体積をほぼ合致させ、本発明の効果を最大値に発揮できる等の効果を有する。
【００４１】
本発明の請求項６に記載の発明は、両面に電源あるいはアースパターンを含む回路を有する両面基板を準備する工程と、前記回路をエッチングにより薄く加工する工程と、前記両面基板の両側に含浸樹脂を含むプリプレグ及び銅箔を重ね、一体成型を行い積層物を得る工程とを備え、前記電源あるいはアースパターンの回路には抜きパターンが形成されていることを特徴とする回路形成基板の製造方法としたものであり、抜きパターンにＢステージ樹脂が流入することで、成型後の層間の絶縁層厚みを制御でき、各層の絶縁層厚みを安定化あるいはほぼ一致させることができる等の効果を有する。
【００４２】
また、抜きパターンは電源あるいはアースパターンの回路に形成されることから、回路の形状で比較的大きな面積で回路の特性に影響せずに形状の変更が可能な電源あるいはアースパターンの部分に抜きパターンを形成することが回路形成基板の特性面からも好ましい。
【００４３】
本発明の請求項７に記載の発明は、抜きパターンは溝状の抜きパターンであって、回路形成基板の中心から外側に向かって溝状に形成されたものであることを特徴とする請求項６に記載の回路形成基板の製造方法としたものであり、プリプレグに含まれる含浸樹脂は回路形成基板の中心から外側に向かって流動するので、溝状抜きパターンを形成した部分は含浸樹脂の流動量が多くなり、成型後のプリプレグの厚みを均一化する効果を有する。
【００４４】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
【００４５】
（実施の形態１）
図１（ａ）〜（ｉ）は本発明の第１の実施の形態における回路形成基板の製造方法および回路形成基板を示す工程断面図である。
【００４６】
図１（ａ）に示すように片面に厚み１８μｍの銅箔１を張り合わせた厚み１００μｍのガラスエポキシ基材２を準備する。この構成はガラスエポキシプリプレグを２枚の銅箔に挟み込んで熱プレスした後に片側の銅箔をエッチング等で除去しても良いし、銅箔１枚と離形性シートの間にガラスエポキシプリプレグを挟んで熱プレスした後に離形性シートを剥離して作成することもできる。
【００４７】
次に、図１（ｂ）に示すようにガラスエポキシ基材２に炭酸ガスレーザを用いてビア穴３を加工し、湿式デスミア等の方法でビア穴３内の炭化物等を除去し、ビア穴３に導電性ペースト４を充填した。加工した穴径は約１５０μｍで、導電性ペースト４は熱硬化性樹脂と硬化剤および銅粉を混練しペースト化したものである。
【００４８】
充填前にガラスエポキシ基材２に粘着性シートを張り付け、充填後に剥がすことで図１（ｂ）に示すような、導電性ペースト４がガラスエポキシ基材２から突出した形状を得た。ビア穴３内に電解めっき等の方法を用いて銅を成長させビア穴３を全てあるいは途中まで埋めた後に導電性ペースト４をその先端に塗布するような方法を用いることも可能である。
【００４９】
次に、図１（ｃ）に示すようにＢステージ層５を塗布する。Ｂステージ層５は、未硬化の熱硬化エポキシ樹脂を硬化剤とともに溶剤等で希釈し低粘度にしたものを、カーテンコート法等で塗布した後に、温風にて乾燥してＢステージ化して約１５μｍの厚みのＢステージ層５を形成した。
【００５０】
次に、図１（ｄ）に示すように約１８μｍ厚の銅箔１の上に、図１（ｃ）の構成物を重ねて、熱プレス装置を用いて加熱加圧し、Ｂステージ層５を硬化させた。この際に、導電性ペースト４は圧縮され、上下の銅箔１に圧接し電気的接続を形成する。
【００５１】
次に、銅箔１をエッチング等の方法を用いて回路６０１，６０２を形成し図１（ｅ）のような両面回路形成基板を得た。
【００５２】
次に、段差７０１，７０２をレジストによりマスキングして回路６０１，６０２を約半分の９μｍ程度の厚みまでハーフエッチングし、図１（ｆ）に示す中間材８０２を得た。
【００５３】
次に、図１（ｇ）に示す構成の中間材８０１，８０３の間に図１（ｆ）に示す構成の中間材８０２を、相互に位置合わせして重ね、熱プレス装置を用いて加熱加圧して図１（ｈ）に示す積層物を得た。回路６０１，６０２はハーフエッチングされて厚みが薄くなっているので、従来例で発生した空隙は発生しない。さらに、段差７０１，７０２は突起形状であるために加圧力が有効に段差部に作用し、導電性ペースト４に有効に圧接されている。
【００５４】
特に回路６０１の段差７０１は約１００μｍの直径の円形に形成したのでビア穴３内に没入し、強固に導電性ペースト４に圧接されている。さらに表面の銅箔１をパターンニングして図１（ｉ）に示す４層の回路形成基板を得た。
【００５５】
Ｂステージ層５０１，５０２の厚みを約１５μｍとして積層後に従来例で発生していた空隙や接触不良部が発生しないようにするためには、回路６０１の段差上面を基準にした時の凹部体積とＢステージ層５０１の体積を略同一にできるよう段差部の形状および段差の高さを設定すれば良い。
【００５６】
ただし、通常はＢステージ層５０１は積層時に加圧加熱され、基板の外側にわずかに流れ出ることと、若干の揮発分があることを考慮し、Ｂステージ層５０１の体積を前記凹部体積より大きめに設定することが好ましい。Ｂステージ層５０２と回路６０２の関係も同様である。
【００５７】
本実施形態で説明したハーフエッチングという選択的なエッチング法ではなく、回路６を一様にエッチングした場合は空隙の発生は改善されるが、接触不良部の発生を防止することはできない。
【００５８】
その場合には、銅箔１の厚みをあらかじめ薄いものを使用するか、上述したように一様にエッチングして薄くしておき、導電性ペーストに接触する部分に部分めっきもしくは部分蒸着を施す、あるいはワイヤーボンディング等のバンプ形成法により突起を形成して、本実施形態と同様の効果を得ることができる。
【００５９】
上記した突起形成法の場合には、銅箔１と異なる材料、例えば金等の接触抵抗が低く、延性に富むような材料を突起に用いることで導電性ペーストとの圧接をより確実にすることもできる。
【００６０】
また、本実施の形態では段差の形成を導電性ペーストを用いた層間接続手段部分に実施した例を説明したが、回路の電気抵抗を低減する、あるいはインピーダンスマッチングをとる、あるいは回路形成基板の剛性を確保するなどの観点から層間接続手段以外の部分についても段差を部分的に形成することも、回路形成基板の要求特性に合わせて実施することが可能である。
【００６１】
さらに、本実施の形態において段差を形成せずに、回路６０１と回路６０２の面積の比に応じてＢステージ層５０１とＢステージ層５０２の形成厚みを変化させることも有効な手段である。
【００６２】
具体的には、Ｂステージ層５０１を１５μｍの厚みで形成し、Ｂステージ層５０２については回路６０２の面積が少ないことを考慮して２０μｍの厚みとした。図示していないが、熱プレス時に外部に流れ出すＢステージ層の量は熱プレスの圧力、温度およびそれらのプロファイルによって異なるので、それも考慮してＢステージ層の最適厚みも調整する必要がある。
【００６３】
ただし、Ｂステージ層の厚みを各層で最適化しているのでＢステージ層５０１とＢステージ層５０２のそれぞれから基板材料の外側に流れ出す量は概略等しくなる。すなわち、単一の熱プレス条件で異なる回路の面積を持つ複数層に対して最適な結果を得ることが可能になるのである。
【００６４】
この効果はＢステージ層５０１とＢステージ層５０２の流動性、すなわちＢステージ化の度合いを変化させることでも得られる。具体例として温風等でＢステージ化する際の条件を変化させたり、Ｂステージ層に微細なフィラーを添加する方法等が採用でき、本実施の形態ではＢステージ層５０１のＢステージ化の条件を弱めて流動性を上げた場合に良好な結果を得た。
【００６５】
ただし、上記したＢステージ層厚みを変化させたり流動性を変化させることは同一の層内で実施することは困難であり、同一層内で回路の面積あるいは形状がばらつきを持っている場合には適用しにくい場合がある。
【００６６】
（実施の形態２）
図２（ａ）〜（ｆ）は、本発明の第２の実施の形態における回路形成基板の製造方法および回路形成基板を示す工程断面図である。
【００６７】
図２（ａ）に示すＢステージフィルム９は１２０μｍの厚みの未硬化エポキシ樹脂フィルムであり、硬化剤を含有している。
【００６８】
次に図２（ｂ）に示すように、レーザ等を用いてビア穴３を加工した後に導電性ペースト４を充填する。ビア穴３を加工する前に樹脂フィルムをラミネート等の方法を用いてＢステージフィルム９の両面に張り付けておき、充填後に剥離することで図６（ｂ）に示すような、導電性ペースト４が突出した形状を得る。
【００６９】
次に、図２（ｃ）に示すように、Ｂステージフィルム９に回路６を転写する。転写方法の例としては、離形性フィルムに銅箔を張り合わせたものをエッチング等の方法で銅箔を所望の形状に回路形成し、Ｂステージフィルム９に圧着した後に離形性フィルムを剥離する等の方法がある。
【００７０】
次に、図２（ｄ）に示すように、熱プレス装置を用いて加圧加熱することで、回路６をＢステージフィルム９に没入させ導電性ペースト４０１によって表裏の電気的接続を得て両面基板とする。同時にＢステージフィルム９は硬化して、Ｃステージ化する。
【００７１】
次に、図２（ｅ）に示すように、片面に回路を転写したＢステージフィルム９を２枚と上記したＣステージ化した両面基板を位置合わせし、熱プレス装置にて加圧加熱し、図２（ｆ）に示す４層の回路形成基板を得る。
【００７２】
導電性ペースト４０１は１回目の加圧加熱により十分に圧縮されており、その電気的接続の信頼性は十分なものである。
【００７３】
本実施形態では２枚のＢステージ材料の間にＣステージ材料を挟み込んだが、Ｃステージ材料の間にＢステージ材料を挟み込むことでも同様の効果が得られる。
【００７４】
（実施の形態３）
図３（ａ）に示すような両面基板１０を準備する。両面基板は、ガラスエポキシ等の基板材料の両面に銅箔によって回路６０３，６０４が形成されており、さらにめっきが施された貫通穴によって両面の回路が電気的に接続されているものである。
【００７５】
本来は図７（ａ）に示す両面基板と同じ構成であったが、本実施形態では回路６０３の形成時に抜きパターン１１を形成した。通常の回路形成基板では、回路の形状で比較的大きな面積となっている部分は電源あるいはアースパターンであり、その形状は回路の特性に影響せずに変更可能な場合も多い。抜きパターン１１はそのような変更可能な部分に形成することが回路形成基板の特性面からも好ましい。
【００７６】
次に、回路６０３のみをエッチングにより約４０％薄くなるよう加工し、図３（ｂ）に示すように両面基板１０の両側にプリプレグ１２１，１２２および銅箔１を重ねて、熱プレス装置等を用いて一体成型を行い図３（ｃ）に示すような積層物を得た。
【００７７】
次に、図３（ｄ）に示すように、ドリル加工等により貫通穴加工を行い、めっき層１３を基板表面および穴内に形成した。この状態で表裏および層間の電気的接続が得られている。
【００７８】
次に表裏のめっき層１３および銅箔１をエッチング等の方法で回路形成し、図３（ｅ）に示すような４層の回路形成基板を得た。
【００７９】
本実施の形態では図７（ａ）に示す両面基板の構成で、回路６０７と回路６０８の面積を比較して、前者が約５０％広かったので抜きパターン１１の形成と回路６０３を薄くする片面エッチング加工を行い、回路６０３と回路６０４の体積が概略等しくなるように設計を実施した。
【００８０】
その結果、プリプレグ１２１および１２２の一体成型後の厚みはほぼ等しくなり、回路形成基板として安定した高周波特性が得られた。
【００８１】
本実施の形態では、抜きパターンの形成と片面エッチングの両方の手段を実施したが、回路形成基板の設計に合わせてどちらか一方の手段とすることももちろん可能である。
【００８２】
また、抜きパターン１１の形状は略円形、略楕円形、略長方形等様々なものが考えられるが、回路形成基板の特性を重視すると共に、隣接する回路パターン設計の妨げにならないような形状を採用すれば良く、さらに回路の面積内で独立したパターンで無くとも、たとえば上方より見た際に回路外周に対して凹形状にした抜きパターン１１の採用も可能である。
【００８３】
また、図中には表現していないが、抜きパターンではなくダミーパターンを配置することも効果がある。つまり、従来例で説明した空隙１５ができやすい箇所の近傍に、ダミーの回路を配置するのである。その結果、ダミーの回路によって基板材料を流動させ空隙１５が埋められるような現象が起こり、空隙１５の発生を防止することができる。
【００８４】
通常の回路形成基板の製造においては比較的大きな基板サイズで製造を行い、最終的に大きな基板サイズからユーザが要望する回路形成基板を切り出したり打ち抜くことが多い。その際に大きな基板サイズでは最終製品に関係の無い枠や切りしろ部分等があるので、そこにダミー回路を配置することが可能である。
【００８５】
（実施の形態４）
図４（ａ）〜（ｄ）は本発明の第４の実施の形態における回路形成基板の製造方法および回路形成基板を示す工程断面図である。
【００８６】
導電性ペースト４を貫通穴内に充填したプリプレグ１２３，１２４を用いた他は第３の実施形態と同様の構成であるが、抜きパターンの代わりに溝状抜きパターン１４を形成している。
【００８７】
図４では断面を示しているが、上方から見ると溝状抜きパターン１４は回路形成基板の内部から略外周方向に溝状に形成されたものである。熱プレス装置によって加圧加熱される際に、プリプレグ１２３，１２４に含まれる含浸樹脂は回路形成基板の中心から外側に向かって流動するので、溝状抜きパターン１４を形成した部分は含浸樹脂の流動量が多くなり、成型後のプリプレグ１２３と１２４の厚みを均一化する効果を発揮する。
【００８８】
以上述べてきた本発明の実施形態では、層間の圧縮性の差を均一化する内容を説明したが、単一の層においても同様の手段は有効なものである。
【００８９】
例えば、図３（ａ）に示す回路６０３が面積の大きい部分と小さい部分が、同じ層に設計されていた場合に、面積の大きい部分に対して、部分エッチング、抜きパターンの形成、溝状抜きパターンの形成を実施して、同一面内での絶縁層厚みを均一化することができる。
【００９０】
以上述べた実施の形態１から４でプリプレグとして説明した材料の例としては、通常のガラス繊維織布あるいは不織布に熱硬化性樹脂を含浸しＢステージ化したものを用いることが可能でガラス繊維の代わりにアラミド等の有機繊維を採用することもできる。またＢステージフィルムに代えてプリプレグの使用も可能である。
【００９１】
また、本発明の実施の形態で熱硬化性樹脂と記述した部分の熱硬化性樹脂の例としては、エポキシ系樹脂、エポキシ・メラミン系樹脂、不飽和ポリエステル系樹脂、フェノール系樹脂、ポリイミド系樹脂、シアネート系樹脂、シアン酸エステル系樹脂、ナフタレン系樹脂、ユリア系樹脂、アミノ系樹脂、アルキド系樹脂、ケイ素系樹脂、フラン系樹脂、ポリウレタン系樹脂、アミノアルキド系樹脂、アクリル系樹脂、フッ素系樹脂、ポリフェニレンエーテル系樹脂、シアネートエステル系樹脂等の単独、あるいは２種以上混合した熱硬化性樹脂組成物あるいは熱可塑樹脂で変性された熱硬化性樹脂組成物を用いることができ、必要に応じて難燃剤や無機充填剤の添加も可能である。
【００９２】
さらに、本発明で採用した各層の回路の体積を均一化する等の手段は、設計手法として設計者自らが計算を実施せずとも、現在の回路パターン設計作業はコンピュータ支援設計が通常であるので、そのプログラムに本発明の考え方を導入することで容易に実現が可能である。
【００９３】
【発明の効果】
以上述べたように本発明の回路形成基板の製造方法および回路形成基板においては、積層工程の前に金属箔あるいは回路に段差を形成する構成あるいは、金属箔あるいは回路に凹部あるいは島状抜きパターンあるいは溝状抜きパターンを形成する工程としたものであり、段差の作用により回路の面積差を吸収し積層工程でＢステージ状態の樹脂等が流動および圧縮される際にその厚みを安定化できるものである。
【００９４】
また、本発明の回路形成基板の製造方法および回路形成基板においては、金属箔もしくは基板材料が少なくともＣステージ材料を１種以上含む構成としたものであり、回路およびビアの配置に関係なく、各々のビアにおいて導電性ペースト等の圧縮が十分に行われるものである。
【００９５】
以上の結果として、導電性ペースト等を用いた層間の電気的接続の信頼性が大幅に向上する、あるいは層間の絶縁層の厚みの安定化により高周波特性等に優れた回路形成基板を提供できるものである。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の回路形成基板の製造方法を示す工程断面図
【図２】 本発明の第２の実施の形態の回路形成基板の製造方法を示す工程断面図
【図３】 本発明の第３の実施の形態の回路形成基板の製造方法を示す工程断面図
【図４】 本発明の第４の実施の形態の回路形成基板の製造方法を示す工程断面図
【図５】 第１の従来例における回路形成基板の製造方法を示す工程断面図
【図６】 第２の従来例における回路形成基板の製造方法を示す工程断面図
【図７】 第３の従来例における回路形成基板の製造方法を示す工程断面図
【符号の説明】
１ 銅箔
２，２０１，２０２，２０３，２０４ ガラスエポキシ基材
３ ビア穴
４，４０１，４０２，４０３，４０４，４０５，４０６，４０７，４０８ 導電性ペースト
５，５０１，５０２ Ｂステージ層
６，６０１，６０２，６０３，６０４，６０５，６０６ 回路
７０１，７０２ 段差
８，８０１，８０２，８０３ 中間材
９ Ｂステージフィルム
１０ 両面基板
１１ 抜きパターン
１２１，１２２，１２３，１２４，１２５，１２６ プリプレグ
１３ めっき層
１４ 溝状抜きパターン
１５ 空隙
１６ 接触不良部
１７ 圧縮不足ビア
１８ 正常圧縮層
１９ 圧縮不足層
２０ 過圧縮層
Claims (7)
- 片面に銅箔を張り合わせた基材にビア穴を加工する工程と、前記ビア穴に導電性ペーストを充填する工程と、前記基材の側にＢステージ層を形成する工程とを用いて得られる構成物を複数準備する工程と、
銅箔の上に前記構成物を重ねて加熱加圧し、上下の銅箔の電気的接続を得る工程と、
前記上下の銅箔に回路を形成して両面回路形成基板を得る工程と、
両面回路形成基板の回路の前記構成物の前記導電性ペーストに接触する部分を除いてハーフエッチングし、回路に突起形状の段差を有する中間材を得る工程と、
前記中間材に前記構成物を、前記Ｂステージ層が形成された側で相互に位置合わせして重ね、加熱加圧する工程とを備え、
前記中間材の突起形状の段差は、前記構成物のビア穴が形成された位置で前記ビア内に没入し前記導電ペーストを圧接する位置に形成されることを特徴とする回路形成基板の製造方法。 - 段差部分の面積が、層間接続手段の面積より小さいことを特徴とする請求項１に記載の回路形成基板の製造方法。
- 回路あるいは回路としてパターン形成する前の金属箔に対して、部分エッチングにより段差を形成したことを特徴とする請求項１に記載の回路形成基板の製造方法。
- 回路あるいは回路としてパターン形成する前の金属箔に対して、めっきあるいは蒸着あるいはワイヤーボンディングにより段差を形成したことを特徴とする請求項１に記載の回路形成基板の製造方法。
- 同一層の回路もしくは金属箔において、前記同一層の基板材料の面積に対する回路の面積の割合によって、前記回路の中で段差を形成する面積を変化させることを特徴とする請求項１に記載の回路形成基板の製造方法。
- 両面に電源あるいはアースパターンを含む回路を有する両面基板を準備する工程と、
前記回路をエッチングにより薄く加工する工程と、
前記両面基板の両側に含浸樹脂を含むプリプレグ及び銅箔を重ね一体成型を行い積層物を得る工程とを備え、
前記電源あるいはアースパターンの回路には抜きパターンが形成されていることを特徴とする回路形成基板の製造方法。 - 抜きパターンは溝状の抜きパターンであって、回路形成基板の中心から外側に向かって溝状に形成されたものであることを特徴とする請求項６に記載の回路形成基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041334A JP4774606B2 (ja) | 2001-02-19 | 2001-02-19 | 回路形成基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041334A JP4774606B2 (ja) | 2001-02-19 | 2001-02-19 | 回路形成基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002246751A JP2002246751A (ja) | 2002-08-30 |
| JP4774606B2 true JP4774606B2 (ja) | 2011-09-14 |
Family
ID=18903792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001041334A Expired - Fee Related JP4774606B2 (ja) | 2001-02-19 | 2001-02-19 | 回路形成基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4774606B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5874343B2 (ja) * | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 積層回路基板の製造方法、積層回路基板、および電子機器 |
| JP7031955B2 (ja) * | 2019-09-10 | 2022-03-08 | Ｆｉｃｔ株式会社 | 回路基板の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3241605B2 (ja) * | 1996-09-06 | 2001-12-25 | 松下電器産業株式会社 | 配線基板の製造方法並びに配線基板 |
| JPH118472A (ja) * | 1997-06-18 | 1999-01-12 | Kyocera Corp | 多層配線基板 |
| JP2000151101A (ja) * | 1998-11-05 | 2000-05-30 | Toshiba Corp | 多層プリント板の製造方法 |
| JP2000294931A (ja) * | 1999-04-07 | 2000-10-20 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
-
2001
- 2001-02-19 JP JP2001041334A patent/JP4774606B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002246751A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518514B2 (en) | Circuit board and production of the same | |
| US8419884B2 (en) | Method for manufacturing multilayer wiring substrate | |
| US20030203171A1 (en) | Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same | |
| WO2001045478A1 (fr) | Carte a circuit imprime multicouche et procede de production | |
| JP4040389B2 (ja) | 半導体装置の製造方法 | |
| WO2005072037A1 (ja) | 回路形成基板の製造方法および回路形成基板の製造用材料 | |
| JP3215090B2 (ja) | 配線基板、多層配線基板、及びそれらの製造方法 | |
| US20080308304A1 (en) | Multilayer Wiring Board and Its Manufacturing Method | |
| WO2005039262A1 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
| TW517504B (en) | Circuit board and a method of manufacturing the same | |
| JPWO2003009656A1 (ja) | 回路形成基板の製造方法および回路形成基板 | |
| JP4774606B2 (ja) | 回路形成基板の製造方法 | |
| JP2007295008A (ja) | 電子部品内蔵配線基板の製造方法 | |
| JP4012022B2 (ja) | 多層配線基板、多層配線基板用基材およびその製造方法 | |
| JPH1187912A (ja) | 両面型配線板の製造方法 | |
| JP4089671B2 (ja) | 回路形成基板の製造方法および回路形成基板 | |
| JP3823940B2 (ja) | 回路形成基板の製造方法 | |
| JP2014112722A (ja) | 電子部品内蔵配線基板の製造方法 | |
| JP2000307246A (ja) | 回路形成基板の製造方法および回路形成基板材料 | |
| JP5196056B1 (ja) | 複合多層配線基板とその製造方法 | |
| JP4978709B2 (ja) | 電子部品内蔵配線基板 | |
| JP4058218B2 (ja) | プリント配線基板の製造方法 | |
| JP2002176268A (ja) | 樹脂基板、樹脂基板の製造方法、接続中間体、回路基板、および回路基板の製造方法 | |
| JP3973654B2 (ja) | プリント配線基板の製造方法 | |
| JP5949978B2 (ja) | 電子部品内蔵配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080312 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100924 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |