JP4147723B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP4147723B2 JP4147723B2 JP2000167263A JP2000167263A JP4147723B2 JP 4147723 B2 JP4147723 B2 JP 4147723B2 JP 2000167263 A JP2000167263 A JP 2000167263A JP 2000167263 A JP2000167263 A JP 2000167263A JP 4147723 B2 JP4147723 B2 JP 4147723B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductive paste
- prepreg sheet
- back surfaces
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器に使用するプリント配線板に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型軽量化や多機能化に伴い、プリント配線板は多層及び高密度化の傾向が著しくなってきた。
【0003】
一般にプリント配線板の製造は、導体回路が形成された基板と接着シート(通称プリプレグ)を交互に複数枚積層し、熱圧着した後それに貫通孔を設け、貫通孔に銅めっき等の手段を用いて表層及び内層との電気的接続を図るという方法が取られている。
【0004】
しかし、ビデオムービーカメラや移動体通信機器等の需要増加に伴い、それに用いるプリント配線板も薄型及び高密度化が要求されてきた。そこで特許番号第2601128号のような、両面に離型性フィルムを備えた被圧縮性の多孔質基材に貫通孔をあけ、その貫通孔に導電性ペーストを充填し、離型性フィルムを剥離した後、多孔質基材の両面に金属箔を貼り付けて加熱圧縮することで基板の両面を電気接続し、さらに金属箔をエッチングによってパターニングして回路形成するものが実用化されている。
【0005】
以下従来のプリント配線板の構造について図面を参照しながら説明する。図8(a)〜(g)は従来のプリント配線板の製造工程を示す工程断面図である。まず、図8(a)に示すように、両面に厚さ19μmのPET(ポリエチレンテレフタレート)などの高分子フィルムの片面にシリコーン系の離型層を形成した離型性フィルム12を備えた、寸法が□500mm、厚さT1mmの多孔質基材(以下プリプレグシートと記称)11が準備される。プリプレグシート11としては、例えば芳香族ポリアミド繊維の不織布に熱硬化性エポキシ樹脂を含浸させた複合材が用いられる。
【0006】
次に図8(b)に示すように、プリプレグシート11の所定の箇所にレーザ加工法などを利用して貫通孔13が形成される。
【0007】
次にプリプレグシート11を印刷機(図示せず)のテーブル上に設置し、導電性ペースト14が離型性フィルム12の上から印刷され、図8(c)に示すように導電性ペースト14が貫通孔13に充填される。この時、上面の離型性フィルム12は印刷マスクとプリプレグシート11の汚染防止の両方の役割を果たしている。
【0008】
次に図8(d)に示すように、プリプレグシート11の両面の離型性フィルム12が室温にて剥離される。そして、図8(e)に示すように、プリプレグシート11の両面に銅箔などの金属箔15を貼り付けて、この状態で加熱圧縮することによって、図8(f)に示すように、プリプレグシート11と金属箔15が接着されるとともに、プリプレグシート11が厚さT2mmまで圧縮(T1>T2)して両面の金属箔15が導電性ペースト14によって電気的に接続される。
【0009】
この時、プリプレグシート11の一構成成分であるエポキシ樹脂及び導電性ペースト14は硬化する。この時、導電性ペースト14と金属箔15の接続抵抗を低抵抗化させる手段として、特許番号第2587596号のように、導電性ペースト14充填後、離型性フィルム12を剥離したプリプレグシート11の表裏面から導電性ペーストが凸状に突き出した状態を形成する方法が用いられている(図8(d))。
【0010】
この方法により、金属箔15とプリプレグシート11の加熱圧縮時に、導電性ペースト14はプリプレグシート11の表裏面から突き出ていない場合と比べて高密度に圧縮されるため、導電性ペースト14内の金属粉同士の接触面積が多くなるとともに、表裏面の金属箔15との接触面積も多くなり、その結果接続抵抗を低抵抗化させることができる。
【0011】
そしてその後、図8(g)に示すように、金属箔15をフォトリソグラフィによりパターニング後エッチングして、プリプレグシート11の両面に配線パターン16を形成する。
【0012】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、圧縮時にプリプレグシートから突き出た導電性ペーストが貫通孔内に入りきらず、貫通孔外へ流出し、他の配線パターンとショート不良を引き起こすという課題を有していた。
【0013】
本発明は上記課題を解決するためのものであり、安定して貫通孔内へ導電性ペーストを充填することができ、配線パターンの高密度化に対しても所望の配線パターン以外の金属箔と導電性ペーストの接続によるショート不良を起こさずに、導電性ペーストと両面の金属箔との電気接続を良好に行うことができることを目的とするものである。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明のプリント配線板の貫通孔の構造は、離型層を表裏面に形成した基材にレーザ加工により貫通孔を形成し、貫通孔内に導電性ペーストを充填した後に離型層を除去して基材の表裏面に金属箔を配設し、これを加熱圧縮により樹脂硬化して張り合わせるプリント配線板において、貫通孔の表裏面の孔径をそれぞれ対応する離型層の表裏面の孔径より大きくしたものである。
【0015】
この方法により、導電性ペーストの圧縮時に、基材表面から突き出た導電性ペーストの流出が基材表裏面と貫通孔の境界部分で止まるため、他の配線パターンとのショート不良を起こさず、しかも基材表面からの導電性ペーストの突き出し量を確保することができるため、基材圧縮後においても導電性ペーストと金属箔の電気接続を良好に行うことができる。
【0025】
本発明の請求項1に記載の発明は、離型性フィルムを表裏面に形成した基材にレーザ加工により貫通孔を形成し、前記貫通孔内に導電性ペーストを充填した後に前記離型性フィルムを除去して基材の表裏面に金属箔を配設し、これを加熱加圧により樹脂硬化して張り合わせるプリント配線板において、前記貫通孔の表裏面の孔径がそれぞれ対応する前記離型性フィルムの表裏面の孔径より大きく、かつ前記離型性フィルムの前記レーザ加工によりできる貫通孔の開口部周辺の厚さが加工前の厚さより厚く前記基材と接している面側に膨らんでいることを特徴とするプリント配線板としたものであり、離型性フィルムの開口部周辺の厚み部分が、基材表面もしくは貫通孔上部に導電性ペースト未充填部を形成することができ、そのため基材圧縮時に貫通孔外への導電性ペーストの流出を導電性ペースト未充填部に捕獲することができる。その結果導電性ペーストの貫通孔外への流出を防止することができるという作用を有する。
【0026】
本発明の請求項2に記載の発明は、前記離型性フィルムの前記レーザ加工によりできる貫通孔の開口部周辺の前記離型性フィルムの厚さより厚い部分が、前記基材の表裏面と前記貫通孔の境界部分を覆い、前記導電性ペースト充填後に前記境界部分に前記導電性ペーストが到達していないことを特徴とする請求項1に記載のプリント配線板としたものであり、導電性ペースト充填時に基材表面に導電性ペースト未充填部を形成することができ、そのため基材圧縮時に貫通孔外への導電性ペーストの流出を導電性ペースト未充填部に捕獲することができる。その結果導電性ペーストの貫通孔外への流出を防止することができるという作用を有する。
【0027】
本発明の請求項3に記載の発明は、前記導電性ペーストが、加熱圧縮時に前記基材の表裏面と前記貫通孔の境界部分まで到達することを特徴とする請求項2に記載のプリント配線板としたものであり、基材圧縮後の貫通孔内は導電性ペーストで完全に充満されているため、金属箔と導電性ペーストとの電気的導通を確実に行うことができるという作用を有する。
【0028】
以下、本発明の実施の形態について、図1から図7を用いて説明する。
【0029】
(実施の形態1)
図1(a)〜(g)は本発明の実施の形態1におけるプリント配線板の製造方法を示す工程断面図である。
【0030】
まず図1(a)に示すように、寸法が□500mm、厚さt1mmの多孔質の芳香族ポリアミド繊維の不織布に熱硬化性エポキシ樹脂を含浸させたプリプレグシート1両面に、厚さ19μmのPET(ポリエチレンテレフタレート)などの高分子フィルムに膜厚が100Å程度のシリコーン系離型層を形成した離型性フィルム2を接着する。高分子フィルムには、PET以外にPI(ポリイミド)、PEN(ポリエチレンナフタレート)、PPS(ポリフェニレンサルファイト)、PP(ポリプロピレン)、PPO(ポリフェニレンオキサイド)などを用いてもよい。そしてプリプレグシート1には、ガラス繊維に熱硬化性エポキシ樹脂を含浸させた複合材を用いてもよい。
【0031】
次に、図1(b)に示すように、プリプレグシート1の所定の箇所にレーザ加工法を利用して貫通孔3を形成する。この時貫通孔3の表裏面の孔径は、離型性フィルム2の孔径より大きく加工することが重要である。更に、離型性フィルム2の孔の位置は、貫通孔3の表裏面の外周部より内側にあることも極めて重要である。この貫通孔3と離型性フィルム2の孔形状の関係によって、後の加熱圧縮時の導電性ペースト4の貫通孔3外への流出を防止することができる。
【0032】
また、レーザには、炭酸ガスレーザ、YAGレーザ、エキシマレーザ等が使用可能である。
【0033】
次に図1(c)に示すように、貫通孔3を加工済みのプリプレグシート1を印刷機(図示せず)のテーブル上に設置し、直接導電性ペースト4を離型性フィルム2の上から印刷する。この時、上面の離型性フィルム2は印刷マスクとプリプレグシート1の汚染防止の両方の役割を果たしている。また、導電性ペースト4の印刷に際しては、どちらの面から印刷しても良い。
【0034】
その後、図1(d)に示すように、プリプレグシート1から離型性フィルム2を剥離する。この時、離型性フィルム2を剥離後に導電性ペースト4はプリプレグシート1の表面から凸状に突き出た状態になる。
【0035】
そして、図1(e)に示すように、プリプレグシート1の両面に厚さ18μmの銅箔などの金属箔5が貼り付けられ、この状態で加熱圧縮することによって、図1(f)に示すようにプリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0036】
そして、図1(g)に示すように、両面の金属箔5を選択的にエッチングして配線パターン6を形成することでプリント配線基板が得られる。
【0037】
以上に示すように、本発明においては、貫通孔3の表裏面の孔径を離型性フィルム2の孔径より大きくし、更に貫通孔3の表裏面の外周部より内側に離型性フィルム2の孔を形成している。こうすることによって、離型性フィルム2の剥離後プリプレグシート1の表裏面から突き出た導電性ペースト4は、貫通孔3の表裏面の孔径より小さく、かつ確実に貫通孔3の表裏面の外周部より内側に存在することができる。そのため、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0038】
(実施の形態2)
図2(a)〜(d)は本発明の実施の形態2における貫通孔の形状を示す。
【0039】
図2(a)に示すように、貫通孔3の表裏面のプリプレグシート1との境界部分3aをリング状の窪みに加工しておき、その境界部分3aを塞ぐように離型性フィルム2が配置されている。この状態の貫通孔3に、実施の形態1と同様に導電性ペースト4を充填する。その後は、実施の形態1と同様にプリプレグシート1から離型性フィルム2を剥離し(図2(b))、金属箔5をプリプレグシート1の両面に配置し(図2(c))、この状態で加熱圧縮することによって、プリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される(図2(d))。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0040】
以上に示すように、本発明においては、貫通孔3の表裏面のプリプレグシート1との境界部分3aをリング状の窪みに加工しておき、その境界部分3aを塞ぐように離型性フィルム2を配置している。こうすることによって、離型性フィルム2の剥離後、プリプレグシート1の表裏面から突き出た導電性ペースト4は、貫通孔3の表裏面の孔径より小さく、かつ確実に貫通孔3の表裏面の外周部より内側に存在することができる。そして、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、境界部分3a内で留まり、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0041】
(実施の形態3)
図3(a)〜(d)は本発明の実施の形態3における貫通孔の形状を示す。
【0042】
図3(a)に示すように、貫通孔3の表裏面のプリプレグシート1との境界部分3bを面取り加工しておき、その境界部分3bを塞ぐように離型性フィルム2が配置されている。この状態の貫通孔3に、実施の形態1と同様に導電性ペースト4を充填する。その後は、実施の形態1と同様にプリプレグシート1から離型性フィルム2を剥離し(図3(b))、金属箔5をプリプレグシート1の両面に配置し(図3(c))、この状態で加熱圧縮することによって、プリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される(図3(d))。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0043】
以上に示すように、本発明においては、貫通孔3の表裏面のプリプレグシート1との境界部分3bを面取り加工しておき、その境界部分3bを塞ぐように離型性フィルム2を配置している。こうすることによって、離型性フィルム2の剥離後、プリプレグシート1の表裏面から突き出た導電性ペースト4は、貫通孔3の表裏面の孔径より小さく、かつ確実に貫通孔3の表裏面の外周部より内側に存在することができる。そして、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、境界部分3bで留まり、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0044】
(実施の形態4)
図4(a)〜(d)は本発明の実施の形態4における貫通孔の形状を示す。
【0045】
図4(a)に示すように、貫通孔3の表裏面のプリプレグシート1との境界部分3cを階段状に加工しておき、その境界部分3cを塞ぐように離型性フィルム2が配置されている。この状態の貫通孔3に、実施の形態1と同様に導電性ペースト4を充填する。その後は、実施の形態1と同様にプリプレグシート1から離型性フィルム2を剥離し(図4(b))、金属箔5をプリプレグシート1の両面に配置し(図4(c))、この状態で加熱圧縮することによって、プリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される(図4(d))。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0046】
以上に示すように、本発明においては、貫通孔3の表裏面のプリプレグシート1との境界部分3cを階段状に加工しておき、その境界部分3cを塞ぐように離型性フィルム2を配置している。こうすることによって、離型性フィルム2の剥離後、プリプレグシート1の表裏面から突き出た導電性ペースト4は、貫通孔3の表裏面の孔径より小さく、かつ確実に貫通孔3の表裏面の外周部より内側に存在することができる。そして、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、境界部分3cで留まり、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0047】
(実施の形態5)
図5(a)〜(d)は本発明の実施の形態5における貫通孔の形状を示す。
【0048】
図5(a)に示すように、貫通孔3を表裏面の孔径が内部の孔径より大きい鼓状に加工しておき、貫通孔3とプリプレグシート1の表裏面の境界部分3dを塞ぐように離型性フィルム2が配置されている。この状態の貫通孔3に、実施の形態1と同様に導電性ペースト4を充填する。その後は、実施の形態1と同様にプリプレグシート1から離型性フィルム2を剥離し(図5(b))、金属箔5をプリプレグシート1の両面に配置し(図5(c))、この状態で加熱圧縮することによって、プリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される(図5(d))。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0049】
以上に示すように、本発明においては、貫通孔3を表裏面の孔径が内部の孔径より大きい鼓状に加工しておき、貫通孔3とプリプレグシート1の表裏面の境界部分3dを塞ぐように離型性フィルム2を配置している。こうすることによって、離型性フィルム2の剥離後、プリプレグシート1の表裏面から突き出た導電性ペースト4は、貫通孔3の表裏面の孔径より小さく、かつ確実に貫通孔3の表裏面の外周部より内側に存在することができる。そして、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、境界部分3dで留まり、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0050】
(実施の形態6)
図6(a)〜(d)は本発明の実施の形態6における貫通孔の形状を示す。
【0051】
図6(a)に示すように、離型性フィルム2のレーザ加工後の開口部周辺の膨らみ部分2aが貫通孔3の外周部を塞ぐように配置されている。この状態の貫通孔3に、実施の形態1と同様に導電性ペースト4を充填する。その後は、実施の形態1と同様にプリプレグシート1から離型性フィルム2を剥離し(図6(b))、金属箔5をプリプレグシート1の両面に配置し(図6(c))、この状態で加熱圧縮することによって、プリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される(図6(d))。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0052】
以上に示すように、本発明においては、離型性フィルム2のレーザ加工後の開口部周辺の膨らみ部分2aが貫通孔3の外周部分を塞ぐように配置している。こうすることによって、離型性フィルム2の剥離後、導電性ペースト4は貫通孔3の外周部付近がプリプレグシート1の表裏面より凹んだ状態で、貫通孔3の中央部分ではプリプレグシート1の表裏面から突き出た状態となる。このため、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、貫通孔3の外周部の導電性ペースト4の凹み部分で留まり、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0053】
(実施の形態7)
図7(a)〜(d)は本発明の実施の形態7における貫通孔の形状を示す。
【0054】
図7(a)に示すように、離型性フィルム2のレーザ加工後の開口部周辺の膨らみ部分2bが貫通孔3とプリプレグシート1の表裏面との境界部分3eを塞ぐように配置されている。この離型性フィルム2の膨らみ部分2bと貫通孔3の境界部分3eは、レーザ加工時の熱により収縮変形した離型性フィルム2の膨らみ部分2bが、熱により軟化したプリプレグシート1の表裏面を押し下げ、貫通孔3の境界部分3eの凹み部分を形成するものである。この状態の貫通孔3に、実施の形態1と同様に導電性ペースト4を充填する。その後は、実施の形態1と同様にプリプレグシート1から離型性フィルム2を剥離し(図7(b))、金属箔5をプリプレグシート1の両面に配置し(図7(c))、この状態で加熱圧縮することによって、プリプレグシート1と金属箔5とが接着されるとともに、プリプレグシート1が厚さt2まで圧縮(t1>t2)して両面の金属箔5が導電性ペースト4によって電気的に接続される(図7(d))。この時、プリプレグシート1の一構成成分であるエポキシ樹脂及び導電性ペースト4は硬化する。
【0055】
以上に示すように、本発明においては、離型性フィルム2のレーザ加工後の開口部周辺の膨らみ部分2bが、貫通孔3とプリプレグシート1の表裏面との境界部分3eを塞ぐように配置している。こうすることによって、離型性フィルム2の剥離後、貫通孔3の外周部のプリプレグシート1と境界部分3eに導電性ペースト4の未充填部分が形成される。そして、貫通孔3の中央部分ではプリプレグシート1の表裏面から導電性ペースト4が突き出た状態となる。このため、プリプレグシート1を金属箔5で挟んで圧縮する際に、金属箔5と導電性ペースト4の接続抵抗を低抵抗化させるために形成している導電性ペースト4のプリプレグシート1からの突き出し部が、貫通孔3の外周部の導電性ペースト4の未充填部分で留まり、貫通孔3外へ不用意に流出することが無く、導電性ペースト4は後のエッチング後に所望の配線パターン6となる部分の金属箔5のみに接続し、それ以外の配線パターン6と接続するショート不良を起こすことがない。
【0056】
【発明の効果】
以上のように本発明によれば、貫通孔の表裏面の孔径を離型性フィルムの孔径より大きくし、更に貫通孔の表裏面の外周部より内側に離型性フィルムの孔を形成している。こうすることによって、離型性フィルムの剥離後、プリプレグシートの表裏面から突き出た導電性ペーストは、貫通孔の表裏面の孔径より小さく、かつ確実に貫通孔の外周部より内側に存在することができる。そのため、プリプレグシートを金属箔で挟んで圧縮する際に、金属箔と導電性ペーストの接続抵抗を低抵抗化させるために形成している導電性ペーストのプリプレグシートからの突き出し部が、貫通孔外へ不用意に流出することが無く、導電性ペーストは後のエッチング後に所望の配線パターンとなる部分の金属箔のみに接続し、それ以外の配線パターンと接続するショート不良を起こすことがない。
【0057】
また、貫通孔とプリプレグシートの表裏面の境界部分に導電性ペーストがため込める構造としておくことで、より確実に貫通孔外への導電性ペーストの流出を防止することができる。特に導電性ペーストの充填時に、予め導電性ペーストの未充填部を設けることで、圧縮時に貫通孔外へ流出しようとする導電性ペーストがこの導電性ペースト未充填部へ入り込み、貫通孔外への流出を確実に防止することができる。その結果、貫通孔と配線パターンの不必要なショート不良を起こすことがない。
【図面の簡単な説明】
【図1】本発明の実施の形態1によるプリント配線板の製造工程断面図
【図2】本発明の実施の形態2による貫通孔部分の製造工程断面図
【図3】本発明の実施の形態3による貫通孔部分の製造工程断面図
【図4】本発明の実施の形態4による貫通孔部分の製造工程断面図
【図5】本発明の実施の形態5による貫通孔部分の製造工程断面図
【図6】本発明の実施の形態6による貫通孔部分の製造工程断面図
【図7】本発明の実施の形態7による貫通孔部分の製造工程断面図
【図8】従来のプリント配線板の製造工程断面図
【符号の説明】
1 プリプレグシート
2 離型性フィルム
2a 離型性フィルムの膨らみ部分
2b 離型性フィルムの膨らみ部分
3 貫通孔
3a 貫通孔の境界部分
3b 貫通孔の境界部分
3c 貫通孔の境界部分
3d 貫通孔の境界部分
3e 貫通孔の境界部分
4 導電性ペースト
5 金属箔
6 配線パターン
11 プリプレグシート
12 離型性フィルム
13 貫通孔
14 導電性ペースト
15 金属箔
16 配線パターン
17 貫通孔から流出した導電性ペースト
Claims (3)
- 離型性フィルムを表裏面に形成した基材にレーザ加工により貫通孔を形成し、前記貫通孔内に導電性ペーストを充填した後に前記離型性フィルムを除去して基材の表裏面に金属箔を配設し、これを加熱加圧により樹脂硬化して張り合わせるプリント配線板において、前記貫通孔の表裏面の孔径がそれぞれ対応する前記離型性フィルムの表裏面の孔径より大きく、かつ前記離型性フィルムの前記レーザ加工によりできる貫通孔の開口部周辺の厚さが加工前の厚さより厚く前記基材と接している面側に膨らんでいることを特徴とするプリント配線板。
- 前記離型性フィルムの前記レーザ加工によりできる貫通孔の開口部周辺の前記離型性フィルムの厚さより厚い部分が、前記基材の表裏面と前記貫通孔の境界部分を覆い、前記導電性ペースト充填後に前記境界部分に前記導電性ペーストが到達していないことを特徴とする請求項1に記載のプリント配線板。
- 前記導電性ペーストが、加熱圧縮時に前記基材の表裏面と前記貫通孔の境界部分まで到達することを特徴とする請求項2に記載のプリント配線板。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167263A JP4147723B2 (ja) | 2000-06-05 | 2000-06-05 | プリント配線板 |
DE60124665T DE60124665T2 (de) | 2000-06-05 | 2001-06-05 | Herstellungsverfahren für eine leiterplatte |
CNB018016030A CN1235451C (zh) | 2000-06-05 | 2001-06-05 | 印刷电路板制造方法 |
US10/048,927 US6890449B2 (en) | 2000-06-05 | 2001-06-05 | Method for manufacturing printed-circuit board |
EP01934557A EP1229770B1 (en) | 2000-06-05 | 2001-06-05 | Method for manufacturing printed-circuit board |
PCT/JP2001/004754 WO2001095678A1 (fr) | 2000-06-05 | 2001-06-05 | Procede de fabrication de carte a circuit imprime |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000167263A JP4147723B2 (ja) | 2000-06-05 | 2000-06-05 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001352138A JP2001352138A (ja) | 2001-12-21 |
JP4147723B2 true JP4147723B2 (ja) | 2008-09-10 |
Family
ID=18670441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000167263A Expired - Fee Related JP4147723B2 (ja) | 2000-06-05 | 2000-06-05 | プリント配線板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6890449B2 (ja) |
EP (1) | EP1229770B1 (ja) |
JP (1) | JP4147723B2 (ja) |
CN (1) | CN1235451C (ja) |
DE (1) | DE60124665T2 (ja) |
WO (1) | WO2001095678A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6465084B1 (en) * | 2001-04-12 | 2002-10-15 | International Business Machines Corporation | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements |
JP2004095242A (ja) * | 2002-08-30 | 2004-03-25 | Tsubame Musen Kk | ロータリーエンコーダ及びその基板製造方法 |
WO2005114367A1 (ja) | 2004-05-21 | 2005-12-01 | Nissha Printing Co., Ltd. | タッチパネル及びこれを用いた電子機器表示窓の保護パネル |
US7485967B2 (en) * | 2005-03-10 | 2009-02-03 | Sanyo Electric Co., Ltd. | Semiconductor device with via hole for electric connection |
JP5214154B2 (ja) * | 2007-01-19 | 2013-06-19 | 住友電気工業株式会社 | プリント配線板およびその製造方法 |
JP5874343B2 (ja) * | 2011-11-18 | 2016-03-02 | 富士通株式会社 | 積層回路基板の製造方法、積層回路基板、および電子機器 |
JP2014116428A (ja) * | 2012-12-07 | 2014-06-26 | Sumitomo Electric Printed Circuit Inc | 多層プリント配線板及びその製造方法 |
CN107072041B (zh) * | 2017-04-25 | 2019-10-11 | 安徽宏鑫电子科技有限公司 | 一种双面pcb |
CN114449771B (zh) * | 2021-09-27 | 2024-02-13 | 深圳市百柔新材料技术有限公司 | 一种双面过孔陶瓷覆铜板的制备方法及电路板 |
CN114401586B (zh) * | 2022-02-08 | 2024-01-30 | 深圳市顺新安电子有限公司 | 一种smt模板的制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01281795A (ja) * | 1988-05-07 | 1989-11-13 | Fujitsu Ltd | セラミック基板の製造方法 |
US5067859A (en) * | 1990-02-15 | 1991-11-26 | Systems Division Incorporated | Method for drilling small holes in printed circuit boards |
JP2601128B2 (ja) | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
JP3311899B2 (ja) * | 1995-01-20 | 2002-08-05 | 松下電器産業株式会社 | 回路基板及びその製造方法 |
JP3935523B2 (ja) * | 1996-03-06 | 2007-06-27 | 松下電器産業株式会社 | プリント配線板の製造方法 |
JP3738536B2 (ja) * | 1997-08-28 | 2006-01-25 | 松下電器産業株式会社 | プリント配線基板の製造方法 |
JPH11298105A (ja) | 1998-04-07 | 1999-10-29 | Asahi Chem Ind Co Ltd | ビアホール充填型プリント基板およびその製造方法 |
-
2000
- 2000-06-05 JP JP2000167263A patent/JP4147723B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-05 CN CNB018016030A patent/CN1235451C/zh not_active Expired - Fee Related
- 2001-06-05 EP EP01934557A patent/EP1229770B1/en not_active Expired - Lifetime
- 2001-06-05 US US10/048,927 patent/US6890449B2/en not_active Expired - Fee Related
- 2001-06-05 WO PCT/JP2001/004754 patent/WO2001095678A1/ja active IP Right Grant
- 2001-06-05 DE DE60124665T patent/DE60124665T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1229770A4 (en) | 2004-09-29 |
EP1229770B1 (en) | 2006-11-22 |
CN1235451C (zh) | 2006-01-04 |
DE60124665D1 (de) | 2007-01-04 |
DE60124665T2 (de) | 2007-03-08 |
US20020170876A1 (en) | 2002-11-21 |
JP2001352138A (ja) | 2001-12-21 |
EP1229770A1 (en) | 2002-08-07 |
WO2001095678A1 (fr) | 2001-12-13 |
US6890449B2 (en) | 2005-05-10 |
CN1383707A (zh) | 2002-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101024166B1 (ko) | 회로 기판 및 그 제조 방법 | |
JP2007266196A (ja) | 多層プリント配線板及びその製造方法 | |
JP4075673B2 (ja) | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 | |
JP3964085B2 (ja) | プリント配線基板、及びプリント配線基板の製造方法 | |
JP3903701B2 (ja) | 多層回路基板とその製造方法 | |
JP4040389B2 (ja) | 半導体装置の製造方法 | |
US20100224395A1 (en) | Multilayer wiring board and its manufacturing method | |
JP4348815B2 (ja) | プリント配線基板の製造方法 | |
JP4147723B2 (ja) | プリント配線板 | |
WO2002034023A1 (fr) | Procede de production d"une carte de circuits imprimes, carte de circuits imprimes, et materiau pour carte de circuits imprimes | |
JP2006313932A (ja) | 多層回路基板とその製造方法 | |
JP4161604B2 (ja) | プリント配線板とその製造方法 | |
JP3956667B2 (ja) | 回路基板およびその製造方法 | |
JP3297721B2 (ja) | 回路基板用部材及びこれを用いた回路基板の製造方法 | |
JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JP4003556B2 (ja) | プリント基板の製造方法 | |
JP4622939B2 (ja) | 回路基板の製造方法 | |
JP2011165843A (ja) | 積層用クッション材 | |
JP2008235640A (ja) | 回路基板と回路基板の製造方法 | |
JP4239423B2 (ja) | プリント基板の製造方法 | |
JP2002314222A (ja) | プリント配線基板及びその製造方法 | |
JP2002094233A (ja) | 回路基板の製造方法 | |
JP2003283087A (ja) | プリント配線基板およびその製造方法 | |
JP5077801B2 (ja) | 多層プリント配線板の製造方法 | |
KR20140003227A (ko) | 인쇄회로기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050829 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |