JP3704196B2

JP3704196B2 - セラミック配線板の形成方法

Info

Publication number: JP3704196B2
Application number: JP08737396A
Authority: JP
Inventors: 俊高早川; 忍吉田; 等名倉
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 1996-03-14
Filing date: 1996-03-14
Publication date: 2005-10-05
Anticipated expiration: 2016-03-14
Also published as: JPH09252172A

Description

【０００１】
【発明の属する技術分野】
本発明は、セラミック配線板の形成方法に関し、特に、基板上に陽極化成処理により誘電体層を形成したセラミック配線板の形成方法に関するものである。
【０００２】
【従来の技術】
図７に示すように、情報通信分野で使用されるアンプ等のモジュール基板１１０には、半円柱状のキャスタレーション１１２を介して半田１１６により基板１８０上に固定されるものがある。このモジュール基板１１０は、図８に示すようにキャスタレーションを構成するためのキャスタレーション用貫通孔１４の穿設された多数個取り用のセラミック基板９０上に抵抗、インダクタンス、コンデンサ等を形成した後に、図中に二点鎖線で示す切断線Ｃにて、キャスタレーション用貫通孔１４に沿って切断することにより製造されている。
【０００３】
このセラミック基板９０にコンデンサ等を形成する際には、例えば、Ｔａ膜層を形成しておき、これを陽極酸化法または陽極化成処理により酸化して酸化タンタル（ＴａＯ，Ｔａ₂０₅）膜を形成することにより、コンデンサの誘電体層を設けている。
【０００４】
この陽極酸化法による誘電体層の形成について図９を参照して説明する。図９は、誘電体層の形成の各工程を示している。先ず、図９（Ａ）に示すようにセラミック基板９０の表面（図中上側）に、メッキ下地層となるＴｉ層１２０及びＣｕ層１２２をスパッタリングにより形成する。次に、図９（Ｂ）に示すようにセラミック基板９０にレジスト１２４を塗布した後、露光現像して所望パターンの開口部１２４Ａを設ける。その後、該開口部１２４Ａへメッキ用下地層（Ｔｉ層）１２０及び（Ｃｕ層）１２２を介して電流を流し、Ｃｕをメッキした後にＮｉをメッキすることにより、図９（Ｃ）に示すようにコンデンサの下部電極となるＣｕ−Ｎｉメッキ１２８層を形成する。そして、図９（Ｄ）に示すように、レジスト１２４を除去した後、Ｃｕスパッタ層１２２を除去し、Ｔｉスパッタ層１２０のみを残す。
【０００５】
引き続き、図９（Ｅ）に示すように、Ｃｕ−Ｎｉメッキ層１２８の上に、Ｔａスパッタ層１３２を形成する。その後、図９（Ｆ）に示すようにレジスト層１３６を塗布・現像してＴａスパッタ層１３２の上に開口部１３６Ａを形成する。そして、図９（Ｇ）に示すように、キャスタレーション用貫通孔１４や、図示しないセラミック基板９０の端部にマスキング１７２を施し、セラミック基板９０の裏面にシール１７４を貼る。
【０００６】
この後、クエン酸０．０１％程度の化成処理液中にセラミック基板９０を浸漬し、Ｔａ層１３２側がプラスとなるように、電位をＴｉスパッタ層１２０を介して印加し、マスキング１３６の開口部１３６Ａから露出しているＴａ層１３２を陽極化成処理して、所望の厚みだけ酸化タンタル層に変化させる（図示しない）。この後、該酸化タンタル層上にＴｉ−Ｃｕ層をスパッタリングにより設け、次いでこの上にＣｕ−Ｎｉ−Ａｕメッキ層を設け（図示しない）、更に、基盤表面に残るＴｉ層をエッチングすることで、薄膜キャパシタ（コンデンサ）を完成する。
【０００７】
ここで、基板上に陽極酸化法により誘電体層を形成する際に、該誘電体層となる部分以外に金属部が露出していると、この部分に電流が流れ、誘電体層の膜厚を薄くなる等の不都合を生じるため、図９（Ｆ）を参照し上述したようにマスキング１３６を施してこれを防止していた。また、キャスタレーション用貫通孔１４にもマスキング１７２を配設することにより、漏れ電流を防いでいた。
【０００８】
【発明が解決しようとする課題】
しかしながら、キャスタレーション用貫通孔１４に注意深くマスキングを施したとしても、キャスタレーション用貫通孔１４とマスキング１７２との境界部には絶縁の十分に取れていない、即ち、絶縁耐力の低い部分が残る。ここで、化成処理において、数１００Ｖの電圧が印加された際に、該絶縁の十分に取れていない部分において、絶縁破壊が発生し、漏れ電流が流れる場合がある。更に、マスキングが不十分な場合や、剥がれ等がある場合には大きな漏れ電流が流れる。また、各キャスタレーション用貫通孔１４にマスキングを注意深く施す作業には、手間がかかり、また、陽極化成処理後にこのマスキングを除去するのにも時間がかかっていた。
【０００９】
更に，このように漏れ電流（電流リーク）が生じた場合には、酸化タンタルの誘電体層（陽極酸化層）の厚み等の精度が不安定になり、所望の静電容量が得られなかったり、また、誘電体層の厚みが薄い場合には、コンデンサに絶縁破壊が生じることがあった。
【００１０】
即ち、化成処理においては、陽極酸化層の厚みを測定しながら電流を流している訳ではなく、一般に所定の厚みが得られるように電圧−電流を予め設定されたプロファイルに従い印加しているからである。従って、陽極酸化層に流すはずの電流の一部が、他の不要部分を経由して漏れてしまうと、目標の電流量を流した時点で処理を打ち切るために、陽極酸化層の厚みが薄い時点で処理が終了することとなる。更に、漏れ電流が大きい場合には、電源装置の容量によっては、所望の値の電圧を印加できないこともある。
【００１１】
陽極酸化層は、化成によって酸化膜が形成されるため、電源側から見ると、化成処理が進むに従い抵抗値が高くなる性質を有する。一方、不要部分、例えば、Ｃｕ−Ｎｉメッキの露出部分は、化成処理によって酸化されないため、抵抗値は一定して低いままである。従って、処理開始当初は、あまり大きくない漏れ電流も、化成処理の進行と共に、不要部分の抵抗値が相対的に低くなるため大きな値となってしまう。即ち、上述したように電圧−電流のプロファイルによって、正確に陽極酸化層の厚さを制御するためには、漏れ電流がないようにしなければならなかった。
【００１２】
この課題を解決する方法の１つとして、特開昭４９−８６８６２号公報に、化成処理を行う際の漏れ電流の防止方法が提案されている。この公報の実施例中には、シリコン等の基板の全面にＴａをスパッタリングし、漏れ電流の生じ易い基板周縁部のＴａをスパッタ層を除去した後、レジストを塗布して化成処理を行う方法が開示されている。
【００１３】
しかしながら、表面の粗いセラミック基板を用いる場合には、Ｔａ層の下層にメッキにより導電層を設けることが必要となるため、上記方法をそのまま適用できなかった。即ち、上記特開昭４９−８６８６２号公報のように、表面の滑らかなシリコン基板上にコンデンサを配設する際には、誘電体層を形成するためのＴａ層を該シリコン基板上に直接配設することができるが、表面の粗いセラミック基板にＴａ層を直接配設した場合には、誘電体層にも凹凸ができるため、該誘電体層が上下の電極層との間で絶縁を保つことができなくなる。このため、図９（Ｃ）、図９（Ｄ）を参照して上述したように、Ｔａ層の下側に比較的厚みが厚く、且つ、上面がフラットになるように、メッキによってＣｕ−Ｎｉ層１２８を形成することが必須となる。
【００１４】
このメッキによってＴａ層の下層の導電層を形成する際に、セラミック配線板固有の問題が発生する。即ち、図９（Ａ）に示すようにセラミック基板９０の全面に、メッキ下地層となるＴｉ層１２０及びＣｕ層１２２をスパッタリングにより形成した際には、図中に示すようにキャスタレーション用貫通孔１４内にもまわりこむように、端部Ｔｉ層１２０ａ及びＣｕ層１２２ａが形成される。ここで、図９（Ｃ）に示すよう必要部分にレジスト１２４を形成した後に、Ｔａ層の下層の下部電極層（Ｃｕ−Ｎｉ層）１２８をメッキにより形成する際に、該キャスタレーション用貫通孔１４内に回り込んだ部分には、レジスト１２４が塗布されないため、該レジスト１２４から露出し、端部Ｔｉ層１２０ａ及びＣｕ層１２２ａにメッキ１７６が形成される。ここで、Ｃｕ−Ｎｉメッキ１７６を除去するには，下部電極１２８をレジストで覆い，更にエッテングする等，工程が増加し好ましくない。
【００１５】
ところで、上記特開昭４９−８６８６２号公報のように、図９（Ｅ）に示すＴａ層１３２の形成後に、漏れ電流の発生原因となるキャスタレーション用貫通孔１４の周囲の該Ｔｉ層１２０及びＣｕ層１２２を除去すれば、該キャスタレーション用貫通孔１４での漏れ電流を防ぐことができる。しかしながら、上述したように、Ｔａ層の下層の下部電極層（Ｃｕ−Ｎｉ層）１２８をメッキにより形成する際に、キャスタレーション用貫通孔１４内にもメッキ１７６が形成されている。本来、このキャスタレーション用貫通孔１４には、誘電体層の形成後に、例えば、Ｔｉ−Ｃｕ等のスパッタリング、及び、Ｃｕ−Ｎｉ−Ａｕ等のメッキが施され、その後、図８に示すように切断線Ｃに沿って切断され、キャスタレーションとなる。ここで、図７を参照して上述したように、モジュール基板１１０は、配線基板１８０に対してキャスタレーション１１２を半田付けすることにより、固定されると共に接続が取られる。
【００１６】
しかし、上述したようにキャスタレーション１１２を構成するキャスタレーション用貫通孔１４内に、図９に示すメッキ１７６が残っていると、該メッキの上にＴｉ−Ｃｕ等のスパッタリング、及び、Ｃｕ−Ｎｉ−Ａｕ等のメッキが施されることとなり、これらスパッタ層及びメッキ層がセラミック基板９０に対して予定された接着強度が取れなくなる。このため、配線基板１８０に対して固定されたモジュール基板１１０が、所定の固定強度が保ち得ずに剥離しまうことがあった。
【００１７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、陽極酸化膜を所定膜厚に形成し得ると共に、キャスタレーションによる固定を強固に行い得るセラミック配線板の形成方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記の目的を達成するため、請求項１のセラミック配線板の形成方法では、
基板表面に凸部、凹部および貫通孔の少なくともいずれかを有するセラミック基板の該表面にメッキ下地装置を配設する工程と、
少なくとも該凸部の側面部、凹部の側面部または貫通孔の内に配設された該メッキ下地層を除去する工程と、
該メッキ用下地層上の所定位置に電解メッキにより下部電極層を形成する工程と、
該下部電極層の上に陽極化成処理により誘電体となる物質の薄膜層を配設する工程と、
該薄膜層の所定部位を開口部とするマスキング層を形成する工程と、
該メッキ下地層を介して電流を流し、該マスキング層の該開口部から露出した該薄膜層の少なくとも一部を陽極化成処理により誘電体層とする工程と、を有することを技術的特徴とする。
【００１９】
また、請求項２では、請求項１において、前記貫通孔がキャスタレーション用貫通孔であり、
前記セラミック基板が該キャスタレーション用貫通孔の穿設されたセラミック基板であることを技術的特徴とする。
【００２０】
【作用】
本発明では、基板表面の凸部、凹部の側面部や貫通孔内にまわり込んで形成されたメッキ下地層を予め除去しておくため、メッキ下地層を介して電流を流し電解メッキにより下部電極を形成する際に、凸部、凹部の側面部や貫通孔内にメッキがされることがない。また、凸部、凹部の側面部や貫通孔内のメッキ下地層を除去してあるため、下部電極層の上に形成した薄膜層に電流を流して薄膜を形成する物質を陽極化成処理により誘電体とする際に、該凸部、凹部や貫通孔をマスキングする必要がない。
【００２１】
また、請求項２に記載の発明では、キャスタレーション用貫通孔内にメッキされることがない。このため、キャスタレーションを半田付けすることによりセラミック配線板を基板に固定した際に、該セラミック配線板を強固に固定することができる。
【００２２】
【発明の実施の形態】
以下、本発明を具体化した実施態様について図を参照して説明する。
本発明の実施態様に係るセラミック配線板は、セラミック基板上にコンデンサ、抵抗、インダクタンスが形成されてなり、セラミック基板の側面に形成されたキャスタレーションを半田付けすることによりプリント基板上に固定される。
【００２３】
このセラミック配線板１０は、図８に示すようにキャスタレーションを構成するためのキャスタレーション用貫通孔１４の穿設された多数個取り用のセラミック基板９０（１０５mm×９５mm、厚さ０．６３５mm）上に抵抗、インダクタンス、コンデンサ等を形成した後に、図中に二点鎖線で示す切断線Ｃにて、キャスタレーション用貫通孔１４に沿って切断することにより製造される。
【００２４】
ここで、実施態様に係るセラミック基板９０にコンデンサを化成形成する際の処理について、図１乃至図８を参照して説明する。図１乃至図３は、図８に示すセラミック基板９０のＡ−Ａ断面の一部を示している。まず、図８に示すφ０．５mmのキャスタレーション用貫通孔１４の多数穿設されたセラミック基板９０の表面（図中上面）に、図１（Ａ）に示すようにそれぞれ厚さ０．２μｍのＴｉ層２０及びＣｕ層２２をスパッタリングにより形成する。これは、コンデンサの下部電極層をメッキにより形成するためのメッキ下地層となるもので、このスパッタリングの際に、キャスタレーション用貫通孔１４にも回り込みにより端部Ｔｉ層２０ａ、Ｃｕ層２２ａが出来る。
【００２５】
この後、セラミック基板９０にフォトレジスト２３を均一に塗布した後、図１（Ｂ）に示すようキャスタレーション用貫通孔１４の回りを露光・現像して開口部２３Ａを形成する。そして、エッチング液でエッチングすることにより、図１（Ｃ）に示すように該開口部２３Ａから露出しているＴｉ層２０、２０ａ及びＣｕ層２２、２２ａを除去する。引き続き、図１（Ｄ）に示すようにフォトレジスト２３を剥離する。次に、フォトレジスト２４をセラミック基板９０に均一に塗布した後、図１（Ｅ）に示すようにコンデンサを形成する部分を露光・現像して開口部２４Ａを形成する。これは、コンデンサの下部電極層をメッキで形成するためである。
【００２６】
その後、図２（Ｆ）に示すように該開口部２４Ａへメッキ下地層（Ｔｉ層）２０及び（Ｃｕ層）２２を介して電流を流し、コンデンサの下部電極層となり、誘電体層を担持するＣｕ（１０μｍ）−Ｎｉ（１μｍ）メッキ層２８を形成する。そして、図２（Ｇ）に示すように、レジスト２４を除去した後、Ｃｕ−Ｎｉメッキ層の直下以外の部分のＣｕ層２２を除去し、Ｔｉ層２０のみを残す。
【００２７】
その後、該Ｃｕ−Ｎｉメッキ層（下部電極層）２８の上に、メタルマスク（図示しない）を用いて、陽極酸化により誘電体層を形成するためのＴａを部分スパッタリングして図２（Ｈ）に示すように、Ｔａスパッタ層３２を形成する。次に、セラミック基板９０の周囲と内側とを電気的に切り離すため、図４に示すセラミック基板９０の平面図のように、エッチングにより基板周囲を枠状にエッチングする。図中で網線で示す９０Ａ部は、エッチングによりＴｉ層２０が取り除かれ、セラミック基板９０の表面が露出している部分を示している。このエッチングも露光・現像により行う。
【００２８】
引き続き、レジスト層３６を塗布した後、図２（Ｉ）に示すようにＴａスパッタ層３２の上に陽極酸化時の窓となる開口部３６Ａを露光により形成する。なお、ここで、図４（Ａ）に示すセラミック基板９０に該レジスト層３６が塗布さそれた後のＢ−Ｂ断面を図４（Ｂ）に示す。
【００２９】
この後、クエン酸０．０１％程度の化成処理液中にセラミック基板９０を浸漬し、Ｔａスパッタ層３２側がプラスとなるように、電位をＴｉスパッタ層２０を介して印加し、マスキング３６の開口部３６Ａから露出しているＴａ層３２のうち所定の厚さだけ陽極酸化して酸化タンタル（ＴａＯ，Ｔａ₂Ｏ₅）に変化させ、図２（Ｊ）に示すように誘電体層３２ａを形成する。
【００３０】
この陽極酸化の際の電流−電圧制御のプロファイルについて、図５（Ａ）を参照して説明する。なお、このプロファイルは、所望の厚みに誘電体層３２ａを形成できるよう、実験を行った結果に基づき作成されている。まず、電流を一定にして化成処理を開始する。当初は、誘電体層の膜厚が薄く抵抗値が低いため、電圧は低い値であるが、時間に経過に伴い誘電体層の膜厚が厚くなり抵抗値が上がるため電圧は徐々に高くなる。
【００３１】
所定量の電流を流した後、電流一定の制御から電圧一定の制御に切り換える。これは、電圧を印加する電源装置の最大許容電圧よりも電圧を低く保つためと、塗布した図２（Ｉ）に示すマスキング３６の絶縁耐圧以下に電圧を抑えるためである。この電圧一定制御を続けると、誘電体層３２ａの膜厚が増すのに従い、電流量が徐々に低下していき、設定量の電流を流して通電を停止した時点には、所望の厚さに誘電体層３２ａが形成されている。
【００３２】
その後、図３（Ｋ）に示すようにマスキング３６を除去した後、図３（Ｌ）に示すように、誘電体層３２ａの上にＴｉ層４０及びＣｕ層４２をスパッタリングにより設け、更に、上部電極層として、メッキによりＣｕ層４４、Ｎｉ層４６、Ａｕ層４８を設け、不要部分のＴｉ層２０をエッチングすることで、薄膜キャパシタ（コンデンサ）を完成する。
【００３３】
その後、図３（Ｍ）に示すように、セラミック基板９０の表面と裏面とからスパッタリングに行うことにより、キャスタレーション用貫通孔１４内にＴｉ層４１及びＣｕ層４３を設ける。
次いで、該キャスタレーション用貫通孔１４内のＣｕ層４３の上に、メッキによってＣｕ層４５、Ｎｉ層４７、Ａｕ層４９を設ける。なお、詳細な説明を省略するが、コンデンサと共に、公知の技術により抵抗、及び、配線を取り回すことによりインダクタンスを構成する。この後、図７を参照して上述した切断線Ｃに沿って、上記コンデンサ、抵抗、インダクタンスの形成されたセラミック基板９０を切断することにより、図６に示すようなセラミック配線板１０を６ピース完成する。
【００３４】
図６（Ａ）はセラミック配線板１０の上面の斜視図であり、図６（Ｂ）は裏面の斜視図である。該セラミック配線板１０の上面には、集積回路５０と、上述した方法にて形成されたコンデンサ５２と、公知の技術により形成された抵抗５４と、配線を取り回すことにより形成されたインダクタンス５６とが配置され、これら素子は、シールキャップ６０により封止される。このセラミック配線板１０の外周には、キャスタレーション貫通孔１４を２分割することで形成された信号端子を構成するキャスタレーション１２Ａ、グランド端子を構成するキャスタレーション１２Ｂとが形成されている。なお、該セラミック配線板１０は、このセラミック配線板１０を載置する配線基板に対して、図７を参照して上述したように、該キャスタレーション１２Ａ、１２Ｂに半田付けすることにより固定されると共に、電気的な接続が取られる。なお、電気接続は、該キャスタレーション１２Ａ、１２Ｂの他に、上記記述においては説明を省略したビアホール５８にて行われる。
【００３５】
図９を参照して上述したように、従来技術の陽極酸化法では、図９（Ａ）に示すようセラミック基板９０の全面にメッキ用下地層を形成した際に、キャスタレーション用貫通孔１４内に端部Ｔｉ層１２０ａ及びＣｕ層１２２ａが形成されていため、Ｔａ層の下層の導電層（Ｃｕ−Ｎｉ層）１２８をメッキにより形成する際に、図９（Ｃ）を参照して上述したように該キャスタレーション用貫通孔１４内に回り込んだ端部Ｔｉ層１２０ａ及びＣｕ層１２２ａにメッキ１７６が形成される。このメッキ１７６を残したまま、キャスタレーション１２Ａ、１２Ｂを形成するために、キャスタレーション用貫通孔１４にＴｉ−Ｃｕ等のスパッタリング、及び、Ｃｕ−Ｎｉ−Ａｕ等のメッキが施すと、該メッキ１７６上にスパッタ層及びメッキ層を形成することとなり、これらスパッタ層及びメッキ層がセラミック基板９０に対して予定された固着強度が取れなくなっていた。
【００３６】
これに対して本実施態様では、図１（Ｂ）を参照して上述したように、キャスタレーション用貫通孔１４の周囲のメッキ下地層（Ｔｉ層２０、Ｃｕ層２２）をエッチングにより取り除いているため、Ｔａ層の下層の下部電極層（Ｃｕ−Ｎｉ層）２８を形成する際に、該キャスタレーション用貫通孔１４内にメッキが形成されることがない。このため、該キャスタレーション用貫通孔において、セラミック基板９０の表面に対して、上記スパッタリングによるＴｉ層４１及び−Ｃｕ層４３、及び、メッキによるＣｕ層４５、Ｎｉ層４７、Ａｕ層４９が強固に固着されている。このため、上述したように、このセラミック配線板１０を載置する配線基板に対して、該キャスタレーション１２Ａ、１２ＢのＴｉ層４１及び−Ｃｕ層４３、及び、Ｃｕ層４５、Ｎｉ層４７、Ａｕ層４９を介して半田付けすることにより、強固に固定することができる。
【００３７】
また、この実施態様では、従来技術の方法と異なり、陽極酸化の際にキャスタレーション用貫通孔にマスキングを施す必要がない。また、エッチングによりキャスタレーション用貫通孔の回りのメッキ用下地層を除去するため、該下地層が完全に除かれているかを目視により確認できる。従って、キャスタレーション用貫通孔からの漏れ電流が発生せず、誘電体膜３２ａを、図５（Ａ）を参照して上述したプロファイルに従い正確な厚さに形成できるため、コンデンサを予定の容量値に製造することができる。
【００３８】
即ち、キャスタレーション用貫通孔からの漏れ電流があった場合には、図５（Ａ）を参照して上述したプロファイルに従い電流を流すと、図５（Ｂ）示すように電流が流れる。図５（Ｂ）に示のように電流一定処理において、化成処理が進んで印加電圧が大きくなるほど、マスキングの絶縁破壊が進み、漏れ電流は大きくなる。また、漏れ電流のある分だけ早く一定電圧制御に移行する。ここで、一定電圧制御においては、漏れ電流が電圧を一定にすることにより一定の値となるため、電流は該一定値に漸近する。この結果、図中に斜線に示す漏れ電流は、化成処理に寄与しないので、誘電体膜３２ａの膜厚が薄くなり、コンデンサの容量を予め設定された値に製造することができなくなるが、上述したように本実施態様においては、漏れ電流が発生することがなくなる。なお、上記実施例においては、セラミック基板９０にキャスタレーション用貫通孔１４を設けた場合について説明したが、貫通孔としてはその他電子部品のリードを挿入するためなどに使用するスルーホール等を設ける場合であっても良いことは明らかである。
【００３９】
また、セラミック基板の表面に貫通孔の他、例えば、キャップを封止するためのリングを設ける等によって凸部が形成されている場合にも、この凸部の側面部に、Ｔｉ−Ｃｕ等のスパッタ層が形成され、同様な問題が生ずるが、本発明によれば、同様に解決することができる。
【００４０】
更に、例えば半導体チップを収容する等のために、セラミック基板の表面に凹部を設ける場合もある。このような場合にも凹部の側面部にＴｉ−Ｃｕ等のスパッタ層が形成されるが、同様にして本発明により解決することができる。
従って、本発明は、基板表面に貫通孔を有する場合の他、凸部や凸部を有する場合にも適用できる。
【００４１】
なお、上述した実施態様のセラミック基板９０を構成するセラミックとしては、アルミナを主成分とするセラミックの他、ＡｌＮ、ガラスセラミック、ＳｉＣ、ムライト、ガラスセラミック等、種々のセラミック材料を採用することができる。また、メッキ下地層下部電極層、上部電極層等を形成する金属としては、セラミック材料や特性に応じて適宜選択することができる。また、Ｔｉ−Ｃｕ等のメッキ下地層は、スパッタリングの他蒸着、イオンプレーティング等によって形成しても良い。陽極化成処理により誘電体となる物質として、Ｔａを使用した例を示したが、その他、Ｔｉ、Ａｌ、窒化タンタル（Ｔａ：Ｎ）などが挙げられる。
【００４２】
【効果】
以上記述したように本発明のセラミック配線板の形成方法においては、少なくともセラミック基板の凸部側面部、凹部側面部、または貫通孔内のメッキ下地層を予め除去しておくため、これらの側面部や貫通孔内にメッキが行われることがない。
従って、陽極化成処理により誘電体層を形成するにあたり、凸部や凹部の側面部や貫通孔をマスキングする必要がなく、また、もれ電流が発生しないため、誘電体層を正確な厚みに形成することができる。
また、貫通孔がキャスタレーション用貫通孔である場合にも、メッキ用の下地層を予め除去しておくため、キャスタレーション用貫通孔内にメッキが行われることがない。このため、電流を流して誘電体層を陽極化成処理により形成する際に、該キャスタレーション用貫通孔をマスキングする必要がなく、また、漏れ電流が発生しないため該誘電体層を正確な厚みに形成することができる。また、キャスタレーション用貫通孔の周囲のメッキ用の下地層を除去してあるため、キャスタレーションを半田付けすることによりセラミック配線板を基板に固定した際に、該セラミック配線板を強固に固定することができる。
【図面の簡単な説明】
【図１】本発明の１実施態様に係るセラミック配線板の形成方法における各製造工程を示す工程図である。
【図２】実施態様に係るセラミック配線板の形成方法における各製造工程を示す工程図である。
【図３】実施態様に係るセラミック配線板の形成方法における各製造工程を示す工程図である。
【図４】図４（Ａ）はセラミック基板の平面図であり、図４（Ｂ）はＢ−Ｂ断面図である。
【図５】セラミック配線板の陽極酸化時の電圧−電流のプロファイルに従う電流量を示すグラフであって、図５（Ａ）は漏れ電流が無い場合を、図５（Ｂ）は漏れ電流が有る場合を示すグラフである。
【図６】図６（Ａ）は、セラミック配線板の上面側の斜視図であり、図６（Ｂ）は裏面側の斜視図である。
【図７】セラミック配線板が配線基板上に固定された状態を示す斜視図である。
【図８】セラミック基板の平面図である。
【図９】従来技術に係るセラミック配線板の形成方法における各製造工程を示す工程図である。
【符号の説明】
１０セラミック配線板
１２Ｔｉ層
１４Ｃｕ層
２８Ｃｕ−Ｎｉメッキ層
３２Ｔａスパッタ層
３２ａ誘電体層
３６マスキング
３６Ａ開口部
９０セラミック基板

Claims

基板表面に凸部、凹部および貫通孔の少なくともいずれかを有するセラミック基板の該表面にメッキ下地装置を配設する工程と、
少なくとも該凸部の側面部、凹部の側面部または貫通孔の内に配設された該メッキ下地層を除去する工程と、
該メッキ用下地層上の所定位置に電解メッキにより下部電極層を形成する工程と、
該下部電極層の上に陽極化成処理により誘電体となる物質の薄膜層を配設する工程と、
該薄膜層の所定部位を開口部とするマスキング層を形成する工程と、
該メッキ下地層を介して電流を流し、該マスキング層の該開口部から露出した該薄膜層の少なくとも一部を陽極化成処理により誘電体層とする工程と、
を有することを特徴とするセラミック配線板の形成方法。
前記貫通孔がキャスタレーション用貫通孔であり、
前記セラミック基板が該キャスタレーション用貫通孔の穿設されたセラミック基板であることを特徴とする請求項１に記載のセラミック配線板の形成方法。