KR102113200B1 - 변형필름을 이용한 전사방법 - Google Patents

변형필름을 이용한 전사방법 Download PDF

Info

Publication number
KR102113200B1
KR102113200B1 KR1020170178701A KR20170178701A KR102113200B1 KR 102113200 B1 KR102113200 B1 KR 102113200B1 KR 1020170178701 A KR1020170178701 A KR 1020170178701A KR 20170178701 A KR20170178701 A KR 20170178701A KR 102113200 B1 KR102113200 B1 KR 102113200B1
Authority
KR
South Korea
Prior art keywords
film
transfer
source substrate
substrate
embedding
Prior art date
Application number
KR1020170178701A
Other languages
English (en)
Other versions
KR20190076690A (ko
Inventor
최재혁
김창완
신찬수
박형호
김신근
Original Assignee
엘씨스퀘어(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘씨스퀘어(주) filed Critical 엘씨스퀘어(주)
Priority to KR1020170178701A priority Critical patent/KR102113200B1/ko
Priority to PCT/KR2018/016293 priority patent/WO2019124994A1/ko
Priority to CN201880083154.8A priority patent/CN111819660B/zh
Publication of KR20190076690A publication Critical patent/KR20190076690A/ko
Application granted granted Critical
Publication of KR102113200B1 publication Critical patent/KR102113200B1/ko
Priority to US16/907,697 priority patent/US11276603B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B41M1/30—Printing on other surfaces than ordinary paper on organic plastics, horn or similar materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M3/00—Printing processes to produce particular kinds of printed work, e.g. patterns
    • B41M3/12—Transfer pictures or the like, e.g. decalcomanias
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/16—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Device Packages (AREA)
  • Thin Film Transistor (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 대상물을 타겟기판에 전사하기 위한 전사방법에 관한 것으로서, 소스기판 상에 대상물을 형성하는 제1단계와, 상기 대상물이 형성된 소스기판 상에 변형필름을 안착시키는 제2단계와, 상기 변형필름 내부로 상기 대상물을 임베딩시키는 제3단계와, 상기 소스기판에서 전사하고자 하는 대상물(이하에서는 "전사 대상물"이라 한다)을 분리시켜 상기 전사 대상물을 상기 변형필름 내부 또는 표면에 집적시키고, 상기 전사 대상물이 집적된 변형필름을 상기 소스기판으로부터 분리시키는 제4단계 및 상기 변형필름에 집적된 전사 대상물을 타겟기판에 전달하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 변형필름을 이용한 전사방법을 기술적 요지로 한다. 이에 의해 변형필름을 이용하여, 대상물을 변형필름 내부에 집적시켜 타겟기판으로 전달함으로서, 단일 또는 서로 다른 형태와 다른 재질로 이루어지고 그 기능이 서로 다른 다양한 크기의 대상물을 대량 어레이 형태로 또는 단일 대상 형태로 타겟기판에 전사할 수 있는 이점이 있다.

Description

변형필름을 이용한 전사방법{Transfer Method using Deformable Film}
본 발명은 대상물을 타겟기판에 전사하기 위한 전사방법에 관한 것으로서, 대상물을 변형필름에 집적시켜 타겟기판으로 전달함으로서, 서로 다른 종류와 기능이 다른 대상물을 동시에 또는 선택적으로 타겟기판으로 전사시키는 변형필름을 이용한 전사방법에 관한 것이다.
최근 전기, 전자 기술들이 급속도로 발전하고, 새로운 시대적 요구 및 다양한 소비자들의 요구에 맞춰 기술적 성격이 서로 다른 다양한 기술들의 융합 기술에 대한 연구가 증가하고 있다.
이렇게 상이한 기술 기반으로 제작된 대상(소자, 소재)은 그 기술에서의 최적의 특성을 나타낼 수 있도록 예컨대 반도체소자의 에피층 형성과 같이 본래의 기판(소스기판, 임시기판)에서 각각 제조된 후, 최종 목적 기판(타겟기판) 위에 손상없이 전달하여 집적할 수 있는 전사기술이 매우 중요하다.
현재까지 개발된 여러 전사기술 중 대표적인 것은, 탄성중합체 재질의 스탬프를 이용한 패턴 전사 기술(미국특허 7,943,491)을 그 예로 들 수 있다.
상기 종래 기술은 소스기판(native 기판)에 소자를 제작한 다음 소스기판과 소자 사이의 접합강도를 wet etching 등의 공정으로 저하시킨 후, 탄성 고무 스탬프(elastomer stamp)와 픽업 속도(pick-up speed)에 따른 접착력(adhesive force) 차이를 이용하여 픽앤플레이스하는 것이다.
이 기술은 다양한 크기, 모양 또는 재료(실리콘, GaN, 그라파이티 등)로 구성된 서로 다른 소자를 하나의 기판에 집적시키는 것이다.
또 다른 종래 기술로 럭스뷰 사의 정전헤드 방식을 들 수 있다. 이 방식은 소스기판의 온도를 상승시켜 마이크로 LED칩과 소스기판 사이의 접합강도를 약화시킨 후 전극이 패터닝된 실리콘 헤드에 전압을 인가하여 형성된 정전력(electrostatic force)을 이용하여 LED칩을 픽앤플레이스 하는 기술이다.
종래의 전사 기술을 구체적으로 설명하기 위하여 마이크로 LED 기반의 디스플레이 제조 기술을 예를 들어 설명하고자 한다.
마이크로 LED는 그 크기가 100㎛ X 100㎛ 이하인 LED를 의미하며, 백라이트 광원, 표시 광원, 풀 칼라(full color) 디스플레이, 평판 디스플레이 장치 등에 응용되고 있다. 최근에는 웨어러블 디바이스, 플렉서블 디바이스, 스마트워치, 스마트섬유 또는 HMD와 같은 차세대 디스플레이, 바이오, 광통신 분야 등 각종 전기, 전자 소재, 소자 등 다양한 분야(이하에서는 이를 "마이크로 LED를 이용한 대상"이라고 한다)에 활용되고 있다.
예를 들어 마이크로 LED를 이용하여 풀 칼라 디스플레이를 구현하기 위해서는 적색, 녹색, 청색의 서로 다른 파장을 발광하는 개별 LED가 필요하며 발광 파장은 반도체 밴드갭에 따라 달라지므로 서로 다른 밴드갭을 갖는 마이크로 LED 소자를 이용하여야 한다.
일반적으로 청색 LED는 GaN 기반이며, 녹색 LED 또는 GaN 기반이나 발광 영역인 양자 우물 구조의 물질(InGaN) 조성비를 청색과 달리하여 밴드갭을 조정하고 있으며, 적색 LED는 GaAs 기반이다.
이렇게 서로 다른 밴드갭을 갖는 LED를 제조하기 위하여 먼저 사파이어 기판 혹은 GaAs 기판 등 파장별로 각각 서로 다른 기판 상에 MOCVD 장비를 이용하여 밴드갭이 서로 다른 반도체 에피를 성장하고 적색, 청색, 녹색 LED 소자를 제조한다.
마이크로 LED를 디스플레이 화소로 적용하기 위하여 서로 다른 소재를 이용하여 서로 다른 기판 상에 제조되어 있는 적색, 녹색, 청색 마이크로 LED 소자 어레이를 디스플레이용 타겟기판으로 고속으로 대량 전사하여 집적하는 기술이 필요하다.
이러한 마이크로 LED 칩 어레이를 빠르고 정확하게 타겟기판에 전사하는 공정이 마이크로 LED를 적용한 풀 칼라 디스플레이 상용화에 현재 가장 큰 기술적 장벽이다.
크기가 상대적으로 큰(~300㎛×300㎛) 기존 LED chip을 이용하는 퍼블릭 디스플레이는 SMT 장비로 전사하거나, 다이 본더(die bonder)로 LED를 이송하는 등 픽앤플레이스(Pick & Place) 방식을 이용하였으나, 이러한 기존의 전사 장비 및 기술은 크기가 작은 마이크로 LED 칩을 pick-up 하기 용이하지 않으며 타겟기판에 정확하게 전사할 수 있을 만큼의 장치의 정확도 또한 높지 않고 기본적으로 단일 LED chip을 전사하는 기술이므로 수십~수백만개 수준의 대량의 마이크로 LED chip을 고속으로 전사할 필요가 있는 마이크로 LED를 이용한 디스플레이 제조에 적합하지 않은 기술이다.
이러한 기존 전사 기술의 한계를 극복하기 위하여 앞서 소개한 럭스뷰(Luxvue) 사에서는 정전력(electrostatic force)을 이용한 전사기술을 개발하였고 X-Celeprint 사에서는 탄성중합체 재질의 스탬프를 이용한 패턴 전사 기술을 이용하여 마이크로 LED 디스플레이 기술을 개발하고 있다.
이 중에서 럭스뷰 사의 정전력을 이용한 전사기술은, 먼저 특정 1차 기판에 LED용 반도체 박막을 성장하고 웨이퍼 본딩 공정과 LLO(Laser Lift-Off) 공정 등을 이용하여 성장한 반도체 박막을 2차 기판에 전달한 다음 마이크로 LED 소자를 제작하고 2차 기판의 온도를 상승시켜 마이크로 LED 소자와 2차 기판 사이의 접합 물질의 접합력을 약화시킨 후 마이크로 LED 소자 상부에 멤스 공정으로 제작한 전극이 패터닝된 실리콘 헤드에 전압을 인가하고 접촉시켜 이때 형성된 정전력(electrostatic force)으로 LED 소자를 들어올리고(pick-up) 최종 타겟 디스플레이용 기판에 전달(place)하는 기술이다.
이 기술은 선택된 소자 또는 어레이만을 선별하여 타겟기판에 전사가 가능하나, 마이크로 LED용 반도체 박막을 2차 기판(임시기판)에 전사한 다음 마이크로 LED 소자를 제작하고 타겟기판에 전달하는 2번의 전달 과정이 필요하고, LLO 공정시 마이크로 LED 소자가 손상받을 가능성이 존재한다.
또한, 마이크로 LED 픽업 시 정전력을 이용하기 때문에 정전 전하(electrostatic charge)에 의해 소자가 손상될 우려가 있으며 MEMS 공정을 이용한 정전력 발생용 실리콘 헤드를 별도로 제작하여야 하는 번거로움이 존재한다.
다음으로, X-Celeprint 사의 탄성중합체 재질의 스탬프를 이용한 패턴 전사 기술은, 먼저 적색 마이크로 LED의 경우 GaAs 기판에 하부 희생층이 포함된 에피를 성장하고 반도체 공정으로 마이크로 LED 소자를 제작한 다음 개별 소자를 포토리소그래피 공정 및 포토레지스트를 이용하여 anchor로 고정한다. 고정한 마이크로 LED 소자의 하부 희생층을 습식 식각하여 소자를 기판에서 분리하면 마이크로 LED 소자는 기판에서 분리되었으나 anchor에 고정된 상태를 유지하며, 이후 탄성중합체 재질의 스탬프를 마이크로 LED 소자 상부에 접촉시키고 들어올린(pick-up) 다음 타겟기판에 내려놓는다(place).
그리고 청색 및 녹색 마이크로 LED의 경우 먼저 1차 사파이어 기판에 GaN 기반의 LED 소자를 제작하고 웨이퍼 본딩 공정과 LLO 공정을 이용하여 마이크로 LED 소자를 2차 기판으로 전달한 다음 습식 식각 공정을 이용하여 마이크로 LED 소자와 2차 기판 사이의 접합력을 약화시킨 다음 탄성중합체 재질의 스탬프를 마이크로 LED 소자 상부에 접촉시키고 들어올린(pick-up) 다음 타겟기판에 내려놓는다(place).
이 방법의 경우 1차 기판에서 2차 기판으로 전달하는 번거로움이 존재하므로 개선된 방법으로 GaN on Si 에피 성장 기술을 이용하여 1차 기판(Si) 상에 GaN 기반의 LED 소자를 제작한 다음, 절연체로 이루어진 anchor로 마이크로 LED 소자를 고정한 다음 습식 식각 공정으로 하부 Si을 제거하여 상부 GaN 기반의 마이크로 LED 소자가 기판으로부터 분리된 상태로 유지시킨 뒤 탄성중합체 재질의 스탬프를 마이크로 LED 소자 상부에 접촉시키고 들어올린(pick-up) 다음 타겟기판에 내려놓는(place) 기술을 개발하였다.
이 기술의 경우 2차 기판으로의 전달공정이 제거되어 공정 스텝 수가 감소하였으나 GaN 기반의 LED는 주로 사파이어 기판상에 제조하는 기술이 주된 기술이며 GaN on Si 기반의 LED 기술은 GaN와 Si 사이의 격자상수 및 열팽창 계수 차이 등의 여러 가지 단점으로 인하여 아직까지 LED용 에피의 성능이 사파이어에 성장된 LED 에피 성능에 비하여 떨어진다는 단점을 지니고 있다.
이와 같이 탄성중합체 재질의 스탬프를 이용한 패턴 전사 기술을 이용하여 X-Celeprint사는 서로 다른 소재로 제조된 적색, 녹색, 청색 마이크로 LED 소자를 하나의 기판에 집적하여 디스플레이로 구현하고 발표하였다.
본 발명은 새로운 전사 기술의 필요성에 의해 도출된 것으로, 변형필름을 이용하여 서로 다른 종류 또는 다른 제작 기반의 대상물을 어레이 형태 또는 단일 형태로 타겟기판에 전사하는 변형필름을 이용한 전사방법의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 소스기판 상에 대상물을 형성하는 제1단계와, 상기 대상물이 형성된 소스기판 상에 변형필름을 안착시키는 제2단계와, 상기 변형필름 내부로 상기 대상물을 임베딩시키는 제3단계와, 상기 소스기판에서 전사하고자 하는 대상물(이하에서는 "전사 대상물"이라 한다)을 분리시켜 상기 전사 대상물을 상기 변형필름 내부 또는 표면에 집적시키고, 상기 전사 대상물이 집적된 변형필름을 상기 소스기판으로부터 분리시키는 제4단계 및 상기 변형필름에 집적된 전사 대상물을 타겟기판에 전달하는 제5단계를 포함하여 이루어지는 것을 특징으로 하는 변형필름을 이용한 전사방법을 기술적 요지로 한다.
또한, 상기 변형필름은, 빛 또는 열에 의해 변형되는 것으로서, 변형 정도 또는 변형 횟수의 제어가 가능한 소재로 형성되는 것이 바람직하다.
또한, 상기 제3단계는, 상기 소스기판 상에 형성된 대상물 중 상기 전사 대상물을 선택적으로 특정하는 것이 바람직하다.
또한, 상기 변형필름에 제1전사 대상물이 집적된 이후에, 제2단계 내지 제4단계를 반복 수행하여 상기 제1전사 대상물이 집적된 변형필름에 대상물을 추가 임베딩하여 제2전사 대상물, 제3전사 대상물,...,제n전사 대상물이 서로 다른 위치에 추가 집적되는 것(n>2, n은 자연수)이 바람직하다.
여기에서, 상기 변형필름은, 상기 추가 임베딩 공정에서 상기 추가 임베딩 대상물 또는 추가 집적 대상물의 형상에 대응하여 변형되는 것이 바람직하다.
또한, 상기 전사되지 않는 대상물에 의해 상기 변형필름에 임베딩패턴이 형성된 경우 상기 임베딩패턴이 형성된 위치 또는 이에 인접한 위치에 추가 임베딩 대상물 또는 추가 집적 대상물이 임베딩되는 것이 바람직하다.
또한, 상기 전사되지 않는 대상물에 의해 상기 변형필름에 임베딩패턴이 형성된 경우, 상기 임베팅패턴은 상기 추가 임베딩 공정에서 상기 추가 임베딩 대상물 또는 추가 집적 대상물의 형태에 대응하여 변형되는 것이 바람직하다.
또한, 상기 추가 집적되는 대상물은, 서로 같은 종류이거나, 크기, 소재, 기능 및 형태 중 어느 하나 이상이 서로 다른 것으로서, 단일 또는 어레이 형태로 상기 변형필름에 집적되는 것이 바람직하다.
또한, 상기 소스기판과 변형필름의 접촉면에는 부착 방지(anti-stiction) 처리가 되는 것이 바람직하다.
또한, 상기 제4단계는, 레이저 리프트 오프(Laser-lift-off) 또는 화학적 리프트 오프(Chemical-lift-off) 방식에 의해 상기 소스기판으로부터 대상물을 분리시키는 것이 바람직하다.
여기에서, 상기 소스기판에서 타겟기판으로 전사되지 않는 대상물은, 상기 레이저 리프트 오프 방식 시 이를 제외하거나, 상기 화학적 리프트 오프 방식 시 습식에칭에 저항력이 있는 보호막이 상기 전사되지 않는 대상물을 에워싸도록 형성된 것이 바람직하다.
또한, 상기 대상물과 소스기판 사이에 희생층이 형성된 것이 바람직하다.
또한, 상기 전사 대상물은, 상기 물리적 분리 공정을 적용받기 위해, 상기 소스기판으로부터 분리가능한 구조로 형성된 것이 바람직하다.
또한, 상기 대상물과 소스기판 사이에는 희생층이 형성되고, 상기 대상물 중 전사 대상물의 일부 영역은 지주구조물(anchor)로 상기 소스기판에 고정되어, 습식에칭에 의해 상기 전사 대상물이 상기 소스기판에 대해 자율직립구조 또는 하부절단구조를 이루는 것이 바람직하다.
또한, 상기 대상물은, 실리콘, 단결정 실리콘, 다결정 실리콘, 도핑된 실리콘, N형 실리콘, P형 실리콘, GaN, GaAs, InP, 흑연, 실리카 중 어느 하나 이상으로 구성된 구조물을 포함하는 것이 바람직하다.
또한, 상기 대상물은, 전자소자, 광소자, 센서소자, 다이오드, 트랜지스터, 광전압소자, 레이저, P-N접합, 나노소자, 멤스소자, 나노물질, 양자점 및 나노선 중 어느 하나 또는 둘 이상 조합되거나, 또는 이들의 어레이(array) 형태로 제공되는 것이 바람직하다.
또한, 상기 변형필름은, 빛 또는 열에 의해 경화정도가 제어되거나 변형정도가 제어되는 것이 바람직하다.
또한, 상기 제3단계는, 상기 대상물의 임베딩시 압력을 조절하여 임베딩 깊이를 조절할 수 있으며, 상기 임베딩 깊이에 따라 상기 타겟기판과 이에 전달되는 대상물 간의 접착력을 조절하는 것이 바람직하다.
또한, 상기 변형필름은, 지지기판 상에 형성되어 상기 소스기판 상으로 안착되거나, 상기 소스기판 상으로 라미네이팅 또는 코팅되어 형성되는 것이 바람직하다.
또한, 상기 타겟기판은, 반도체 기판, 고분자 기판, 글라스, 금속, 종이 및 절연체 중 어느 하나로 형성된 것이 바람직하다.
또한, 상기 제5단계의 타겟기판은, 상기 변형필름 상에 코팅되거나 라미네이팅되는 것이 바람직하다.
여기에서, 상기 타겟기판 또는 상기 대상물의 전달면에는 접착층이 더 형성되는 것이 바람직하다.
한편, 상기 제5단계 이후에, 상기 대상물이 전사된 타겟기판 상에, 패시베이션층을 더 형성하거나 상기 타겟기판 상에 전사된 대상물의 구동 또는 외부 회로와의 연결을 위한 전극 형성 공정을 더 수행하는 것이 바람직하다.
본 발명은 단일 또는 서로 다른 형태와 다른 재질로 이루어지고 그 기능이 서로 다른 다양한 크기의 대상물을 대량 어레이 형태로 또는 단일 대상 형태로 타겟기판에 전사하는 기술로, 동시에 다양한 기능을 수행할 수 있는 융합소자를 제작하는데 유용한 효과가 있다.
특히 본 발명은 변형필름을 이용하여, 대상물을 변형필름 내부에 임베딩시키고 및 전사 대상물을 집적시켜 타겟기판으로 전달함으로서, 별도의 임시기판에의 본딩 공정과 분리 공정이 필요없어 공정의 단순화로 공정 비용 및 시간을 절감시키는 효과가 있다.
또한, 서로 다른 종류 또는 다른 제작 기반의 대상물의 타겟기판으로의 전사가 용이하며, 특정 대상물을 선택하거나 또는 특정 대상물의 어레이만을 선별하여 타겟기판으로의 전사가 용이하여 다양한 분야에 적용할 수 있는 효과가 있다.
특히, 변형필름에 집적시켜 타겟기판으로 전달함으로서 대상물을 빠르고 정확하게 동일한 공간 배치로 타겟기판에 전사할 수 있으며, 대상물의 손상없이 신속한 전사가 가능하므로, 마이크로 LED 어레이와 같은 초소형 반도체소자의 대량 전사에 매우 유효하게 적용할 수 있어 그 적용분야 및 상용화 확대에 기여할 것으로 기대된다.
도 1 내지 도 11 - 본 발명의 다양한 실시예에 대한 모식도.
본 발명은 대상물을 타겟기판에 전사하기 위한 전사방법에 관한 것으로서, 대상물을 변형필름에 임베딩시켜 집적하여 타겟기판으로 전달함으로서, 단일 또는 서로 다른 형태와 다른 재질로 이루어지고 그 기능이 서로 다른 다양한 크기의 대상물을 대량 어레이 형태로 또는 단일 대상 형태로 타겟기판에 전사하고자 하는 것이다.
이는 별도의 임시기판에의 본딩 공정과 분리 공정이 필요없어 공정의 단순화로 공정 비용 및 시간을 절감시키며, 전사된 대상물의 공간 배치를 동일하게 유지할 수 있으며, 반도체소자와 같은 대상물 및 대상물 어레이를 고효율적으로 정확하게 전사할 수 있는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다. 도 1 내지 도 5는 본 발명의 다양한 실시예에 따른 변형필름을 이용한 전사방법에 대한 모식도이다.
도시된 바와 같이 본 발명에 따른 소스기판(100) 상에 대상물을 형성하는 제1단계와, 상기 대상물이 형성된 소스기판(100) 상에 변형필름(300)을 안착시키는 제2단계와, 상기 변형필름(300) 내부로 상기 대상물을 임베딩시키는 제3단계와, 상기 소스기판(100)에서 전사하고자 하는 대상물(이하에서는 "전사 대상물"이라 한다)을 분리시켜 상기 전사 대상물을 상기 변형필름(300) 내부 또는 표면에 집적시키고, 상기 전사 대상물이 집적된 변형필름(300)을 상기 소스기판(100)으로부터 분리시키는 제4단계; 및 상기 변형필름(300)에 집적된 전사 대상물을 타겟기판(400)에 전달하는 제5단계를 포함하여 이루어지는 것을 특징으로 한다.
본 발명에서의 대상물(200)은 타겟기판(400) 표면에 전사될 수 있는 소스기판(100) 상의 모든 구조물을 나타내는 것으로서, 이러한 구조물의 패턴 또는 그 어레이를 가리키며, 나노구조 패턴, 마이크로구조 패턴, 또는 마이크로 및 나노구조의 패턴을 모두 포함한다.
예컨대 상기 대상물은, 실리콘, 단결정 실리콘, 다결정 실리콘, 도핑된 실리콘, N형 실리콘, P형 실리콘, GaN, GaAs, InP, 흑연, 실리카 중 어느 하나 이상으로 구성된 구조물을 포함하는 반도체를 포함하는 것이다.
구체적으로는 상기 대상물은 전자소자, 광소자, 센서소자, 다이오드, 트랜지스터, 광전압소자, 레이저, P-N접합, 나노소자, 멤스소자, 나노물질, 양자점 및 나노선 중 어느 하나 또는 둘 이상 조합되거나, 이러한 전기, 전자 소자가 단수 개, 복수 개 또는 이들의 조합으로 제공되거나, 이들의 어레이 형태로 제공되는 소자를 포함한다. 또한, 이러한 어레이 소자는 회로가 인쇄되어 상호 전기적으로 연결되어 작동되는 형태일 수도 있다.
즉, 단일 종류의 대상물이 복수 개로 제공되거나, 다른 종류 또는 다른 제작 기반의 대상물이 각각 성능을 발휘하도록 조합된 형태의 대상물일 수 있다.
또한, 상기 대상물 중에 소스기판(100)으로부터 전사하고자 하는 대상물(이하에서는 "전사 대상물"이라 한다)은 상기 소스기판(100)으로부터 분리가능한 구조로 형성된다.
즉, 상기 전사 대상물은 소스기판(100)으로부터의 후술할 분리 공정(제4단계)에서 분리를 위한 에너지 흡수가 용이한 구조로 형성되거나, 상기 전사 대상물은 전사되지 않는 대상물에 비해 소스기판(100)에 대해 결합 또는 부착정도가 약하게 형성되어, 후술할 분리공정(제4단계)에서 소스기판(100)으로부터 전사 대상물의 분리가 용이하도록 한다.
이러한 소스기판(100)으로부터 분리를 위한 에너지 흡수가 용이한 구조는 예컨대, 레이저 리프트 오프와 같은 분리공정을 위한 분리하고자 하는 대상물과 소스기판(100) 사이에 레이저 에너지가 집중되도록 하는 구조로 형성된다.
또한, 전사되지 않는 대상물에 비해 소스기판(100)에 대해 결합 또는 부착정도가 약하게 형성하는 경우에는, 예컨대 화학적 리프트 오프와 같은 분리공정을 위해서는 대상물과 소스기판 사이에 희생층을 형성하거나, 이와는 별개로 습식에칭에 의해 전사 대상물이 자율직립구조 또는 하부절단구조를 이루도록 하는 경우 등이 있다.
여기에서, 상기 자율직립구조 또는 하부절단구조의 실현을 위해서는 상기 대상물과 소스기판(100) 사이에는 희생층(500)이 형성되고, 상기 대상물 중 전사 대상물의 일부 영역은 지주구조물(anchor)(250)로 상기 소스기판(100)에 고정되어, 습식에칭에 의해 상기 전사 대상물이 지주구조물에 의해 상기 소스기판(100)에 대해 자율직립구조 또는 하부절단구조를 이루게 되는 것이다.
즉, 전사 대상물에 희생층(500)과 지주구조물(250)이 형성되고, 이에 습식에칭을 진행함으로써 상기 희생층은 제거되나 상기 지주구조물(250)에 의해 상기 전사 대상물이 소스기판(100)에 임시고정되어 있는 것이다.(도 6)
임시고정이라 함은 결합 또는 부착정도가 약하거나, 소스기판(100)에 물리적으로는 분리되어 있으나, 지주고정물(250)에 의해 소스기판(100)에는 고정되어 있는 상태를 의미한다.
상기 지주고정물(250)은 습식에칭에 의해 저항력이 있는 포토레지스트나 레진 등에 의해 전사 대상물의 일부 영역과 소스기판(100)이 서로 연결되도록 하는 것으로, 습식에칭이나 임베딩 공정 하에서는 전사 대상물이 소스기판(100)에 고정되어 있으면서, 변형필름(300)이 분리되는 힘 정도에 의해서는 지주고정물(250)이 파단되면서 소스기판(100)으로부터 전사 대상물이 분리가 되는 것이다.
이러한 지주고정물은 변형필름(300)에 의한 임베딩에 의해서도 전사 대상물의 위치가 변형되지 않을 정도의 물리적인 지지력이 있도록 하여 임베딩 과정에서 전사 대상물의 위치가 틀어지는 것을 방지하게 된다.
본 발명은 이러한 대상물(200)을 변형필름(300)에 임베딩시킨 후 소스기판(100)으로부터 분리하여 변형필름(300) 내부 또는 표면에 동시에 또는 선택적, 순차적으로 집적시켜 타겟기판(400)에 전달하여 전사시키는 방법에 관한 것으로, 본 발명의 일실시예로 상기 대상물이 반도체 또는 반도체소자인 것에 대해 설명하고자 한다.
상기 반도체는 실리콘, 게르마늄 및 다이아몬드와 같은 소자 반도체, 예컨대, SiC 및 SiGe와 같은 Ⅳ족 합성물 반도체(groupⅣ compound semiconductors), AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN 및 InP와 같은 Ⅲ-Ⅴ족 반도체, AlxGa1-xAs와 같은 Ⅲ-Ⅴ족 3원 반도체 합금(group Ⅲ-Ⅴ ternary semiconductors alloys), CsSe, CdS, CdTe, ZnO, ZnSe, ZnS 및 ZnTe와 같은 Ⅱ-Ⅵ족 반도체, CuCl과 같은 Ｉ-Ⅶ족 반도체, PbS, PbTe 및 SnS와 같은 Ⅳ-Ⅵ족 반도체, PbI2, MoS2 및 GaSe와 같은 레이어 반도체, CuO 및 Cu2O와 같은 산화물 반도체 등의 화합물 반도체를 포함한다.
또한 상기 반도체는, 주어진 응용 또는 장치에 대해 유용한 전자적 성질을 제공하기 위해, p-타입 도핑 물질 및 n-타입 도핑 물질을 가지는 반도체를 포함하는 하나 이상 선택된 물질로 도핑된 진성 반도체 및 불순물 반도체를 포함한다.
이러한 반도체는 Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GnInAs, GaInP, AlGaAsSb, AlGaInP 및 GaInAsP를 포함한다.
이하에서는 상기 반도체를 이용한 반도체소자 중 마이크로 LED의 경우를 중심으로 설명하고자 한다.
먼저, 소스기판(100) 상에 반도체소자(200)를 형성한다.(제1단계)
본 발명에서의 소스기판(100)이라 함은 상기 반도체소자(200)의 특성이 가장 잘 발현되도록 반도체소자(200)를 성장시키는 성장기판이라 할 수 있다.
예컨대, 청색 LED의 구현을 위해서 사파이어기판 상에 버퍼층을 형성하고, 청색이나 녹색 발광을 위한 에피층(GaN계)을 성장시키며, 적색 LED의 구현을 위해서 GaAs 기판 상에 버퍼층을 형성하고, 적색 발광을 위한 에피층(GaAs계)을 성장시키게 되는데, 에피 성장을 위해 사용된 상기의 사파이어 기판이나 GaAs 기판과 같은 특정 기판을 소스기판(100)이라고 한다.
종래에는 이러한 소스기판 상에 반도체소자를 형성하여 사용하여 왔으나, 소스기판의 종류가 제한적이고, 비교적 고가로 다양한 분야로의 상용화에 한계가 있어, 본 발명은 소스기판(100)에서 반도체소자(200)의 최적의 특성을 나타내도록 반도체소자(200)를 형성한 다음 이를 목적하는 타겟기판(400)에 전사시켜 다양한 분야에 적용할 수 있도록 하는 것이다.
상기 소스기판(100)은 사파이어, 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 갈륨비소인(GaAsP), SiC, GaN, AlN, ZnO 및 MgO 중 어느 하나를 사용할 수 있으며, 상기 반도체소자(200)는 질화물계 반도체층을 포함하거나, GaAs계 반도체층을 포함하는 것을 사용할 수 있다.
예컨대 질화물계 반도체층은 마이크로 LED의 경우 청색, 녹색을 구현하기 위해 사용되며, GaAs계 반도체층은 마이크로 LED의 경우 적색을 구현하기 위해 사용된다. 상기 마이크로 LED의 경우 전기적 연결회로가 인쇄된 상태로 제공될 수도 있다.
한편, 상기 소스기판(100)과 반도체소자(200) 사이에 희생층(500)을 형성하여 습식에칭에 의해 상기 소스기판(100)으로부터 반도체소자(200)의 분리가 용이하도록 할 수 있다.
다음으로, 상기 반도체소자(200)가 형성된 소스기판(100) 상에 변형필름(300)을 안착시킨다.(제2단계)
상기 변형필름(300)은 상기 반도체소자(200)를 임베딩하고 이를 어느 정도 고정시켜 집적할 수 있도록 유동성 있는 재료로 형성되며, 빛 또는 열에 의해 변형되는 것으로서, 변형 정도 또는 변형 횟수의 제어가 가능한 소재로 형성된다.
즉, 본 발명에 따른 변형필름(300)은 기본적으로 추가 임베딩 공정 및 추가 집적 공정에 의해서도 빛 또는 열에 의해 변형이 자유롭게 이루어지는 소재로서, 예컨대 열가소성 또는 광가소성 수지로 형성되는 것이 바람직하나, 필요에 의해서는 부분 경화 공정이 가능한 열경화성 또는 광경화성 수지를 사용할 수도 있다.
또한, 상기 변형필름(300)은 필름의 형태로 형성되거나, 유동체 상태로 제공되어 상기 반도체소자(200)가 형성된 소스기판(100) 상에 안착되거나, 라미네이팅 또는 코팅되어 형성될 수 있다.
여기에서 보다 정확한 소스기판(100) 상의 위치로 변형필름(300)을 안착시키고, 변형필름(300)의 분리의 용이성을 위해 지지기판(310) 상에 먼저 변형필름(300)을 형성한 상태에서 소스기판(100) 상에 안착시킬 수도 있다.
이러한 변형필름(300)은 내부에 반도체소자(200)를 안정적으로 임베딩하는 것이 바람직하므로, 반도체소자(200)의 두께보다는 두껍게 형성되어야 하며, 적어도 100㎛ 이상의 두께를 갖는 것이 바람직하다. 그러나 경우에 따라서 변형필름(300) 표면 또는 표면 근방에서 임베딩 및 집적이 이루어질 수도 있기 때문에 변형필름의 두께는 공정 환경 하에서 적절히 조절하여 적용한다.
구체적으로는 상기 변형필름(300)은 빛 또는 열에 의해 변형되는 소재로 형성되며, 추가 임베딩 공정시마다 대상물의 형태에 대응하여 변형되는 소재, 또는 추가 임베딩 공정시마다 부분 경화가 이루어지면서 임베딩패턴을 활용하여 임베딩 공정을 수행할 수 있는 소재를 사용할 수 있다.
예를들어, 열가소성, 광가소성, 열경화성 또는 광경화성 수지 예컨대, 폴리에틸렌, 폴리프로필렌, 아크릴 수지, 폴리아미드 수지, 폴리이미드, DFR(Dry film photoresist)이나, 에폭시 아크릴레이트, 우레탄 아크릴레이트, 폴리에스터 아크릴레이터 등이 사용될 수 있다.
본 발명에 따른 변형필름(300)은 상술한 바와 같이 빛 또는 열에 의해 변형되는 소재로 형성되어, 임베딩되는 반도체소자(200)와의 접착력을 조절할 수 있도록 하여, 반도체소자(200)의 형태나 무게에 상관없이 안정적으로 변형필름(300)에 임베딩되도록 하면서, 집적시켜 타겟기판(400)으로 전달되도록 한다.
여기에서, 변형필름(300)이 빛 또는 열에 의해 변형되는 열가소성 또는 광가소성 수지로 형성된 경우에는, 임베딩하고자 하는 대상물 또는 집적하고자 하는 대상물의 형태에 대응하여 변형이 이루어지게 되어, 대상물의 종류에 상관없이 추가 임베딩 공정 및 집적 공정의 편의성을 도모할 수 있다.
또한, 전사시키고자 하는 반도체소자(200)의 종류에 따라 1차경화, 그리고 상기 1차경화보다 더 hard한 2차경화를 수행이 가능한 열경화성 또는 광경화성 수지를 사용할 수 있으며, 전체적으로 임베딩되는 반도체소자(200)를 안정적으로 집적시키면서 타겟기판(400)에의 반도체소자(200)의 전달은 용이하게 이루어질 수 있을 정도, 그리고 최종 타겟기판(400)에서의 이형은 용이한 정도의 경화가 이루어지게 하는 것이 바람직하다.
즉, 본 발명에 따른 변형필름(300)은 후술할 타겟기판(400)으로 반도체소자(200)의 전달시 반도체소자(200)와 타겟기판(400)과의 접착력에 비해서는 낮은 접착력을 유지하고 임베딩되는 반도체소자(200)는 안정적으로 고정시킬 수 있을 정도의 집적이 이루어지도록 하면서, 최종 타겟기판(400)에 반도체소자(200)의 전달이 완료되면 변형필름(300)의 이형(peeling)은 용이하게 이루어질 수 있을 정도의 경화 또는 변형이 이루어지게 한다.
이러한 변형필름(300)은 기본적으로 유연성을 가지고 있으므로, 타겟기판(400)에의 반도체소자(200) 전달 후, 필링하는 과정에서 타겟기판(400)에 약간의 접착력만 있다면 반도체소자(200)의 전달은 신속히 이루어지면서 변형필름(300)의 제거는 용이한 장점을 가지고 있다.
다음으로, 상기 변형필름(300) 내부로 상기 반도체소자(제1반도체소자(210))(200)를 임베딩시킨다.(제3단계)
상술한 바와 같이 빛 또는 열에 의해 경화 또는 변형되는 재료의 변형필름(300)을 상기 반도체소자(200)가 형성된 소스기판(100) 상에 안착시키고, 상기 변형필름(300) 내부로 상기 반도체소자(제1반도체소자(210))(200)가 임베딩되도록 일정 압력을 가하고, 빛 또는 열을 가하여 변형필름(300)의 형상을 변형시켜 임베딩패턴(320) 내부에 반도체소자(200)를 고정시키게 된다.
도 1 및 도 2에 도시된 바와 같이 상기 반도체소자(200)가 단일 종류인 경우에는 이러한 반도체소자(200) 어레이가 동시에 임베딩된 후 변형필름(300) 내부 또는 표면에 집적되어 타겟기판(400)에 전사되게 된다.
도 3은 반도체소자(200)가 단일 종류이기는 하나, 특정한 영역에 있는 반도체소자(제1반도체소자)(200)를 선택적으로 특정하여 집적시켜 전사하는 경우를 도시한 것이다.
도 4는 도 3에 의해 특정한 영역의 반도체소자(200)(전사 대상물)는 변형필름(300) 내부에 집적시키고 다른 영역의 반도체소자(200)(전사되지 않는 대상물)에 의해 임베딩패턴(320)을 변형필름(300)에 형성한 상태에서, 상기 임베딩패턴(320)이 있는 위치 또는 이에 인접된 위치에 기 임베딩된 반도체소자(제1반도체소자(210))와는 다른 반도체소자(제2반도체소자(220))를 임베딩시켜 집적하는 경우를 도시한 것이다.
이 경우, 변형필름의 종류나 반도체 소자의 종류에 따라 제1반도체소자(210)의 임베딩 과정과 제2반도체소자(220)의 임베딩 과정에서의 변형 정도나 경화 정도를 달리하여 추가 임베딩 공정 및 추가 집적 공정이 원활히 이루어지도록 한다.
이 경우, 소자의 형태, 크기 또는 종류에 따라 추가 임베딩 공정에서 추가 임베딩 대상물 또는 추가 집적 대상물의 형상에 대응하여 변형필름 또는 임베딩패턴은 변형이 이루어지게 된다.
예컨대 열가소성 수지를 변형필름으로 사용하는 경우, 임베딩 공정이 여러 번 진행되더라도 반도체소자의 종류에 상관없이 그 반도체소자의 형상에 대응하여 변형이 되므로, 대상물의 종류나 갯수, 어레이 형태에 관계없이 임베딩 및 추가 집적 공정이 이루어지게 하는 것으로서, 열가소성 수지를 사용하는 경우에는 임베딩패턴의 존재 이유는 그리 크지 않다.
또한, 열경화성 수지를 변형필름으로 사용하는 경우, 제1반도체소자(210)의 집적시 경화 정도보다 제2반도체소자(220)의 집적시 경화 정도가 더 하드(hard)하게 하여, 제1반도체소자(210)와 제2반도체소자(220)의 집적 과정이 경화가 이루어지면서 구현되도록 하여 상기 변형필름(300) 내부에 견고하게 집적되도록 한 것이다. 이 경우 제2반도체소자는 임베딩패턴이 있는 위치 또는 이에 인접한 위치에 임베딩될 수 있으나, 최종 전달하고자 하는 반도체 소자에 따라 임베딩패턴에 관계없이 추가적인 임베딩공정이 이루어질 수도 있다.
이와 같이, 도 1 및 도 2에 도시된 바에 의하면 소스기판(100)에 형성된 반도체소자(200) 전체가 변형필름(300) 내부에 집적될 수 있으나, 도 3에 도시된 바에 의하면 필요에 의해 상기 소스기판(100) 상에 형성된 반도체소자(200) 중 상기 변형필름(300) 내부로 집적되는 반도체소자(제1반도체소자)(200)를 선택적으로 특정할 수도 있다. 이는 동일한 종류의 반도체소자일 수 있으나, 서로 다른 종류 또는 서로 다른 제작기반의 반도체소자일 수 있다.
또한 도 4에 의하면 임베딩패턴(320)에 서로 다른 종류 또는 서로 다른 제작기반의 반도체소자(제2반도체소자(220))(200)가 임베딩되어, 특정 영역에 제1반도체소자(210)와 제2반도체소자(220)가 각각 임베딩되어 변형필름(300) 내부로 집적될 수 있다.
이러한 집적되는 반도체소자(200)는 변형필름(300) 전체에 또는 일부 영역에, 또는 내부 또는 표면에 동일한 종류로 집적되거나, 다른 종류로 임베딩되거나, 다른 제작 기반의 반도체소자(200)로 집적될 수 있는 것이다.
예컨대, 제1반도체소자(210)로 녹색 마이크로LED가 변형필름(300)의 특정 영역에 집적되거나, 녹색 마이크로 LED와 청색 마이크로 LED(제2반도체소자(220) 및 적색 마이크로 LED(제3반도체소자)가 변형필름(300)의 다른 영역에 집적될 수 있다.
또한, 제1반도체소자(210)로 마이크로 LED 외에 다른 제작 기반의 반도체소자, 트랜지스터, 태양전지, 센서(제2반도체소자(220)) 등이 변형필름(300)의 특정 영역에 집적될 수 있다.
또한, 상기 반도체소자(200)의 임베딩시 반도체소자(200)의 종류에 따라 압력을 조절하여 임베딩 깊이를 조절할 수 있으며, 상기 임베딩 깊이에 따라 상기 타겟기판(400)과 이에 전달되는 반도체소자(200) 간의 접착력을 조절하는 것이 바람직하다.
즉, 임베딩 깊이가 깊을수록 타겟기판(400)과 반도체소자(200) 간의 접착력을 높여 반도체소자(200)의 타겟기판(400)으로의 전달이 용이하도록 한다.
그리고, 상기 전사대상물이 상기 변형필름(300)에 임베딩된 상태에서 상기 소스기판(100)에서 전사하고자 하는 반도체소자(200)를 분리시켜 상기 반도체소자(200)를 상기 변형필름(300) 내부 또는 표면에 집적시키고, 상기 반도체소자(200)가 집적된 변형필름(300)을 상기 소스기판(100)으로부터 분리시킨다.(제4단계)
본 발명에서의 "집적"은 소스기판으로부터 전사 대상물을 분리하여 변형필름 내부 또는 표면에 전사 대상물이 고정된 상태를 의미하며, 이 상태에서 타겟기판에 전사 대상물의 전달이 이루어지게 된다.
상기 변형필름(300)이 상기 지지기판(310) 상에 형성된 경우에는 지지기판(310)을 잡고 소스기판(100)으로부터 분리시키거나, 변형필름(300) 단독으로 형성된 경우에는 소스기판(100)으로부터 필링하여 분리시킨다. 필링의 편의를 위해 접착롤러와 같은 접착부재가 구비될 수 있다.
또한, 소스기판(100)과 변형필름(300)의 분리를 용이하게 하기 위하여 상기 소스기판(100)과 변형필름(300)의 접촉면에는 anti-stiction(부착방지) 처리를 하는 것이 바람직하다. 즉, 변형필름과 접촉되는 소스기판 표면 또는 소스기판과 접촉되는 변형필름의 표면에 anti-stiction 처리를 수행하게 된다.
상기 anti-stiction 처리는 부착방지를 위한 재료를 코팅하거나, 물리, 화학적 증착 방법에 의해 구현된다. 예컨대 octadecyl trichlorosilane(OTS)와 tridecafluoro-1,1,2,2-tetrahydrooctyltrichlorosilane(CF3(CF2)5(CH2)2SiCl3, FOTS)등 trichlorosilane을 이용한 기상법, hydrocarbon or fluorocarbon-based SAM, trichlorosilane-based SAM(self-assembled monolayer, 자기조립막) 코팅방법, 분자기상증착(MVD) 방법 등이 사용될 수 있으나, 이에 한정되지는 않는다.
한편, 상기 전사하고자 하는 반도체소자(200)의 특정은 상기 소스기판(100)으로부터 반도체소자(200)의 분리시 특정된 반도체소자(200)만을 분리시키는 것에 의해 구현될 수 있다.
즉, 변형필름(300)의 내부에 반도체소자(200)가 집적된 상태에서 변형필름(300)의 분리시 반도체소자(200)가 소스기판(100)으로부터 분리가 되고, 그 상태에서 타겟기판(400)으로의 전달이 가능한 상태가 되어야 한다.
다시 말해, 상기 소스기판(100) 상에 형성된 반도체소자(200) 중 상기 변형필름(300) 내부로 집적되지 않는 반도체소자(200)는, 상기 소스기판(100)으로부터 분리되지 않거나, 습식에칭시 희생층이 제거되지 않도록 반도체소자 전체를 에워싸는 보호막(240)이 형성되어, 상기 소스기판(100)으로부터 분리되지 않도록 한다.
이에 의해 변형필름(300) 내부에는 전사되지 않는 반도체소자(200)에 의해 임베딩패턴(320)이 형성되게 되며, 이 임베딩패턴(320) 위치 또는 그에 인접하여 추가 임베딩 반도체소자 및 추가 집적 반도체소자(제2반도체소자(220))를 임베딩시키고, 제2반도체소자(220)를 분리하기 위한 제4단계의 공정이 이루어지게 되며, 이에 의해 변형기판에 전사대상물(제1반도체소자, 제2반도체소자)이 집적되게 된다. 그 후 타겟기판(400)에 변형필름(300)에 집적된 반도체소자(200)를 전달하게 된다.(제5단계)
이와 같이 상기 변형필름(300) 내부에 집적되지 않는 반도체소자(200)(전사되지 않는 반도체소자)에 의해 임베딩패턴(320)이 형성된 경우, 상기 변형필름(300)의 임베딩패턴(320) 위치 또는 그에 인접하여 제2반도체소자(220)를 집적시키기 위해 제2단계 내지 제4단계를 수행하며, 이러한 공정의 반복에 의해 제2반도체소자, 제3반도체소자,...,제n반도체소자(n>2, n은 자연수)를 집적시키고, 이의 타겟기판(400)에의 동시 전달이 가능하게 한다.
이러한 변형필름(300) 내부로의 집적의 완료를 위해, 상기 소스기판(100)으로부터 반도체소자(200)의 분리는 레이저 리프트 오프(Laser-lift-off) 또는 화학적 리프트 오프(Chemical-lift-off) 공정에 의해 이루어지게 되며, 상기 분리 공정의 용이성을 위해 전사 대상물이 상기 소스기판(100)으로부터 분리가능한 구조로 형성된다
상기 레이저 리프트 오프 방식은 소스기판(100)의 배면으로부터 조사된 레이저가 소스기판(100)과 반도체소자(200) 사이에 에너지를 공급하여 반도체소자(200)를 소스기판(100)으로부터 분리시키는 것이다.
즉, 소스기판(100)이 투명한 사파이어 기판이라면 소스기판(100)은 빛에 대하여 투명하고(빛이 흡수되지 않는 밴드갭을 가지고 있고), 질소 화합물 등으로 이루어진 반도체소자(200)는 빛에 대하여 불투명하여 에너지가 반도체소자(200)의 표면(소스기판(100)과 반도체소자(200) 사이)에 집중되는 현상을 이용한 것이다.
또한, 소스기판(100)으로부터 반도체소자(200)를 분리시키기 위해 화학적 리프트 오프 방식을 이용하며, 이는 소스기판(100)과 반도체소자(200) 사이를 습식식각에 의해 분리하여 반도체소자(200)를 소스기판(100)으로부터 분리시키는 것이다.
여기에서, 상기 레이저 리프트 오프 또는 화학적 리프트 오프 공정 수행 시, 소스기판(100)과 반도체소자(200) 사이에 희생층(500)을 형성하여 리프트 오프 공정이 용이하게 이루어지도록 할 수 있다.
즉, 상기 소스기판(100)과 반도체소자(200) 사이의 분리성을 향상시키기 위해 레이저 에너지의 흡수력이 높은 희생층(500)을 상기 소스기판(100)과 반도체소자(200) 사이에 별도로 형성하거나, 상기 소스기판(100)과 반도체소자(200) 사이의 분리성을 향상시키기 위해 소스기판(100)과 반도체소자(200)에 비해 습식식각 선택비(Selectivity)가 높은 희생층(500)을 상기 소스기판(100)과 반도체소자(200) 사이에 별도로 형성할 수 있다.
일실시예로, 화학적 리프트 오프 공정시에는 희생층을 선택적으로 제거할 수 있는 식각액을 이용하며, 희생층으로는 SiO2 또는 AlAs, 식각액으로는 불산(hydrofluoric acid) 또는 BOE(buffered oxide etchant)등을 사용한다.
한편, 상술한 바와 같이, 습식에칭을 통해 지주구조물(250)에 의해 전사 대상물이 자율직립구조 또는 하부절단구조를 이루도록 한 경우에는 전사 대상물이 집적된 변형필름을 소스기판(100)으로부터 물리적으로 분리하는 것에 의해 지주구조물이 파단되면서 분리공정이 이루어지게 된다.
즉, 본 발명의 일실시예로 분리 공정은 레이저 또는 화학적 리프트 오프 공정에 의하거나, 물리적으로 대상물이 집적된 변형필름을 소스기판으로부터 분리하여 지주구조물이 파단되도록 하는 것에 의해 구현된다.
이와 같이 소스기판(100)으로부터 반도체소자(200)를 분리하게 되면, 변형필름(300) 내부 또는 표면에 분리된 반도체소자(200)가 집적되어 고정되게 된다.
여기에서 집적되지 않는 반도체소자(200)의 경우 레이저를 조사하지 않아 레이저 리프트 오프 방식 시 이를 제외하거나(도 1, 도 2), 화학적 리프트 오프 방식 시 습식에칭에 저항력이 있는 보호막(240)을 상기 반도체소자(200)를 에워싸도록 하여 습식에칭시 제외되도록 한다(도 5).
그리고 상기 반도체소자(200)가 집적된 변형필름(300)을 상기 소스기판(100)으로부터 분리하고, 이를 타겟기판(400)에 전달한다.(제5단계)
상기 타겟기판(400)은 반도체소자(200)의 사용 목적이나 용도에 따라 반도체기판, 고분자기판, 글라스, 금속, 종이 및 절연체 중 어느 하나로, 유기 또는 무기 기판, 경질 또는 플렉시블 기판 등을 사용하거나, 경질기판 상에 증착된 박막일 수도 있으며, 합성과 열처리를 통해 경화되는 필름 및 액체 시약일 수도 있다. 빛 또는 열로 중간경화하고, 전사가 완료된 후에 완전경화할 수도 있다.
일실시예로 상기 타겟기판(400)은 PET(Polyethylene terephthalate), PDMS(Polydimethylsiloxane) 또는 PI(Polyimide)와 같은 플렉시블 기판의 재료를 스핀코팅과 열처리를 통하여 직접 타겟기판(400)으로 형성하거나, 기존에 필름 형태 또는 rigid한 타겟기판(400)이 준비되어 있는 경우에는 대상물이 집적된 상태의 변형필름(300) 상부에 접착층(410) 형성을 위해 레진 등을 스핀코팅한 다음 타겟기판(400)을 라미네이팅시켜 열처리하여 타겟기판(400)과 대상물 사이의 접착력을 형성할 수도 있다.
즉, 상기 타겟기판(400)은 종류에 따라 상기 반도체소자(200)가 집적된 변형필름(300) 상에 코팅되거나 라미네이팅되어 형성되며, 필요에 따라 상기 타겟기판(400) 또는 상기 대상물(200)의 전달면에는 접착층(410)이 전체(도 2) 또는 일부 영역(도 9)에 더 형성될 수 있다.
상기 접착층(410)은 타겟기판(400) 또는 대상물의 전달면 전체에 형성되거나, 상기 전달받고자 하는 반도체소자(200)의 영역 즉, 상기 타겟기판(400)의 반도체소자(200) 전달면 뿐만 아니라 반도체소자(200) 측의 전달면에 이에 대응되어 접착력이 부여되도록 형성되거나 접착처리를 할 수 있다.
이러한 접착층(410)이나 접착처리는 변형필름(300) 내부에 집적된 반도체소자(200)와의 접착력보다는 큰 접착력으로 형성되어, 상기 변형필름(300) 내부에 집적된 반도체소자(200)의 전달이 용이하게 이루어지도록 한다.
상기 접착처리는 타겟기판(400)이 열 또는 빛에 경화될 수 있는 재료라면 상기 변형필름(300)의 경화정도보다 더 하드(hard)한 경화 상태로 유지함으로써, 상기 변형필름(300)과 집적된 반도체소자(200)와의 접착력보다는 큰 접착력을 가지도록 하거나, 상기 타겟기판(400) 상의 반도체소자(200) 전달면에 별도의 접착층(410)을 형성하여 구현할 수 있다.
상기 접착층(410)은 상기 반도체소자(200) 전달면에 접착 프로모터(Adhesion promoter) 수지 예컨대 폴리이미드 또는 PR(photo resist), SU-8과 같은 레진을 코팅하여 타겟기판(400) 상에 상기 집적된 반도체소자(200)가 효율적으로 전달되도록 한다.
이와 같이 본 발명은 다양한 종류나 다양한 제작기반에 의해 제작된 반도체소자(200)를 변형필름(300)에 임베딩시키고, 상기 변형필름(300) 내부 또는 표면에 동시에, 선택적 또는 순차적으로 집적하여, 이를 타겟기판(400)에 동시에 전달할 수 있어, 공정을 획기적으로 단순화시킬 수 있는 것이다.
한편, 제5단계 이후에 상기 반도체소자(200)가 전사된 타겟기판(400) 상에, 패시베이션층(420)을 더 형성할 수 있다. 이는 상기 타겟기판(400)과 동일한 재료로 형성되거나, 반도체소자(200)의 절연 및 보호(산화막, 절연막 또는 고분자막)를 위한 재료로 형성될 수 있으며, 그 상층에 라미네이팅 또는 코팅하여 형성할 수 있다.
패시베이션층(420)의 형성이 완료되면 상기 타겟기판(400) 상에 전사된 반도체소자(200)의 구동 또는 외부 회로와의 연결을 위한 전극(700) 형성 공정을 더 수행하여, 최종 용도 또는 목적에 맞는 전기, 전자 소자를 완성하게 된다.
이하에서는 본 발명의 또 다른 실시예에 대해 설명하고자 한다.
도 6은 본 발명의 일실시예에 따라 같은 종류의 반도체소자 중 특정 영역에 있는 반도체소자(200)만을 타겟기판(400)에 전사하는 공정을 나타낸 모식도이다.
도 6의 첫번째 블럭 이미지는 반도체소자(200)가 분리되는 부분인 소스기판(100)과의 사이에 희생층(500)을 형성하고, 전사하고자 하는 반도체소자(200)는 지주구조물(250)로 소스기판(100)과 고정시킨 상태이고, 전사되지 않는 반도체소자는 보호막(240)으로 에워싼 상태이다(도 5는 지주구조물의 구성없이 전사되지 않는 반도체소자에 보호막(240)이 형성된 경우).
그리고, 습식에칭에 의해 희생층(500)이 제거되면서, 보호막(240)으로 에워싸진 반도체소자는 그 상태를 유지하고, 지주구조물(250)로 고정된 반도체소자(200)는 자율직립구조 또는 하부절단구조를 이루게 하여, 물리적으로 소스기판(100)과 전사하고자 하는 반도체소자(200)는 분리된 상태이나 지주구조물(250)에 의해 임시고정된 상태를 유지하게 된다(두번째 블럭 이미지).
그 이후 변형필름(300)을 일정한 힘에 의해 소스기판(100)으로부터 분리시키는 것에 의해 변형필름(300) 내부에 전사하고자 하는 반도체소자(200)가 집적되게 된다(세번째, 네번째 블럭 이미지). 여기에서 변형필름(300)에는 보호막(240)이 에워싸진 상태의 반도체소자에 의한 임베딩패턴도 형성되어 있다.
그리고 타겟기판(400) 또는 상기 반도체소자(200)의 전달면에 접착층(410)을 라미네이팅(a) 또는 코팅(b)하여 형성하여, 타겟기판(400)에 변형필름(300)에 집적된 반도체소자(200)를 전달하여 전사시킨다.(다섯번째~일곱번째 블럭 이미지)
그리고 후속공정으로, 상기 반도체소자(200)가 전사된 타겟기판(400) 상에, 패시베이션층(420)을 더 형성하고, 상기 타겟기판(400) 상에 전사된 반도체소자(200)의 구동 또는 외부 회로와의 연결을 위한 전극(700) 형성 공정을 더 수행하여, 최종 용도 또는 목적에 맞는 전기, 전자 소자를 완성하게 된다.
도 7은 본 발명의 일실시예에 따라 다른 종류의 반도체소자(200)를 타겟기판(400)에 전사하는 공정을 나타낸 모식도이다.
도 7의 첫번째 블럭 이미지는 소스기판(100) 상에 반도체소자(제1반도체소자(210))를 형성하고, 상기 반도체소자(제1반도체소자(210))가 형성된 소스기판(100) 상에 변형필름(300)을 안착시킨 후, 상기 변형필름(300) 내부의 특정한 영역에, 특정한 위치에 반도체소자(제1반도체소자(210))가 집적된 상태이다.
그리고 순차적으로 변형필름의 특정한 위치, 임베딩패턴 위치 또는 그 인접 위치에 제2반도체소자(220), 제3반도체소자(230)를 집적하여 서로 다른 종류의 반도체소자 3종류가 각각 집적된 변형필름(300)을 제조하였다.(두번째, 세번째 블럭 이미지)
본 실시예에서의 제1반도체소자(210)는 적색 마이크로 LED, 제2반도체소자(220)는 녹색 마이크로 LED, 제3반도체소자(230)는 청색 마이크로 LED를 나타내었다.
그 후 타겟기판(400)으로 PET 상에 상기 반도체소자(200)들이 집적된 변형필름(300)을 라미네이팅시킨 후 상기 변형필름(300) 내부에 집적된 반도체소자(200)들을 타겟기판(400)으로 전달하여 전사 공정을 완료하였다.(네번째, 다섯번째 블럭 이미지)
완성 결과물은 R,G,B 마이크로 LED 어레이가 복수 개 형성된 반도체소자 장치를 제공하게 된다.
도 8은 본 발명의 일실시예에 따라 다른 제작기반의 반도체소자(200)를 타겟기판(400)에 전사하는 공정을 나타낸 모식도이다.
서로 다른 제작기반(예컨대 재료 및 형태와 크기 그리고 모양이 다른)의 반도체소자 3종류(210,220,230)를 변형필름(300) 내부에 집적시키고, 이를 타겟기판(400) 상에 전달하여 전사 공정을 완료하였다. 이 경우 변형필름(300)의 특정한 위치, 임베딩패턴 위치 또는 그 인접 위치에 추가 반도체소자들이 임베딩 및 집적되게 되며, 변형필름은 추가 반도체소자들의 형상에 대응하여 변형되면서 임베딩 및 집적 공정이 이루어지게 된다.
즉, 임베딩패턴의 위치에 맞춰져 제2반도체소자, 제3반도체소자가 집적되는 것이 아니라 서로 다른 종류(예컨대 형상이 다른)의 반도체소자인 경우 열가소성 변형필름을 사용하여 임베딩패턴 내부 또는 임베딩패턴이 아니더라도 다른 영역에 서로 다른 종류의 반도체소자의 임베딩이 가능하여 이의 집적이 이루어지게 된다.
완성 결과물은 마이크로 LED와 TFT 어레이가 복수 개 형성된 반도체소자 장치를 제공하게 된다.
도 9는 본 발명의 일실시예에 따라 다른 제작기반의 반도체소자(200,210))를 타겟기판(400)에 전사하는 공정을 나타낸 모식도이다.
변형필름(300) 내부에 TFT가 집적되어 있고, 타겟기판(400) 상에 마이크로 LED가 형성되어 있는 상태에서, 상기 변형필름(300) 내부의 TFT를 전달받기 위해 타겟기판(400)의 TFT 전달면에 접착층(410)을 형성하여 TFT가 전사되도록 한 것이다.
완성 결과물은 마이크로 LED와 TFT 어레이가 복수 개 형성된 반도체소자 장치를 제공하게 된다.
도 10 및 도 11은 각각 도 3 및 도 4에 따른 실시예에서의 소스기판(100), 변형필름(300) 및 타겟기판(400)에 대한 사진을 각각 나타낸 것이다.
이와 같이 본 발명은 소스기판에 형성된 대상물을 타겟기판에 전사하기 위한 전사방법에 관한 것으로서, 변형필름을 이용하여, 대상물을 변형필름에 임베딩 후 집적시켜 타겟기판으로 전달함으로서, 별도의 임시기판에의 본딩 공정과 분리 공정이 필요없어 공정의 단순화로 공정 비용 및 시간을 절감시키도록 한 것이다.
또한, 서로 다른 종류 또는 다른 제작 기반의 대상물의 타겟기판으로의 전사가 용이하며, 특정 대상물을 선택하거나 또는 특정 대상물의 어레이만을 선별하여 타겟기판으로의 전사가 용이하여 다양한 분야에 적용할 수 있도록 하는 것이다.
특히, 변형필름 내부에 집적시켜 타겟기판으로 전달함으로서 대상물을 빠르고 정확하게 타겟기판에 전사할 수 있으며, 대상물의 손상없이 신속한 전사가 가능하므로, 마이크로 LED 어레이와 같은 초소형 반도체소자의 전사에 매우 유효하게 적용할 수 있어 그 적용분야 및 상용화 확대에 기여할 것으로 기대된다.
100 : 소스기판 200 : 반도체소자
210 : 제1반도체소자 220 : 제2반도체소자
230 : 제3반도체소자 240 : 보호막
250 : 지주구조물 300 : 변형필름
310 : 지지기판 320 : 임베딩패턴
400 : 타겟기판 410 : 접착층
420 : 패시베이션층 500 : 희생층
700 : 전극

Claims (24)

  1. 소스기판 상에 대상물을 형성하는 제1단계;
    상기 대상물이 형성된 소스기판 상에 변형필름을 안착시키는 제2단계;
    상기 변형필름 내부로 상기 대상물을 임베딩시키는 제3단계;
    상기 소스기판에서 전사하고자 하는 대상물(이하에서는 "전사 대상물"이라 한다)을 분리시켜 상기 전사 대상물을 상기 변형필름 내부에 집적시키고, 상기 전사 대상물이 집적된 변형필름을 상기 소스기판으로부터 분리시키는 제4단계; 및
    상기 변형필름에 집적된 전사 대상물을 타겟기판에 전달하는 제5단계;를 포함하고,
    상기 제4 단계는,
    레이저 리프트 오프(Laser-lift-off) 방식 또는 화학적 리프트 오프(Chemicallift-off) 방식 또는 물리적 분리 공정에 의해 수행되고,
    상기 레이저 리프트 오프 방식은,
    상기 소스기판에 상기 변형필름을 직접적으로 접촉시키면서 수행되도록,
    상기 소스 기판을 통해 레이저 광을 상기 전사 대상물에 직접 조사하여 상기 소스 기판 바로 위에 위치되는 상기 변형 필름과 상기 전사 대상물을 상기 소스 기판으로부터 분리시키고,
    상기 화학적 리프트 오프 방식 또는 물리적 분리 공정은,
    상기 소스 기판으로부터 상기 변형필름을 이격시키면서 수행되도록,
    상기 전사 대상물 바로 아래에 위치되는 희생막에 습식 에천트를 적용하여 상기 소스 기판으로부터 상기 변형 필름과 상기 전사 대상물을 분리시키고,
    상기 변형필름은,
    상기 제3단계 및 상기 제4단계에서, 빛 또는 열에 의해 변형되고 변형 정도 또는 변형 횟수의 제어가 가능한 열가소성 수지로 이루어지고,
    상기 제3단계에서,
    상기 소스기판 상에 형성된 대상물 중 상기 전사 대상물을 선택적으로 특정하고,
    상기 변형필름에 제1전사 대상물이 집적된 이후에,
    제2단계 내지 제4단계를 반복 수행하여 상기 제1전사 대상물이 집적된 변형필름에 대상물을 추가 임베딩하여 제2전사 대상물, 제3전사 대상물,...,제n전사 대상물이 서로 다른 위치에 추가 집적되는 것(n>2, n은 자연수)이고,
    전사되지 않는 대상물에 의해 상기 변형필름에 임베딩패턴이 형성된 경우,
    상기 임베딩패턴이 형성된 위치 또는 이에 인접한 위치에 추가 임베딩 대상물 또는 추가 집적 대상물이 임베딩되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서, 상기 변형필름은,
    상기 추가 임베딩 공정에서 상기 추가 임베딩 대상물 또는 추가 집적 대상물의 형상에 대응하여 변형되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  6. 삭제
  7. 제 1항에 있어서, 상기 전사되지 않는 대상물에 의해 상기 변형필름에 임베딩패턴이 형성된 경우,
    상기 임베딩패턴은 상기 추가 임베딩 공정에서 상기 추가 임베딩 대상물 또는 추가 집적 대상물의 형태에 대응하여 변형되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  8. 제 1항에 있어서, 상기 추가 집적되는 대상물은,
    서로 같은 종류이거나,
    크기, 소재, 기능 및 형태 중 어느 하나 이상이 서로 다른 것으로서,
    단일 또는 어레이 형태로 상기 변형필름에 집적되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  9. 삭제
  10. 삭제
  11. 제 1항에 있어서, 상기 소스기판에서 타겟기판으로 전사되지 않는 대상물은,
    상기 레이저 리프트 오프 방식 시 이를 제외하거나,
    상기 화학적 리프트 오프 방식 시 습식에칭에 저항력이 있는 보호막이 상기 전사되지 않는 대상물을 에워싸도록 형성된 것을 특징으로 하는 변형필름을 이용한 전사방법.
  12. 제 11항에 있어서, 상기 대상물과 소스기판 사이에 희생층이 형성된 것을 특징으로 하는 변형필름을 이용한 전사방법.
  13. 제 1항에 있어서, 상기 전사 대상물은,
    상기 물리적 분리 공정을 적용받기 위해,
    상기 소스기판으로부터 분리가능한 구조로 형성된 것을 특징으로 하는 변형필름을 이용한 전사방법.
  14. 제 13항에 있어서, 상기 대상물과 소스기판 사이에는 희생층이 형성되고,
    상기 대상물 중 전사 대상물의 일부 영역은 지주구조물(anchor)로 상기 소스기판에 고정되어,
    습식에칭에 의해 상기 전사 대상물이 상기 소스기판에 대해 자율직립구조 또는 하부절단구조를 이루는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  15. 삭제
  16. 제 1항에 있어서, 상기 대상물은,
    전자소자, 광소자, 센서소자, 다이오드, 트랜지스터, 광전압소자, 레이저, P-N접합, 나노소자, 멤스소자, 나노물질, 양자점 및 나노선 중 어느 하나 또는 둘 이상 조합되거나,
    또는 이들의 어레이(array) 형태로 제공되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  17. 제 1항에 있어서, 상기 제3단계는,
    상기 대상물의 임베딩시 압력을 조절하여 임베딩 깊이를 조절하는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  18. 제 17항에 있어서, 상기 임베딩 깊이에 따라 상기 타겟기판과 이에 전달되는 대상물 간의 접착력을 조절하는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  19. 삭제
  20. 삭제
  21. 제 1항에 있어서, 상기 제5단계의 타겟기판은,
    상기 변형필름 상에 코팅되거나 라미네이팅되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  22. 제 1항 또는 제 21항에 있어서, 상기 타겟기판 또는 상기 대상물의 전달면에는 접착층이 더 형성되는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  23. 제 1항에 있어서, 상기 제5단계 이후에,
    상기 대상물이 전사된 타겟기판 상에,
    패시베이션층을 더 형성하는 것을 특징으로 하는 변형필름을 이용한 전사방법.
  24. 제 1항 또는 제 23항에 있어서,
    상기 타겟기판 상에 전사된 대상물의 구동 또는 외부 회로와의 연결을 위한 전극 형성 공정을 더 수행하는 것을 특징으로 하는 변형필름을 이용한 전사방법.
KR1020170178701A 2017-12-22 2017-12-22 변형필름을 이용한 전사방법 KR102113200B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170178701A KR102113200B1 (ko) 2017-12-22 2017-12-22 변형필름을 이용한 전사방법
PCT/KR2018/016293 WO2019124994A1 (ko) 2017-12-22 2018-12-20 변형필름을 이용한 전사방법
CN201880083154.8A CN111819660B (zh) 2017-12-22 2018-12-20 使用变形膜的转印方法
US16/907,697 US11276603B2 (en) 2017-12-22 2020-06-22 Transfer method using deformable film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170178701A KR102113200B1 (ko) 2017-12-22 2017-12-22 변형필름을 이용한 전사방법

Publications (2)

Publication Number Publication Date
KR20190076690A KR20190076690A (ko) 2019-07-02
KR102113200B1 true KR102113200B1 (ko) 2020-06-03

Family

ID=66993642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170178701A KR102113200B1 (ko) 2017-12-22 2017-12-22 변형필름을 이용한 전사방법

Country Status (4)

Country Link
US (1) US11276603B2 (ko)
KR (1) KR102113200B1 (ko)
CN (1) CN111819660B (ko)
WO (1) WO2019124994A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
US20220230997A1 (en) * 2019-06-12 2022-07-21 Lg Electronics Inc. Display device using micro led and manufacturing method therefor
CN110534473B (zh) * 2019-07-29 2022-04-05 中国科学院微电子研究所 化合物半导体与硅基互补金属氧化物半导体晶圆的异构集成方法及异构集成器件
KR102347148B1 (ko) * 2019-08-12 2022-01-06 엘씨스퀘어(주) 레이저를 이용한 개별 소자들의 전사 방법
DE102019126862A1 (de) * 2019-10-07 2021-04-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelementverbund, Verfahren zum Ablösen von Bauelementen aus einem Bauelementverbund und Verfahren zur Herstellung eines Bauelementverbunds
CN112802756A (zh) * 2019-11-13 2021-05-14 成都辰显光电有限公司 临时基板及其制备方法、以及微元件的转移方法
KR102360325B1 (ko) * 2019-11-14 2022-02-10 (주)라이타이저 디스플레이 장치의 제조 방법 및 그 방법에 의해 제조되는 디스플레이 장치
KR102334577B1 (ko) * 2019-11-22 2021-12-03 한국기계연구원 소자 전사방법 및 이를 이용한 전자패널 제조방법
KR20200026777A (ko) * 2019-11-29 2020-03-11 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR102340900B1 (ko) * 2019-12-27 2021-12-20 엘씨스퀘어(주) 앵커를 이용하는 개별 소자들의 전사 방법
US11296269B2 (en) * 2020-07-30 2022-04-05 Lextar Electronics Corporation Light emitting diode packaging structure and method for manufacturing the same
FR3119487B1 (fr) * 2021-01-29 2024-03-08 Aledia Procédé de fabrication d’un dispositif électronique et dispositif de transfert associé
CN112992699B (zh) * 2021-02-01 2024-03-22 上海易卜半导体有限公司 半导体封装方法、半导体组件以及包含其的电子设备
KR102454699B1 (ko) * 2021-02-22 2022-10-17 주식회사 코윈디에스티 형상기억 소재를 이용한 마이크로 led 전사 장치 및 그 전사 방법
CN114334780A (zh) * 2021-12-29 2022-04-12 Tcl华星光电技术有限公司 Led面板的制备方法
CN115692457A (zh) * 2022-06-29 2023-02-03 上海闻泰电子科技有限公司 显示屏及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152387A (ja) * 2007-12-20 2009-07-09 Sony Corp 電子デバイスの製造方法、転写用電子デバイス基板および表示装置
US20170338374A1 (en) * 2015-05-21 2017-11-23 Goertek, Inc. Transferring Method, Manufacturing Method, Device and Electronic Apparatus of Micro-LED

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4082242B2 (ja) * 2003-03-06 2008-04-30 ソニー株式会社 素子転写方法
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
FR2877142B1 (fr) * 2004-10-21 2007-05-11 Commissariat Energie Atomique Procede de transfert d'au moins un objet de taille micrometrique ou millimetrique au moyen d'une poignee en polymere.
KR101366505B1 (ko) * 2005-06-10 2014-02-24 오브듀캇 아베 고리형 올레핀 공중합체를 포함하는 임프린트 스탬프
KR100693992B1 (ko) * 2005-08-20 2007-03-12 이헌 자기정렬단일층의 이형코팅이 용이한 니켈 스탬프 및제조방법
US7494910B2 (en) * 2006-03-06 2009-02-24 Micron Technology, Inc. Methods of forming semiconductor package
JP2007314636A (ja) * 2006-05-24 2007-12-06 Nitto Denko Corp 粘着シート
KR100735339B1 (ko) * 2006-12-29 2007-07-04 삼성전기주식회사 박막 캐패시터 내장형 배선 기판의 제조방법
JP2010045092A (ja) * 2008-08-11 2010-02-25 Hyogo Prefecture ナノインプリントにおける離型処理方法およびナノパターン形成方法
KR101026040B1 (ko) * 2008-11-13 2011-03-30 삼성전기주식회사 박막소자 제조방법
TW201128301A (en) * 2009-08-21 2011-08-16 Nano Terra Inc Methods for patterning substrates using heterogeneous stamps and stencils and methods of making the stamps and stencils
EP2511942A1 (en) * 2009-12-11 2012-10-17 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device, and semiconductor device
TWI452011B (zh) * 2010-01-20 2014-09-11 Hon Hai Prec Ind Co Ltd 碳奈米管裝置製造方法
JP5665169B2 (ja) * 2010-03-19 2015-02-04 学校法人早稲田大学 金型製造方法およびその方法により形成された金型
KR101120139B1 (ko) * 2010-04-02 2012-03-22 경희대학교 산학협력단 레이저 리프트 오프를 이용한 플렉서블 반도체 소자의 제조 방법
CN102452239A (zh) * 2010-10-22 2012-05-16 韩国科学技术院 图案转印方法和图案转印装置以及利用该方法制造的产品
US9761754B2 (en) * 2014-06-18 2017-09-12 X-Celeprint Limited Systems and methods for preparing GaN and related materials for micro assembly
KR101723436B1 (ko) * 2015-01-13 2017-04-05 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152387A (ja) * 2007-12-20 2009-07-09 Sony Corp 電子デバイスの製造方法、転写用電子デバイス基板および表示装置
US20170338374A1 (en) * 2015-05-21 2017-11-23 Goertek, Inc. Transferring Method, Manufacturing Method, Device and Electronic Apparatus of Micro-LED

Also Published As

Publication number Publication date
WO2019124994A1 (ko) 2019-06-27
US11276603B2 (en) 2022-03-15
US20200321234A1 (en) 2020-10-08
KR20190076690A (ko) 2019-07-02
CN111819660B (zh) 2024-06-07
CN111819660A (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
KR102113200B1 (ko) 변형필름을 이용한 전사방법
US10312405B2 (en) Systems and methods for preparing GaN and related materials for micro assembly
US9633982B2 (en) Method of manufacturing semiconductor device array
Corbett et al. Transfer print techniques for heterogeneous integration of photonic components
US10517155B2 (en) Methods and apparatus for vertically stacked multicolor light-emitting diode (LED) display
KR102181010B1 (ko) 마이크로-전사 인쇄를 위한 장치 및 방법들
US10546841B2 (en) Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
Trindade et al. Precision transfer printing of ultra-thin AlInGaN micron-size light-emitting diodes
US9385251B2 (en) Flexible semiconductor devices and methods of manufacturing the same
KR20170019415A (ko) 트랜스퍼가능한 반도체 구조체들의 방출을 제어하기 위한 시스템들 및 방법들
EP2846353B1 (en) Method of manufacturing a complementary metal oxide semiconductor device
KR102059133B1 (ko) GaN 베이스 발광소자와 기계적 후처리를 이용한 그 제조방법
KR102347148B1 (ko) 레이저를 이용한 개별 소자들의 전사 방법
KR102656505B1 (ko) 마이크로 전사 인쇄를 이용한 다이-대-웨이퍼 본딩
Ghosal et al. Transfer printing of microscale compound semiconductor devices

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant