KR101026040B1 - 박막소자 제조방법 - Google Patents
박막소자 제조방법 Download PDFInfo
- Publication number
- KR101026040B1 KR101026040B1 KR1020080112955A KR20080112955A KR101026040B1 KR 101026040 B1 KR101026040 B1 KR 101026040B1 KR 1020080112955 A KR1020080112955 A KR 1020080112955A KR 20080112955 A KR20080112955 A KR 20080112955A KR 101026040 B1 KR101026040 B1 KR 101026040B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- substrate
- sacrificial layer
- film device
- support structure
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 230000008569 process Effects 0.000 claims abstract description 55
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000000926 separation method Methods 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 239000004205 dimethyl polysiloxane Substances 0.000 claims description 6
- 235000013870 dimethyl polysiloxane Nutrition 0.000 claims description 6
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 229920002379 silicone rubber Polymers 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 9
- 238000003466 welding Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004945 silicone rubber Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- -1 lanthanum aluminate Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Laser Beam Processing (AREA)
Abstract
본 발명은, 제1 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 박막 적층체를 형성하는 단계와, 상기 희생층을 노출시키는 분리홈을 형성하여 상기 박막 적층체를 적어도 하나의 박막소자로 분할하는 단계와, 건식식각공정을 이용하여 상기 희생층을 부분적으로 제거하는 단계 - 여기서, 잔류된 희생층영역은 상기 적어도 하나의 박막소자를 상기 제1 기판 상에 유지시킴 - 와, 상기 적어도 하나의 박막소자 상에 지지구조물을 임시 접합시키는 단계와, 상기 지지구조물에 접합된 적어도 하나의 박막소자를 상기 제1 기판으로부터 분리시키는 단계 - 여기서, 상기 잔류된 희생층 영역은 제거됨 - 와, 상기 지지구조물에 접합된 적어도 하나의 박막소자를 제2 기판 상에 접합시키는 단계와, 상기 적어도 하나의 박막소자로부터 상기 지지구조물을 분리하는 단계를 포함하는 박막소자 제조방법을 제공한다.
Description
본 발명은 박막소자 제조방법에 관한 것으로서, 특히 플렉서블 소자의 제조기술로 활용가능한 박막 전사공정을 이용하는 박막소자 제조방법에 관한 것이다.
일반적으로 박막 전사기술은 박막 트랜지스터(TFT)와 전자소자 및 유기 EL소자와 같은 광학소자 등의 박막소자에서 널리 활용되고 있다.
박막 전사기술은 예비 기판 상에 필요한 박막을 형성한 후에, 영구 기판 상에 전사하여 원하는 박막 소자를 제조하는 기술을 통칭한다. 이러한 박막 전사기술은 성막에 사용되는 기판의 조건과 박막소자에 사용되는 기판의 조건이 상이한 경우에 매우 유용하게 사용될 수 있다.
예를 들어, 반도체 성막기술과 같이 비교적 고온 공정이 요구되지만, 소자에사용되는 기판이 낮은 내열성을 갖거나 연화점 및 융점이 낮은 경우에 박막 전사기술은 매우 유익하게 활용될 수 있다. 특히, 플렉서블 박막 소자의 경우에도 활용의 유익성이 매우 크다.
종래에는 플렉서블 소자의 경우에, 유연성이 요구되므로 주로 고분자 등과 같은 유기물 기판을 사용하고, 그 상면에 기능부를 구성하는 박막을 유기박막으로 채용하여 왔으나, 유기박막으로 구현된 기능부로는 고성능을 보장하기 어려우므로, 폴리 실리콘(Poly-Si) 혹은 산화물 박막과 같은 무기물로 플렉서블 소자의 기능부를 구성할 필요가 있다. 이 경우에, 고온의 반도체 성막기술이 유기물인 플렉서블 기판에 직접 적용되기 어려우므로, 다른 예비기판 상에 반도체와 같은 무기물로 형성된 박막을 전사하는 박막 전사기술이 사용된다.
하지만, 이러한 박막 전사기술은 예비 기판과 분리되는 면이 영구기판 상에 전사된 박막의 상면으로 제공되며 이러한 상면에 희생층의 잔유물이 존재하므로, 박막 소자에 미치는 불이익한 영향을 방지하기 위해서 희생층의 잔유물의 제거공정이 추가로 요구된다.
한편, 희생층을 제거하는 과정에서, 레이저 조사 또는 습식식각공정이 이용되는데, 레이저 조사에 의한 경우에는, 레이저 출력에 의해 오히려 박막소자의 손상가능성이 크다는 문제가 있다.
또한, 습식식각공정을 이용할 경우에는 박막소자의 구조물이 기판 상에 점착되는 문제가 발생될 뿐만 아니라, 선택성이 낮은 경우에는 박막소자영역을 보호하 기 위한 별도의 포토레지스트 공정이 요구되는 번거로움이 있다.
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서 그 목적은 전체적인 공정을 간소화하고 전사과정에서 박막소자 특성변화를 최소화할 수 있는 박막소자 제조방법을 제공하는데 있다.
상기한 기술적 과제를 달성하기 위해서, 본 발명은,
제1 기판 상에 희생층을 형성하는 단계와, 상기 희생층 상에 박막 적층체를 형성하는 단계와, 상기 희생층을 노출시키는 분리홈을 형성하여 상기 박막 적층체를 적어도 하나의 박막소자로 분할하는 단계와, 건식식각공정을 이용하여 상기 희생층을 부분적으로 제거하는 단계 - 여기서, 잔류된 희생층영역은 상기 적어도 하나의 박막소자를 상기 제1 기판 상에 유지시킴 - 와, 상기 적어도 하나의 박막소자 상에 지지구조물을 임시 접합시키는 단계와, 상기 지지구조물에 접합된 적어도 하나의 박막소자를 상기 제1 기판으로부터 분리시키는 단계 - 여기서, 상기 잔류된 희생층 영역은 제거됨 - 와, 상기 지지구조물에 접합된 적어도 하나의 박막소자를 제2 기판 상에 접합시키는 단계와, 상기 적어도 하나의 박막소자로부터 상기 지지구조물을 분리하는 단계를 포함하는 박막소자 제조방법을 제공한다.
바람직하게, 상기 희생층은 비정질 실리콘일 수 있다. 이 경우에, 건식식각공정은, XeF2 가스를 에천트로 이용하여 실행되는 것이 바람직하다.
상기 희생층을 형성하는 단계 전에, 상기 제1 기판 상면에 상기 제1 기판을 보호하기 위한 절연막을 형성하는 단계를 더 포함할 수 있다. 상기 박막적층체를 형성하는 단계 전에, 상기 희생층 상에 상기 박막 소자를 지지하기 위한 절연막을 형성하는 단계를 더 포함할 수 있다. 여기서, 상기 절연막은 산화막 또는 질화막일 수있다.
바람직하게, 상기 지지구조물을 임시 접합시키는 단계는, 상기 박막소자의 표면과 상기 지지구조물의 표면이 가접되도록 상기 박막에 상기 지지구조물을 가압시킬 수 있다. 이 경우에, 상기 지지구조물은 폴리 디메틸 실록산(PDMS)계 또는 실리콘 러버계 폴리머일 수 있다.
필요에 따라, 상기 제1 기판으로부터 분리시키는 단계는, 상기 잔류된 희생층 영역이 분해되도록 레이저를 조사하는 단계일 수 있다. 이와 달리, 상기 제1 기판으로부터 분리시키는 단계는, 상기 잔류된 희생층 영역이 절단되어 상기 박막소자가 상기 제1 기판으로로부터 분리되도록 물리적인 힘을 인가하는 단계일 수 있다.
바람직하게, 상기 박막소자를 상기 제2 기판 상에 접합시키는 단계는, 접합물질층이 이용하여 상기 제2 기판 상에 상기 박막소자를 접합시키는 단계를 포함할 수 있다.
바람직한 실시형태에서, 상기 제2 기판은 플렉서블 기판일 수 있다.상기 박막소자는 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나일 수 있다.
본 발명에 따르면, 박막 또는 박막패턴이 영구기판에 접합되는 면을 박리된 면으로 제공함으로써 희생층의 잔유물을 제거하는 공정을 생략할 수 있으며, 잔유물로 인한 문제를 해결할 수 있다.
또한, 배선 및 반도체 공정을 통해서 박막소자를 제조한 후 희생층을 제거하고 원하는 기판(예, 플렉서블 기판)에 전사시키는 과정에서, 박막구조물과 기판의 점착문제 및 레이저 조사에 의한 전체적인 소자특성의 변화를 최소화할 수 있다.
부가적으로, 지지구조물을 이용한 접합면 변경과정이 별도의 접합층을 이용하지 않고 판데르발스(Van der Walls) 힘과 같은 물질계면의 작용으로 용이하게 실현될 수 있으므로, 전체적인 공정을 단순화시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다.
도1a 내지 도1c는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 형성과정을 설명하기 위한 공정단면도이다.
도1a에 도시된 바와 같이, 제1 기판(11)을 마련한다. 본 공정과 같이 상기 제1 기판(11) 상면에 후속 희생층 제거공정에서 상기 제1 기판(11)을 보호하기 위한 절연막(12)을 추가적으로 형성할 수 있다. 상기 절연막(12)은 SiO2와 같은 산화막 또는 SiNx와 같은 질화막일 수 있다.
상기 제1 기판(11)은 특정 기능소자를 형성하기 위한 박막을 형성하기에 적합한 기판일 수 있다. 예를 들어, 원하는 박막이 반도체 또는 금속일 경우에, 이를 성장하기 위해서 일반적으로 고온의 성막공정이 요구되므로, 내열성을 가지면서 원하는 성장면 조건을 만족시킬 수 있는 물질로 이루어진다.
예를 들어, 박막소자의 분리공정에서 레이저 리프트 오프공정이 이용되는 경우에, 상기 제1 기판(11)의 물질 선택에 추가적으로 요구된다. 즉, 상기 제1 기판(11)은 레이저가 투과될 수 있도록, 상기 레이저 빔의 파장에 해당하는 에너지보다 큰 밴드갭을 갖는 물질로 이루어질 수 있다. 이러한 제1 기판(11)으로는 바람직하게 투명기판을 사용할 수 있으며, 이에 한정되지는 않으나, 사파이어(sapphire), 석영(quartz), 유리(glass), 산화마그네슘(MgO), 란탄 알루미네이트(LaAlO3), 용융 실리카, 지로코니아 중 선택된 하나의 기판일 수 있다.
이어, 도1b에 도시된 바와 같이, 상기 절연막(12)이 형성된 제1 기판(11) 상에 희생층(13)을 형성한다.
본 발명에 채용된 희생층(13)은 건식식각공정에 의해 박막소자의 구성물질과 높은 선택성을 가지고 에칭될 수 있는 물질이면 유용하게 사용될 수 있다. 바람직한 희생층(13)으로는 비정질 실리콘(α-Si)이 사용될 수 있다. 비정질 실리콘은 통상적인 반도체물질와 전극물질과 높은 선택성으로 XeF2 가스에 의해 쉽게 식각될 수 있다.
추가적으로, 필요에 따라 상기 희생층(13)은 레이저에 의해 분해가능한 물질일 수 있다. 이는 후속공정에 일부 잔류영역을 레이저로 제거할 필요가 있는 경우에 해당된다.
다음으로, 도1c에 도시된 바와 같이, 상기 희생층(13) 상에 적어도 하나의 박막소자(15)를 형성할 수 있다.
상기 박막소자(15)은 반도체 또는 폴리실리콘과 같은 무기물이거나, 금속일 수 있으며, 상기 박막소자를 구성하는 각 층(15a,15b,15c)의 형성공정으로는 스퍼터링, 증발법, CVD와 같은 공지된 성막기술이 활용되며, 소자영역을 형성하기 위해 서 리소그래피를 이용한 선택적 식각공정이 사용될 수 있다. 특히, 본 공정에서 도시된 바와 같이, 소자영역을 분할하기 위한 분리홈의 형성공정에서 희생층(13)이 건식식각될 수 있도록 희생층을 부분적으로 노출시킨다.
이와 같은 공정을 통해서, 본 실시형태에 따른 박막소자 제조방법에 요구되는 중 피전사체인 박막소자를 마련할 수 있다. 본 발명에 채용되는 박막소자(15)는 박막 트랜지스터(TFT), 태양 전지 및 바이오 센서 중 어느 하나일 수 있다. 도2a 및 도2d는 도1c에 도시된 박막소자의 형성과정의 일예를 설명하기 위한 공정단면도이다.
우선, 도2a에 도시된 바와 같이, 상기 희생층(13) 상에 하부전극(15a), 압전층(15b), 상부전극(15c)을 순차적으로 형성된 박막적층체(15')를 제공하고, 그 위에 제1 포토레지스트(P1)를 형성한다.
상기 하부전극(15a)은 Ti/PT층을 스퍼터를 이용하여 증착할 수 있으며, 압전층(15b)은 졸겔법으로 코팅하여 형성할 수 있다. 이어 상기 상부전극(15c)은 Pt를 스퍼터를 이용하여 증착한다. 다음으로, 상부전극(15c)과 압전층(15b)이 제거될 영역이 노출되도록 상기 제1 포토레지스트 패턴(P1)를 형성한다.
본 실시형태에서는 도시되지 않았으나, 필요에 따라 하부전극(15a)을 형성하기 위한 소자를 형성하기 위한 절연막(미도시)을 형성할 수 있다.
이어, 도2b에 도시된 바와 같이, 제1 포토레지스트 패턴(P1)를 이용하여 상부전극(15c) 및 압전층(15b)을 선택적으로 제거한다. 이러한 제거공정은 하부전극(15a)물질에 대한 낮은 식각률을 갖는 에천트 가스를 이용한 건식식각공정으로 실행될 수 있다.
다음으로, 도2c에 도시된 바와 같이, 하부전극(15a)이 제거될 영역(e1)이 노출되도록 제2 포토레지스트(P2)를 형성하고, 이어 하부전극(15a)에 대한 건식식각 공정을 적용하여 하부전극(15a)을 선택적으로 제거한다. 이러한 하부전극(15a)의 제거공정을 통해 복수의 박막소자(15)를 형성할 수 있을 뿐만 아니라, 희생층(13)의 노출영역(e2)을 제공할 수 있다.
도3a 내지 도3e는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 전사과정을 설명하기 위한 공정단면도이다.
도3a에 도시된 바와 같이, 건식식각공정을 이용하여 상기 희생층(13)을 부분적으로 제거하고, 일부 희생층 영역(13')을 잔류시킨다.
여기서, 잔류된 희생층영역(13')은 후속 공정에서 박막소자(15)를 상기 제1 기판(11) 상에 유지시킬 수 있다. 보다 구체적으로, 상기 잔류된 희생층영역(13')은 지지구조물과의 임시 접합공정(도3b 참조)을 수행하는 과정에서 박막소자(15)를 상기 제1 기판(11) 상에 유지시키고, 분리공정(도3c)에서 쉽게 제거될 수 있는 정도로 잔류시킨다.
앞서 설명한 바와 같이, 본 공정에서는 건식식각공정을 이용한다. 바람직한 희생층(13)물질인 비정질 실리콘(α-Si)인 경우에, 통상적인 반도체물질와 전극물질과 높은 선택성으로 XeF2 가스에 의해 쉽게 식각될 수 있다. 이 경우에, 높은 선택성을 가지므로 박막소자(15)를 안정적으로 보호할 수 있을 뿐만 아니라, 종래의 습식식각공정에서와 같이 박막소자(15)가 제1 기판(11)과 점착되는 문제를 해결할 수 있다.
이어, 도3b에 도시된 바와 같이, 상기 박막소자(15) 상에 지지구조물(17)을 임시 접합킨다.
상기 지지구조물(17)은 제2 기판(영구기판)으로 박막소자(15)을 전사하기 전까지 사용되는 임시 지지체이다. 상기 박막소자(15) 상면에 지지구조물(17)을 밀착시킴으로써 가접시킬 수 있다. 여기서 사용되는 "가접"이라는 용어는 적어도 전사공정까지 박막소자(15)를 지지/취급할 수 있을 정도의 접합력이 유지되면서 전사될 제2 기판과의 접합력보다 약한 접합상태를 의미하는 것으로 이해할 수 있다.
즉, "가접"공정은, 접착제와 같이 부가적인 수단 또는 고온의 열처리공정에 의한 융접을 이용하지 않는 접합을 의미한다. 바람직한 예로는, 상기 가접공정은 박막소자(15)과 지지구조물(17)의 매끄러운 표면을 서로 밀착시켜 반데르발스의 힘 으로서 서로 임시 접합되는 상태일 수 있다. 이러한 가접공정은 상온에서 낮은 압력 조건만으로도 충분히 실행될 수 있다.
따라서, 제2 기판에 박막소자(15)을 전사시킨 후에 박막소자으로부터 지지구조물(17)은 쉽게 분리될 수 있으며, 상기 지지구조물(17)과의 분리 후에도 박막소자(15)의 분리된 면에 대한 청결상태를 보장할 수 있다.
이와 같이 판데르발스의 힘에 의한 가접을 보다 용이하게 실현하기 위해서, 상기 지지구조물(17)은 폴리디메틸 실록산(poly dimethyl siloxane: PDMS), 실리콘 러버계의 고분자 물질와 같은 물질을 사용하는 것이 바람직하다. 물론, 이러한 물질에 한정되지 아니하며, 유사한 계면작용을 통해서 상술된 가접이 용이한 물질이면 바람직하게 채용될 수 있다.
본 발명은 상술된 가접에 한정되지 아니하며, 전사에 필요한 수준의 약한 접합력만을 제공할 수 있는 접착제와 같은 다른 수단을 부가적으로 이용할 수도 있다.
다음으로, 도3c에 도시된 바와 같이, 상기 지지구조물(17)에 접합된 박막소자(15)를 상기 제1 기판(11)으로부터 분리시킨다.
본 공정에서 상기 잔류된 희생층 영역은 제거될 수 있다. 본 실시형태에서는, 상기 제1 기판(11)으로부터 상기 박막소자(15)가 완전히 분리되도록 상기 잔류 희생층영역(13')을 레이저를 이용하여 제거하는 공정으로 예시되어 있다. 앞선 공정에서 건식식각공정을 통해서 희생층(13)은 대부분 제거되었으므로, 본 공정에서 는 매우 적은 면적의 잔류된 희생층영역(13')에 한하여 레이저 조사가 요구된다. 따라서, 레이저 조사에 의해 박막소자가 손상될 수 있는 위험을 크게 감소시킬 수 있다.
이와 달리, 상기 잔류된 희생층영역(13')에 대한 별도의 제거공정을 추가하지 않고, 물리적인 힘을 이용하여 상기 박막소자(15)를 상기 제1 기판(11)으로부터 분리시킴으로써 잔류된 희생층영역(13')은 기계적으로 파손(예, 절단)되어 제거될 수 있다.
이어, 도3d에 도시된 바와 같이, 상기 지지구조물(17)에 접합된 박막소자(15)를 제2 기판(21) 상에 접합시킨다.
본 명세서에서 사용되는 "제2 기판" 또는 "영구기판"이라는 용어는 전사처로 제공되는 기판으로서 박막 소자를 구성하는 기판에 해당된다. 본 공정에서, 상기 박막소자(15)과 제2 기판(21)은 상기 지지구조물(17)과 박막소자(15)의 임시접합의 강도보다 높은 접합력을 갖도록 접합된다. 이를 위해서, 본 실시형태와 같이, 상기 박막소자(15)과 상기 제2 기판(21)의 접합은 별도의 접합물질층(22)을 이용할 수 있다.
이러한 공정은 박막소자(15)와 지지구조물(17)의 접합력보다 강한 접합력을 갖는 전구체를 포함하는 접합물질을 상기 제2 기판(21) 상에 얇은 두께로 도포한 후에 박막소자(15)를 접합시킬 수 있다.
한편, 상기 희생층(13)은 완전하게 제거되지 않고 미세한 잔유물이 박막소자(15)의 분리된 표면에 남을 수 있으나, 상기 박막소자(15)의 분리면이 직접 제2 기판(21)에 접하지 않고 임시 지지체인 지지구조물(17)에 가접된 후에, 잔유물이 존재할 수 있는 분리면이 상기 제2 기판(21)과 접합하게 된다. 따라서, 희생층의 잔유물로 오염된 표면에 대한 문제를 해결할 수 있다.
도3e에 도시된 바와 같이, 상기 박막소자(15)로부터 상기 지지구조물(17)을 분리한다.
앞서 설명한 바와 같이, 박막소자(15)과 제2 기판(21이 접합물질층(22)에 의해 높은 접합력을 가지므로, 상대적으로 낮은 접합력을 갖는 지지구조물(17)과는 쉽게 분리될 수 있다. 특히, 판데르발스의 힘으로서 서로 가접된 상태라면, 지지구조물(17)과의 분리에 의해 얻어진 박막소자(15)의 분리면은 매우 청결상태를 유지할 수 있다.
본 박막 전사기술은 다양한 박막소자에 사용될 수 있다. 보다 구체적으로, 반도체 성막기술과 같이 비교적 고온 공정이 요구되지만, 소자에 사용되는 기판이 낮은 내열성을 갖거나 연화점 및 융점이 낮은 경우에 박막 전사기술은 매우 유익하게 활용될 수 있다. 특히, 플렉서블 박막 소자의 경우에도 활용의 유익성이 매우 크다.
이 경우에 제2 기판은 고분자 물질로 이루어진 플렉서블 기판일 수 있으며, 박막은 폴리실리콘과 같은 무기물 또는 금속박막인 소자로서, 예를 들어 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도1a 내지 도1c는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 형성과정을 설명하기 위한 공정단면도이다.
도2a 및 도2d는 도1c에 도시된 박막소자의 형성과정의 일예를 설명하기 위한 공정단면도이다.
도3a 내지 도3e는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 전사과정을 설명하기 위한 공정단면도이다.
Claims (13)
- 제1 기판 상에 희생층을 형성하는 단계;상기 희생층 상에 박막 적층체를 형성하는 단계;상기 희생층을 노출시키는 분리홈을 형성하여 상기 박막 적층체를 적어도 하나의 박막소자로 분할하는 단계;건식식각공정을 이용하여 상기 희생층을 부분적으로 제거하는 단계 - 여기서, 잔류된 희생층영역은 상기 적어도 하나의 박막소자를 상기 제1 기판 상에 유지시킴-;상기 적어도 하나의 박막소자 상에 지지구조물을 가압시켜 상기 박막소자의 표면과 상기 지지구조물의 표면을 가접하는 단계;상기 지지구조물에 접합된 적어도 하나의 박막소자를 상기 제1 기판으로부터 분리시키는 단계 - 여기서, 상기 잔류된 희생층 영역은 제거됨 - ;상기 지지구조물에 접합된 적어도 하나의 박막소자를 제2 기판 상에 접합시키는 단계; 및상기 적어도 하나의 박막소자로부터 상기 지지구조물을 분리하는 단계를 포함하는 박막소자 제조방법.
- 제1항에 있어서,상기 희생층은 비정질 실리콘인 것을 특징으로 하는 박막소자 제조방법.
- 제2항에 있어서,상기 건식식각공정은, XeF2 가스를 에천트로 이용하여 실행되는 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 희생층을 형성하는 단계 전에, 상기 제1 기판 상면에 상기 제1 기판을 보호하기 위한 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 박막적층체를 형성하는 단계 전에, 상기 희생층 상에 상기 박막 소자를 지지하기 위한 절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막소자 제조방법.
- 제4항 또는 제5항에 있어서,상기 절연막은 산화막 또는 질화막인 것을 특징으로 하는 박막소자 제조방법.
- 삭제
- 제1항에 있어서,상기 지지구조물은 폴리 디메틸 실록산(PDMS)계 또는 실리콘 러버계 폴리머인 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 제1 기판으로부터 분리시키는 단계는 상기 잔류된 희생층 영역이 분해되도록 레이저를 조사하는 단계인 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 제1 기판으로부터 분리시키는 단계는, 상기 잔류된 희생층 영역이 절단되어 상기 박막소자가 상기 제1 기판으로로부터 분리되도록 물리적인 힘을 인가하는 단계인 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 박막소자를 상기 제2 기판 상에 접합시키는 단계는, 접합물질층을 이용하여 상기 제2 기판 상에 상기 박막소자를 접합시키는 단계를 포함하는 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 제2 기판은 플렉서블 기판인 것을 특징으로 하는 박막소자 제조방법.
- 제1항에 있어서,상기 박막소자는 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나인 것을 특징으로 하는 박막소자 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112955A KR101026040B1 (ko) | 2008-11-13 | 2008-11-13 | 박막소자 제조방법 |
| TW098118319A TWI390631B (zh) | 2008-11-13 | 2009-06-03 | 製造薄膜裝置之方法 |
| US12/479,298 US7902001B2 (en) | 2008-11-13 | 2009-06-05 | Method of fabricating thin film device |
| JP2009143737A JP5140635B2 (ja) | 2008-11-13 | 2009-06-16 | 薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112955A KR101026040B1 (ko) | 2008-11-13 | 2008-11-13 | 박막소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100054030A KR20100054030A (ko) | 2010-05-24 |
| KR101026040B1 true KR101026040B1 (ko) | 2011-03-30 |
Family
ID=42165597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080112955A KR101026040B1 (ko) | 2008-11-13 | 2008-11-13 | 박막소자 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7902001B2 (ko) |
| JP (1) | JP5140635B2 (ko) |
| KR (1) | KR101026040B1 (ko) |
| TW (1) | TWI390631B (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012047071A2 (ko) * | 2010-10-08 | 2012-04-12 | 한국과학기술원 | 플렉서블 나노제너레이터 제조방법 및 이에 의하여 제조된 플렉서블 나노제너레이터 |
| JP2013541220A (ja) * | 2010-10-27 | 2013-11-07 | コーニンクレッカ フィリップス エヌ ヴェ | 発光デバイスの製造用のラミネート支持フィルム、及びその製造方法 |
| US8552536B2 (en) | 2010-12-16 | 2013-10-08 | Qualcomm Mems Technologies, Inc. | Flexible integrated circuit device layers and processes |
| KR101486890B1 (ko) * | 2013-01-16 | 2015-01-28 | 한국기계연구원 | 이종소재간의 접합공정을 이용한 구조물제조방법 |
| KR101674629B1 (ko) * | 2015-11-13 | 2016-11-09 | 광주과학기술원 | 태양전지 제조 방법 |
| JP7348062B2 (ja) * | 2016-12-23 | 2023-09-20 | ボード オブ リージェンツ，ザ ユニバーシティ オブ テキサス システム | モアレベース計測学及び真空ベースピックアンドプレースを用いたコンパクト装置へのコンポーネントのヘテロジニアスインテグレーション |
| KR102113200B1 (ko) | 2017-12-22 | 2020-06-03 | 엘씨스퀘어(주) | 변형필름을 이용한 전사방법 |
| CN113035913B (zh) * | 2021-02-26 | 2022-10-04 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板的制备方法、显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060122751A (ko) * | 2005-05-27 | 2006-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR20070058458A (ko) * | 2004-07-30 | 2007-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| KR100798431B1 (ko) * | 2005-06-02 | 2008-01-28 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | 탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0978872B1 (en) * | 1998-08-03 | 2011-10-12 | STMicroelectronics Srl | An inexpensive method of manufacturing an SOI wafer |
| JP5030388B2 (ja) * | 2004-03-22 | 2012-09-19 | 株式会社半導体エネルギー研究所 | 薄膜集積回路の作製方法 |
| CH697213A5 (de) | 2004-05-19 | 2008-06-25 | Alphasem Ag | Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils. |
| JP5041686B2 (ja) * | 2004-07-30 | 2012-10-03 | 株式会社半導体エネルギー研究所 | 薄膜集積回路の剥離方法および半導体装置の作製方法 |
| JP5025141B2 (ja) * | 2005-02-28 | 2012-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| US7687372B2 (en) * | 2005-04-08 | 2010-03-30 | Versatilis Llc | System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor |
| KR101256383B1 (ko) | 2005-05-03 | 2013-04-25 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 스탬프로부터 기판으로 패턴을 전사하기 위한 방법 및디바이스 |
| WO2007037926A2 (en) * | 2005-09-23 | 2007-04-05 | Sharp Laboratories Of America, Inc. | Mems pixel sensor |
| JP5196212B2 (ja) * | 2006-03-02 | 2013-05-15 | セイコーエプソン株式会社 | 薄膜デバイスの製造方法 |
-
2008
- 2008-11-13 KR KR1020080112955A patent/KR101026040B1/ko not_active IP Right Cessation
-
2009
- 2009-06-03 TW TW098118319A patent/TWI390631B/zh not_active IP Right Cessation
- 2009-06-05 US US12/479,298 patent/US7902001B2/en not_active Expired - Fee Related
- 2009-06-16 JP JP2009143737A patent/JP5140635B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070058458A (ko) * | 2004-07-30 | 2007-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| KR20060122751A (ko) * | 2005-05-27 | 2006-11-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR100798431B1 (ko) * | 2005-06-02 | 2008-01-28 | 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 | 탄성중합체 스탬프의 동력학적 접착 제어에 의한 패턴 전사인쇄 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100120232A1 (en) | 2010-05-13 |
| TWI390631B (zh) | 2013-03-21 |
| KR20100054030A (ko) | 2010-05-24 |
| TW201019395A (en) | 2010-05-16 |
| JP2010118638A (ja) | 2010-05-27 |
| JP5140635B2 (ja) | 2013-02-06 |
| US7902001B2 (en) | 2011-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101026040B1 (ko) | 박막소자 제조방법 | |
| KR20100027526A (ko) | 박막 소자 제조방법 | |
| KR101046064B1 (ko) | 박막소자 제조방법 | |
| KR100380512B1 (ko) | 막구조를기체로부터박리하는공정을갖는반도체소자형성법 | |
| JP5374494B2 (ja) | ガラスを主成分とする基板の製造方法および該基板を採用した装置 | |
| US20110076849A1 (en) | Process for bonding and transferring a layer | |
| KR101004849B1 (ko) | 박막소자 제조방법 | |
| US9607854B2 (en) | Methods to reduce debonding forces on flexible semiconductor films disposed on vapor-releasing adhesives | |
| JP2007073857A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2003323132A (ja) | 薄膜デバイスの製造方法および半導体装置 | |
| JP2012138547A (ja) | フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材 | |
| JP2008177182A (ja) | 薄膜デバイスの製造方法 | |
| KR100997992B1 (ko) | 박막소자의 제조방법 | |
| JP2009095962A (ja) | 薄膜半導体装置の製造方法 | |
| JP4186502B2 (ja) | 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置 | |
| JP2009537076A (ja) | 絶縁体上半導体構造を形成するための方法 | |
| JP2003068995A (ja) | 薄膜デバイス基板の製造方法 | |
| KR101052116B1 (ko) | 플렉시블 산화물 반도체 소자 제조 방법 | |
| KR100611221B1 (ko) | 다결정 실리콘 박막트랜지스터 및 그의 제조 방법 | |
| CN115947299A (zh) | 一种表面加工工艺和半导体器件 | |
| JP2020009859A (ja) | デバイス層転写基板の製造方法及びデバイス層転写基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |