KR100997992B1 - 박막소자의 제조방법 - Google Patents

박막소자의 제조방법 Download PDF

Info

Publication number
KR100997992B1
KR100997992B1 KR1020090016061A KR20090016061A KR100997992B1 KR 100997992 B1 KR100997992 B1 KR 100997992B1 KR 1020090016061 A KR1020090016061 A KR 1020090016061A KR 20090016061 A KR20090016061 A KR 20090016061A KR 100997992 B1 KR100997992 B1 KR 100997992B1
Authority
KR
South Korea
Prior art keywords
thin film
film device
sacrificial layer
substrate
support
Prior art date
Application number
KR1020090016061A
Other languages
English (en)
Other versions
KR20100096948A (ko
Inventor
김상진
오용수
이환수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090016061A priority Critical patent/KR100997992B1/ko
Publication of KR20100096948A publication Critical patent/KR20100096948A/ko
Application granted granted Critical
Publication of KR100997992B1 publication Critical patent/KR100997992B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막소자의 제조방법에 관한 것으로, 예비기판 상에 희생층을 형성하는 단계; 상기 희생층 상에 원하는 박막소자를 위한 박막 적층체를 형성하는 단계; 상기 희생층이 노출되도록 실행되는 선택적인 식각 공정을 이용하여 상기 박막 적층체로부터 상기 원하는 박막소자와 비소자 영역이 부분적으로 연결되도록 상기 박막소자를 형성하는 단계; 상기 박막소자가 상기 예비기판 상에 부유하도록 상기 희생층의 노출영역을 통해서 상기 희생층을 제거하는 단계; 상기 박막소자가 형성된 상기 박막 적층체 상에 지지체를 임시 접합시켜 상기 박막 적층체로부터 상기 박막소자를 분리시키는 단계; 및 상기 지지체에 임시 접합된 박막소자를 영구기판 상에 전사시키는 단계를 포함한다. 본 발명에 따르면, 박막 적층체로부터 박막소자만을 독립된 칩 형태로 용이하게 전사시킬 수 있다.
박막소자, 플레서블 소자, 예비기판, 영구 기판, 전사.

Description

박막소자의 제조방법{FABRICATION METHOD OF THIN FILM DEVICE}
본 발명은 박막소자 제조방법에 관한 것으로서, 특히 플렉서블 소자의 제조기술로 활용 가능한 박막 전사공정을 이용하는 박막소자의 제조방법에 관한 것이다.
일반적으로 박막 전사기술은 박막 트랜지스터(TFT)와 같은 전자소자 및 유기 EL소자와 같은 광학소자 등의 박막소자에서 널리 활용되고 있다.
박막 전사기술은 예비 기판 상에 필요한 박막을 형성한 후에, 영구 기판 상에 전사하여 원하는 박막 소자를 제조하는 기술을 통칭한다. 이러한 박막 전사기술은 성막에 사용되는 기판의 조건과 박막소자에 사용되는 기판의 조건이 상이한 경우에 매우 유용하게 사용될 수 있다.
예를 들어, 반도체 성막기술과 같이 비교적 고온 공정이 요구되지만, 소자에사용되는 기판이 낮은 내열성을 갖거나, 연화점 및 융점이 낮은 경우에, 박막 전사기술은 매우 유익하게 활용될 수 있다. 특히, 플렉서블 박막 소자의 경우에도 활용의 유익성이 매우 크다.
종래에는 플렉서블 소자의 경우에, 유연성이 요구되므로 폴리머와 같은 유기물 기판을 사용하고, 그 상면에 기능부를 구성하는 박막을 유기박막으로 채용하여 왔으나, 유기박막으로 구현된 기능부로는 고성능을 보장하기 어려우므로, 폴리 실리콘(Poly-Si) 혹은 산화물 박막과 같은 무기물로서 플렉서블 소자의 기능부를 구현할 필요가 있다. 이 경우에, 고온의 반도체 성막기술이 유기물인 플렉서블 기판에 직접 적용되기 어려우므로, 다른 예비기판 상에 반도체와 같은 무기물로 형성된 박막을 전사하는 박막 전사기술이 사용된다.
하지만, 이러한 박막 전사기술은 예비 기판과 분리되는 면이 영구기판 상에 전사된 박막의 상면으로 제공되며 이러한 상면에 희생층의 잔유물이 존재하므로, 박막 소자에 미치는 불이익한 영향을 방지하기 위해서 희생층의 잔유물의 제거공정이 추가로 요구된다.
한편, 일반적으로 박막 전사기술은 커트-앤-페이스트(Cut & Paste)공정이 요구된다. 보다 구체적으로, 피전사체인 박막소자를 예비 기판(“도너기판(donor substrate)”이라고도 함)으로부터 분리시키기 위해 억셉터 기판(acceptor substrate)을 적층시킨 후에 레이저 리프트 오프(LLO) 공정을 이용하여 도너 기판으로부터 분리한다. 그러나, 이러한 공정은 복잡할 뿐만 아니라, 박리 등의 과정에서 스틱션(stiction) 및 박막소자의 손상과 같은 불량이 발생하기 쉽다는 문제가 있다.
따라서, 양산성이 있는 박막소자 제조기술을 확보하기 위해서는 이러한 복잡 한 커트-앤-페이스트 공정을 단순화하고 대량생산에 용이한 방법이 개발되어야 할 필요가 있다.
본 발명은 상기한 종래 기술의 문제를 해결하기 위한 것으로서, 전체적인 공정을 간소화하면서 박막소자를 효과적으로 전사시킬 수 있는 박막소자의 제조방법을 제공하고자 한다.
본 발명은 상기의 과제를 해결하기 위한 수단으로써, 예비기판 상에 희생층을 형성하는 단계; 상기 희생층 상에 원하는 박막소자를 위한 박막 적층체를 형성하는 단계; 상기 희생층이 노출되도록 실행되는 선택적인 식각 공정을 이용하여 상기 박막 적층체로부터 상기 원하는 박막소자와 비소자 영역이 부분적으로 연결되도록 상기 박막소자를 형성하는 단계; 상기 박막소자가 상기 예비기판 상에 부유하도록 상기 희생층의 노출영역을 통해서 상기 희생층을 제거하는 단계; 상기 박막소자가 형성된 상기 박막 적층체 상에 지지체를 임시 접합시켜 상기 박막 적층체로부터 상기 박막소자를 분리시키는 단계; 및 상기 지지체에 임시 접합된 박막소자를 영구기판 상에 전사시키는 단계를 포함하는 박막소자의 제조방법을 제공한다.
상기 박막소자와 비소자 영역의 부분적인 연결은 상기 박막소자와 상기 비소자 영역의 연결 부분이 대향하여 위치되는 것에 의하여 이루어지는 것이 바람직하다.
상기 박막소자와 비소자 영역의 부분적인 연결은 포토레지스트를 이용한 식각공정에 의해 수행될 수 있다.
상기 희생층을 제거하는 단계는 건식 식각공정에 의해 수행될 수 있고, 상기 희생층은 비정질 실리콘인 것이 바람직하며, 상기 건식 식각공정은 Xe2F 가스를 에천트로 이용하여 실행될 수 있다.
상기 희생층을 형성하는 단계 전에 상기 예비 기판 상면에 상기 예비 기판을 보호하는 보호막을 형성하는 단계를 추가로 포함할 수 있고, 상기 보호막은 산화물막 또는 질화물막인 것이 바람직하다.
상기 지지체를 임시 접합시키는 단계는 상기 박막 적층체의 상면과 상기 지지체의 표면이 가접되도록 상기 지지체를 가압시키는 단계일 수 있고, 상기 지지체는 폴리 디메틸 실록산계 또는 실리콘 러버계 폴리머인 것이 바람직하다.
상기 박막소자를 분리시키는 단계는 상기 박막소자가 임시 접합된 지지체에 물리적 힘을 인가하여 상기 박막소자와 비소자영역이 연결된 부분을 절단하는 단계를 포함할 수 있다.
상기 영구 기판은 플렉서블 기판일 수 있고, 상기 박막소자는 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나일 수 있다.
본 발명에 따르면, 박막 적층체로부터 박막소자만을 독립된 칩 형태로 용이하게 전사시킬 수 있다. 또한, 예비기판으로부터 분리되는 면을 영구기판에 접합되는 면으로 제공함으로써 희생층의 잔유물을 제거하는 공정을 생략할 수 있으며, 잔유물로 인한 문제를 해결할 수 있다.
또한, 박막 적층체로부터 박막소자를 제조한 후 희생층을 제거하고 원하는 기판(예, 플렉서블 기판)에 전사시키는 과정에서, 박막소자와 기판의 점착문제 및 레이저 조사에 의한 전체적인 소자특성의 변화를 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 박막 적층체 형성과정을 설명하기 위한 공정단면도이다.
도 1a에 도시된 바와 같이, 예비 기판(10)을 마련한다. 본 공정과 같이 상기 예비 기판(10) 상에 후속 희생층 제거공정에서 상기 예비 기판(10)을 보호하기 위한 보호막(20)을 추가적으로 형성할 수 있다. 상기 보호막(20)은 WOx 또는 SiO2와 같은 산화막 또는 SiNx와 같은 질화막일 수 있다.
상기 예비 기판(10)은 특정 기능소자를 형성하기 위한 박막을 형성하기에 적합한 기판일 수 있다. 예를 들어, 원하는 박막이 반도체 또는 금속일 경우에, 이를 성장하기 위해서 일반적으로 고온의 성막 공정이 요구되므로, 내열성을 가지면서 원하는 성장면 조건을 만족시킬 수 있는 물질로 이루어진다. 예를 들어, 통상 적인 반도체 공정에서 사용되는 실리콘 웨이퍼 외에도, 갈륨비소(GaAs), 사파이어(sapphire), 석영(quartz), 유리(glass), 산화마그네슘(MgO), 란탄 알루미네이트(LaAlO3) 및 지르코니아 중 선택된 하나의 기판일 수 있다.
다음으로, 도 1b에 도시된 바와 같이, 상기 보호막(20)이 형성된 예비 기판(10) 상에 희생층(30)을 형성한다.
본 발명에 채용된 희생층(30)은 식각공정에 의해 박막소자의 구성물질과 같은 주위 물질과 높은 선택성을 만족시키면서 제거될 수 있는 물질이면 유용하게 사용될 수 있다.
이러한 식각공정은 건식식각에 의해 실행되는 것이 바람직하며, 본 공정에서 형성되는 희생층(30)의 구성물질은 비정질 실리콘(α-Si)인 것이 바람직하다. 비정질 실리콘은 통상적인 반도체 물질 및 전극물질과 높은 선택성으로 XeF2 가스에 의해 쉽게 식각될 수 있다. 이에 대해서는 후속 공정에서 보다 상세히 설명하기로 한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 희생층(30) 상에 원하는 박막 소자를 형성하기 위한 박막 적층체(40)를 형성한다.
상기 박막 적층체(40)는 반도체 또는 폴리 실리콘과 같은 무기물이거나, 금속일 수 있으며, 원하는 박막소자를 구성하는 필요한 복수의 층(40a, 40b, 40c)을 스퍼터링, 증발법, CVD와 같은 공지된 성막기술이 이용하여 형성함으로써 구현할 수 있다. 본 발명을 이용하여 구현 가능한 박막소자는 다양한 형태의 플렉서블 소자일 수 있으며, 이에 한정되지 않으나 박막 트랜지스터(TFT), 태양 전지 및 바이오 센서 중 어느 하나일 수 있다.
본 실시형태에서, 상기 박막 적층체(40)는 하부전극(40a), 압전층(40b), 상부전극(40c)을 순차적으로 형성된 구조로 예시되어 있다. 상기 하부전극(40a)은 Ti/PT층을 스퍼터를 이용하여 증착될 수 있으며, 압전층(40b)은 졸겔법으로 코팅하여 형성할 수 있다. 이어 상기 상부전극(40c)은 Pt를 스퍼터를 이용하여 형성될 수 있다.
도시되지 않았으나, 희생층을 형성하고, 박막 적층체(40)를 형성하기 하기 전에, 상기 희생층 상에 물질막을 형성할 수 있다. 물질막은 PEOx(Polyethyleneoxide) 또는 SiO2와 같은 산화막 또는 SiNx와 같은 질화막일 수 있다. 후속 희생층 제거공정에서 에천트로 사용되는 XeF2 가스에 대해서 낮은 식각률을 가지므로, 박막 적층체를 보호할 수 있다.
다음으로, 박막 적층체로부터 원하는 박막소자를 형성하는 과정을 수행한다. 본 과정에서는, 소자영역을 형성하기 위해서 리소그래피를 이용한 선택적 식각공정이 사용될 수 있다. 선택적인 식각공정에서 소자영역을 분할하기 위한 홈에 의하 여 희생층이 제거될 수 있도록 희생층을 부분적으로 노출시키고, 소자영역과 비소자 영역이 부분적으로 연결되도록 형성한다. 이러한 공정의 예는 도 2 및 도 3을 참조하여 설명한다.
우선, 도 2a에 도시된 바와 같이, 상기 박막 적층체(40) 상에 원하는 박막소자에 따라 제1 포토레지스트(PR1)를 배치한다. 본 공정에서 형성되는 제1 포토레지스트 패턴(PR1)에 의하여 상부전극(40c)과 압전층(40b)의 제거될 영역이 노출된다. 제1 포토레지스트 패턴(PR1)를 이용하여 도 2b에 도시된 바와 같이 상부전극(40c) 및 압전층(40b)을 선택적으로 제거되고, 하부 전극(40a)이 노출된다. 이러한 제거공정은 하부전극(40a)물질에 대한 낮은 식각률을 갖는 에천트 가스를 이용한 건식식각 공정으로 실행될 수 있다.
다음으로, 도 2c에 도시된 바와 같이, 하부전극(40a)의 제거될 영역(e1)이 노출되도록 제2 포토레지스트(PR2)를 배치한다. 이러한 공정을 통해서 소자영역에 해당되는 박막 적층체(40)의 하부전극(40a)을 제외한 부분이 노출될 수 있다.
이어, 도 2d에 도시된 바와 같이, 상기 하부전극(40a)에 대한 건식식각 공정을 적용하여 하부전극(40a)을 선택적으로 제거한다. 이러한 하부전극(40a)의 제거공정을 통해 원하는 박막소자를 형성할 수 있다. 본 공정에서 하부전극(40a)의 제거를 통하여 노출된 희생층(30) 영역이 제공될 수 있으며, 이를 통해서 희생층(30) 을 제거하기 위한 식각공정을 적용할 수 있다.
다음으로, 도 2e에 도시된 바와 같이, 식각공정을 이용하여 상기 박막소자(40A)가 상기 예비 기판(10) 상에 부유하도록 상기 희생층(30)을 부분적으로 제거한다. 바람직하게는 박막소자(40A)의 하부에 위치하는 희생층(30)은 제거하고, 비소자 영역(40B)의 하부에 위치하는 희생층(30)은 제거하지 않는 것이다.
앞서 설명한 바와 같이, 본 식각공정은 바람직하게 건식식각을 사용할 수 있다. 희생층(30)이 비정질 실리콘(α-Si)인 경우에, 통상적인 반도체물질 및 전극물질과 높은 선택성으로 XeF2 가스에 의해 쉽게 식각될 수 있다. 이 경우에, 높은 선택성을 가지므로 박막소자(40A)를 안정적으로 보호할 수 있을 뿐만 아니라, 종래의 습식식각 공정에서와 같이 박막소자(40A)가 예비 기판(10)과 점착되는 문제를 해결할 수 있다.
상기 도 2a 내지 도 2d에서 상술된 포토레지스트(PR)를 이용한 식각공정에서, 박막소자(40A)가 상기 박막 적층체(40’)의 비소자 영역(40B)에 부분적으로 연결되도록 포토레지스트의 패턴을 조절하여 상기 선택적인 식각공정을 실행한다. 이에 대해서는 도 3을 참조하여 보다 구체적으로 설명한다.
도 3a는 도 2e에 도시된 박막소자가 형성된 박막적층체의 상부 평면도이다. 도 2e는 도 3a에 도시된 박막 적층체의 A-A'선에서의 단면도이고, 도 3b는 도 3a에 도시된 박막 적층체의 B-B'선에서의 단면도이다.
도 2e 및 도 3을 참조하면, 박막소자(40A)는 비소자 영역(40B)에 부분적으로연결되어 있다. 즉, 박막소자(40A)가 예비 기판 상에 유지될 수 있는 범위에서 박막소자와 비소자 영역이 연결된 부분(P)은 최소화되는 것이 바람직하다. 비소자 영역과 연결된 영역을 제외하고, 박막소자는 예비 기판 상에 부유되어 있다.
이에 따라, 후속 박막소자 분리공정(도 5)에서, 상기 박막소자(40A)가 임시 접합된 지지체에 물리적 힘을 인가 할 때, 상기 박막소자(40A)는 상기 박막 적층체(40’)의 비소자 영역(40B)으로부터 쉽게 절단된다.
본 실시형태에서 하나의 박막소자(40A)는 비소자 영역(40B)과 두 지점(P1 및 P2, P3 및 P4)에서 부분적으로 연결되어 있다. 본 실시형태와 같이, 박막소자(40A)와 비소자 영역(40B)의 연결 부분이 대향하여 위치되는 것 바람직하다. 이에 의하여, 최소한의 연결 부분에 의하여 박막소자가 예비 기판상에 부유될 수 있다.
또한, 상기 도 2a 내지 도 2d에서 상술된 포토레지스트(PR)를 이용한 식각공정에서, 상부전극(40c), 압전층(40b) 및 하부전극(40a)의 식각여부를 조절하여 박막소자(40A)와 비소자 영역(40B)의 부분적으로 연결된 영역(P)을 두께를 조절할 수 있다.
박막소자(40A)와 비소자 영역(40B)이 부분적으로 연결된 영역(P)의 패턴은 특별히 제한되지 않는다. 도 4a 및 도 4b는 본 발명의 다른 실시형태에 따른 박막 소자의 제조방법 중 박막소자와 비소자 영역이 부분적으로 연결된 영역을 나타내는 상부평면도이다. 도 4a를 참조하면, 하나의 박막소자(41A)는 비소자 영역(41B)과 대향하는 두 지점에서 부분적으로 연결되어 있고, 도 4b를 참조하면, 하나의 박막소자(42A)는 비소자 영역(42B)과 네 지점에서 부분적으로 연결되어 있으며, 각 지점은 서로 대향하여 위치하고 있다.
도 5a 내지 도 5d는 본 발명의 일 실시형태에 따른 박막소자의 제조방법 중 피전사체 전사과정을 설명하기 위한 공정단면도이다.
도 5a에 도시된 바와 같이, 상기 박막소자(40A) 상에 지지체(50)를 임시 접합시킨다.
상기 지지체(50)는 영구 기판으로 박막소자(40A)을 전사하기 전까지 사용되는 임시 지지구조이다. 상기 박막소자(40A) 상면에 지지체(50)를 밀착시킴으로써 가접시킬 수 있다.
여기서 사용되는 “가접”이라는 용어는 적어도 전사공정까지 박막소자(40A)를 지지/취급할 수 있을 정도의 접합력이 유지되면서 전사될 영구 기판과의 접합력보다 약한 접합상태를 의미하는 것으로 이해할 수 있다.
즉, “가접”공정은 접착제와 같이 부가적인 수단 또는 고온의 열처리공정에 의한 융접을 이용하지 않는 접합을 의미한다. 바람직한 예로는, 상기 가접공정은 박막소자(40A)와 지지체(50)의 매끄러운 표면을 서로 밀착시켜 반데르발스의 힘으 로서 서로 임시 접합되는 상태일 수 있다. 이러한 가접공정은 상온에서 낮은 압력 조건만으로도 충분히 실행될 수 있다.
따라서, 영구 기판에 박막소자(40A)을 전사시킨 후에 박막소자(40A)로부터 지지체(50)는 쉽게 분리될 수 있으며, 상기 지지체(50)과의 분리 후에도 박막소자(40A)의 분리된 면에 대한 청결상태를 보장할 수 있다.
이와 같이 반데르발스의 힘에 의한 가접을 보다 용이하게 실현하기 위해서, 상기 지지체(50)는 폴리디메틸 실록산(poly dimethyl siloxane: PDMS), 실리콘 러버계의 고분자 물질와 같은 물질을 사용하는 것이 바람직하다. 물론, 이러한 물질에 한정되지 아니하며, 유사한 계면작용을 통해서 상술된 가접이 용이한 물질이라면, 바람직하게 채용될 수 있다.
본 발명은 상술된 가접에 한정되지 아니하며, 전사에 필요한 수준의 약한 접합력만을 제공할 수 있는 접착제와 같은 다른 수단을 부가적으로 이용할 수도 있다.
다음으로, 도 5b에 도시된 바와 같이, 상기 지지체(50)에 접합된 박막소자(40A)를 상기 예비 기판(10)으로부터 분리시킨다.
앞선 공정에서 박막소자(40A)의 아래에 위치한 희생층이 거의 제거되고, 박막소자(40A)가 비소자영역(40B)과 연결된 부분은 최소화되어 있으므로, 박막소자(40A)은 용이하게 제거될 수 있다. 박막소자(40A)와 비소자영역(40B)이 연결된 부분(미도시)에 대한 별도의 제거공정을 추가하지 않고, 박막소자(40A)를 예비 기판(10)으로부터 분리하기 위한 물리적인 힘을 이용하여 그 연결부분을 기계적으로 파손시킴으로써 상기 박막소자(40A)를 비소자영역(40B)으로부터 분리시킬 수 있다.
이어, 도 5c 및 도 5d에 도시된 바와 같이, 상기 지지체(50)에 접합된 박막소자(40A)를 영구 기판(60) 상에 접합시키고 상기 박막소자(40A)로부터 상기 지지체(50)를 분리한다.
본 명세서에서 사용되는 “영구기판”이라는 용어는 전사체로 제공되는 기판으로서 박막 소자를 구성하는 기판에 해당된다. 본 공정에서, 상기 박막소자(40A)와 영구 기판(60)은 상기 지지체(50)와 박막소자(40A)의 임시접합의 강도보다 높은 접합력을 갖도록 접합된다. 이를 위해서, 본 실시형태와 같이, 상기 박막소자(40A)과 상기 영구 기판(60)의 접합은 별도의 접합물질층(61)을 이용할 수 있다.
이러한 공정은 박막소자(40A)와 지지체(50)의 접합력보다 강한 접합력을 갖는 전구체를 포함하는 접합물질(61)을 상기 영구 기판(60) 상에 얇은 두께로 도포한 후에 박막소자(40A)를 접합시킬 수 있다.
한편, 박막소자(40A)의 분리된 표면에 상기 희생층(30)이 완전하게 제거되지 않거나 물질막이 잔류하더라도, 상기 박막소자(40A)의 분리면이 영구 기판(60) 상 에 전사된 박막의 상면으로 제공되지 않고, 영구 기판(60)과 접합하게 된다. 따라서, 물질막과 희생층의 잔유물로 오염된 표면에 따른 문제를 해결할 수 있다.
앞서 설명한 바와 같이, 박막소자(40A)와 영구 기판(60)는 접합물질층(61)에 의해 높은 접합력으로 접합되므로, 상대적으로 낮은 접합력을 갖는 지지체(50)와는 쉽게 분리될 수 있다. 특히, 반데르발스의 힘으로서 서로 가접된 상태라면, 지지체(50)와의 분리에 의해 얻어진 박막소자(40A)의 분리면과는 달리 박막소자의 상면은 매우 청결상태를 유지할 수 있다.
본 박막 전사기술은 다양한 박막소자에 사용될 수 있다. 보다 구체적으로, 반도체 성막기술과 같이 비교적 고온 공정이 요구되지만, 소자에 사용되는 기판이 낮은 내열성을 갖거나 연화점 및 융점이 낮은 경우에 박막 전사기술은 매우 유익하게 활용될 수 있다. 특히, 플렉서블 박막 소자의 경우에도 활용의 유익성이 매우 크다.
이 경우에 영구 기판(60)은 고분자 물질로 이루어진 플렉서블 기판일 수 있으며, 박막은 폴리 실리콘과 같은 무기물 또는 금속박막인 소자로서, 예를 들어 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나일 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다 는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도 1a 내지 도 1c는 본 발명의 일 실시형태에 따른 박막소자의 제조방법 중 박막적층체 형성과정을 설명하기 위한 공정단면도이다.
도 2a 내지 도 2e 및 도 3은 본 발명의 일 실시형태에 따른 박막소자의 제조방법 중 박막소자의 형성과정을 설명하기 위한 공정단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 박막소자의 제조방법 중 박막소자와 비소자 영역이 부분적으로 연결된 영역을 나타내는 상부평면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시형태에 따른 박막소자 제조방법 중 피전사체 전사과정을 설명하기 위한 공정단면도이다.

Claims (13)

  1. 예비기판 상에 희생층을 형성하는 단계;
    상기 희생층 상에 원하는 박막소자를 위한 박막 적층체를 형성하는 단계;
    상기 희생층이 노출되도록 실행되는 선택적인 식각 공정을 이용하여 상기 박막 적층체로부터 상기 원하는 박막소자와 비소자 영역이 부분적으로 연결되도록 상기 박막소자를 형성하는 단계;
    상기 박막소자가 상기 예비기판 상에 부유하도록 상기 희생층의 노출영역을 통해서 상기 희생층을 제거하는 단계;
    상기 박막소자가 형성된 상기 박막 적층체 상에 지지체를 임시 접합시켜 상기 박막 적층체로부터 상기 박막소자를 분리시키는 단계; 및
    상기 지지체에 임시 접합된 박막소자를 영구기판 상에 전사시키는 단계를 포함하는 박막소자의 제조방법.
  2. 제1항에 있어서,
    상기 박막소자와 비소자 영역의 부분적인 연결은 상기 박막소자와 상기 비소자 영역의 연결 부분이 대향하여 위치되는 것에 의하여 이루어지는 것을 특징으로 하는 박막소자의 제조방법.
  3. 제1항에 있어서,
    상기 박막소자와 비소자 영역의 부분적인 연결은 포토레지스트를 이용한 식각공정에 의해 수행되는 것을 특징으로 하는 박막소자의 제조방법.
  4. 제1항에 있어서,
    상기 희생층을 제거하는 단계는 건식 식각공정에 의해 수행되는 것을 특징으로 하는 박막소자의 제조방법.
  5. 제4항에 있어서,
    상기 희생층은 비정질 실리콘인 것을 특징으로 하는 박막소자의 제조방법.
  6. 제4항에 있어서,
    상기 건식 식각공정은 Xe2F 가스를 에천트로 이용하여 실행되는 것을 특징으로 하는 박막소자의 제조방법.
  7. 제1항에 있어서,
    상기 희생층을 형성하는 단계 전에 상기 예비 기판 상면에 상기 예비 기판을 보호하는 보호막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막소자의 제조방법.
  8. 제7항에 있어서,
    상기 보호막은 산화물막 또는 질화물막인 것을 특징으로 하는 박막소자의 제조방법.
  9. 제1항에 있어서,
    상기 지지체를 임시 접합시키는 단계는 상기 박막 적층체의 상면과 상기 지지체의 표면이 가접되도록 상기 지지체를 가압시키는 단계인 것을 특징으로 하는 박막소자의 제조방법.
  10. 제9항에 있어서,
    상기 지지체는 폴리 디메틸 실록산계 또는 실리콘 러버계 폴리머인 것을 특징으로 하는 박막소자의 제조방법.
  11. 제1항에 있어서,
    상기 박막소자를 분리시키는 단계는 상기 박막소자가 임시 접합된 지지체에 물리적 힘을 인가하여 상기 박막소자와 비소자영역이 연결된 부분을 절단하는 단계를 포함하는 것을 특징으로 하는 박막소자의 제조방법.
  12. 제1항에 있어서,
    상기 영구 기판은 플렉서블 기판인 것을 특징으로 하는 박막소자의 제조방 법.
  13. 제1항에 있어서,
    상기 박막소자는 박막 트랜지스터, 태양 전지 및 바이오 센서 중 어느 하나인 것을 특징으로 하는 박막소자의 제조방법.
KR1020090016061A 2009-02-25 2009-02-25 박막소자의 제조방법 KR100997992B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090016061A KR100997992B1 (ko) 2009-02-25 2009-02-25 박막소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016061A KR100997992B1 (ko) 2009-02-25 2009-02-25 박막소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20100096948A KR20100096948A (ko) 2010-09-02
KR100997992B1 true KR100997992B1 (ko) 2010-12-03

Family

ID=43004415

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016061A KR100997992B1 (ko) 2009-02-25 2009-02-25 박막소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100997992B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101231396B1 (ko) * 2010-11-10 2013-02-07 한국과학기술원 플라스틱 전지소자 제조방법, 이에 따라 제조된 플라스틱 전지소자
KR101277094B1 (ko) * 2010-11-10 2013-06-20 한국과학기술원 층상구조 기판을 이용한 플라스틱 소자 제조방법, 이에 따라 제조된 플라스틱 소자
KR101336259B1 (ko) * 2012-09-21 2013-12-06 한국과학기술원 플라스틱 전지소자 제조방법, 이에 따라 제조된 플라스틱 전지소자

Also Published As

Publication number Publication date
KR20100096948A (ko) 2010-09-02

Similar Documents

Publication Publication Date Title
KR101046064B1 (ko) 박막소자 제조방법
KR100380512B1 (ko) 막구조를기체로부터박리하는공정을갖는반도체소자형성법
KR20100027526A (ko) 박막 소자 제조방법
US8946052B2 (en) Processes for multi-layer devices utilizing layer transfer
KR101026040B1 (ko) 박막소자 제조방법
JP5524817B2 (ja) 薄いｓｏｉデバイスの製造
TW559876B (en) Method and apparatus for dicing a semiconductor wafer
CN102856232B (zh) 用于改进基板可重用性的边缘排除剥离方法
US10438911B2 (en) Electronic component, transposing component, method for fabricating the electronic component, and method for transposing a micro-element
TWI525716B (zh) 裝置基板加工方法
KR101004849B1 (ko) 박막소자 제조방법
US20140077297A1 (en) Thin film transistor and method of fabricating the same
KR100997992B1 (ko) 박막소자의 제조방법
JP2009095962A (ja) 薄膜半導体装置の製造方法
JP2006012914A (ja) 集積回路チップの製造方法及び半導体装置
JP5931803B2 (ja) 窒化物半導体装置の製造方法
WO2014206117A1 (zh) 降低二维晶体材料接触电阻的方法和设置
KR101052116B1 (ko) 플렉시블 산화물 반도체 소자 제조 방법
KR101375054B1 (ko) 플렉서블 소자 제조방법, 이를 이용한 플렉서블 발광 다이오드 제조방법 및 이에 의하여 제조된 플렉서블 발광 다이오드
KR101296263B1 (ko) 다양한 분리층 물질을 이용한 레이저 리프트 오프 방법
KR102042819B1 (ko) 멤브레인 게이트 fet 소자 및 그 제조방법
KR101339291B1 (ko) 유연한 집적회로 및 유연한 집적회로 제조방법
JP4545449B2 (ja) 半導体装置の製造方法
KR20230086718A (ko) 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee