KR20230086718A - 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법 - Google Patents

변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법 Download PDF

Info

Publication number
KR20230086718A
KR20230086718A KR1020237015678A KR20237015678A KR20230086718A KR 20230086718 A KR20230086718 A KR 20230086718A KR 1020237015678 A KR1020237015678 A KR 1020237015678A KR 20237015678 A KR20237015678 A KR 20237015678A KR 20230086718 A KR20230086718 A KR 20230086718A
Authority
KR
South Korea
Prior art keywords
layer
cavity
piezoelectric layer
substrate
single crystal
Prior art date
Application number
KR1020237015678A
Other languages
English (en)
Inventor
브루노 기셀랑
프랑수아-사비에르 달라스
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20230086718A publication Critical patent/KR20230086718A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/1051—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

본 발명은 복합 구조체(100)에 관한 것으로, 복합 구조체(100)는,
리시버 기판에 규정되고 고체 재료가 없거나 희생 고체 재료로 충진된 적어도 하나의 캐비티(31)를 포함하는 리시버 기판(3),
리시버 기판(3) 상에 배치된 단결정 반도체층(1)으로서, 상기 층은 구조체의 전체 범위에 걸쳐 자유 표면을 갖고 0.1 마이크론 내지 100 마이크론의 두께를 갖는, 단결정 반도체층(1),
상기 단결정 반도체층(1)에 단단히 고정되고 단결정 반도체층(1)과 리시버 기판(3) 사이에 배치된 압전층(2)을 포함한다.
본 발명은 또한 캐비티(31) 위의 움직일 수 있는 멤브레인(50)에 기초하고, 복합 구조체(100)로부터 형성된 디바이스에 관한 것이다.
마지막으로, 본 발명은 위에 언급한 복합 구조체를 제조하기 위한 방법에 관한 것이다.

Description

변형 가능한 층과 압전층을 포함하는 MEMS 애플리케이션용 복합 구조체 및 관련 제조 방법
본 발명은 마이크로일렉트로닉스 및 마이크로시스템 분야에 관한 것이다. 이는 특히 적어도 하나의 캐비티 위에서 변형될 수 있는 탄성 속성을 갖는 단결정 반도체층 및 압전층을 포함하는 복합 구조체에 관한 것이다. 본 발명은 또한 복합 구조체를 제조하기 위한 방법에 관한 것이다.
마이크로전자기계 시스템(MEMS: microelectromechanical system) 및 액추에이터 분야에서, 기판 및 구성 요소는 변형 가능한 층 위에 배치된 얇은 압전층을 포함하는 것이 통상적이다. 변형 가능한 층은 캐비티 위의 움직일 수 있는 멤브레인(movable membrane) 형태로 움직이거나 변형될 수 있는 탄성 속성을 갖는다. 멤브레인이라는 용어는 본원에서 넓은 의미로 사용되며 밀봉 또는 개구가 있는 멤브레인, 빔 또는 휨 및/또는 변형이 가능한 임의의 다른 형태의 멤브레인을 포함한다는 점에 유의한다. 변형 가능한 층은 멤브레인에 기계적 강도를 제공하는 반면 압전층은 멤브레인의 변형을 유발하거나 검출한다. 이러한 개념은 또한 음향파 필터 분야로 확장된다.
박막 압전기 - 특히 PZT(티탄산지르콘산납) - 는 공격적인 외부 환경에 민감한 경우가 많으므로 장기간 이에 노출되면 열화되기 쉽다. 이는 예를 들어, 마이크로폰, 라우드스피커 또는 압전 미세-기계 가공 초음파 트랜스듀서(pMUT: piezoelectric micro-machined ultrasonic transducer)와 같은 센서 또는 액추에이터의 경우일 수 있다. 따라서, 제조 방법에서 그 성능에 영향을 미치지 않고 압전층을 외부 환경으로부터 격리하기 위해 압전층에 보호막을 증착하는 추가 단계를 제공할 필요가 있다.
또한, PZT로 이루어진 압전층의 예를 다시 한 번 고려하면, 증착이 간단한 이러한 재료는 우수한 레벨의 품질을 달성하려면 약 700 ℃의 온도에서 재결정화 단계를 필요로 한다. 특정 애플리케이션의 경우, 압전층이 그 위에 증착되어야 하는 변형 가능한 층을 포함하는 기판은 예를 들어, 유리 또는 플라스틱 캐리어를 포함하는 경우 또는 심지어 트랜지스터와 같은 구성 요소를 포함하는 경우, 이러한 온도와 호환할 수 없는 것으로 판명될 수 있다.
본 발명은 종래 기술의 해결책에 대한 대안적인 해결책에 관한 것으로, 위에 언급한 단점의 전부 또는 일부를 개선하는 것을 목적으로 한다. 이는 특히 적어도 하나의 캐비티 위에서 변형될 수 있는 탄성 속성을 갖는 단결정 반도체층 및 압전층을 포함하는 복합 구조체에 관한 것이다. 본 발명은 또한 복합 구조체를 제조하기 위한 방법에 관한 것이다.
본 발명은 복합 구조체에 관한 것으로, 복합 구조체는,
- 리시버 기판 내에 규정되고 고체 재료가 없거나 희생 고체 재료로 충진된 적어도 하나의 캐비티를 포함하는 리시버 기판,
- 리시버 기판 상에 배치된 단결정 반도체층으로서, 상기 층은 구조체의 전체 범위에 걸쳐 자유 표면(free surface)을 갖고 0.1 마이크론 내지 100 마이크론의 두께를 갖는, 단결정 반도체층,
- 단결정 반도체층에 단단히 고정되고 단결정 반도체층과 리시버 기판 사이에 배치된 압전층을 포함한다.
본 발명에 따른 복합 구조체에서, 단결정 반도체층의 적어도 하나의 세그먼트는 캐비티에 고체 재료가 없을 때 또는 희생 고체 재료가 제거된 후에 캐비티 위에 움직일 수 있는 멤브레인(movable membrane)을 형성하도록 의도되며, 압전층은 상기 멤브레인의 변형을 유발하거나 검출하도록 의도된다.
단독으로 또는 임의의 기술적으로 가능한 조합으로 구현될 수 있는 본 발명의 다른 유리하고 비제한적인 특징에 따르면,
· 압전층은 니오브산리튬(LiNbO3), 탄탈산리튬(LiTaO3), 니오브산칼륨-나트륨(KxNa1-xNbO3 또는 KNN), 티탄산바륨(BaTiO3), 석영, 티탄산지르콘산납(PZT), 니오브산납-마그네슘과 티탄산납의 화합물(PMN-PT), 산화아연(ZnO), 질화알루미늄(AlN) 및 질화알루미늄-스칸듐(AlScN)으로부터 선택된 재료를 포함한다.
· 압전층은 10 마이크론 미만, 바람직하게는 5 마이크론 미만의 두께를 갖는다.
· 단결정 반도체층은 규소 또는 탄화규소로 이루어진다.
· 압전층은 리시버 기판의 - 적어도 하나의 - 캐비티만을 향하도록 배치된다.
· 압전층은 리시버 기판의 - 적어도 하나의 - 캐비티를 향하도록 배치되고, - 적어도 하나의 - 캐비티 너머의 리시버 기판에 단단히 고정된다.
본 발명은 또한 캐비티 위의 움직일 수 있는 멤브레인에 기초한 디바이스에 관한 것으로, 상기 디바이스는 위에 언급한 복합 구조체로부터 형성되고, 압전층과 접촉하는 적어도 2개의 전극을 포함하고,
- 캐비티에는 고체 재료가 없고,
- 단결정 반도체층의 적어도 하나의 세그먼트는 캐비티 위에 움직일 수 있는 멤브레인을 형성한다.
마지막으로, 본 발명은 복합 구조체의 제조 방법에 관한 것으로, 제조 방법은,
a) 도너 기판의 전방측과 상기 도너 기판의 매립 취약면 사이에서 경계화된 단결정 반도체층을 포함하는 도너 기판을 제공하는 단계로서, 상기 층은 0.1 마이크론 내지 100 마이크론의 두께를 갖는, 도너 기판을 제공하는 단계,
b) 상기 기판에 규정되고 상기 리시버 기판의 전방측 상으로 개방되는 적어도 하나의 캐비티를 포함하는 리시버 기판을 제공하는 단계로서, 캐비티에는 고체 재료가 없거나 희생 고체 재료로 충진되는, 리시버 기판을 제공하는 단계,
c) 도너 기판의 전방측 및/또는 리시버 기판의 전방측 상에 배치되도록 압전층을 형성하는 단계,
d) 각각의 전방측을 통해 도너 기판과 리시버 기판을 접합하는 단계,
e) 단결정 반도체층, 압전층 및 리시버 기판을 포함하는 복합 구조체를 형성하기 위해 매립 취약면을 따라 도너 기판의 나머지로부터 단결정 반도체층을 쪼개는 단계를 포함한다.
단독으로 또는 임의의 기술적으로 가능한 조합으로 구현될 수 있는 본 발명의 다른 유리하고 비제한적인 특징에 따르면,
· 매립 취약면은 도너 기판에 가벼운 종을 주입하여 형성되고, 상기 매립 취약면을 따른 쪼개짐이 열처리 및/또는 기계적 응력의 인가를 통해 획득된다.
· 매립 취약면은 0.7 J/m2보다 낮은 결합 에너지를 갖는 계면에 의해 형성된다.
· 제조 방법은 상기 전극이 압전층과 접촉하도록, 단계 c) 전 및/또는 후에 금속 전극을 형성하는 단계를 포함한다.
· 단계 c)는 압전층이 도너 기판의 전방측 상에 형성될 때, 접합하는 단계, 단계 d)의 끝에서 - 적어도 하나의 - 캐비티만을 향하는 압전층을 보존하기 위해 상기 압전층의 국부 에칭을 포함한다.
본 발명의 다른 특징 및 이점은 첨부된 도면을 참조하여 제공되는 본 발명의 다음의 상세한 설명으로부터 명백해질 것이다.
도 1a, 도 1b 및 도 1c는 본 발명에 따른 복합 구조체를 도시한다.
도 2는 캐비티 위의 움직일 수 있는 멤브레인에 기초한 디바이스를 도시하며, 상기 디바이스는 본 발명에 따른 복합 구조체로부터 형성된다.
도 3a 내지 도 3f 및 도 6은 본 발명에 따른 복합 구조체를 제조하기 위한 방법의 단계를 도시한다.
도 4a 및 도 4b는 본 발명에 따른 제조 방법의 구현의 제1 변형에 따른 도너 기판을 도시한다.
도 5a 및 도 5b는 본 발명에 따른 제조 방법의 구현의 제2 변형에 따른 도너 기판을 도시한다.
도면에서, 동일한 참조는 동일한 유형의 요소에 사용될 수 있다. 도면은 가독성을 위해 축척대로가 아닌 개략적인 표현이다. 특히, z-축을 따른 층의 두께는 x-축 및 y-축을 따른 횡방향 치수와 관련하여 축척대로가 아니며; 서로에 대한 층의 상대적 두께가 도면에서 반드시 준수되지는 않았다.
본 발명에 따른 복합 구조체(100)는 고체 재료가 없거나 희생 고체 재료로 충진된 적어도 하나의 캐비티(31)를 포함하는 리시버 기판(3)을 포함한다(도 1a 및 도 1b). 리시버 기판(3)은 유리하게는 100 mm보다 큰 직경, 예를 들어, 150 mm, 200 mm 또는 300 mm의 직경을 갖는 웨이퍼 형태를 취한다. 그 두께는 통상적으로 200 내지 900 마이크론이다. 이는 그 기능이 본질적으로 기계적인 경우 바람직하게는 저비용 재료(규소, 유리, 플라스틱)로 구성되거나, 보다 복잡한 통합 디바이스가 복합 구조체(100) 상에 형성되도록 의도되는 경우 (예를 들어, 트랜지스터와 같은 구성 요소를 포함하는) 기능화된 기판으로 형성된다.
복합 구조체(100)는 또한 압전층(2) 상에 배치된 단결정 반도체층(1)을 포함한다. 이러한 층(1)은 매우 제어된 방식으로 캐비티 위에서 변형될 수 있는 기계적 속성을 갖는다. 층(1)의 단결정 특징은 예를 들어, 다결정 재료의 경우와 반대로 그 속성, 증착 조건(입자의 크기와 형상, 입자 경계의 특성, 응력 등)에 매우 의존하는 기계적 속성의 안정성과 재현성을 보장한다. 단결정 재료의 경우, 층(1)의 기계적 속성은 탄성 계수(영(Young) 계수) 또는 푸아송비(Poisson's ratio)와 같은 몇몇 기본 파라미터를 아는 것만으로도 간단한 방식으로 제어, 시뮬레이팅 및 예상될 수 있다. 이러한 반도체층(1)은 나머지 설명에서 동등하게 단결정층(1) 또는 탄성층(1)으로 지칭될 것이다.
바람직하게, 비제한적으로 이는 규소 또는 탄화규소로 형성된다. 이는 유리하게는 0.1 마이크론 내지 100 마이크론의 두께를 갖는다.
복합 구조체(100)는 또한 단결정 반도체층(1)에 단단히 고정되고 단결정 반도체층(1)과 리시버 기판(3) 사이에 배치되는 압전층(2)을 포함한다.
도 1a에 예시된 제1 변형에 따르면, 압전층(2)은 그 측면 중 하나를 통해 단결정 반도체층(1)과 접촉(직접 접촉 또는 간접 접촉, 즉, 다른 층을 통한 접촉)하고 그 다른 측면을 통해 리시버 기판(3)과 (직접 또는 간접) 접촉한다. 리시버 기판(3)이 반도체 또는 도전 특성을 갖는다면, 기판(3)과 압전층(2) 사이에 중간 절연층(43)이 가능하게 제공될 수 있다(도 1b). 리시버 기판(3)이 절연 특성을 갖는다면, 이러한 절연층(43)은 전기적 이유로 필요하지 않을 것이지만 층들 사이의 접착 및/또는 압전층(2)의 구조적 품질을 개선하는 데 가능하게는 유용할 것이다.
도 1c에 예시된 제2 변형에 따르면, 압전층(2)은 그 측면 중 하나를 통해 국부적으로 단결정 반도체층(1)과 접촉(직접 접촉 또는 간접 접촉, 즉, 다른 층을 통한 접촉)하고, 그 다른 측면은 리시버 기판(3)의 (적어도 하나의) 캐비티(31)를 향하도록 위치된다.
설명된 변형 중 어느 하나에서, 탄성층(1)과 압전층(2) 사이에 가능하게는 중간 절연층(41)이 제공될 수 있다(도 1b).
중간 절연층(41, 43)은 통상적으로 산화규소(SiO2) 또는 질화규소(SiN)로 구성된다.
압전층(2)은 니오브산리튬(LiNbO3), 탄탈산리튬(LiTaO3), 니오브산칼륨-나트륨(KxNa1-xNbO3 또는 KNN), 티탄산바륨(BaTiO3), 석영, 티탄산지르콘산납(PZT), 원하는 특성에 따라 다양한 비율(예를 들어, 70/30 또는 90/10)의 니오브산납-마그네슘과 티탄산납의 화합물(PMN-PT), 산화아연(ZnO), 질화알루미늄(AlN) 및 질화알루미늄-스칸듐(AlScN) 등을 포함할 수 있다. 압전층(2)의 두께는 통상적으로 0.5 마이크론 내지 10 마이크론, 바람직하게는 1 마이크론 내지 5 마이크론에서 변할 수 있다.
복합 구조체(100)에서, 압전층(2)은 탄성층(1)에 의해 보호된다. 따라서, 특정 경우에, 외부 환경으로부터 압전층(2)을 보호하기 위해 및/또는 압전층(2)을 제한하기 위해 추가적인 보호층이 필요하지 않을 수 있다(납을 기반으로 하는 압전기는 특정 애플리케이션과 호환되도록 매립되어야 함). 대안적으로, 보호층에 대해 준비될 것이지만, 그 후 보호층은 표준 종래 기술의 층에 대해 단순화될 수 있을 것이다. 또 다른 옵션에 따르면, 표준 보호층을 유지하는 것이 바람직할 수 있지만, 본 발명에 의해 이미 제공되는 보호로 인해 그 효과가 증가될 것이다.
복합 구조체(1)는 단결정층(1)의 적어도 하나의 세그먼트를 포함하고 리시버 기판(3)에서 생성된 캐비티(31)에 걸쳐 있는 멤브레인(50)을 제공한다. 서두에서 언급한 바와 같이, 압전층(2)은 캐비티(31) 위의 상기 멤브레인(50)의 변형을 유발 또는 검출하기 위해 제공된다.
따라서, 캐비티(31) 위의 움직일 수 있는 멤브레인(50)에 기초하는 디바이스(150)는 위에 언급한 복합 구조체(100)로부터 형성될 수 있다(도 2). 디바이스(150)는 압전층(2)과 접촉하는 적어도 2개의 전극(21, 22)을 포함하며; 이는 멤브레인(50)의 변형과 연관된 전기 신호를 송신 및/또는 수집하도록 의도된다. 전극(21, 22)은 특히 백금, 알루미늄, 티타늄 또는 심지어 몰리브덴으로 형성될 수 있다. 도 2의 예에서, 전극(21, 22)은 탄성층(1)을 향하는 압전층(2)의 측면에 대해 배치된다. 대안적으로, 전극(21, 22)은 (리시버 기판(3)을 향하는) 다른 측면 상에 배치될 수 있거나, 각각 압전층(2)의 어느 하나의 측면 상에 배치될 수 있다. 전극(21, 22)이 압전층(2)의 동일한 측면 상에 배치될 때, 전극(21, 22)은 유리하게는 서로 맞물린 빗의 형태를 취한다. 모든 경우에, 단결정층(1) 및/또는 리시버 기판(3)으로부터 전극(21, 22)을 절연시키기 위해, 하나(또는 하나보다 많은) 절연층(들)(41, 43)이 중간 위치에 제공된다.
디바이스(150)에서, 멤브레인(50)의 변형을 허용하기 위해 (적어도 하나의) 캐비티(31)에는 고체 재료가 없다. 하나의 원하는 애플리케이션에서, 캐비티(31)는 따라서 개방되거나 폐쇄될 수 있고, 폐쇄는 가능하게는 불침투성의 시일(seal)까지 될 수 있다. 후자의 경우에, 제어된 대기는 상기 캐비티(31)에 제한될 수 있다. 제어된 대기는 가능하게는 상대적으로 높은 진공(예를 들어, 10-2 mbar와 대기압 사이) 및/또는 특정 가스 혼합물(예를 들어, 중성 대기, 질소 또는 아르곤 또는 주변 공기)에 대응할 것이다.
개방 캐비티의 경우, 캐비티는 다수의 방식으로 개방될 수 있다. 이는 리시버 기판(3)을 통해 후방측으로부터 개방될 수 있다. 이는 또한 리시버 기판(3)에서 생성된 횡방향 채널을 통해 개방될 수 있다. 이는 또한 멤브레인(50)을 통해 생성된 하나 이상의 관통-오리피스(orifice)를 통해 개방될 수 있다. 매립된 가요성 빔은 개방-캐비티 유형의 복합 구조체와 일반적으로 연관된 설계의 일 예이다.
탄성층(1)의 적어도 하나의 세그먼트는 캐비티(31) 위에서 움직일 수 있는 멤브레인(50)을 형성한다. 또한, 기능 요소(51)는 탄성층(1) 상에 또는 탄성층(1)에서 생성되어 압전층(2)의 전극 및/또는 일반적으로 멤브레인과 상호 작용할 수 있다. 선택적으로, 기능 요소(51)는 트랜지스터, 다이오드 또는 기타 마이크로전자 구성 요소를 포함할 수 있다.
압전층(2)이 탄성층(1) 아래 매립되므로, 상기 층(1)을 통해 그리고 존재하는 경우 전극(21, 22)이 복합 구조체(100)의 전방측으로부터 전기적으로 연결될 수 있게 하는 중간 절연층(41)을 통해 연장되는 도전성 비아(52)를 생성하는 것이 권고될 수 있다. 대안적으로, 리시버 기판(3) 및 존재하는 경우 중간 절연층(43)을 통해 경로의 전체 또는 일부를 통과하는 도전성 비아에 의해 복합 구조체의 후방측으로부터 전기적 연결이 달성될 수 있다.
본 발명은 또한 위에 언급한 복합 구조체(100)를 제조하기 위한 방법에 관한 것이다. 방법은 우선 전방측(10a) 및 후방측(10b)을 갖는 도너 기판(10)을 제공하는 단계를 포함한다. 도너 기판(10)은 유리하게는 100 mm보다 큰 직경, 예를 들어, 150 mm, 200 mm 또는 300 mm의 직경을 갖는 웨이퍼 형태를 취한다. 두께는 통상적으로 200 내지 900 마이크론이다.
도너 기판(10)은 단결정 반도체층(1)을 포함하며, 이는 그 전방측(10a)과 상기 도너 기판(10)에 형성된 매립 취약면(11) 사이에서 경계화된다(도 3a).
제1 실시예에 따르면, 얇은 단결정층(도 4a)을 전사하는 데 특히 적합한 Smart CutTM 방법의 원리에 따라, 도너 기판(10)에 가벼운 종을 주입함으로써 매립 취약면(11)이 형성된다. 도너 기판(10)은 단결정층(1)을 타깃으로 하는 탄성 속성을 갖는 블랭크(blank) 단결정 기판일 수 있다. 이는 또한 가능하게는 예를 들어, 단결정 규소 웨이퍼의 문제일 것이다. 대안적으로, 이는 탄성층(1)이 묘사될 수 있는 도너층(12)을 그 전방측(10a) 상에 가질 수 있다(도 4b). 도너층(12)은 도너 기판(10)에 강도를 제공할 수 있는 임의의 캐리어(13) 상에 배치될 수 있지만, 물론 캐리어는 방법의 나머지 단계와 호환될 수 있어야 한다. 이는 예를 들어, 낮은 품질의 단결정 규소로 이루어진 캐리어 웨이퍼(13) 상에 에피택시에 의해 생성된 규소로 이루어진 도너층(12)의 문제일 수 있다.
이러한 제1 실시예는 2 마이크론보다 작은 두께의 단결정층에 특히 적합하다.
제2 실시예에 따르면, 매립 취약면(11)은 방법에서 후속하여 상기 계면에서의 쪼개짐을 허용하기 위해 통상적으로 0.7 J/m2보다 낮은 결합 에너지를 갖는 계면에 의해 형성된다. 이 경우, 도너 기판(10)은 분리 가능한 기판이며, 그 두 2개의 예가 도 5a 및 도 5b에 예시되어 있다. 이는 분리 가능한 결합 계면(11)을 통해 캐리어(13)에 접합된 표면층(12)으로부터 형성된다. 이러한 계면(11)은 예를 들어, 표면층(12)의 표면 및/또는 캐리어(13)의 표면을 분자 부착에 의한 직접 결합 전에 거칠게 함으로써 획득될 수 있다. 접합된 표면이 통상적으로 0.5 nm 내지 1 nm RMS(20 마이크론 x 20 마이크론의 스캔에서 AFM에 의해 측정)의 거칠기를 갖는다는 사실은 계면(11)의 결합 에너지를 감소시키고 분리 가능한 특징을 제공한다.
도 5a의 제1 예에서, 분리 가능한 도너 기판(10)의 표면층(12)은 단결정층(1)이다.
도 5b의 제2 예에서, 표면층(12)은 한편으로는 결정층(1)을 형성하는 층(12a)을 포함하고, 다른 한편으로는 유리하게는 산화규소로 이루어진 제1 결합층(12b)을 포함한다. 따라서, 이러한 제1 결합층(12b)의 접합될 표면은 거칠게 처리되어 장래의 결정층(1)이 이러한 처리를 받는 것을 방지한다. 선택적으로, 제2 결합층(13b)은 캐리어(13)의 베이스(13a) 상에 배치될 수 있다. 이러한 제2 결합층은 유리하게는 제1 결합층(12b)과 동일한 특성을 가지며 표면층(12)이 이로부터 쪼개진 후 베이스(13a)의 재사용을 용이하게 한다. 설명된 양쪽 예에서, 단결정 층(1)의 전부 또는 일부를 형성하도록 의도된 표면층(12)은 분리 가능한 계면(11)에 의해 캐리어(13)에 접합된 단결정 초기 기판으로부터 획득될 수 있으며, 이후 수 마이크론 내지 수십 마이크론의 두께로 기계적으로, 화학-기계적으로 및/또는 화학적으로 박형화된다. 표면층(12)의 더 작은 두께의 경우, Smart CutTM 방법은 가능하게는 예를 들어, 분리 가능한 계면(11)을 통해 초기 기판으로부터 캐리어(13)로 상기 표면층(12)을 전사하도록 구현될 것이다.
제3 실시예에 따르면, 매립 취약면(11)은 다공성 층, 예를 들어 다공성 규소로 이루어진 것에 의해, 또는 임의의 다른 취약층, 막 또는 상기 층을 따라 후속하여 쪼개질 수 있는 계면에 의해 형성될 수 있다.
이러한 실시예 중 어느 하나에서, 단결정 반도체층(1)의 특징은 애플리케이션을 타깃으로 한 탄성 속성을 층 상에 부여하도록 선택된다. 결정층(1)의 두께는 0.1 마이크론 내지 100 마이크론일 수 있다. 그 재료는 예를 들어, 규소, 탄화규소 등에서 선택된다.
그 후, 제조 방법은 전방측(3a) 및 후방측(3b)을 갖는 리시버 기판(3)을 제공하는 단계를 포함한다(도 3b). 리시버 기판(3)은 유리하게는 100 mm보다 큰 직경, 예를 들어, 150 mm, 200 mm 또는 300 mm의 직경을 갖는 웨이퍼 형태를 취한다. 그 두께는 통상적으로 200 내지 900 마이크론이다. 바람직하게는 그 기능이 본질적으로 기계적인 경우 이는 저비용 재료(규소, 유리, 플라스틱)로 바람직하게 형성되거나, 통합 디바이스가 형성되도록 의도된 경우 기능화된 기판(예를 들어, 트랜지스터와 같은 구성 요소를 포함)으로부터 형성된다.
모든 경우에, 리시버 기판(3)은 그 전방측(3a) 상에 개방되는 적어도 하나의 캐비티(31)를 포함한다. 하나 또는 캐비티(31)가 아래에서 언급될 것이지만, 리시버 기판(3)은 유리하게는 전방측(3a) 전체에 걸쳐 분포된 복수의 캐비티(31)를 포함한다. 캐비티(31)는 가능하게는 전방측(3a)의 (x, y) 평면에서 수십 마이크론 내지 수백 마이크론의 치수와, 전방측(3a)에 수직인 z-축을 따라 약 수십 마이크론 내지 약 수십 마이크론의 높이(또는 깊이)를 가질 것이다.
캐비티(31)는 비어 있을 수 있고, 즉 고체 재료가 없을 수 있거나, 복합 구조체(100)를 제조하기 위한 방법에서 또는 상기 복합 구조체(100)에 구성 요소의 제조 동안 나중에 제거될 희생 고체 재료로 충진될 수 있다.
제조 방법의 후속 단계를 용이하게 하기 위해 이 단계에서 충진된 캐비티(31)를 갖는 것이 더 유리할 수 있다는 것에 유의한다. 캐비티(31)에 배치된 희생 재료는 산화규소, 질화규소, 비정질 또는 다결정 규소 등일 수 있다. 이는 리시버 기판(3)의 특성에 따라 선택된다. 구체적으로, 이 재료는 복합 구조체(100)가 형성된 후에 제거되도록 의도되며: 따라서 이는 리시버 기판(3)과 탄성층(1) 및 압전층(2)(캐비티 위에 배치됨)에 대해 우수한 선택성으로 화학적으로 에칭될 수 있어야 한다.
그 후 제조 방법은 압전층(2)을 형성하는 단계 c)를 포함한다. 이러한 층(2)은 도너 기판(10)의 단결정층(1) 및/또는 리시버 기판(3) 상에 직접 또는 중간 절연층(41, 43)을 통해 형성된다.
도 3c의 예에서, 압전층(2)은 리시버 기판(3) 상에 배치된다. 대안적으로, 이는 도너 기판(10) 상에 배치될 수 있다. 후자의 경우, 단계 c)는 층(2)의 (x, y) 평면에서 패턴을 생성하기 위해("패터닝") 압전층(2)의 국부 에칭을 포함할 수 있다. 이는 다음 단계, 단계 d)의 끝에서 리시버 기판(3)의 하나 이상의 캐비티를 향하도록 위치되게 의도된 압전층(2)의 하나 이상의 슬래브를 규정하는 것을 가능하게 한다. 따라서, 패터닝된 압전층(2)은 탄성층(1)과 상기 리시버 기판(3) 사이에 배치되더라도 리시버 기판(3)과 접촉하지 않는다. 제조 방법의 끝에서, 도 1c에 예시된 것과 같은 복합 구조체(100)가 이에 따라 획득될 수 있다.
압전층(2)은 물리 기상 증착(PVD: physical vapor deposition), 펄스화된 레이저 증착(PLD: pulsed laser deposition), 졸-겔 방법 또는 에피택셜 방법과 같은 증착 기술을 사용하여 증착에 의해 형성될 수 있으며; 특히 PZT, AlN, KNN, BaTiO3, PMN-PT, ZnO, AlScN 등과 같은 증착된 재료를 언급할 수 있다. 압전층(2)은 대안적으로 소스 기판으로부터 목적 기판(도너 기판(10) 및/또는 리시버 기판(3))으로 층을 전사함으로써 형성될 수 있다. 소스 기판은 가능하게는 특히 LiNbO3, LiTaO3 등으로 이루어질 것이다. 압전층(2)은 사용되는 기술 및 선택된 재료에 따라 단결정 또는 다결정일 수 있다.
압전층(2)의 특성에 따라, 그 형성은 비교적 높은 온도를 필요로 할 수 있다. 리시버 기판(3)이 기능화된 기판(구성 요소를 포함하는 기판)에 기초하는 경우, 압전층(2)은 유리하게는 도너 기판(10) 상에 생성된다. 리시버 기판(3)이 압전층(2)의 형성 온도와 호환되는 경우, 압전층(2)은 가능하게는 도너 기판(10) 및 리시버 기판(3) 중 하나 또는 둘 모두에서 생성될 것이다.
도너 기판(10)은 압전층(2)이 상기 기판(10) 상에 형성될 때 압전층(2)을 형성하기 위해 필요한 온도와 호환될 수 있도록 위에 언급한 구현 모드 중에서 물론 선택된다. 이러한 선택은 또한 도너 기판(10)과 리시버 기판(3)이 접합되기 전에 압전층(2) 및/또는 탄성층(1) 상에 구현하는 것이 바람직한 임의의 기술적 동작을 고려하여 이루어질 것이다.
예를 들어, 그 자체로 알려진 바와 같이, PZT는 수 마이크론의 통상적인 두께를 갖는 졸-겔 방법을 사용하여 실온에서 증착될 수 있다. 우수한 품질의 PZT로 이루어진 압전층(2)을 획득하기 위해, 약 700 ℃의 온도에서 결정화 어닐링을 수행할 필요가 있다. 압전층(2)이 도너 기판(10) 상에 형성되는 경우, 위에서 언급한 제2 실시예에 따른 분리 가능한 기판이 그에 따라 바람직하게 선택될 것이며, 이는 700 ℃ 이상의 온도와 호환된다. 여기서 호환 가능하다는 것은 분리 가능한 기판이 위에 언급한 온도를 인가한 후에도 그 분리 가능한 특징을 보존한다는 것을 의미한다.
다른 예에 따르면, 다결정 AlN 층은 통상의 캐소드-스퍼터링 기술을 사용하여 250 ℃ 내지 500 ℃에서 증착될 수 있다. 결정화 어닐링은 필요하지 않다. 위에서 언급한 3개의 실시예의 도너 기판(10)은 대부분의 리시버 기판(3)과 같이 기능화될 때에도 이러한 증착과 호환될 수 있다.
본 발명에 따른 제조 방법은 압전층(2)의 증착 전 및/또는 후에 압전층(2)과 접촉하는 금속 전극(21, 22)을 형성하는 단계를 유리하게 포함한다. 전극(21, 22)은 압전층(2)의 단일 측면 상에 형성되고 바람직하게는 맞물린 빗의 형태를 취하거나, 2개의 금속막과 같은 형태로 층(2)의 양쪽 측면 상에서 형성된다. 전극(21, 22)을 형성하는 데 사용되는 재료는 가능하게는 특히 백금, 알루미늄, 티타늄 또는 심지어 몰리브덴일 것이다.
전극(21, 22)은 결정층(1)과 직접 접촉하지 않아야 하므로; 중간 절연층(41)을 제공하는 것이 필요하다(도 3c). 전극(21, 22)은 또한 리시버 기판(3)이 반도체 또는 도전 특성을 가질 때 리시버 기판(3)과 직접 접촉하지 않아야 한다는 점에 유의하며; 이 경우, 압전층(2)과 리시버 기판(3) 사이에 중간 절연층(43)이 제공된다.
압전층(2)의 형성 후, 제조 방법은 도너 기판(10)과 리시버 기판(3)을 각각의 전방측(10a, 3a)을 통해 접합하는 단계를 포함한다(도 3d). 다양한 접합 기술을 고안할 수 있다. 특히 분자 부착에 의한 직접 결합 또는 열압착 또는 심지어 폴리머 결합에 의한 결합을 절연 또는 금속 특성의 접합된 표면과 함께 구현하는 것이 가능할 것이다. 따라서 결합 계면(6)은 방법의 이 단계에서 결합된 구조를 형성하는 2개의 기판(10, 3) 사이에 규정된다.
도 3c 및 도 3d에 예시된 제1 옵션에 따르면, 압전층(2)은 접합되기 전에 자유측 상에 2개의 서로 맞물린 전극(21, 22) 및 절연층(41)을 포함한다. 절연층(41)은 도너 기판(10)으로부터 전극(21, 22)을 전기적으로 절연하고 접합 형성을 촉진한다.
제2 옵션에 따르면, 압전층(2)은 (도 6에 예시된 바와 같이) 상기 층(2)의 어느 한 측면 상에 배치된 금속막에 의해 형성된 제1 전극(21) 및 제2 전극(22)을 포함한다. 따라서, 압전층(2)의 한 측면 상의 전극(22)의 존재를 이용하는 금속 결합이 유리하게 구현될 수 있을 것이다. 그 후, 도너 기판(10)은 전극(22)과 접촉하게 되는 금속 결합층(61)을 포함할 수 있다. 결합층(61)과 단결정층(1) 사이에는 중간 절연층(41)이 제공될 수 있다.
제1 및 제2 옵션은 리시버 기판(3) 상에 증착된 압전층(2)으로 예시되며; 이러한 옵션은 상기 층이 도너 기판(10) 상에 증착되는 경우 유사하게 적용됨에 유의한다.
본 발명에 따른 제조 방법은 마지막으로 도너 기판(10)의 나머지(10')로부터 단결정층(1)을 매립 취약면(11)을 따라 쪼개는 단계를 포함한다(도 3e). 따라서, 리시버 기판(3) 상에 자체로 배치된 압전층(2) 상에 배치된 단결정 반도체층(1)을 포함하는 복합 구조체(100)가 획득된다.
쪼개는 단계는 도너 기판(10)의 선택된 실시예에 따라 다양한 방식으로 수행될 수 있다.
특히, 제1 실시예에 따르면, 매립 취약면을 따른 쪼개짐은 열처리 및/또는 기계적 응력을 가함으로써 달성되며, 이러한 열처리 및/또는 기계적 응력은 주입된 종에 의해 생성된 가스 압력 하에서 미세 균열 영역에서 분할을 유발할 것이다.
제2 실시예에 따르면, 매립 취약면(11)을 따른 분할은 바람직하게는 분리 가능한 계면에 기계적 응력을 인가함으로써 달성된다.
제3 실시예에 따르면, 기계적 응력의 인가도 바람직하다.
접합된 기판의 에지 사이에 베벨링된(bevelled) 도구, 예를 들어 테프론(Teflon) 블레이드를 삽입함으로써 기계적 응력이 인가될 수 있으며: 견인력은 분할 또는 결합 해제파가 개시되는 매립 취약면(11)으로 전달된다. 물론, 결합된 구조의 결합 계면(6)에도 견인력이 인가된다. 따라서, 이러한 계면(6)이 아닌 매립 취약면(11)에서 쪼개짐이 발생하도록 이 계면(6)을 충분히 강화하는 것이 중요하다.
쪼개진 후 단결정층(1)의 자유 표면에 대응하는 복합 구조체(100)의 전방측(100a)을 마감하는 단계는 재료의 거칠기, 결함 또는 특성의 측면에서 우수한 품질 레벨을 복원하기 위해 가능하게 수행될 것이다. 이러한 마감은 화학-기계적 연마, 클리닝 및/또는 화학적 에칭에 의한 평활화를 포함할 수 있다.
획득된 복합 구조체(100)로부터 캐비티(31) 위의 움직일 수 있는 멤브레인(50)에 기초하여 디바이스(150)를 생성하는 것이 가능하다. 이를 위해, 단결정층(1), 압전층(2) 및 잠재적으로 전극(21, 22) 및 중간 절연층(41, 43, 61)을 통해 생성된 개구는 캐비티(31)에 충진되는(캐비티(31)가 실제로 방법의 이 단계에서 충진되는 경우) 재료가 선택적으로 에칭될 수 있게 한다.
압전층(2)의 전극에 연결되거나 멤브레인(50)과 상호 작용하도록 의도된 기능 요소(51)는 탄성층(1) 상에 또는 탄성층(1)에 생성될 수 있다(도 3f). 이러한 기능 요소(51)는 트랜지스터, 다이오드 또는 다른 마이크로 전자 구성 요소를 포함할 수 있다. 복합 구조체(100)는 견고하고 표면 구성 요소의 잠재적인 생산을 더욱 용이하게 하는 블랭크 평면 자유 표면(100a)을 갖는 단결정층(1)을 입수한다는 점에서 유리하다.
탄성층(1)을 통해 연장되는 도전성 비아(52)는 전극(21, 22)이 필요한 경우 기능 요소(51)에 전기적으로 연결될 수 있게 한다.
구현 예:
제1 예에 따르면, 도너 기판(10)은 분리 가능한 기판이고, 매립 취약면(11)은 거칠어졌거나 낮은 온도 안정성을 갖는 결합 계면에 대응한다. 도너 기판(10)은 두꺼운 SOI 유형이고, 그 중심에 분리 가능한 인터페이스(11)가 있는 매립된 산화규소층(12b, 13b) 상에 20 마이크론의 단결정 규소로 이루어진 표면층(12a)을 갖는다(도 5b). 산화규소층(12b, 13b)은 그 자체가 규소로 이루어진 캐리어 기판(13a) 상에 배치된다.
만족스럽게 조직화된 성장을 촉진하고 따라서 후속적으로 증착될 층(금속 전극(21, 22) 및 압전층(2))이 우수한 품질을 갖도록 보장하기 위해 도너 기판(10)의 전방측(10a) 상에 산화규소로 이루어진 핵생성층이 형성된다. 백금으로 이루어진 제1 전극(21, 22)을 형성하도록 의도된 금속막이 핵생성층 상에 증착된다. 산화규소에 대한 이러한 금속막의 부착을 개선하기 위해, 티타늄으로 만들어진 중간 부착-촉진층이 백금 아래에 사전에 증착된다. 그 후, PZT로 이루어진 압전층(2)의 통상의 졸-겔 증착이 수 마이크론, 예를 들어 1 내지 5 마이크론 두께의 층을 형성하기 위해 수행된다. 그 후 약 650 ℃ 내지 750 ℃의 온도에서 결정화 어닐링이 압전층(2)이 구비된 도너 기판(10)에 인가된다. 백금으로 이루어진 제2 전극(21, 22)은 PZT층(2)의 자유 표면 상의 금속막의 형태로 증착된다.
리시버 기판(3)은 예를 들어, 50 마이크론의 횡방향 치수와 5 마이크론의 깊이를 갖는 정사각 형상의 에칭된 캐비티(31)가 있는 블랭크 규소 기판이다. 캐비티(31)에는 고체 재료가 없다. 캐비티(31)의 바닥 및 측벽을 포함하여 리시버 기판(3) 상에 0.5 마이크론의 산화규소층이 증착된다.
도너 기판(10)과 리시버 기판(3)은 도너 기판(10)의 전방측(10a) 상의 전극의 막과 캐비티(31)를 넘어 리시버 기판(3)의 전방측(3a) 상에 사전에 증착된 금속층 사이의 열압착을 통한 금속 결합에 의해 접합된다. 열압착 조건은 특히 접합될 금속의 선택에 따른다. 300 ℃ 내지 500 ℃의 온도가 예를 들어, 리시버 기판(3)의 전방측(3a) 상에 증착된 금속층을 위해 금이 선택된 경우에 채용될 것이다.
접합된 두 기판의 에지 사이에 테프론 블레이드의 삽입은 분리 가능한 계면(11)에 기계적 응력을 인가하는데; 분리 가능한 계면(11)은 결합된 구조의 가장 약한 영역이기 때문에, 상기 계면(11)을 따라 쪼개짐이 발생하여 한편으로는 복합 구조체(100)의 형성으로 이어지고 다른 한편으로는 도너 기판(10)의 나머지(10')의 획득으로 이어진다.
따라서, 각각의 캐비티(31)에 걸쳐 있는 멤브레인(50)이 획득된다. 멤브레인(50)은 단결정 규소로 이루어진 20 마이크론의 탄성층(1)과 수 마이크론 두께의 전극(21, 22)을 갖는 압전층(2)을 포함한다.
복합 구조체(10)의 복수의 디바이스를 전기적으로 절연하고 기능 요소를 형성하는 것을 목적으로 하는 추가 단계가 가능하게는 구현될 것이다.
제2 예에서, 초기 도너 및 리시버 기판(10, 3)은 제1 예의 것들과 유사하다. 리시버 기판(3)은 그 전방측(3a) 상에 산화규소층을 포함한다. 이 때, 캐비티(31)는 복합 구조체(100)의 제조 후에 에칭되도록 의도된 희생 재료인 산화규소로 충진된다.
그 후 PZT로 이루어진 압전층(2)의 통상의 졸-겔 증착은 리시버 기판(3) 상에 수 마이크론의 층을 형성하기 위해 수행된다. 700 ℃에서 결정화 어닐링이 그 압전층(2)이 구비된 리시버 기판(3)에 적용된다. 그 후 PZT층(2)의 자유 표면 상에 백금으로 이루어진 서로 맞물린 전극(21, 22)이 생성된다.
산화규소로 이루어진 절연층(41)이 도너 기판(10)에 대한 부착을 촉진하기 위해 전극(21, 22) 및 압전층(2) 상에 증착된 후 (예를 들어, 화학-기계적 연마에 의해) 평탄화된다.
도너 기판(10)과 리시버 기판(3)의 각각의 전방측은 분자 부착을 통한 직접 산화물/규소 결합에 의해 접합된다. 결합 계면(6)을 강화하기 위한 열처리는 600 ℃ 내지 700℃의 온도에서 수행된다.
접합된 두 기판의 에지 사이에 테프론 블레이드의 삽입은 분리 가능한 계면(11)에 기계적 응력이 인가하는데; 분리 가능한 계면(11)은 결합된 구조의 가장 약한 영역이기 때문에, 상기 계면(11)을 따라 쪼개짐이 발생하여 한편으로는 복합 구조체(100)의 형성으로 이어지고 다른 한편으로는 도너 기판(10)의 나머지(10')의 획득으로 이어진다.
캐비티(31)를 충진하는 희생 재료는 이 단계에서 또는 단결정층(1) 상에 구성 요소 또는 다른 기능적 요소(51)의 생성 후에 후속적으로 에칭될 수 있다. 따라서, 각각의 캐비티(31)에 걸쳐 있는 멤브레인(50)이 획득된다. 멤브레인(50)은 20 마이크론의 단결정 규소로 된 탄성층(1)과 수 마이크론 두께의 맞물린 전극을 갖는 압전층(2)을 포함한다.
제3 예에 따르면, 도너 기판(10)은 단결정 규소로 이루어진 기판이고 매립 취약면(11)은 210 keV의 에너지와 약 7x1016/cm2의 도즈(dose)의 수소 이온이 주입된 영역에 대응한다. 따라서, 약 1.5 마이크론의 단결정층(1)이 도너 기판(10)의 전방측(10a)과 주입된 영역(11) 사이에서 경계화된다.
그 후, 절연층으로 사전에 제공되었을 도너 기판(10)의 전방측 상에 0.5 내지 1 마이크론 두께의 층을 형성하기 위해, 다결정 AlN으로 이루어진 압전층(2)의 캐소드 스퍼터링에 의한 통상적인 증착이 수행된다. 그 후, 몰리브덴으로 이루어진 전극(21, 22)이 AlN층(2)의 각각의 측면 상에 생성된다.
리시버 기판(3)은 25 마이크론의 횡방향 치수 및 0.3 마이크론의 깊이를 갖는 예를 들어, 정사각 형상의 에칭된 캐비티(31)가 있는 블랭크 규소 기판이다. 캐비티(31)는 복합 구조체(100)의 제조 후에 에칭되도록 의도된 희생 재료인 산화규소로 충진된다.
산화규소로 이루어진 절연층이 전극(21, 22) 및 압전층(2) 상에 증착된 후, 리시버 기판(3)에 대한 부착을 촉진하기 위해 (예를 들어 화학-기계적 연마에 의해) 평탄화된다.
도너 기판(10)과 리시버 기판(3)의 각각의 전방측은 분자 부착을 통한 직접 산화물/규소 결합에 의해 접합된다. 결합 계면(6)을 강화하기 위한 열처리는 350 ℃의 온도에서 수행된다.
약 500℃의 온도에서 결합된 구조에 열처리를 적용하여 매립 취약면(11)을 따른 쪼개짐이 획득되며, 분할파는 상기 영역을 통해 바로 전파될 때까지 주입된 영역의 압력 하에서 성장하는 미세 균열로부터의 결과이다. 이러한 쪼개짐은 한편으로는 복합 구조체(100)의 형성으로 이어지고, 다른 한편으로는 도너 기판(10)의 나머지(10')의 획득으로 이어진다.
단결정 규소로 이루어진 층(1)의 자유 표면에 우수한 품질 레벨과 낮은 거칠기를 제공하기 위해, 화학-기계적 연마 및 표준 클리닝에 의한 마감 단계가 복합 구조체(100)에 적용된다.
캐비티(31)를 충진하는 희생 재료는 이 단계에서 또는 단결정층(1) 상의 구성 요소 또는 다른 기능 요소(51)의 생성 후에 후속적으로 에칭될 수 있다.
각각의 캐비티(31)에 걸쳐 있는 멤브레인(50)이 획득된다. 멤브레인(50)은 1.2 마이크론의 단결정 규소의 탄성층(1)과 두께가 1 마이크론 미만인 전극을 갖는 AlN 압전층(2)을 포함한다.
물론, 본 발명은 설명된 실시예 및 예에 한정되지 않으며, 청구항에 의해 정의된 것과 같은 본 발명의 범위를 벗어나지 않고도 이에 대한 변경이 이루어질 수 있다.

Claims (12)

  1. 복합 구조체(100)로서,
    적어도 하나의 캐비티(31)를 포함하는 리시버 기판(3)으로서, 상기 적어도 하나의 캐비티(31)는 상기 리시버 기판(3) 내에 규정되고 고체 재료가 없거나 희생 고체 재료로 충진된 것인, 리시버 기판(3),
    상기 리시버 기판(3) 상에 배치된 단결정 반도체층(1)으로서, 상기 단결정 반도체층(1)은 상기 구조체의 전체 범위에 걸쳐 자유 표면(free surface)을 갖고 0.1 마이크론 내지 100 마이크론의 두께를 갖는, 단결정 반도체층(1),
    상기 단결정 반도체층(1)에 단단히 고정되고 상기 단결정 반도체층(1)과 상기 리시버 기판(3) 사이에 배치된 압전층(2)을 포함하고,
    상기 단결정 반도체층(1)의 적어도 하나의 세그먼트는 상기 캐비티(31)에 고체 재료가 없을 때 또는 상기 희생 고체 재료가 제거된 후에 상기 캐비티(31) 위에 움직일 수 있는 멤브레인(movable membrane, 50)을 형성하도록 의도되며,
    상기 압전층(2)은 상기 멤브레인(50)의 변형을 유발하거나 검출하도록 의도되는, 복합 구조체(100).
  2. 제1항에 있어서,
    상기 압전층(2)은 니오브산리튬(LiNbO3), 탄탈산리튬(LiTaO3), 니오브산칼륨-나트륨(KxNa1-xNbO3 또는 KNN), 티탄산바륨(BaTiO3), 석영, 티탄산지르콘산납(PZT), 니오브산납-마그네슘과 티탄산납의 화합물(PMN-PT), 산화아연(ZnO), 질화알루미늄(AlN) 및 질화알루미늄-스칸듐(AlScN)으로부터 선택된 재료를 포함하는, 복합 구조체(100).
  3. 제1항 내지 제2항 중 어느 한 항에 있어서,
    상기 압전층(2)은 10 마이크론 미만, 바람직하게는 5 마이크론 미만의 두께를 갖는, 복합 구조체(100).
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 단결정 반도체층(1)은 규소 또는 탄화규소로 이루어지는, 복합 구조체(100).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 압전층(2)은 상기 리시버 기판(3)의 - 적어도 하나의 - 캐비티(31)만을 향하도록 배치되는, 복합 구조체(100).
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 압전층(2)은 상기 리시버 기판(3)의 - 적어도 하나의 - 캐비티(31)를 향하도록 배치되고, 상기 - 적어도 하나의 - 캐비티(31) 너머의 상기 리시버 기판(3)에 단단히 고정되는, 복합 구조체(100).
  7. 캐비티(31) 위의 움직일 수 있는 멤브레인(50)에 기초한 디바이스(150)로서,
    상기 디바이스는 제1항 내지 제6항 중 어느 한 항에 따른 상기 복합 구조체(100)로부터 형성되고, 상기 압전층(2)과 접촉하는 적어도 2개의 전극(21, 22)을 포함하고,
    상기 캐비티(31)에는 고체 재료가 없고,
    상기 단결정 반도체층(1)의 적어도 하나의 세그먼트는 상기 캐비티(31) 위에 상기 움직일 수 있는 멤브레인(50)을 형성하는, 디바이스(150).
  8. 제1항 내지 제6항 중 어느 한 항에 따른 복합 구조체(100)의 제조 방법으로서,
    a) 도너 기판(10)의 전방측(10a)과 상기 도너 기판(10)의 매립 취약면(11) 사이에서 경계화된 단결정 반도체층(1)을 포함하는 상기 도너 기판(10)을 제공하는 단계로서, 상기 층(1)은 0.1 마이크론 내지 100 마이크론의 두께를 갖는, 도너 기판(10)을 제공하는 단계,
    b) 상기 기판에 규정되고 상기 리시버 기판(3)의 전방측(3a) 상으로 개방되는 적어도 하나의 캐비티(31)를 포함하는 리시버 기판(3)을 제공하는 단계로서, 상기 캐비티(31)에는 고체 재료가 없거나 희생 고체 재료로 충진되는, 리시버 기판(3)을 제공하는 단계,
    c) 상기 도너 기판(10)의 상기 전방측(10a) 및/또는 상기 리시버 기판(3)의 상기 전방측(3a) 상에 배치되도록 압전층(2)을 형성하는 단계,
    d) 각각의 전방측들을 통해 상기 도너 기판(10)과 상기 리시버 기판(3)을 접합하는 단계,
    e) 상기 단결정 반도체층(1), 상기 압전층(2) 및 상기 리시버 기판(3)을 포함하는 상기 복합 구조체(100)를 형성하기 위해 상기 매립 취약면(11)을 따라 상기 도너 기판의 나머지(11')로부터 상기 단결정 반도체층(1)을 쪼개는 단계를 포함하는, 제조 방법.
  9. 제8항에 있어서,
    상기 매립 취약면(11)은 상기 도너 기판(10)에 가벼운 종을 주입하여 형성되고, 상기 매립 취약면(11)을 따른 쪼개짐이 열처리 및/또는 기계적 응력의 인가를 통해 획득되는, 제조 방법.
  10. 제8항에 있어서,
    상기 매립 취약면(11)은 0.7 J/m2보다 낮은 결합 에너지를 갖는 계면에 의해 형성되는, 제조 방법.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서,
    상기 전극들이 상기 압전층(2)과 접촉하도록, 단계 c) 전 및/또는 후에 금속 전극들(21, 22)을 형성하는 단계를 포함하는, 제조 방법.
  12. 제8항 내지 제11항 중 어느 한 항에 있어서,
    단계 c)는 상기 압전층(2)이 상기 도너 기판(10)의 상기 전방측(10a) 상에 형성될 때, 상기 접합하는 단계, 단계 d)의 끝에서 상기 - 적어도 하나의 - 캐비티(31)만을 향하는 상기 압전층(2)을 보존하기 위해 상기 압전층의 국부 에칭을 포함하는, 제조 방법.
KR1020237015678A 2020-10-16 2021-09-27 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법 KR20230086718A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2010659A FR3115399B1 (fr) 2020-10-16 2020-10-16 Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe
FRFR2010659 2020-10-16
PCT/FR2021/051662 WO2022079366A1 (fr) 2020-10-16 2021-09-27 Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe

Publications (1)

Publication Number Publication Date
KR20230086718A true KR20230086718A (ko) 2023-06-15

Family

ID=73793470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237015678A KR20230086718A (ko) 2020-10-16 2021-09-27 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법

Country Status (8)

Country Link
US (1) US20230371386A1 (ko)
EP (1) EP4229686A1 (ko)
JP (1) JP2023546787A (ko)
KR (1) KR20230086718A (ko)
CN (1) CN116391459A (ko)
FR (1) FR3115399B1 (ko)
TW (1) TW202220240A (ko)
WO (1) WO2022079366A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758979B2 (en) * 2007-05-31 2010-07-20 National Institute Of Advanced Industrial Science And Technology Piezoelectric thin film, piezoelectric material, and fabrication method of piezoelectric thin film and piezoelectric material, and piezoelectric resonator, actuator element, and physical sensor using piezoelectric thin film
WO2010114602A1 (en) * 2009-03-31 2010-10-07 Sand9, Inc. Integration of piezoelectric materials with substrates
FR3091032B1 (fr) * 2018-12-20 2020-12-11 Soitec Silicon On Insulator Procédé de transfert d’une couche superficielle sur des cavités

Also Published As

Publication number Publication date
JP2023546787A (ja) 2023-11-08
FR3115399B1 (fr) 2022-12-23
WO2022079366A1 (fr) 2022-04-21
EP4229686A1 (fr) 2023-08-23
US20230371386A1 (en) 2023-11-16
FR3115399A1 (fr) 2022-04-22
TW202220240A (zh) 2022-05-16
CN116391459A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US7906439B2 (en) Method of fabricating a MEMS/NEMS electromechanical component
US6930364B2 (en) Microelectronic mechanical system and methods
US7993949B2 (en) Heterogeneous substrate including a sacrificial layer, and a method of fabricating it
US8193069B2 (en) Stacked structure and production method thereof
US20210367139A1 (en) Method for the production of a single-crystal film, in particular piezoelectric
US8076169B2 (en) Method of fabricating an electromechanical device including at least one active element
JP2011136412A (ja) 最適駆動式圧電メンブレンの製造方法
CN111033774A (zh) 压电器件以及压电器件的制造方法
US20190006577A1 (en) Method for manufacturing a monocrystalline piezoelectric layer, and microelectronic, photonic, or optical device including such a layer
US8021983B2 (en) Method of forming pattern of inorganic material film comprising thermally induced cracking
FI3900064T3 (en) METHOD FOR TRANSFERRING SURFACE LAYER OVER CAVITIES
KR20230086718A (ko) 변형 가능한 층과 압전층을 포함하는 mems 애플리케이션용 복합 구조체 및 관련 제조 방법
US20230406696A1 (en) Membrane transfer method
CN113226978A (zh) 制造包括悬在腔之上的膜的器件的方法
US11511990B2 (en) Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity
US20230120346A1 (en) Method for producing a stacked structure
JP7517840B2 (ja) 転写圧電又は強誘電体層から微小電気機械システムを製造するプロセス
KR102681655B1 (ko) 단결정층, 특히 압전층의 제조방법
WO2003090281A2 (en) Single crystal silicon membranes for microelectromechanical applications