JP2023546787A - 変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法 - Google Patents

変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法 Download PDF

Info

Publication number
JP2023546787A
JP2023546787A JP2023518763A JP2023518763A JP2023546787A JP 2023546787 A JP2023546787 A JP 2023546787A JP 2023518763 A JP2023518763 A JP 2023518763A JP 2023518763 A JP2023518763 A JP 2023518763A JP 2023546787 A JP2023546787 A JP 2023546787A
Authority
JP
Japan
Prior art keywords
layer
cavity
substrate
composite structure
piezoelectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023518763A
Other languages
English (en)
Inventor
ブルーノ ギスレン，
フランソワ‐ザビエル ダラス，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2023546787A publication Critical patent/JP2023546787A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/30—Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Micromachines (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

本発明は、複合構造体（１００）であって、少なくとも１つのキャビティ（３１）を含むレシーバ基板（３）であり、少なくとも１つのキャビティ（３１）が、前記基板内に画定され、固体材料を含まない又は犠牲固体材料で充填されている、レシーバ基板（３）と、レシーバ基板（３）上に配置された単結晶半導体層（１）であり、構造体の全範囲にわたって自由表面を有し、０．１ミクロン～１００ミクロンに含まれる厚さを有する、単結晶半導体層（１）と、単結晶半導体層（１）にしっかりと固定された、単結晶半導体層（１）とレシーバ基板（３）との間に配置された圧電層（２）と、を含む、複合構造体（１００）に関する。本発明は、キャビティ（３１）の上方の可動膜（５０）に基づいた、複合構造体（１００）から形成されるデバイスにも関する。最後に、本発明は、前述の複合構造体を製造するための方法に関する。【選択図】 図１ａ

Description

本発明は、マイクロエレクトロニクス及びマイクロシステムの分野に関する。本発明は、詳細には、圧電層と、少なくとも１つのキャビティの上方で変形することができる弾性特性を有する単結晶半導体層とを含む複合構造体に関する。本発明は、複合構造体を製造する方法にも関する。
微小電気機械システム（ＭＥＭＳ）及びアクチュエータの分野では、基板及び構成要素は、変形可能層上に配置された薄い圧電層を含むことが一般的であり、変形可能層は、キャビティの上方の可動膜の形態で、移動又は変形することを可能にする弾性特性を有する。膜という用語は、本明細書では広い意味で用いられ、密封膜若しくは開孔膜、梁（ｂｅａｍ）、又は湾曲及び／若しくは変形することができる任意の他の形態の膜を包含することに留意されたい。変形可能層は、膜に機械的強度を提供し、一方、圧電層は、膜の変形を誘発又は検出する。この概念は、音響波フィルタの分野にも及ぶ。
薄膜圧電体、特にＰＺＴ（チタン酸ジルコン酸鉛）は、多くの場合、攻撃的な外部環境に敏感であり、したがって、長時間外部環境にさらされると劣化しやすい。これは、例えば、マイクロフォン、ラウドスピーカ、若しくは圧電マイクロマシン超音波トランスデューサ（ｐＭＵＴ）などのセンサ又はアクチュエータの場合であってもよい。したがって、性能に影響を及ぼすことなく圧電層を外部環境から隔離するために、製造プロセスにおいて、圧電層上に保護膜を堆積させる追加のステップを提供することが必要である。
さらに、ＰＺＴからなる圧電層の例を再度考えてみると、堆積させるのが容易なこの材料は、良好な品質レベルを達成すべき場合、約７００℃の温度での再結晶化ステップを必要とする。特定の用途では、圧電層を堆積させなければならない変形可能層を含む基板は、例えば、基板がガラス若しくはプラスチックのキャリアを含む場合、又は基板がトランジスタなどの構成要素を含む場合でさえ、そのような温度に適合しないことが判明することがある。
本発明は、従来技術の解決策に対する代替の解決策に関し、前述の欠点の全て又は一部を改善することを目的とする。本発明は、特に、圧電層と、少なくとも１つのキャビティの上方で変形することができる弾性特性を有する単結晶半導体層とを含む複合構造体に関する。本発明は、複合構造体を製造する方法にも関する。
本発明は、
少なくとも１つのキャビティを含むレシーバ基板であって、少なくとも１つのキャビティが、前記基板内に画定され、固体材料を含まない又は犠牲固体材料で充填されている、レシーバ基板と、
レシーバ基板上に配置された単結晶半導体層であって、構造体の全範囲にわたって自由表面を有し、０．１ミクロン～１００ミクロンに含まれる厚さを有する、単結晶半導体層と、
単結晶半導体層にしっかりと固定された、単結晶半導体層とレシーバ基板との間に配置された圧電層と、
を含む、複合構造体に関する。
本発明による複合構造体では、単結晶半導体層の少なくとも１つのセグメントは、キャビティが固体材料を含まない場合に、又は犠牲固体材料が除去された後に、キャビティの上方に可動膜を形成することが意図されており、圧電層は、前記膜の変形を誘発又は検出することが意図されている。
本発明の他の有利で非限定的な特徴によると、これらの特徴は、単独で、又は任意の技術的に実現可能な組合せで実施することができる。
・前記圧電層は、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム－ナトリウム（ＫｘＮａ１－ｘＮｂＯ３又はＫＮＮ）、チタン酸バリウム（ＢａＴｉＯ３）、石英、チタン酸ジルコン酸鉛（ＰＺＴ）、ニオブ酸鉛－マグネシウムとチタン酸鉛との化合物（ＰＭＮ－ＰＴ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、及び窒化アルミニウム－スカンジウム（ＡｌＳｃＮ）から選択される材料を含み、
・圧電層は、１０ミクロン未満、好ましくは５ミクロン未満の厚さを有し、
・単結晶半導体層は、シリコン又は炭化シリコンからなり、
・圧電層は、レシーバ基板の少なくとも１つのキャビティにもっぱら面するように配置され、
・圧電層は、レシーバ基板の少なくとも１つのキャビティに面するように配置され、少なくとも１つのキャビティ以外でレシーバ基板にしっかりと固定されている。
本発明は、キャビティの上方の可動膜に基づくデバイスにも関し、前記デバイスは、前述の複合構造体から形成され、圧電層と接触する少なくとも２つの電極を備えており、
キャビティが固体材料を含まず、
単結晶半導体層の少なくとも１つのセグメントがキャビティの上方に可動膜を形成する。
最後に、本発明は、複合構造体を製造するための方法に関し、本方法は、以下のステップ、すなわち、
ａ）単結晶半導体層を含むドナー基板を用意するステップであって、単結晶半導体層がドナー基板の前面と前記ドナー基板内の埋め込み脆弱面との間に範囲が定められ、０．１ミクロン～１００ミクロンに含まれる厚さを有する、ステップと、
ｂ）少なくとも１つのキャビティを含むレシーバ基板を用意するステップであって、少なくとも１つのキャビティが、前記基板内に画定され、前記レシーバ基板の前面上に開口し、キャビティが固体材料を含まない又は犠牲固体材料で充填されている、ステップと、
ｃ）圧電層がドナー基板の前面及び／又はレシーバ基板の前面に配置されるように圧電層を形成するステップと、
ｄ）ドナー基板とレシーバ基板をこれらのそれぞれの前面を介して接合するステップと、
ｅ）埋め込み脆弱面に沿って、ドナー基板の残りの部分から単結晶半導体層を劈開して、単結晶半導体層、圧電層、及びレシーバ基板を含む複合構造体を形成するステップと、
を含む。
本発明の他の有利で非限定的な特徴によると、これらの特徴は、単独で、又は任意の技術的に実現可能な組合せで実施することができる。
・埋め込み脆弱面は、軽い核種をドナー基板に注入することによって形成され、前記埋め込み脆弱面に沿った劈開は、熱処理を介して及び／又は機械的応力の印加を介して得られ、
・埋め込み脆弱面は、０．７Ｊ／ｍ２未満の結合エネルギーを有する界面によって形成され、
・製造方法は、ステップｃ）の前及び／又は後に金属電極を形成して、前記電極が圧電層と接触するようにするステップを含み、
・ステップｃ）は、接合するステップであるステップｄ）の終了時に圧電層が少なくとも１つのキャビティにもっぱら面したままとなるように、圧電層がドナー基板の前面に形成されるときに、前記圧電層の局所エッチングを含む。
本発明の他の特徴及び利点は、添付の図面を参照して与えられる本発明の以下の詳細な説明から明らかになるであろう。
本発明による複合構造体を示す図である。 本発明による複合構造体を示す図である。 本発明による複合構造体を示す図である。 本キャビティの上方の可動膜に基づくデバイスを示す図であり、前記デバイスは、本発明による複合構造体から形成されている。 本発明による複合構造体の製造方法のステップを示す図である。 本発明による複合構造体の製造方法のステップを示す図である。 本発明による複合構造体の製造方法のステップを示す図である。 本発明による複合構造体の製造方法のステップを示す図である。 本発明による複合構造体の製造方法のステップを示す図である。 本発明による複合構造体の製造方法のステップを示す図である。 本発明による製造方法の実施態様の第１の変形例によるドナー基板を示す図である。 本発明による製造方法の実施態様の第１の変形例によるドナー基板を示す図である。 本発明による製造方法の実施態様の第２の変形例によるドナー基板を示す図である。 本発明による製造方法の実施態様の第２の変形例によるドナー基板を示す図である。 本発明による複合構造体の製造方法のステップを示す図である。 図では、同じタイプの要素に対して同じ参照符号が使用されることがある。図は、概略的な表現であり、読みやすさのために縮尺通りではない。特に、ｚ軸に沿った層の厚さは、ｘ軸及びｙ軸に沿った横方向の寸法に対して縮尺通りではなく、互いに対する層の相対的な厚さは、必ずしも図において考慮されていない。
本発明による複合構造体１００は、固体材料を含まない又は犠牲固体材料で充填された少なくとも１つのキャビティ３１を含むレシーバ基板３を含む（図１ａ及び図１ｂ）。レシーバ基板３は、有利には、１００ｍｍよりも大きい、例えば１５０ｍｍ、２００ｍｍ、又は３００ｍｍの直径を有するウエハの形態をとる。その厚さは、典型的には２００～９００ミクロンに含まれる。レシーバ基板は、その機能が本質的に機械的である場合は、好ましくは、低コスト材料（シリコン、ガラス、プラスチック）で構成され、又はより複雑な集積デバイスが複合構造体１００上に形成されることが意図されている場合は、機能化された基板（例えば、トランジスタなどの構成要素を含む）から形成される。
複合構造体１００は、圧電層２上に配置された単結晶半導体層１も含む。この層１は、非常に制御された方法でキャビティの上方で変形することを可能にする機械的特性を有する。層１の単結晶特性は、例えば、機械的特性が堆積条件（結晶粒のサイズ及び形状、粒界の性質、応力など）に大きく依存する多結晶材料の場合とは対照的に、その特性の安定性及び再現性を保証する。したがって、単結晶材料の場合、層１の機械的特性は、弾性率（ヤング率）又はポアソン比などのいくつかの基本的なパラメータを知るだけで、直接的な方法で制御、シミュレート、及び予測することができる。この半導体層１は、説明の残りの部分では、等価的に、単結晶層１又は弾性層１と呼ばれる。
限定されることなく、この半導体層は、シリコン又は炭化シリコンから形成されるのが好ましい。この半導体層は、有利には、０．１ミクロン～１００ミクロンに含まれる厚さを有する。
複合構造体１００は、単結晶半導体層１にしっかりと固定された、単結晶半導体層１とレシーバ基板３との間に配置された圧電層２も含む。
図１ａに示す第１の変形例によると、圧電層２は、その側面の一方を介して単結晶半導体層１と接触（直接接触、又は間接接触、すなわち別の層を介して接触）し、その他方の側面を介してレシーバ基板３と（直接又は間接）接触する。レシーバ基板３が半導電性又は導電性である場合、基板３と圧電層２との間に中間絶縁層４３を設けることができる（図１ｂ）。レシーバ基板３が絶縁性である場合、この絶縁層４３は、電気的な理由では必要ではないが、層間の接着性及び／又は圧電層２の構造品質を改善するために有用である可能性がある。
図１ｃに示す第２の変形例によると、圧電層２は、その側面の一方を介して単結晶半導体層１と局所的に接触（直接接触、又は間接接触、すなわち別の層を介して接触）し、その他方の側面は、レシーバ基板３の（少なくとも１つの）キャビティ３１に面するように配置される。
上述した変形例のいずれにおいても、弾性層１と圧電層２との間に中間絶縁層４１を設けることができる（図１ｂ）。
中間絶縁層４１、４３は、典型的には、酸化シリコン（ＳｉＯ２）又は窒化シリコン（ＳｉＮ）で構成されている。
圧電層２は、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム－ナトリウム（ＫｘＮａ１－ｘＮｂＯ３又はＫＮＮ）、チタン酸バリウム（ＢａＴｉＯ３）、石英、チタン酸ジルコン酸鉛（ＰＺＴ）、求められる特性に応じた様々な割合（例えば７０／３０又は９０／１０））のニオブ酸鉛－マグネシウムとチタン酸鉛の化合物（ＰＭＮ－ＰＴ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、窒化アルミニウム－スカンジウム（ＡｌＳｃＮ）などから選択される材料を含むことができる。圧電層２の厚さは、典型的には、０．５ミクロン～１０ミクロン、好ましくは１ミクロン～５ミクロンで変化し得る。
複合構造体１００では、圧電層２は、弾性層１によって保護されている。したがって、場合によっては、圧電層２を外部環境から保護するための、及び／又は圧電層２を閉じ込めるための追加の保護層を省くことが可能である（鉛ベースの圧電体は、特定の用途に適合するように埋め込まれなければならない）。或いは、保護層が設けられるが、この保護層は、標準的な従来技術の層に対して簡略化することができる。さらに別の選択肢によると、標準的な保護層を保持することが望ましい場合があるが、その有効性が、本発明によって既に提供された保護のために高まる。
複合構造体１は、単結晶層１の少なくとも１つのセグメントを含み、レシーバ基板３内に生成されたキャビティ３１の上に張り出す膜５０を提供する。前置きで述べたように、圧電層２は、キャビティ３１の上方の前記膜５０の変形を誘発又は検出するために設けられている。
したがって、キャビティ３１の上方の可動膜５０に基づくデバイス１５０は、上述の複合構造体１００（図２）から形成することができる。デバイス１５０は、圧電層２と接触する少なくとも２つの電極２１、２２を備え、これらの電極は、膜５０の変形に関連付けられた電気信号を送信及び／又は収集することが意図されている。電極２１、２２は、特に、白金、アルミニウム、チタン又はモリブデンから形成されてもよい。図２の例では、電極２１、２２は、弾性層１に面する圧電層２の側に配置されている。或いは、これらの電極は、（レシーバ基板３に面する）他方の側に、又は圧電層２の両側にそれぞれ配置されてもよい。これらの電極が圧電層２の同じ側に配置される場合、電極２１、２２は、有利には、互いに噛み合った櫛（ｉｎｔｅｒｄｉｇｉｔａｔｅｄ ｃｏｍｂｓ）の形態をとる。全ての場合において、電極２１、２２を単結晶層１及び／又はレシーバ基板３から絶縁するために、１つ（又は２つ以上）の絶縁層（複数可）４１、４３が中間位置に設けられる。
デバイス１５０では、（少なくとも１つの）キャビティ３１は、膜５０の変形を可能にするように、固体材料を含まない。したがって、１つの求められている用途では、キャビティ３１は、開閉可能であってもよく、その閉鎖は、不浸透性シールに達することができる。閉鎖の場合、制御された雰囲気を前記キャビティ３１内に閉じ込めることができる。制御された雰囲気は、比較的高い真空（例えば、１０－２ｍｂａｒ～大気圧）、及び／又は特定のガス混合物（例えば、中性雰囲気、窒素若しくはアルゴン、又は周囲空気）に対応することができる。
開放キャビティの場合、キャビティは、多くの方法で開くことができる。キャビティは、レシーバ基板３を通して、裏面から開くことができる。キャビティは、レシーバ基板３内に生成された横方向チャネルを介して開くことも可能である。キャビティは、膜５０を貫通して形成された１つ又は複数の貫通口を介して開くこともできる。埋め込まれた可撓性ビームは、一般に開放キャビティタイプの複合構造体に関連付けられた設計の一例である。
弾性層１の少なくとも１つのセグメントは、キャビティ３１の上方に可動膜５０を形成する。さらに、機能素子５１は、圧電層２の電極及び／又は膜と全体的に相互作用するように、弾性層１の上又は中に生成されてもよい。任意選択で、機能素子５１は、トランジスタ、ダイオード、又は他の超小型電子部品を含むことができる。
圧電層２は、弾性層１の下に埋め込まれているため、前記層１を貫通して、存在する場合には中間絶縁層４１を貫通して延在する導電性ビア５２を形成することが望ましい場合があり、これにより、電極２１、２２に複合構造体１００の前面から電気的に接続することが可能になる。或いは、電気的接続は、レシーバ基板３及び中間絶縁層４３（存在する場合）の全て又は一部を貫通する導電性ビアによって、複合構造体の裏面から達成されてもよい。
本発明は、前述の複合構造体１００を製造するための方法にも関する。本方法は、最初に、前面１０ａ及び裏面１０ｂを有するドナー基板１０を用意することを含む。ドナー基板１０は、有利には、１００ｍｍよりも大きい、例えば１５０ｍｍ、２００ｍｍ、又は３００ｍｍの直径を有するウエハの形態をとる。その厚さは、典型的には２００～９００ミクロンに含まれる。
ドナー基板１０は、単結晶半導体層１を含み、その前面１０ａと、前記ドナー基板１０内に形成された埋め込み脆弱面１１との間に範囲が定められている（図３ａ）。
第１の実施形態によると、埋め込み脆弱面１１は、薄い単結晶層を転写するのに特に適したＳｍａｒｔ Ｃｕｔ（商標）法の原理に従って、軽い核種をドナー基板１０に注入することによって形成される（図４ａ）。ドナー基板１０は、単結晶層１に対して目標とされる弾性特性を有するブランク単結晶基板であってもよい。ドナー基板は、例えば、単結晶シリコンウエハの問題でもあってもよい。或いは、ドナー基板は、その前面１０ａに、弾性層１を画定することができるドナー層１２を有してもよい（図４ｂ）。ドナー層１２は、ドナー基板１０に強度を提供することができる任意のキャリア１３上に配置されてもよいが、当然ながら、キャリアは、本方法の残りのステップに適合しなければならない。これは、例えば、より低品質の単結晶シリコンからなるキャリアウエハ１３上にエピタキシーによって生成されたシリコンで作られたドナー層１２の問題であってもよい。
この第１の実施形態は、厚さが２ミクロン未満の単結晶層に特に適している。
第２の実施形態によると、埋め込み脆弱面１１は、典型的には０．７Ｊ／ｍ２未満の低い結合エネルギーを有する界面によって形成され、その後のプロセスにおいて、前記界面での劈開を可能にする。ドナー基板１０は、この場合、分離可能な基板であり、その２つの例が図５ａ及び図５ｂに示されている。ドナー基板は、分離可能な接合界面１１を介してキャリア１３に接合された表面層１２から形成されている。このような界面１１は、例えば、分子接着による直接接合の前に、表面層１２の表面及び／又はキャリア１３の表面を粗面化することによって得ることができる。接合された表面が、典型的には０．５ｎｍ～１ｎｍＲＭＳ（２０ミクロン×２０ミクロンの走査でＡＦＭによって測定される）の粗さを有するという事実は、界面１１の結合エネルギーを減少させ、界面１１にその分離可能な特性を提供する。
図５ａの第１の例では、分離可能なドナー基板１０の表面層１２は、単結晶層１である。
図５ｂの第２の例では、表面層１２は、一方では、結晶層１を形成する層１２ａを含み、他方では、有利には酸化シリコンからなる第１の接合層１２ｂを含む。したがって、この第１の接合層１２ｂの接合される表面は、粗面化されるように処理されて、将来の結晶層１がこの処理を受ける必要がないようにする。任意選択で、第２の接合層１３ｂがキャリア１３のベース１３ａ上に配置されてもよい。この第２の接合層は、有利には、第１の接合層１２ｂと同じ性質のものであり、表面層１２が第２の接合層から劈開された後のベース１３ａの再利用を容易にする。記載された両方の例において、単結晶層１の全て又は一部を形成することが意図されている表面層１２は、単結晶初期基板から得られ、分離可能な界面１１によってキャリア１３に接合され、次いで、機械的に、化学機械的に、及び／又は化学的に、数ミクロン～数十ミクロンの厚さに薄化されてもよい。表面層１２の厚さがより薄い場合には、例えば、Ｓｍａｒｔ Ｃｕｔ（商標）法を実施して、前記表面層１２を、分離可能な界面１１を介して初期基板からキャリア１３に転写することができる。
第３の実施形態によると、埋め込み脆弱面１１は、多孔質層、例えば多孔質シリコンからなる多孔質層によって、又はその後に前記層に沿って劈開することができる任意の他の脆弱化層、膜、若しくは界面によって形成することができる。
これらの実施形態のいずれにおいても、単結晶半導体層１の特徴は、この層に、用途に対して目標とされる弾性特性を付与するように選択される。結晶層１の厚さは、０．１ミクロン～１００ミクロンであってもよい。その材料は、例えば、シリコン、炭化シリコンなどから選択される。
次いで、製造方法は、前面３ａ及び裏面３ｂを有するレシーバ基板３を用意することを含む（図３ｂ）。レシーバ基板３は、有利には、１００ｍｍよりも大きい、例えば１５０ｍｍ、２００ｍｍ、又は３００ｍｍの直径を有するウエハの形態をとる。その厚さは、典型的には２００～９００ミクロンに含まれる。レシーバ基板は、好ましくは、その機能が本質的に機械的である場合は、低コストの材料（シリコン、ガラス、プラスチック）から形成され、又は集積デバイスが形成されることが意図されている場合は、機能化された基板（例えば、トランジスタなどの構成要素を含む）から形成される。
全ての場合において、レシーバ基板３は、その前面３ａ上に開口する少なくとも１つのキャビティ３１を含む。以下では１つ又は複数のキャビティ３１について言及するが、レシーバ基板３は、有利には、その前面３ａの全体にわたって分布する複数のキャビティ３１を含む。キャビティ３１は、前面３ａの（ｘ，ｙ）平面において、数十ミクロン～数百ミクロンの寸法を有し、前面３ａに垂直なｚ軸に沿って、約数十分の１ミクロン～数十ミクロンの高さ（又は深さ）を有することができる。
キャビティ３１は、空であってもよく、すなわち固体材料を含まなくてもよく、又は複合構造体１００を製造するための方法において、又は前記複合構造体１００上の構成要素の製造中に、後で除去される犠牲固体材料で充填されていてもよい。
製造方法の後続のステップを容易にするために、この段階で、充填されたキャビティ３１を有することがより有利である場合があることに留意されたい。キャビティ３１内に配置された犠牲材料は、酸化シリコン、窒化シリコン、アモルファスシリコン、又は多結晶シリコンなどであってもよい。犠牲材料は、レシーバ基板３の性質に応じて選択される。具体的には、この材料は、複合構造体１００が形成された後に除去されることが意図されており、したがって、レシーバ基板３並びに（キャビティの上方に配置される）弾性層１及び圧電層２に対して良好な選択性で化学的にエッチング可能でなければならない。
次いで、製造方法は、圧電層２を形成するステップｃ）を含む。この層２は、ドナー基板１０の単結晶層１上及び／又はレシーバ基板３上に、直接、又は中間絶縁層４１、４３を介して形成される。
図３ｃの例では、圧電層２は、レシーバ基板３上に配置されている。或いは、圧電層は、ドナー基板１０上に配置されてもよい。後者の場合、ステップｃ）は、層２の（ｘ，ｙ）平面にパターン（「パターニング」）を生成するように、圧電層２の局所エッチングを含むことができる。これにより、次のステップであるステップｄ）の終了時に、レシーバ基板３の１つ又は複数のキャビティに面するように配置されることが意図された圧電層２の１つ又は複数のスラブを画定することが可能になる。したがって、パターニングされた圧電層２は、弾性層１と前記レシーバ基板３との間に配置されていても、レシーバ基板３と接触しない。製造プロセスの最後に、図１ｃに示すような複合構造体１００を得ることができる。
圧電層２は、物理的気相堆積（ＰＶＤ）、パルスレーザ堆積（ＰＬＤ）、ゾル－ゲル法又はエピタキシャル法などの堆積技術を使用して、堆積によって形成することができ、特に、ＰＺＴ、ＡｌＮ、ＫＮＮ、ＢａＴｉＯ３、ＰＭＮ－ＰＴ、ＺｎＯ、ＡｌＳｃＮなどの堆積材料を挙げることができる。圧電層２は、代替として、ソース基板から宛先基板（ドナー基板１０及び／又はレシーバ基板３）に層を転写することによって形成されてもよい。ソース基板は、特にＬｉＮｂＯ３、ＬｉＴａＯ３などで作られることがある。圧電層２は、使用される技術及び選択される材料に応じて、単結晶又は多結晶であってもよい。
圧電層２の性質に依存して、その形成は比較的高い温度を必要とする場合がある。レシーバ基板３が機能化された基板（構成要素を含むもの）に基づく場合、圧電層２は、有利には、ドナー基板１０上に生成される。レシーバ基板３が圧電層２を形成する温度に適合する場合、圧電層２は、ドナー基板１０及びレシーバ基板３のいずれか又は両方の上に生成することができる。
ドナー基板１０は、もちろん、圧電層２が前記基板１０上に形成されるときに圧電層２を形成するのに必要な温度に適合するように、前述の実施態様の中から選択される。この選択も、ドナー基板１０とレシーバ基板３とが接合される前に圧電層２及び／又は弾性層１に対して実施することが望ましい任意の技術的操作を考慮して行われる。
例として、それ自体知られているように、ＰＺＴは、ゾル－ゲル法を使用して室温で堆積させることができ、典型的な厚さは数ミクロンである。良質のＰＺＴからなる圧電層２を得るためには、約７００℃の温度で結晶化アニールを行う必要がある。したがって、圧電層２がドナー基板１０上に形成される場合、上述の第２の実施形態による、７００℃以上の温度に適合する分離可能な基板が選択されることが好ましい。ここで、適合性とは、分離可能な基板が、前述の温度を印加した後でさえ、その分離可能な特性を保持することを意味する。
別の例によると、多結晶ＡｌＮ層は、従来のカソードスパッタリング技術を使用して２５０℃～５００℃で堆積させることができる。結晶化アニールは不要である。上述した３つの実施形態のドナー基板１０は、機能化されている場合であっても、ほとんどのレシーバ基板３と同様に、このような堆積に適合する。
本発明による製造方法は、有利には、圧電層２の堆積の前及び／又は後に、圧電層２と接触する金属電極２１、２２を形成するステップを含む。電極２１、２２は、圧電層２の片側に形成され、有利には、互いに噛み合った櫛の形態をとるか、又は層２の両側に２つの金属膜などの形態で形成される。電極２１、２２を形成するために使用される材料は、特に、白金、アルミニウム、チタン、さらにはモリブデンであってもよい。
電極２１、２２は、結晶層１と直接接触してはならず、したがって、中間絶縁層４１を設けることが必要である（図３ｃ）。電極２１、２２はまた、レシーバ基板３が半導電性又は導電性である場合、レシーバ基板３と直接接触してはならないことに留意されたい。この場合、中間絶縁層４３が圧電層２とレシーバ基板３との間に設けられる。
圧電層２の形成に続いて、製造方法は、ドナー基板１０とレシーバ基板３をこれらのそれぞれの前面１０ａ、３ａを介して接合するステップを含む（図３ｄ）。様々な接合技術が考えられる。特に、絶縁性又は金属性の接合された表面との、分子接着による直接接合、又は熱圧着による接合、さらにはポリマー接合を実施することが可能である。したがって、接合界面６は、本方法のこの段階で接合構造を形成する２つの基板１０、３の間に画定される。
図３ｃ及び図３ｄに示す第１の選択肢によると、圧電層２は、接合される前に、その自由面上に２つの交互嵌合電極２１、２２及び絶縁層４１を含む。絶縁層４１は、電極２１、２２をドナー基板１０から電気的に絶縁し、接合形成を容易にする。
第２の選択肢によると、圧電層２は、（図６に示すように）前記層２の両側に配置された金属膜によって形成された第１の電極２１及び第２の電極２２を含む。したがって、圧電層２の片側に電極２２が存在することを利用した金属接合を有利に実施することができる。次いで、ドナー基板１０は、電極２２と接触させる金属接合層６１を含むことができる。接合層６１と単結晶層１との間には、中間絶縁層４１が設けられていてもよい。
第１及び第２の選択肢は、レシーバ基板３上に堆積させた圧電層２に関して示されているが、これらの選択肢は、前記層をドナー基板１０上に堆積させる場合にも同様に適用されることに留意されたい。
本発明による製造方法は、最後に、埋め込み脆弱面１１に沿って、単結晶層１をドナー基板１０の残りの部分１０’から劈開するステップを含む（図３ｅ）。このようにして、圧電層２上に配置された単結晶半導体層１を含む複合構造体１００が得られ、圧電層２自体はレシーバ基板３上に配置される。
劈開ステップは、ドナー基板１０の選択された実施形態に応じて、様々な方法で行うことができる。
特に、第１の実施形態によると、埋め込み脆弱面に沿った劈開は、熱処理及び／又は機械的応力を加えることによって達成され、この熱処理及び／又は機械的応力により、注入された核種によって生成されるガス圧力下で、微小亀裂（ｍｉｃｒｏｃｒａｃｋ）領域において分割が生じる。
第２の実施形態によると、埋め込み脆弱面１１に沿った分割は、好ましくは、分離可能な界面に機械的応力を加えることによって達成される。
第３の実施形態では、機械的応力の印加も好ましい。
機械的応力は、接合された基板の縁部間に、面取りされた工具、例えばテフロンブレードを挿入することによって加えられてもよく、引張力が埋め込み脆弱面１１に伝達され、そこで分割波又は剥離波が開始される。もちろん、接合される構造体の接合界面６にも引張力が加わる。したがって、劈開がこの界面６ではなく埋め込み脆弱面１１で起こるようにこの界面６を十分に強化することが重要である。
劈開後の単結晶層１の自由表面に対応する複合構造体１００の前面１００ａを仕上げるステップは、材料の粗さ、欠陥、又は性質に関して良好な品質レベルを回復するように行われることがある。この仕上げは、化学機械研磨、洗浄及び／又は化学エッチングによる平滑化を含むことができる。
得られた複合構造体１００から、キャビティ３１の上方の可動膜５０に基づくデバイス１５０を製造することができる。この目的のために、単結晶層１と、圧電層２と、場合によっては電極２１、２２と、中間絶縁層４１、４３、６１とを貫通して生成された開孔により、キャビティ３１を充填する材料（キャビティ３１が本方法のこの段階で実際に充填されている場合）を選択的にエッチングすることが可能になる。
圧電層２の電極に接続される、又は膜５０と相互作用することが意図された機能素子５１が、弾性層１の上又は中に生成されてもよい（図３ｆ）。これらの機能素子５１は、トランジスタ、ダイオード、又は他の超小型電子部品を含むことができる。複合構造体１００は、ブランクの平坦な自由表面１００ａを有する単結晶層１をもたらすという点で有利であり、ブランクの平坦な自由表面１００ａは、堅牢であり、さらに、表面構成要素の潜在的な製造を容易にする。
弾性層１を貫通する導電性ビア５２により、必要に応じて電極２１，２２を機能素子５１に電気的に接続することができる。
実施例
第１の実施例によると、ドナー基板１０は、分離可能な基板であり、埋め込み脆弱面１１は、粗面化された、又は低温安定性を有する接合界面に対応する。ドナー基板１０は、埋め込み酸化シリコン層１２ｂ、１３ｂ上に２０ミクロンの単結晶シリコンからなる表面層１２ａを有する厚いＳＯＩタイプのものであり、埋め込み酸化シリコン層１２ｂ、１３ｂの中心には、分離可能な界面１１が存在する（図５ｂ）。酸化シリコン層１２ｂ、１３ｂは、それ自体、シリコンからなるキャリア基板１３ａ上に配置されている。
ドナー基板１０の前面１０ａには、酸化シリコンからなる核形成層が形成され、満足のいくテクスチャ成長が促進され、したがって、その後に堆積させる層（金属電極２１，２２及び圧電層２）が良質であることが保証される。核形成層上に、白金からなる第１の電極２１、２２を形成することが意図された金属膜を堆積させる。この金属膜の酸化シリコンへの付着を改善するために、チタンからなる中間接着促進層を白金の下に予め堆積させる。次いで、ＰＺＴからなる圧電層２の従来のゾル－ゲル堆積を行って、厚さが数ミクロン、例えば１～５ミクロンの層を形成する。その後、圧電層２を備えたドナー基板１０に約６５０℃～７５０℃の温度での結晶化アニールが施される。白金からなる第２の電極２１、２２をＰＺＴ層２の自由表面上に金属膜の形態で堆積させる。
レシーバ基板３は、ブランクのシリコン基板であり、その内部に、例えば、５０ミクロンの横寸法及び５ミクロンの深さを有する正方形のキャビティ３１がエッチングされている。キャビティ３１は、固体材料を含まない。０．５ミクロンの酸化シリコン層をキャビティ３１の底部及び側壁を含むレシーバ基板３上に堆積させる。
ドナー基板１０とレシーバ基板３は、ドナー基板１０の前面１０ａの電極の膜と、レシーバ基板３の前面３ａに予め堆積させた金属層との間の熱圧着を介した金属接合によって、キャビティ３１以外で接合されている。熱圧着条件は、特に、接合される金属の選択に依存する。レシーバ基板３の前面３ａに堆積させる金属層として金が選択された場合は、例えば、３００℃～５００℃の温度が用いられる。
２つの接合された基板の縁部間にテフロンブレードを挿入することにより、分離可能な界面１１に機械的応力が加えられ、分離可能な界面は接合された構造の最も弱い領域であるため、前記界面１１に沿って劈開が生じ、一方では複合構造体１００が形成され、他方ではドナー基板１０の残りの部分１０’が得られる。
このようにして、各キャビティ３１に張り出した膜５０が得られる。膜５０は、単結晶シリコンからなる２０ミクロンの弾性層１と、数ミクロンの厚さの電極２１、２２を有する圧電層２とを含む。
次いで、複合構造体１０の複数のデバイスを電気的に絶縁し、機能素子を形成することを目的とする追加のステップが実施されることがある。
第２の実施例において、初期ドナー基板１０及びレシーバ基板３は、第１の実施例におけるものと同様である。レシーバ基板３は、その前面３ａに酸化シリコン層を含む。今回は、キャビティ３１は、複合構造体１００の製造後にエッチングされることが意図された犠牲材料である酸化シリコンで充填される。
次いで、ＰＺＴからなる圧電層２の従来のゾル－ゲル堆積を行って、レシーバ基板３上に数ミクロンの層を形成する。圧電層２を備えたレシーバ基板３に７００℃での結晶化アニールが施される。次いで、ＰＺＴ層２の自由表面上に、白金からなる交互嵌合電極２１、２２を形成する。
酸化シリコンからなる絶縁層４１を電極２１、２２及び圧電層２上に堆積させ、次いで、ドナー基板１０への付着を促進するように、平坦化する（例えば、化学機械研磨によって）。
ドナー基板１０及びレシーバ基板３のそれぞれの前面は、分子接着を介した直接酸化物／シリコン接合によって接合される。接合界面６を強化するための熱処理は、６００℃～７００℃に含まれる温度で行われる。
２つの接合された基板の縁部間にテフロンブレードを挿入することにより、分離可能な界面１１に機械的応力が加えられ、分離可能な界面は、接合された構造の最も弱い領域であるため、前記界面１１に沿って劈開が生じ、一方では複合構造体１００が形成され、他方ではドナー基板１０の残りの部分１０’が得られる。
キャビティ３１を充填する犠牲材料は、この段階でエッチングされてもよく、又は単結晶層１上に構成要素若しくは他の機能素子５１を製造した後に、後でエッチングされてもよい。これにより、各キャビティ３１に張り出した膜５０が得られる。膜５０は、２０ミクロンの単結晶シリコンの弾性層１と、数ミクロンの厚さの交互嵌合電極を有する圧電層２とを含む。
第３の実施例によると、ドナー基板１０は、単結晶シリコンからなる基板であり、埋め込み脆弱面１１は、２１０ｋｅＶのエネルギー及び約７×１０１６／ｃｍ２のドーズ量で水素イオンが注入された領域に対応する。このようにして、約１．５ミクロンの単結晶層１が、ドナー基板１０の前面１０ａと注入領域１１との間に範囲が定められる。
次いで、多結晶ＡｌＮからなる圧電層２をカソードスパッタリングすることによる従来の堆積を行って、予め絶縁層が設けられたドナー基板１０の前面に厚さ０．５～１ミクロンの層を形成する。次いで、ＡｌＮ層２の両側に、モリブデンからなる電極２１、２２を生成する。
レシーバ基板３は、ブランクのシリコン基板であり、その内部に、例えば、２５ミクロンの横寸法及び０．３ミクロンの深さを有する正方形のキャビティ３１がエッチングされている。キャビティ３１は、複合構造体１００の製造後にエッチングされることが意図された犠牲材料である酸化シリコンで充填されている。
酸化シリコンからなる絶縁層を電極２１、２２及び圧電層２上に堆積させ、次いで、平坦化して（例えば、化学機械研磨によって）、レシーバ基板３への付着を促進する。
ドナー基板１０及びレシーバ基板３のそれぞれの前面は、分子接着を介した直接酸化物／シリコン接合によって接合される。接合界面６を強化するための熱処理は、３５０℃の温度で行われる。
埋め込み脆弱面１１に沿った劈開は、約５００℃の温度で、接合された構造に熱処理を施すことによって得られ、分割波が前記領域を通り抜けて伝播してしまうまで注入領域における圧力下で成長する微小亀裂の結果として生じる。この劈開により、一方では複合構造体１００が形成され、他方ではドナー基板１０の残りの部分１０’が得られる。
化学機械研磨及び標準的な洗浄による仕上げのステップを複合構造体１００に施して、単結晶シリコンからなる層１の自由表面に良好な品質レベル及び低い粗さを与える。
キャビティ３１を充填する犠牲材料は、この段階でエッチングされてもよく、又は単結晶層１上に構成要素若しくは他の機能素子５１を製造した後に、後でエッチングされてもよい。
各キャビティ３１に張り出す膜５０が得られる。膜５０は、１．２ミクロンの単結晶シリコンの弾性層１と、厚さが１ミクロン未満の、電極を有するＡｌＮ圧電層２とを含む。
もちろん、本発明は、記載された実施形態及び実施例に限定されず、特許請求の範囲によって定義されるような本発明の範囲から逸脱することなく、変更がなされ得る。

Claims (12)

  1. 複合構造体（１００）であって、
    少なくとも１つのキャビティ（３１）を含むレシーバ基板（３）であり、前記少なくとも１つのキャビティ（３１）が、前記基板内に画定され、固体材料を含まない又は犠牲固体材料で充填されている、レシーバ基板（３）と、
    前記レシーバ基板（３）上に配置された単結晶半導体層（１）であり、前記構造体の全範囲にわたって自由表面を有し、０．１ミクロン～１００ミクロンに含まれる厚さを有する、単結晶半導体層（１）と、
    前記単結晶半導体層（１）にしっかりと固定された、前記単結晶半導体層（１）と前記レシーバ基板（３）との間に配置された圧電層（２）と、
    を含み、
    前記単結晶半導体層（１）の少なくとも１つのセグメントが、前記キャビティ（３１）が固体材料を含まない場合に、又は前記犠牲固体材料が除去された後に、前記キャビティ（３１）の上方に可動膜（５０）を形成することが意図されており、
    前記圧電層（２）が前記膜（５０）の変形を誘発又は検出することが意図されている、
    複合構造体（１００）。
  2. 前記圧電層（２）が、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム－ナトリウム（ＫｘＮａ１－ｘＮｂＯ３又はＫＮＮ）、チタン酸バリウム（ＢａＴｉＯ３）、石英、チタン酸ジルコン酸鉛（ＰＺＴ）、ニオブ酸鉛－マグネシウムとチタン酸鉛の化合物（ＰＭＮ－ＰＴ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、及び窒化アルミニウム－スカンジウム（ＡｌＳｃＮ）から選択される材料を含む、請求項１に記載の複合構造体（１００）。
  3. 前記圧電層（２）が、１０ミクロン未満、好ましくは５ミクロン未満の厚さを有する、請求項１又は２に記載の複合構造体（１００）。
  4. 前記単結晶半導体層（１）がシリコン又は炭化シリコンからなる、請求項１～３のいずれか一項に記載の複合構造体（１００）。
  5. 前記圧電層（２）が前記レシーバ基板（３）の前記少なくとも１つのキャビティ（３１）にもっぱら面するように配置されている、請求項１～４のいずれか一項に記載の複合構造体（１００）。
  6. 前記圧電層（２）が前記レシーバ基板（３）の前記少なくとも１つのキャビティ（３１）に面するように配置され、前記少なくとも１つのキャビティ（３１）以外で前記レシーバ基板（３）にしっかりと固定されている、請求項１～４のいずれか一項に記載の複合構造体（１００）。
  7. キャビティ（３１）の上方の可動膜（５０）に基づくデバイス（１５０）であって、請求項１～６のいずれか一項に記載の複合構造体（１００）から形成され、前記圧電層（２）と接触する少なくとも２つの電極（２１、２２）を備え、
    前記キャビティ（３１）が固体材料を含まず、
    前記単結晶半導体層（１）の少なくとも１つのセグメントが前記キャビティ（３１）の上方に前記可動膜（５０）を形成する、
    デバイス（１５０）。
  8. ａ）単結晶半導体層（１）を含むドナー基板（１０）を用意するステップであって、前記単結晶半導体層（１）が前記ドナー基板（１０）の前面（１０ａ）と前記ドナー基板（１０）内の埋め込み脆弱面（１１）との間に範囲が定められ、０．１ミクロン～１００ミクロンに含まれる厚さを有する、ステップと、
    ｂ）少なくとも１つのキャビティ（３１）を含むレシーバ基板（３）を用意するステップであって、前記少なくとも１つのキャビティ（３１）が、前記基板内に画定され、前記レシーバ基板（３）の前面（３ａ）上に開口し、前記キャビティ（３１）が固体材料を含まない又は犠牲固体材料で充填されている、ステップと、
    ｃ）圧電層（２）が前記ドナー基板（１０）の前記前面（１０ａ）及び／又は前記レシーバ基板（３）の前記前面（３ａ）に配置されるように前記圧電層（２）を形成するステップと、
    ｄ）前記ドナー基板（１０）及び前記レシーバ基板（３）を、それぞれの前面を介して接合するステップと、
    ｅ）前記埋め込み脆弱面（１１）に沿って、前記ドナー基板の前記残りの部分（１１’）から前記単結晶半導体層（１）を劈開して、前記単結晶半導体層（１）、前記圧電層（２）、及び前記レシーバ基板（３）を含む前記複合構造体（１００）を形成するステップと、
    を含む、
    請求項１～６のいずれか一項に記載の複合構造体（１００）の製造方法。
  9. 前記埋め込み脆弱面（１１）が、前記ドナー基板（１０）に軽い核種を注入することによって形成され、前記埋め込み脆弱面（１１）に沿った前記劈開が、熱処理及び／又は機械的応力を加えることによって得られる、請求項８に記載の製造方法。
  10. 前記埋め込み脆弱面（１１）が０．７Ｊ／ｍ２未満の結合エネルギーを有する界面によって形成されている、請求項８に記載の製造方法。
  11. ステップｃ）の前及び／又は後に金属電極（２１、２２）を形成して、前記電極が前記圧電層（２）と接触するようにするステップを含む、請求項８～１０のいずれか一項に記載の製造方法。
  12. ステップｃ）が、前記接合ステップ（ステップｄ）の終了時に前記圧電層（２）が前記少なくとも１つのキャビティ（３１）にもっぱら面したままとなるように、前記圧電層（２）が前記ドナー基板（１０）の前記前面（１０ａ）に形成されるときに、前記圧電層（２）の局所エッチングを含む、請求項８～１１のいずれか一項に記載の製造方法。
JP2023518763A 2020-10-16 2021-09-27 変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法 Pending JP2023546787A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2010659 2020-10-16
FR2010659A FR3115399B1 (fr) 2020-10-16 2020-10-16 Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe
PCT/FR2021/051662 WO2022079366A1 (fr) 2020-10-16 2021-09-27 Structure composite pour applications mems, comprenant une couche deformable et une couche piezoelectrique, et procede de fabrication associe

Publications (1)

Publication Number Publication Date
JP2023546787A true JP2023546787A (ja) 2023-11-08

Family

ID=73793470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023518763A Pending JP2023546787A (ja) 2020-10-16 2021-09-27 変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法

Country Status (8)

Country Link
US (1) US20230371386A1 (ja)
EP (1) EP4229686A1 (ja)
JP (1) JP2023546787A (ja)
KR (1) KR20230086718A (ja)
CN (1) CN116391459A (ja)
FR (1) FR3115399B1 (ja)
TW (1) TW202220240A (ja)
WO (1) WO2022079366A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758979B2 (en) * 2007-05-31 2010-07-20 National Institute Of Advanced Industrial Science And Technology Piezoelectric thin film, piezoelectric material, and fabrication method of piezoelectric thin film and piezoelectric material, and piezoelectric resonator, actuator element, and physical sensor using piezoelectric thin film
WO2010114602A1 (en) * 2009-03-31 2010-10-07 Sand9, Inc. Integration of piezoelectric materials with substrates
FR3091032B1 (fr) * 2018-12-20 2020-12-11 Soitec Silicon On Insulator Procédé de transfert d’une couche superficielle sur des cavités

Also Published As

Publication number Publication date
KR20230086718A (ko) 2023-06-15
FR3115399B1 (fr) 2022-12-23
WO2022079366A1 (fr) 2022-04-21
EP4229686A1 (fr) 2023-08-23
US20230371386A1 (en) 2023-11-16
FR3115399A1 (fr) 2022-04-22
TW202220240A (zh) 2022-05-16
CN116391459A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US7745248B2 (en) Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
US7906439B2 (en) Method of fabricating a MEMS/NEMS electromechanical component
US8193069B2 (en) Stacked structure and production method thereof
US7993949B2 (en) Heterogeneous substrate including a sacrificial layer, and a method of fabricating it
US11495728B2 (en) Piezoelectric device and method of manufacturing piezoelectric device
US11705880B2 (en) Process for producing a micro-electro-mechanical system from a transferred piezoelectric or ferroelectric layer
US8076169B2 (en) Method of fabricating an electromechanical device including at least one active element
JP2011136412A (ja) 最適駆動式圧電メンブレンの製造方法
US8021983B2 (en) Method of forming pattern of inorganic material film comprising thermally induced cracking
JP7368056B2 (ja) キャビティに表層を転写するプロセス
JP2023546787A (ja) 変形可能層及び圧電層を含むｍｅｍｓアプリケーション用の複合構造体、並びに関連付けられた製造方法
CN113226978A (zh) 制造包括悬在腔之上的膜的器件的方法
US20230406696A1 (en) Membrane transfer method
JPH10261806A (ja) 微小機械およびその製造方法
US11864465B2 (en) Integration of semiconductor membranes with piezoelectric substrates
US11511990B2 (en) Method for manufacturing a microelectronic device comprising a membrane suspended above a cavity
US7863156B2 (en) Method of producing a strained layer
JP7517840B2 (ja) 転写圧電又は強誘電体層から微小電気機械システムを製造するプロセス
US20230120346A1 (en) Method for producing a stacked structure