JP5374494B2 - ガラスを主成分とする基板の製造方法および該基板を採用した装置 - Google Patents

ガラスを主成分とする基板の製造方法および該基板を採用した装置 Download PDF

Info

Publication number
JP5374494B2
JP5374494B2 JP2010504046A JP2010504046A JP5374494B2 JP 5374494 B2 JP5374494 B2 JP 5374494B2 JP 2010504046 A JP2010504046 A JP 2010504046A JP 2010504046 A JP2010504046 A JP 2010504046A JP 5374494 B2 JP5374494 B2 JP 5374494B2
Authority
JP
Japan
Prior art keywords
layer
substrate
glass
cation concentration
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010504046A
Other languages
English (en)
Other versions
JP2010524821A (ja
Inventor
ピー ガドカリー,キショー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2010524821A publication Critical patent/JP2010524821A/ja
Application granted granted Critical
Publication of JP5374494B2 publication Critical patent/JP5374494B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Surface Treatment Of Glass (AREA)

Description

本発明は、絶縁体上半導体(SOI)構造の形成に用いられるガラス基板等の基板の製造に関する。
現在まで、絶縁体上半導体構造に最も一般的に用いられて来た半導体材料はシリコンである。このような構造は、文献においては、絶縁体上シリコン構造と呼ばれて来ており、このような構造には略称の「SOI」が用いられて来た。SOI技術は、高性能薄膜トランジスタ、太陽電池、およびアクティブ・マトリクス・ディスプレー等の表示装置に関して益々重要になって来ている。SOI構造は、実質的に単結晶のシリコンからなる薄膜(一般に厚さが0.1〜0.3μmであるが、5μmと厚い場合もある)を絶縁材料上に備えている。
説明を簡単にするために、以下では折に触れてSOI構造の名前で呼ぶ。この特定の形式のSOI構造について言及することは、本発明の説明を容易にはするが、如何なる場合にも、本発明の範囲の限定を意図するものでも、そのように解釈すべきものでもない。ここで用いられる略称SOIは、一般的には絶縁体上シリコン構造を呼ぶのに用いられるが、それに限定されずに絶縁体上半導体構造をも含む。同様に、略称SiOGは、一般的にはガラス上シリコン構造を呼ぶのに用いられるが、それに限定されず、ガラス上半導体構造をも含む。述語SiOGもまた、ガラスセラミック上シリコン構造をも含ませるつもりであるが、含んではいてもガラスセラミック上半導体構造には限定されない。略称SOIはSiOG構造を包含する。
SOI構造ウェーファを得るための種々の方法のうちには、格子整合された基板上のシリコン(Si)のエピタキシャル成長が含まれる。別の方法には、単結晶シリコンウェーファを、SiO酸化物層が成長せしめられていた他のシリコンウェーファ上に接合し、次いで上方のウェーファを研磨またはエッチングすることによって、例えば0.05〜0.3μmの単結晶シリコン層にすることが含まれる。さらに別の方法には、イオン注入法が含まれ、この方法においては、水素イオンまたは酸素イオンが注入されて、酸素イオン注入の場合には、Siによって覆われたシリコンウェーファ内に埋込み酸化物層を形成し、水素イオン注入の場合には、薄いSi層を分離〈剥離〉させて、酸化物層を備えた別のSiウェーファに接合することを含む。
前者の二つの方法は、コストおよび/または接合強度および耐久性の点で満足できる結果が得られなかった。水素イオン注入を含む後者の方法は、多少の注目を惹き、必要な注入エネルギーが酸素イオン注入に必要なエネルギーの50%未満で、かつ必要な注入量が二桁も低いことから、前者の方法に勝る長所があると考えられてきた。
特許文献1には、熱処理を用いて基板上に単結晶シリコンフィルムを得る方法が開示されている。平坦な表面を有するシリコンウェーファは下記の諸ステップで処理される。すなわち、(イ)シリコンウェーファの表面のイオン衝撃によるイオン注入により、シリコンウェーファからなる下部領域と薄いシリコンフィルムから構成された上部領域とを明確にするガス状の微小気泡からなる層を形成し、(ロ)上記シリコンウェーファの平坦な表面に密実な材料層(絶縁酸化物材料等)を接触させ、(ハ)第3ステージで、上記シリコンウェーファと上記絶縁材料とからなるアセンブリを、イオン衝撃が実施された温度よりも高い温度で熱処理する。上記第3ステージは、薄いシリコンフィルムと絶縁材料とを接合するのに十分な温度を利用して、上記微小気泡内に圧力作用を生じさせ、その結果、結晶再配列を生じさせ、薄いシリコンフィルムとシリコンウェーファの残りの部分とを分離させる(この処理は、高温のステップのために、より低コストのガラスまたはガラスセラミックの基板には有効に働かない)。
特許文献2には、SiOG構造を生産する方法が開示されている。この方法は、(イ)半導体ウェーファ(例えばシリコンウェーファ)の表面を酸素イオンおよび/またはヘリウムイオンのイオン注入に曝して接合面を形成し、(ロ)このウェーファの接合面をガラス基板に接触させ、(ハ)上記ウェーファおよびガラス基板に圧力、温度および電圧を印加して、それら間の接合を促進し、かつ(ニ)上記構造を通常温度まで冷却して、ガラス基板とシリコンウェーファからのシリコン薄層との分離を容易にする諸ステップを含む。
得られたSOG構造は、大部分層と、陽イオン濃度が高められた層と、陽イオン濃度が低められた層とを有するガラスまたはガラスセラミック基板を備えている。陽イオン濃度が高められた層は、陽イオン濃度が低められた層から移動した陽イオンを含んでいる。酸化物層が、基板の陽イオン濃度が低められた層とシリコンウェーファからのシリコンの薄層との間に配置される。陽イオン濃度が低められた層は、たとえSOG構造が、接合工程で用いられる温度に匹敵する温度、またはそれよりも若干高い温度に熱せられる場合であっても、その間に亘って安定である。高い温度で形成されると、上記陽イオン濃度が低められた層は、SOG構造の通常の動作温度および形成温度において特に安定である。これらの考察は、使用時またはさらなるデバイスの処理時において、アルカリイオンおよびアルカリ土類イオンが、酸化物ガラスまたは酸化物ガラスセラミックからシリコン層内へ拡散しないことを保証している。
米国特許第5,374,564号明細書 米国特許第7,176,528号明細書
上記障壁機能(酸化物ガラスまたは酸化物ガラスセラミックから陽イオン濃度が高められた層を通じた、そしてシリコン層への陽イオンの移動を阻止する)は用途によって望ましいものではあるが、ガラス基板内に大部分層と、陽イオン濃度が高められた層と、陽イオン濃度が低められた層とを得るためのコストは相当なものである。確かに、特許文献2に記載された方法は、或る種の形式の半導体材料をガラス基板上に接合し、かつこの半導体材料の少なくとも一部分を最終的な構造の一部として残す必要がある。
しかしながら、本発明の種々の実施の形態を用いると、大部分層と、陽イオン濃度が高められた層と、陽イオン濃度が低められた層とをガラス基板内に形成するための、より経済的な方法が得られることが発見された。
本発明の多くの態様は、高性能ディスプレー、電子デバイス、光起電性デバイス等の、薄膜トランジスタ(TFT)を含む用途のための半導体〈例えばシリコン〉フィルムの堆積のためのガラス基板の形成および使用に適用可能性を有する。このような用途にガラス基板を用いる場合には、ガラス基板内の可動イオンによってシリコンフィルムが汚染される可能性について深刻な懸念がある。確かに、このような汚染は、TFTの性能に強い悪影響を与える。従来の構造においては、シリカまたは酸窒化シリコン層が蒸着によってガラス基板上に堆積され、ガラス基板からシリコンフィルム内への成分の移動を酸窒化物層が阻止している。しかしながら、このような酸窒化物層は、現在または将来の全ての用途に望ましい程効果的なものではない。
本発明の一つまたは複数の態様によれば、ガラス基板上に障壁層(酸化物ガラスまたは酸化物ガラスセラミックからシリコン層内への陽イオンの移動を阻止するための)を形成する方法は、ガラスウェーファまたはガラスセラミックウェーファを清潔化して、微粒子物質、有機物または不純物を取り除き、導電性または半導電性材料(アモルファスシリコン、アルミニウム、またはその他の導電性金属)で上記ガラスを被覆し、または上記ガラスに接触させ、かつこの(半)導電性材料・ガラス構造体を高い温度、電圧およびもし必要であれば圧力に曝して、それら間に緊密な接触状態を維持する。
上記電圧は、(半)導電性材料が陽極に接続され、かつ上記ガラス基板(裏面)が陰極に接続される態様で、ガラス基板と(半)導電性材料との間に印加される。望ましい電圧および温度の印加は、ガラス基板内のイオンの移動が達成されるように、ガラス基板および(半)導電性材料の組成によって決定される。一般に上記温度は、ガラスの歪み点の約±300℃の範囲内である。この温度はまた、(半)導電性材料の少なくとも一部分を酸化させ、かつ上記ガラス基板上に酸化物層を形成する。酸化物形成に費消される(半)導電性材料の量は、処理パラメータ(温度、時間、電圧等)に左右される。もし堆積された(半)導電性材料が厚過ぎれば、すなわち、処理中に全部が費消および酸化物に転化されず、残存する(半)導電性材料は、次に酸、アルカリまたはその他の反応性溶媒により溶解され、かつ洗い流され、さもなければ除去される。
上記ガラス基板内においては、より高い電位源(すなわち、(半)導電性材料)から離れるように陽イオンが移動するにつれて、可動イオンは欠乏しているが組織内にしっかりと束縛された組織形成用イオンを潜在的に含む領域が生じる。これらの陽イオンは、ガラス基板の隣の領域内に移動し、高められたイオン濃度を達成する。ガラス基板の残りの層は基板の大部分を形成するガラスである。
半導体酸化物と移動可能イオンの実質的に欠乏している領域とを備えた多層障壁層構造は、極めて熱的に安定であることが判明している。ガラス基板の陽イオン濃度が高められた領域内の可動イオンは、高温における長引いた熱処理後であっても、可動イオンが実質的に欠乏している領域を破ることができない。多層障壁の厚さは下記のパラメータ、すなわち、温度(温度が高い程イオンの移動速度が速い)、印加される電圧、ならびに温度および電圧の印加時間の何れかによって制御される。
多層障壁で被覆されたガラス基板の形成は、窒素、大気または還元性雰囲気中で実施される。接合工程中の大気雰囲気は、製造のために安価かつ単純な設備の使用を可能にし、かつ商業的に実現可能な製品の生産の可能性を増大させる。
本発明の一つまたは複数の実施の形態によれば、層状基板の形成方法は、導電性または半導電性被覆材料をガラスまたはガラスセラミック基板に接触させ、上記被覆材料および上記基板のうちの少なくとも一方に熱を加え、上記被覆材料と上記基板との間に電圧を、上記被覆材料の電位が上記基板の電位よりも高くなるように印加し、上記接触状態、熱および電圧を(イ)上記被覆材料と上記基板との間のこの基板上に酸化物層が生成し、かつ(ロ)実質的に全ての改質剤の陽イオンを含む上記基板の陽イオンが、より高い電位の上記被覆材料から離れて移動するように維持して、(1)上記被覆材料近傍の上記基板内に、陽イオン濃度が低められた層を形成し、かつ(2)この陽イオン濃度が低められた層の近傍に、陽イオン濃度が高められた層を形成し、上記接触させる力、熱、および電圧の印加を停止し、かつ上記基板から上記被覆材料の全てを除去し、その結果、上記酸化物層、上記陽イオン濃度が低められた層、上記陽イオン濃度が高められた層、および基板の大部分を備えた構造体を得る各工程を含む。
別の実施の形態によれば、上記被覆層(またはその一部)が上記基板上に残存している。
上記陽イオン濃度が低められた層から上記陽イオン濃度が高められた層へ移動する上記基板の陽イオンは、少なくとも一種類のアルカリ/アルカリ土類改質剤イオンを含む。上記陽イオンの移動は、上記陽イオン濃度が低められた層における全てのアルカリ/アルカリ土類イオンの実質的な欠乏を招く。上記アルカリ/アルカリ土類イオンは、Li+1,Na+1,K+1,Cs+1,Mg+2,Ca+2,Sr+2,および/またはBa+2のうちの少なくとも一つを含む。上記陽イオンの移動は、上記改質剤陽イオン濃度が低められた層が一種類または複数種類の組織形成用イオンを含む結果となる。
上記被覆層は、金属または半導体のうちの一方であり、この被覆層は、例えば、化学蒸着、スパッタリング、電子ビーム蒸着、熱蒸着、電着、および電気化学堆積によって被膜として施される。あるいは、上記被覆層は、機械的力を用いて上記基板との接触を保たれたウェーファとして施される。
上記方法および装置は、上記酸化物層上の材料層をさらに含み、この材料層は、単結晶半導体材料、アモルファス半導体材料、および多結晶半導体材料からなる群から選ばれる。上記方法および装置は、上記アモルファス半導体材料をアニールして多結晶半導体材料を形成することをさらに提供する。上記半導体材料は、シリコン(Si)、ゲルマニウムドープドシリコン(SiGe)、炭化珪素(SiC)、ゲルマニウム(Ge)、ガリウム砒素(GaAs)、GaPおよびInPからなる群から選ばれる。
その他の態様、特徴および効果等は、添付図面と関連させてなされる本発明の説明により、当業者には明らかになるであろう。
本発明の種々の態様を説明するために、好ましい実施の形態の図面が示されているが、本発明は、図示の明確な構成および手段に限定されるべきではないことを理解すべきである。
本発明の一つまたは複数の実施の形態によるSOIデバイスに用いられる中間構造体、すなわち被覆された層状ガラス基板の構造を示すブロック図である。 図1の被覆された層状のガラス基板の形成に関連する別の中間構造体の形成工程を示すブロック図である。 図2の次の工程を示すブロック図である。 図3の次の工程を示すブロック図である。 図1の被覆された層状のガラス基板を用いて形成されたSOIデバイスを示すブロック図である。 本発明の態様を示す、コーニング社製のEAGLE2000(登録商標)番のガラスおよびシリコン層を用いて形成されたSOI構造のTOF二次イオン質量分析(SIMS)による深さ輪郭を示すグラフである。
類似の要素は類似の符号が付されている図面を参照すると、図1には、本発明の一つまたは複数の実施の形態による被覆された、すなわち層をなしたガラス基板構造100(以下、「ガラス基板構造」と呼ぶ)が示されている。このガラス基板構造100は、例えば、有機発光ダイオード(OLED)ディスプレーおよび液晶ディスプレー(LCD)、集積回路、光起電性デバイス等を含むディスプレーのための薄膜トランジスタを利用するデバイスの製造に用いるのに適している。
ガラス基板構造100は、層106,108,110を有するガラス基板102および層104等の随意的な付加層を含む。ガラス基板102は、酸化物ガラスまたは酸化物ガラスセラミックから形成されるのが好ましい。また、必ずしも必要ではないが、ここに説明されている実施の形態は、約1000℃未満の歪み点を示す酸化物ガラスまたは酸化物ガラスセラミックを含むことが好ましい。ガラス製造分野では慣習的であるように、上記歪み点は、ガラスまたはガラスセラミックが1014.6ポアズ(1013.6Pa・s)の粘度を有する温度である。酸化物ガラスと酸化物ガラスセラミックとの間にように、一般的に製造が簡単なために、現在はガラスが好ましく、したがって、広く入手可能であり、かつ安価である。
実例として、上記ガラス基板102は、コーニング社製の1737番のガラス組成物またはコーニング社製の「EAGLE2000」番のガラス組成物等のアルカリ土類イオンを含有するガラス基板から形成される。
このガラス基板は、約0.1mmから約10mmまでの範囲内の、最も好ましいのは約0.5mmから約3mmまでの厚さを有する。SOI構造に用いられるような用途においては、ガラス絶縁層は、例えばシリコン/二酸化シリコン/シリコン構造を有する標準的なSOI構造が高温で作動されたときに生じる寄生静電容量の影響を回避するために、約1μm以上の厚さを有するガラス絶縁層が望ましい。過去においては、このような厚さは得るのが困難であった。本発明によれば、約1μmよりも厚い絶縁層を有するSOI構造は、約1μmよりも厚いガラス基板102を単純に用いることによって容易に得られる。したがって、ガラス基板102の好ましい厚さの低限は約1μmである。
一般的に、ガラス基板102は、本発明の方法のみでなく、SOG構造である最終的な構造を生成させるための後工程を通じて、層104、半導体層等の如何なる付加的な層をも支持するのに十分な厚さを持たなければならない。ガラス基板102の理論的な上限は存在しないが、支持機能に必要な、または最終的な構造に望ましい厚さを超える厚さは一般に好ましくない。というのは、ガラス基板102が厚くなる程、少なくとも或る工程を達成するのがより困難になるからである。
酸化物ガラスまたは酸化物ガラスセラミック基板102は、シリカを主成分とするのが好ましい。したがって、酸化物ガラスまたは酸化物ガラスセラミック中のSiOのモルパーセントは、30モル%を超えることが好ましく、40モル%を超えることが最も好ましい。ガラスセラミックの場合には、結晶相が、ムライト、コージェライト、灰長石、スピネルまたはガラスセラミック技術分野で知られているその他の結晶相であればよい。シリカを主成分としないガラスおよびガラスセラミックも、本発明の一つまたは複数の実施の形態の実施に用いることができるが、それらはコストがより高く、および/または特性的にも劣ることから一般的に好ましくない。同様に、用途によっては、例えばシリコンを主成分としない半導体材料を採用するSOI構造に関しては、酸化物を主成分としないガラス基板、例えば非酸化物ガラスが望ましいが、それらはコストが高いために一般に好ましくない。
例えばディスプレーのような用途に関しては、ガラス基板またはガラスセラミック基板102は、ガラスまたはガラスセラミック102が可視光、近紫外光および/または赤外光の波長範囲の光に対して透過性を有することが好ましい、例えば350nmから2μmの波長範囲の光に対して透過性を有することが好ましい。
ガラス基板102は、単一のガラスまたはガラスセラミックから構成されていることが好ましいが、必要に応じて、貼り合わせ構造を用いることができる。貼合わせ構造が用いられる場合、随意的な層104に最も近接した貼合わせ層は、単一のガラスまたはガラスセラミックで構成されたガラス基板に関してここで説明されている特性を有することが好ましい。随意的な層104から離れた層もそのような特性を有することが好ましいが、それらは随意的な層104に直接的に影響し合うことがないので、厳密な特性を有するものでなくともよい。後者の場合、ガラス基板102に関して特定された特性がもはや満足されないところでガラス基板102が終わったと見做される。
図2〜図5を参照すると、これらは本発明の一つまたは複数の実施の形態による工程を実行することによって得られる構造を示している。特に図2を参照すると、ガラス基板102は清浄化され、かつ適当な表面前処理が実行される。その後、導電性または半導電性被覆層120がガラスまたはガラスセラミック基板102上に被着される(または接触状態に配置される)。この被覆層120は、適当な金属(アルミニウム等)、半導体金属(シリコン等)等であればよい。Alまたは他の金属材料の場合、被覆層120は、化学蒸着、スパッタリング、電子ビーム蒸着、熱蒸着、電着および電気化学堆積等の周知技術の何れかを用いて被膜として施される。あるいは、被覆層120が半導体ウェーファの場合、このようなウェーファは機械的な力を用いてガラス基板102に接触せしめられる。
図3を参照すると、次にガラス基板102および被覆層120は電気分解を受ける。好ましい電解接合法は、その開示内容のすべてがここに引用される特許文献2に記載されている。この工程の一部は下記に記載されているが、基本的な工程は、ガラス基板102および被覆層120が、或る期間、温度、電圧および圧力に曝されることを含む。
ガラス基板102および被覆層120は、ガラス基板102の歪み点の約±150℃以内が好ましい温度で加熱される。アルミニウムまたはシリコンのような被覆層120のコーティングの場合、ガラス基板102および被覆層120の高められた温度は基本的に同一である。しかしながら、表面剥離による被覆層102の分離が望ましい実施の形態におけるような或る種の環境においては、ガラス基板102と被覆層120との間に温度勾配差があることが望ましい。例えば、被覆層102が半導体ウェーファの場合、ガラス基板102は、被覆層102よりも高い温度に加熱される。材料の選択に応じて、ガラス基板102と被覆層120との間の温度差は、約100℃〜約150℃のように高くてもよういが、少なくとも10℃の温度差があればよい。この温度差は、その後における熱応力による被覆層102の一部分の分離を容易にするので、半導体被覆層102(例えばシリコン)の熱膨張係数に一致した熱膨張係数をガラスが有することが望ましい。
ガラス基板102および被覆層120の温度が安定化されると、上記中間体に機械的圧力が加えられる。好ましい圧力範囲は約1psi (6.9kPa)と約50psi (345kPa)との間である。例えば100psi (690kPa)を超える高い圧力の印加は、ガラスウェーファの破壊を招くかも知れない。圧力の印加は、被覆層120がガラス基板102上に接触せしめられた(コーティングされたのではなく)場合にのみ必要であることに注目すべきである。
次に、好ましくは被覆層120を陽極に、ガラス基板102を陰極にして、上記中間体の両端に電圧が印加される。図4を参照すると、この電位の印加により、ガラス基板102内のアルカリイオンまたはアルカリ土類イオンが被覆層/ガラスの界面からさらにガラス基板102内に移動する。より具体的には、ほぼ全ての改質用陽イオンを含むガラス基板102の陽イオンが、より高い電位の被覆層120から移動して、(1)被覆層120の近傍のガラス基板102内の陽イオン濃度が低められた層108と、(2)この陽イオン濃度が低められた層108に隣接したガラス基板102の陽イオン濃度が高められた層110とを形成する。
上記中間体は、これらの状態(圧力、温度および電圧)の下に或る時間、例えば約1時間以内保たれる。これにより、多くの機能が達成される。すなわち、(イ)アルカリイオンまたはアルカリ土類イオンを含まない界面(または層)108がガラス基板102内に生成され、(ロ)アルカリイオンまたはアルカリ土類イオンが増大された界面(または層)110がガラス基板102内に生成され、(ハ)酸化物層104が被覆層120とガラス基板102との間に生成され、かつ(ニ)ガラス基板102が極めて反応性になり、比較的低い温度の熱の印加により、被覆層120に強力に接合する。
その後、電圧が除かれ、中間体は室温まで冷却される。図4に示された実施の形態においては、電解工程から得られた中間構造体は、大部分ガラス基板106(ガラス基板102内)、アルカリイオンまたはアルカリ土類イオンが増大された層110(ガラス基板102内)、アルカリイオンまたはアルカリ土類イオンが低減された層108(ガラス基板102内)、酸化物層104および被覆層120の順になる。
酸化物層104の形成に費消された被覆層120の材料の量は、処理パラメータ(温度、時間、電圧等)に左右される。したがって、酸化時に費消され、かつその後に残る被覆層120の材料の量に関して、多くの可能性のあるシナリオが存在する。もし堆積された被覆層120が比較的厚ければ、すなわち、処理中に被覆層120の全てが費消されず、かつ酸化物に転化されなければ、酸化後に残存する被覆層120は保存され、または部分的にまたは完全に取り除かれる。金属の被覆層120の材料の場合には、残存材料(もしあれば)は酸性、アルカリ性またはその他の反応性溶媒により溶かされかつ洗い流され、またはさもなければ除去される。被覆層120が半導体材料の場合には、半導体材料少なくとも一部分の、好ましくは全ての除去(または分離)が可能である。このような分離を如何にして行なうかの詳細は特許文献2に見ることができる。如何なる残存半導体材料も除去または処理することができる。その他の可能性は、被覆層120の全てが酸化中に費消されることである。
特に完全に除去された金属被覆層102の場合には、図1に示されているような、得られた中間構造体に有用性がある。このような構造体100には、所望のデバイスを得るのに必要な、酸化物層104上に付加層が施される。
実施例として図5に示されているように、酸化物層104上に半導体材料層122が施されて、SOIデバイスを形成している。この半導体材料層122は、化学蒸着、スパッタリング、電子ビーム蒸着、熱蒸着、または他の適当な方法によって生成される。半導体材料122は、単結晶半導体材料、アモルファス半導体材料および多結晶半導体材料からなる群から選ばれる。具体的な半導体材料は、シリコン(Si)、ゲルマニウムドープドシリコン(SiGe)、炭化珪素(SiC)、ガリウム砒素(GaAs)、GaPおよびInPからなる群から選ばれる。もし、例えばアモルファス半導体材料が半導体材料層122として用いられる場合には、本発明の一つまたは複数の実施の形態は、アモルファス半導体材料をアニールして、層122として多結晶半導体材料を形成することを含む。
いくつかの実施の形態において、半導体材料(アモルファスシリコン等)からなる被覆層120を採用して、電解後に残存する半導体材料を完全に除去しないことが経済的である。その後、残存するアモルファス半導体材料層が結晶化されて、酸化物104および障壁層108,110の上に多結晶シリコン層を得る。
ガラス基板102の種々の層の詳細構造のいくつかがここに記載されている。電解工程は、被覆層120とガラス基板102との間の界面を、界面領域を備えた層108(陽イオンが欠乏した領域)および層110(陽イオンが増大された領域)を備えた界面領域に変換する。この界面領域はまた、陽イオンが欠乏した層108の遠い側のエッジの近傍に、一つまたは複数の陽イオンが集積した領域を備えている。
陽イオンが増大された層110は、酸素濃度が高められた領域であり、厚さT160を有する。この厚さは、ガラス基板102の上方の基準面(不図示)における酸素に関する基準濃度の観点から規定される。上記基準面は、ガラス基板102と被覆層120との間の接合面にほぼ平行であり、かつこの接合面から距離DS1だけ離れている。基準面を用いると、陽イオンが増大された層110の厚さT160が一般に下記の関係を満足する。すなわち、
T160≦200nm
ここで、T160は、接合面と、(イ)接合面にほぼ平行な面であって、(ロ)下記の関係が満足される、接合面から最も遠い面との間の距離である。すなわち、
CO(x)−CO/Ref≧50パーセント、0≦x≦T160
ここで、CO(x)は接合面からの距離xの関数としての酸素濃度、CO/Refは、上記基準面における酸素濃度、CO(x)およびCO/Refは原子パーセントである。
一般に、T160は200nmよりも小さく、例えば約50から100nm台である。CO/Refは一般にゼロなので、大概の場合、上記の関係は下記のように縮小することに注目すべきである。すなわち、
CO(x)≧50パーセント、0≦x≦T160
陽イオンが欠乏した層108に関連して、酸化物ガラス基板または酸化物ガラスセラミック基板102は、印加された電場の方向へ、すなわち接合面から離れてガラス基板102の層110内へ移動する少なくとも多少の陽イオンを含んでいることが好ましい。アルカリイオン、例えば、Li+1、Na+1、および/またはK+1イオンは、一般に酸化物ガラスおよび酸化物ガラスセラミック中に含まれている陽イオン、例えばアルカリ土類イオンのような他の形式の陽イオンよりも高い易動度を有しているので、この目的に適した陽イオンである。しかしながら、アルカリイオン以外の陽イオンを有する酸化物ガラスおよび酸化物ガラスセラミックガラス、例えばアルカリ土類イオンのみを有する酸化物ガラスおよび酸化物ガラスセラミックガラスは、本発明の実施に用いることができる。アルカリイオンおよびアルカリ土類イオンの濃度は、広い範囲に亘って変えることができ、代表的な濃度は酸化物基準で0.1重量%と40重量%との間である。好ましいアルカリイオンおよびアルカリ土類イオンの濃度は、アルカリイオンの場合には酸化物基準で0.1重量%から10重量%であり、アルカリ土類イオンの場合には酸化物基準で0〜25重量%である。
電解工程で印加された電場は、陽イオン(カチオン)をさらにガラス基板102内へ移動させ、陽イオンが欠乏した層108を形成する。酸化物ガラスまたは酸化物ガラスセラミックがアルカリイオンを含有している場合にこれらのイオンが半導体デバイスの動作を妨害することが知られているので、陽イオンが欠乏した層108の形成は特に望ましい。アルカリ土類イオン、例えば、Mg+2、Ca+2、Sr+2および/またはBa+2もまた、半導体デバイスの動作を妨害するので、これらのイオン濃度が低下した欠乏領域も好ましい。
一旦形成された陽イオンが欠乏した領域108は、もしSOG構造100が電解工程において用いられる温度に比肩し得る高い温度に、あるいはそれよりも多少高い温度に加熱された場合であっても、その加熱時間の間安定であることが判明している。高温で形成されると、陽イオンが欠乏した層108は、通常の動作温度およびSOG構造の形成温度において特に安定である。このような事柄は、酸化物ガラスまたは酸化物ガラスセラミック102からアルカリイオンおよびアルカリ土類イオンが、使用時またはさらなるデバイス処理時に、ガラス基板102に対し後に施される如何なる半導体材料内へも拡散しないことを保証しており、このことは、電解工程の一部として電場を使用することから派生する重要な利点である。
所望の幅と、関係のある全ての陽イオンに関する所望の陽イオン濃度とを有する陽イオンの低減された層を得るのに必要な作業パラメータは、当業者であれば本発明の説明から直ちに決定することができる。陽イオンの欠乏した層108は、存在する場合に、本発明の一つまたは複数の実施の形態により作製されたSOG構造の特徴的な構成である。
清浄なガラス基板上に厚さ0.5μmのアルミニウム金属がスパッタリングで堆積された。次にこの被覆された基板が設備内に取り付けられて、層構造間に電圧が印加された。アルミニウム金属は陽極に接続され、ガラス基板の被覆されていない側は陰極に接続された。被覆されたガラス基板の温度は550℃まで高められ、かつ1500ボルトの電圧が両極間に印加された。この条件下での保持時間は20分であった。次に電圧がゼロまで低められ、かつ被覆されたガラス基板がゆっくりと冷却された。アルミニウムの或る部分は酸化されてアルミナになり、0.1μmのアルミナ層を形成した。残りのアルミニウムは、ガラス基板が冷却された後に湿式エッチングにより除去され、かくしてガラス基板上に強力に接着されたアルミナ層が形成された。
下記の実施例においては、障壁層の形成が、シリコン被覆層とともに得られた。直径100mm、厚さ100μmのシリコンウェーファは、注入量が8×1016ions/cm、注入エネルギーが100keVで水素イオンが注入された。このシリコンウェーファは、次にプラズマ酸化処理されて、その表面が酸化された。次に、直径100mmの「Eagle」ガラスがFischer scientific Conrad 70 洗剤を用いた超音波浴槽内において15分間洗浄され、次いで超音波浴槽内において15分間蒸留水で洗浄され、次いで10%硝酸中で洗浄され、さらに蒸留水で洗浄された。上記シリコンウェーファおよび上記ガラス基板は、クリーンルーム内において蒸留水を用いた回転式洗浄・乾燥機内で清浄化された。シリコンウェーファおよびガラス基板は、Suss Microtec ボンディング装置内に挿入された。ガラス基板は陰極上に配置され、シリコンウェーファは陽極上に配置され、かつガラス基板からスペーサが取り払われた。この構造体は、窒素中で525℃(シリコンウェーファに関し)および575℃(ガラス基板に関し)まで加熱され、ついで合体された。1750ボルトの電圧がシリコンウェーファ面とガラス基板面との間に印加された。上記電圧は20分間印加され、次いで電圧がゼロにされた。次にこの構造体が室温まで冷却された。シリコンウェーファは、ガラス基板に接合された薄いシリコン薄層を残して容易にガラス基板から分離された。この工程を通じて、ガラス基板上に強力に接着された薄いシリコンフィルム(厚さ約500nm)を備えた素晴らしい特性を有するサンプルが得られた。残りのシリコン層は、KOHを主成分とする溶媒等の塩基性溶媒または酸性溶媒中で容易に溶解される等によって取り除かれるのが望ましい。
実施例2の実験が大気中で反復されたが、1750ボルトの電圧がシリコンウェーファとガラス基板との間に印加された。この実験中にも、素晴らしい特性を有するガラス上シリコンフィルムのサンプルが得られ、これにより、本発明によって作製されたSiOG構造に関しては、高真空接合方法が本質的な特徴でないことが判明した。図6は、この方法によって形成された素晴らしい障壁層を示す、ガラス基板とシリコンウェーファとの間の界面における、イオンが欠乏した層108とイオンが増大された層110とのTOF二次イオン質量分析(SIMS)結果を示す。このデータは、シリコン層を取り除く以前に得られた。
この実験においては、ガラス基板とシリコンウェーファ(清浄化後)とが接触せしめられ、かつ僅かな圧力が加えられて、如何なる空気溜まりも排除された。次にガラス基板およびシリコンウェーファは2個のスチール電極の間に、これらスチール電極とガラス基板およびシリコンウェーファのそれぞれの表面との間にグラフォイル・シートを挟んだ状態で配置された。このアセンブリは次に標準的な大気雰囲気の炉内に配置された。スチール・プレート上には錘が置かれて約1psi(6.9kPa)の圧力が印加された。このアセンブリは、炉内で650℃まで加熱された。電極間に1750ボルトの電圧が印加された。10分後、電圧は除かれ、かつ炉が冷却された。上記アセンブリは解体され、ガラス基板は、それに接着された薄いシリコンフィルムとともに分離された。この実施例は、接合工程に関し、極めて簡単な装置を使用することを実証している。このサンプルのTOF二次イオン質量分析により、上述の実施例3(すなわち図6)と同様の障壁層の形成が示された。
以上、特定の実施の形態を参照して本発明が説明されたが、これらの実施の形態は、本発明の原理および適用を示したに過ぎないことを理解すべきである。したがって、説明された実施の形態に対して、添付の請求項によって規定された本発明の精神および範囲から離れることなしに、多くの変更が可能であり、かつ他の構成を案出することが可能であることを理解すべきである。
100 SOG構造体
102 ガラス基板
104 酸化物層
106 ガラス基板の大部分
108 陽イオン濃度が低められた層
110 陽イオン濃度が高められた層
120 被覆層
122 半導体材料層

Claims (8)

  1. 層状基板の製造方法であって、
    導電性または半導電性被覆材料をガラスまたはガラスセラミック基板に接触させ、
    前記被覆材料および前記基板のうちの少なくとも一方に熱を加え、
    前記被覆材料と前記基板との間に電圧を、前記被覆材料の電位が前記基板の電位よりも高くなるように印加し、
    前記接触状態、熱および電圧を、(イ)前記被覆材料と前記基板との間の該基板上に酸化物層が生成し、かつ(ロ)全ての改質剤の陽イオンを実質的に含む前記基板の陽イオンが、より高い電位の前記被覆材料から離れて移動するように維持して、(1)前記被覆材料近傍の前記基板内に、陽イオン濃度が低められた層を形成し、かつ(2)該陽イオン濃度が低められた層の近傍に、陽イオン濃度が高められた層を形成し、
    前記熱および前記電圧の印加を停止し、かつ
    前記基板から前記被覆材料の全てを除去し、その結果、前記酸化物層、前記陽イオン濃度が低められた層、前記陽イオン濃度が高められた層、および大部分層を有するガラス基板を備えた構造体を得る、
    各工程を含むことを特徴とする、層状基板の製造方法。
  2. 前記基板の前記陽イオン濃度が低められた層から前記陽イオン濃度が高められた層へ移動する陽イオンが、少なくとも一種類のアルカリ/アルカリ土類改質剤イオンを含んでいることを特徴とする請求項1記載の層状基板の製造方法
  3. 前記陽イオンの移動により、前記陽イオン濃度が低められた層における全てのアルカリ/アルカリ土類イオンが実質的に欠乏することを特徴とする請求項2記載の層状基板の製造方法
  4. 前記陽イオンの移動により、前記陽イオン濃度が低められた層として、可動イオンは欠乏しているが、該陽イオン濃度が低められた層の組織内に束縛された一種類または複数種類の組織形成用イオンを含むが生じることを特徴とする請求項1記載の層状基板の製造方法
  5. 前記被覆材料が、金属または半導体の何れか一方であることを特徴とする請求項1記載の層状基板の製造方法
  6. 前記被覆材料が、化学蒸着、スパッタリング、電子ビーム蒸着、熱蒸着、電着、および電気化学堆積のうちの一つを用いた被膜として、前記ガラスまたはガラスセラミック基板に施されることを特徴とする請求項1記載の層状基板の製造方法
  7. 前記基板から前記被覆材料の全てを除去して前記構造体を得る前記工程の後に、前記酸化物層上材料層を形成する工程をさらに含み、該材料層が、単結晶半導体材料、アモルファス半導体材料、および多結晶半導体材料からなる群から選ばれることを特徴とする請求項1記載の層状基板の製造方法
  8. 大部分層、
    陽イオン濃度が高められた層
    陽イオン濃度が低められた層、および
    酸化物層、
    順に備えたガラスまたはガラスセラミック基板であって、
    前記陽イオン濃度が高められた層は、前記陽イオン濃度が低められた層からの移動の結果としての実質的に全ての改質剤陽イオンを含み、前記基板は、前記酸化物層上に如何なるさらなる材料をも備えてないことを特徴とする、基板。
JP2010504046A 2007-04-20 2008-04-04 ガラスを主成分とする基板の製造方法および該基板を採用した装置 Expired - Fee Related JP5374494B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/788,570 US7619283B2 (en) 2007-04-20 2007-04-20 Methods of fabricating glass-based substrates and apparatus employing same
US11/788,570 2007-04-20
PCT/US2008/004379 WO2008130490A1 (en) 2007-04-20 2008-04-04 Methods of fabricating glass-based substrates and apparatus employing same

Publications (2)

Publication Number Publication Date
JP2010524821A JP2010524821A (ja) 2010-07-22
JP5374494B2 true JP5374494B2 (ja) 2013-12-25

Family

ID=39580483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010504046A Expired - Fee Related JP5374494B2 (ja) 2007-04-20 2008-04-04 ガラスを主成分とする基板の製造方法および該基板を採用した装置

Country Status (6)

Country Link
US (1) US7619283B2 (ja)
EP (1) EP2076920A1 (ja)
JP (1) JP5374494B2 (ja)
KR (1) KR101509267B1 (ja)
TW (1) TWI385755B (ja)
WO (1) WO2008130490A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5992933B2 (ja) * 2011-03-07 2016-09-14 ショット アクチエンゲゼルシャフトSchott AG Cu部品を気密接続するガラスシステム及び電子部品用のハウジング
KR101327039B1 (ko) * 2011-11-29 2013-11-07 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법
US9359251B2 (en) 2012-02-29 2016-06-07 Corning Incorporated Ion exchanged glasses via non-error function compressive stress profiles
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US11079309B2 (en) 2013-07-26 2021-08-03 Corning Incorporated Strengthened glass articles having improved survivability
US10118858B2 (en) 2014-02-24 2018-11-06 Corning Incorporated Strengthened glass with deep depth of compression
TWI705889B (zh) 2014-06-19 2020-10-01 美商康寧公司 無易碎應力分布曲線的玻璃
CN112250301A (zh) 2014-10-08 2021-01-22 康宁股份有限公司 包含金属氧化物浓度梯度的玻璃和玻璃陶瓷
US10150698B2 (en) 2014-10-31 2018-12-11 Corning Incorporated Strengthened glass with ultra deep depth of compression
EP4011843A3 (en) 2014-11-04 2022-06-29 Corning Incorporated Deep non-frangible stress profiles and methods of making
US10472271B2 (en) 2015-05-19 2019-11-12 Corning Incorporated Glass with modified surface layer
US11613103B2 (en) 2015-07-21 2023-03-28 Corning Incorporated Glass articles exhibiting improved fracture performance
US10579106B2 (en) 2015-07-21 2020-03-03 Corning Incorporated Glass articles exhibiting improved fracture performance
EP3386930B1 (en) 2015-12-11 2021-06-16 Corning Incorporated Fusion-formable glass-based articles including a metal oxide concentration gradient
CN111423110A (zh) 2016-04-08 2020-07-17 康宁股份有限公司 包含金属氧化物浓度梯度的玻璃基制品
KR20200091500A (ko) 2016-04-08 2020-07-30 코닝 인코포레이티드 두 영역을 포함하는 응력 프로파일을 포함하는 유리-계 물품, 및 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
EP1209708B1 (en) 2000-11-24 2007-01-17 Sony Deutschland GmbH Hybrid solar cells with thermal deposited semiconductive oxide layer
US20020098664A1 (en) * 2001-01-23 2002-07-25 Ziwei Fang Method of producing SOI materials
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower

Also Published As

Publication number Publication date
KR101509267B1 (ko) 2015-04-06
US7619283B2 (en) 2009-11-17
WO2008130490A1 (en) 2008-10-30
US20080261054A1 (en) 2008-10-23
JP2010524821A (ja) 2010-07-22
EP2076920A1 (en) 2009-07-08
TW200913133A (en) 2009-03-16
TWI385755B (zh) 2013-02-11
KR20100017143A (ko) 2010-02-16

Similar Documents

Publication Publication Date Title
JP5374494B2 (ja) ガラスを主成分とする基板の製造方法および該基板を採用した装置
JP5152819B2 (ja) ガラスベースsoi構造
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US7691730B2 (en) Large area semiconductor on glass insulator
KR101828635B1 (ko) 경화층을 갖는 유리-상-반도체 기판 및 이를 제조하는 방법
US8557679B2 (en) Oxygen plasma conversion process for preparing a surface for bonding
US20090023271A1 (en) Glass-based SOI structures
KR20070065235A (ko) 개선된 이온 주입 공정을 이용하여 제조된 반도체 온글래스 절연체
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
EP2359399A1 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
WO2008121262A2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
JP2009105315A (ja) 半導体基板の製造方法
TWI459451B (zh) 改良基板組成份及形成半導體於絕緣體元件上之方法
JP2009528673A (ja) ガラスおよびガラスセラミック上ゲルマニウム構造
JP2013503484A (ja) 半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法
TW201032280A (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
WO2012000907A1 (en) A method of treating a multilayer structure with hydrofluoric acid

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130920

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees