TWI459451B - 改良基板組成份及形成半導體於絕緣體元件上之方法 - Google Patents

改良基板組成份及形成半導體於絕緣體元件上之方法 Download PDF

Info

Publication number
TWI459451B
TWI459451B TW097141911A TW97141911A TWI459451B TW I459451 B TWI459451 B TW I459451B TW 097141911 A TW097141911 A TW 097141911A TW 97141911 A TW97141911 A TW 97141911A TW I459451 B TWI459451 B TW I459451B
Authority
TW
Taiwan
Prior art keywords
glass substrate
layer
semiconductor
semiconductor wafer
insulator structure
Prior art date
Application number
TW097141911A
Other languages
English (en)
Other versions
TW201001501A (en
Inventor
Purushottam Gadkaree Kishor
John Dejneka Matthew
James Ellison Adam
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of TW201001501A publication Critical patent/TW201001501A/zh
Application granted granted Critical
Publication of TWI459451B publication Critical patent/TWI459451B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Recrystallisation Techniques (AREA)

Description

改良基板組成份及形成半導體於絕緣體元件上之方法
本發明是關於半導體在絕緣體上(SOI)結構的製造，使用改進的基板組成份和改進的方法來製造SOI結構。
隨著市場需求持續增加，半導體在絕緣體上元件變得越來越令人期待。對高效能的薄膜電晶體(TFT)、太陽能電池、和顯示器例如主動矩陣式顯示器來說，SOI技術變得更加重要。SOI結構可以在絕緣材料上包含一層薄半導體材料，例如矽。在SOI製造期間，和後處理期間(例如，TFT的製造期間)的處理溫度可以由SOI基體材料，例如基板材料，來加以限制。
目前一些SOI應用中，所使用之玻璃基板材料的應變點大約是650℃。此應變點限制了前面所提SOI結構可能遭受到的處理和後處理溫度，也可能在最終的SOI元件中產生不想要的特性，其決定於特定的元件應用。一個用於SOG(半導體在玻璃上)元件的這類製造處理例子是用來除去先前植入處理過程餘留下來之氫離子(或其他離子，例如氫加氦離子)的退火處理。玻璃基板大約650℃的應變點，至少限制了離子還原處理的速度及/或品質。除了應變點的需求外，玻璃基板必須可以由融合成形，以合乎商業利益。
後處理，例如TFT的製造期間，也可能受到玻璃基板之應變點限制 的不利影響。在所產生的SOG元件(例如主動矩陣式LCD)中，高電子遷移率(快速交換)，以及大面積上顯著的TFT均勻度是必要的特性。不管SOG的半導體材料為何，例如多晶矽或單晶矽，處理方法都需要相當高的溫度，例如實質上比650℃大，像大約690℃或更高。這些TFT製造處理通常包含在相當高的溫度下，連續執行薄膜沉積和製作圖案。這可能使得玻璃基板被加熱到超過650℃或更高的溫度。
得到SOI結構晶圓之多種方式包含矽磊晶成長於相匹配晶格基板上。另外一種處理過程包含黏附單晶矽晶圓至另一矽晶圓，在其上面成長出SiO2 氧化層，接著藉由拋光或蝕刻頂部晶圓向下至例如0.05至0.3微米單晶矽層。更進一步方法包含離子移植方法，其中在氧離子移植情況中植入氫或氧離子以形成埋嵌氧化層於頂部為矽之矽晶圓中或在氫離子移植情況中薄Si層黏附至另一具有氧化物層之Si晶圓。
先前兩種方法在價格及/或黏接強度及耐久性方面尚未產生令人滿意之結構。後者包含氫離子移植已受到一些關注以及視為優於前者方法，因為所需要移植能量小於氧離子移植所需要之50%及所需要劑量降低約二個數量級。
美國第5,374,564號專利揭示出一種使用熱處理過程以得到單晶矽薄膜於基板上之方法。具有平面性表面之矽晶圓進行下列步驟處理：(i)藉由離子轟擊矽晶圓表面產生一層氣態微小氣泡界定出構成矽晶圓主要部份較低區域以及構成薄膜上側區域；(ii)將矽晶圓平面性表面接觸堅硬材料層(例如絕緣氧化物材料)；以及(iii)第三階段的熱處理矽晶圓組件以及絕緣材料，其溫度高於進行離子轟擊之溫度下進行。第三階段採用溫度 足以將薄的矽薄膜以及絕緣材料黏接在一起以在微小氣泡中產生壓力效應，以及促使薄膜與基板主要部份間之分離。(由於高溫步驟所致，該處理過程無法於低價格玻璃實施)。
美國第7,176,228號專利申請案揭示出製造SiOG結構之處理過程。該處理步驟包含：(i)將矽晶圓表面暴露於氫離子移植以產生黏接表面；(ii)將晶圓黏接表面與玻璃基板接觸；(iii)施加壓力、溫度及電壓於晶圓及玻璃基板使其之間黏接變為容易；(iv)冷卻結構至一般溫度；以及(v)使玻璃基板與薄層矽由矽晶圓分離。
在剝蝕後所形成SOI結構呈現出過度矽層移植損壞(例如非晶質矽層形成所致)以及殘留移植離子(例如氫)。基材材料(在此情況下為玻璃)於應變點的限制將相應地限制經由退火之離子移除處理的速度及/或品質。同樣的，應變點的限制也限制後處理溫度(例如TFT製造)，因而對元件表現特性造成影響。
因此，在這方面需要有新的方法和裝置，以便在高處理溫度下製造SOI結構。
為了簡單描述起見，底下的討論不時地會依據SOI結構的觀點論之。參考這類特定的SOI結構是為了協助解釋本發明，而不是，且不應該解釋成以任何方式來限制本發明的範圍。這裡使用的SOI縮寫是代表一般的半導體在絕緣體上結構，包括但不局限於矽在絕緣體上結構。同樣的， SiOG縮寫是用來代表一般的半導體在玻璃上結構，包括但不局限於矽在玻璃上結構。縮寫SOI涵蓋SiOG結構。
根據本發明的一個或多個實施例，半導體在絕緣體上結構包含：玻璃基板，和單晶半導體層，透過電解跟玻璃基板接合，其中玻璃基板的組成份使得它的液相黏滯係數大約是100,000泊或更大。玻璃基板的200泊溫度，可以低於約1675℃。
玻璃基板的應變點可以大於約650℃，例如大於約690℃，或大於約710℃。
根據本發明的一個或多個實施例，製造半導體在絕緣體上的方法和裝置包括：讓施體單晶半導體晶圓的植入表面，接受離子植入處理過程以產生施體半導體晶圓的剝蝕層；使用電解，將此剝蝕層的植入表面接合到玻璃基板，其中下列至少一者：玻璃基板的液相黏滯係數大約是100,000泊或更大；以及玻璃基板的應變點大於約650℃，大於約690℃，大於約700℃，或大於約710℃。
玻璃可以由融合成形，此方法和裝置可以進一步提供：將剝蝕層從施體半導體晶圓分離，藉此曝露出剝蝕層的劈開面；將剝蝕層和玻璃基板的溫度升高到至少700℃一段時間，將剝蝕層退火，以便降低來自於離子植入步驟的殘餘離子。
此退火步驟可以包括，將剝蝕層和玻璃基板的溫度升高到至少850℃一段時間以降低來自於離子植入步驟的殘餘離子。此方法可以包括進一步的加熱處理處理過程，包括將剝蝕層和玻璃基板的溫度升高到至少1000℃一段時間讓玻璃基板結晶。
玻璃基板組成份以批料氧化物為計算基準以莫耳百分比表示為：64-72% SiO2、 9-16.5% Al2 O3 、0-5% B2 O3 、0.5-7.5% MgO、1-10% CaO、0-4.5% SrO、0-7% BaO、以及0-9%(La2 O3 +Y2 O3 +RE2 O3 )。MgO、CaO、SrO、BaO、及3La2 O3 總和除以Al2 O3 莫耳百分比為大於或等於約1.10。可加以變化或額外地(RO+1.5*RE2 O3 )/Al2 O3 可在約0.85及1.2之間。Re為稀土族金屬，其係選自由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及其混合物組成之群組。
玻璃基板組成份當以批料氧化物為計算基準以莫耳百分比表示，可額外地包含高達15%之至少一種改良劑，其係選自由MgO、CaO、SrO、BaO、B2 O3 、Ta2 O5 、TiO2 、ZrO2 、HfO2 、SnO2 、P2 O5 、ZnO、Sb2 O3 、AS2 O3 、SnO2 組成之群組，其總量不超過20%莫耳比。
單晶半導體層是選自由Si、SiGe、SiC、Ge、GaAs、GaP、及InP組成之群組。
玻璃基板依序包含主體層，增強正離子濃度層，減少正離子濃度層，其中增強正離子濃度層包含大體上所有由於遷移作用，而來自於減少正離子濃度層的改良正離子，以及傳導或半導體氧化物層，位於基板的減少正離子濃度層和單晶半導體層之間。
在配合附圖及文中之本發明的描述之後，熟悉此技術的人將明白其他態樣，特性和優點等等。
參考附圖，其中相同的元件符號表示相同的元件，圖1顯示出依據本發明一項或多項實施例之半導體在絕緣體上元件100。SOI元件包含玻璃基板102，半導體層104，以及一層或多層其他元件層106。例如，一層或多層其他元件層106可界定出一層或多層薄膜電晶體，TFT及/或其他電子元件。SOI元件100具有可使用於顯示器之應用，其包含有機發光二極體(OLED)顯示器以及液晶顯示器(LCD)，積體線路，光電元件等。
如同此說明稍後將更詳細討論的，玻璃基板102會顯現理想的熱特性，例如高應變點，高液相黏滯係數，及/或低的200泊溫度，以便改善製造處理，以及/或所產生之SOI元件100的效能特性。此外，玻璃基板102也顯現理想的物理特性，例如大體上平滑和均勻的初始抽拉表面(在抽拉平板玻璃之後所存在的表面，還沒有經過後處理來增進玻璃表面的均勻度)。理想的初始抽拉表面，可以使用如同底下將更詳細討論的可融合成形的玻璃組成份來獲得。
半導體材料層104實質上為單一晶體材料。所謂"實質上"係用於說明層104考慮半導體材料正常地包含至少一些內部或表面缺陷為本徵性或刻意地加上的事實，例如晶格缺陷或一些晶粒界面。所謂"實質上"亦反應特定摻雜劑會扭曲或影響半導體材料之晶體結構。
為達說明之目的，假設半導體層104由矽所構成。不過人們瞭解半導體材料能夠為矽基半導體或任何其他型式之半導體，例如為III-V，II-IV，II-IV-V等半導體種類。這些材料範例包含：Si、SiGe、SiC、Ge、GaAs、GaP、及InP。
玻璃基板102厚度在大約0.1mm至10mm範圍內，例如在大約0.5 mm至大約3mm範圍內。對於一些SOI結構，厚度大於或等於約1微米之絕緣層為理想的，例如以避免寄生電容效應，其當具有矽/矽二氧化物/矽構造之標準SOI結構操作於高頻時將產生該效應。通常，玻璃基板102應該相當厚足以支撐至少一層半導體層104於本發明處理步驟中，以及後續對SOI結構100進行之處理過程。雖然對基板102厚度並無理論之上限，超過支撐功能所需要的或最終SOI元件所需要之厚度通常並不為有利的，因為基板102厚度越厚，則在形成SOI元件100中至少一些處理步驟較為難以達成。
玻璃基板102可以由氧化物玻璃形成。玻璃基板102的應變點最好大於約650℃，例如大於約690℃，及/或大於約700或710℃。玻璃基板102可以選擇性地或額外地含有大於約100,000泊的液相黏滯係數。玻璃基板102的應變點可以藉由降低玻璃改良劑含量，和增加矽石含量來增加，但是這也會升高將玻璃基板102熔化並精製到高品質熔體所需要的溫度。此溫度通常稱為200泊溫度。因此一般來說，應變點越高，200泊溫度會越高會加速耐火材的腐蝕，增加能量消耗，和整體成本。因此，在玻璃基板102的應變點和可熔性之間有個折衷。玻璃基板102的200泊溫度較佳地低於約1675℃。
氧化物玻璃基板102可以是矽石基。為了達到前面所提之應變點，液相黏滯係數，及/或200泊溫度中的其中一個或多個特性，可以將玻璃基板102的組成份加以調整。
參考圖2至3，其顯示出玻璃A至玻璃T之一些玻璃基板102之組成份。玻璃基板102組成份當以批料氧化物為計算基準以莫耳百分比表 示為：64-72% SiO2 、9-16.5% Al2 O3 、0-5% B2 O3 、0.5-7.5% MgO、1-10% CaO、0-4.5% SrO、0-7% BaO、以及0-9%(La2 O3 +Y2 O3 +RE2 O3 )。RE為稀土族金屬，其係選自由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及其混合物組成之群組。
SiO2 作為玻璃基板102的形成網路的成分。當SiO2 的含量低於約60%莫耳比時，可能會不利地影響到抗化學腐蝕性，且應變點可能會降低。當SiO2 值超過大約85%，液相和熔融溫度可能接近或超過理想值，而不利地影響製造平板玻璃的結果。
Al2 O3 玻璃成分用來進一步穩定玻璃網狀結構，特別是存在網狀結構-改良劑成分時以便增進玻璃基板102對熱和去玻作用的抵抗性。當Al2 O3 值降低到低於大約10%莫耳比時，去玻作用會很快發生。如果玻璃基板102包含大於25%莫耳比的Al2 O3 ，液相溫度會超過1300℃，而玻璃變得易於受到酸劣化。
RE2 O3 玻璃成分可以維持基質鋁矽酸鹽玻璃的高應變點，同時降低液相和200泊溫度。如果玻璃基板102包含小於約4%莫耳比的RE2 O3 ，那麼此材料對於高應變點組成份的傳統熔融成形方法會變得太過耐火。太多RE2 O3 可能降低應變點而升高CTE。CTE理想地小於或等於大約42ppm。大抵來說，改良氧化物(較好地包含La2 O3 )的總量不應該超過氧化鋁的量，以便維持玻璃網路的結構完整性，連帶的，維持理想的高應變點。最好的特性(低CTE和液相黏滯係數)，通常在(RO+1.5*RE2 O3 )/Al2 O3 的改良劑對氧化鋁比接近1，及0.85和1.2之間時獲得，其決定於鹼土金屬氧化物的構造。使用圖2至4的組成份，MgO、 CaO、SrO、BaO、和3La2 O3 總和除以Al2 O3 %莫耳比的值可以大於或等於大約1.10。
任何數量的助熔劑(例如改良氧化物)都可以加到玻璃配料中以給予理想的特性。雖然這些助熔劑可能降低天然玻璃的應變點，但是它們通常可以達到底下的任何或所有目標：升高CTE，降低液相溫度，獲得較好的應變點，以便在特定波長下壓實，吸收，協助熔化，修改密度，或修改耐受性。某些氧化物對玻璃之物理和化學特性的效應，是普遍為大家所熟知的。例如，B2 O3 是可以降低黏滯係數和協助熔化的成分。如果由等量的Al2 O3 來平衡的話，加入MgO及/或CaO已知可以降低液相溫度，而不會顯著地降低應變點。同樣的，BaO及/或SrO對於降低液相溫度也很有用，且已知可以增進玻璃的化學抵抗性，並增進去玻抵抗性-但是比NgO或CaO容易更快地增加CTE。ZnO已知可以增進對緩衝氫氟酸的抵抗性，及對去玻作用的抵抗性。As2 O3 、Sb2 O5 、CeO2 、SO3 、SnO2 、鹵化物和其他已知的澄清劑可以加到配料中以降低玻璃中的氣泡。
改良氧化物形式的助熔劑以RO來表示，可以加到多達20%的量，或者由溶解度所限制的量。較佳為加入的助熔劑量小於15%莫耳比。改良氧化物可以從底下這些來選擇：鹼金屬，鹼土金屬，過渡金屬，以及鑭族氧化物。特定的例子包含ZrO2 、HfO2 、MgO、CaO、SrO、BaO、As2 O3 、SnO2 、Li2 O、GeO2 、GaO3 、Sb2 O3 、P2 O5 及/或B2 O3 。對較佳的實施例而言，R可為鹼土金屬元素Mg、Ca、Sr或Ba。
要注意的是，對用於平板玻璃顯示器元件的玻璃來說，改良氧化物是較佳的。然而，以氮化物，例如AIN，或鹵素，例如F- ，單獨或結合 改良氧化物來改良對特定應用來說是可接受的。在這樣的情況中，總改良劑含量仍然不應該超過20%莫耳比，較佳為應該低於15%莫耳比。同樣地，雖然作為LCD顯示器基板的玻璃最好是不含鹼金屬，但是這樣的限制對其他應用來說，可能是不理想的。
參考圖4至5，玻璃基板102的很多其他特性顯示在玻璃A至玻璃T中。非矽石基玻璃可以用來實施本發明的一個或多個實施例，但是一般比較不利，因為它們的成本較高，且效能特性較差。同樣的，對一些應用來說，例如對使用非矽基半導體材料之SOG結構的TFT，以非氧化物基的玻璃基板，例如非氧化物玻璃可能是理想的，但是通常不是有利的，因為它們的成本較高。
如同底下將更詳細討論的，在一個或多個實施例中，玻璃基板102被設計成跟與它接合之層104之一個或多個半導體材料(例如矽，鍺等等)的熱膨脹係數(CTE)互相匹配。此CTE的匹配可以確保在沉積處理之熱循環期間具有理想的機械特性。
對於特定應用例如顯示器應用，玻璃基板102在可見光，近紫外光，及/或紅外線波長範圍內可以是透明的，例如玻璃102在350奈米到2微米的波長範圍內可以是透明的。
現在參考圖6至10，其顯示出可能形成的中間結構，以及可能實施的處理過程以製造基體SOG結構101(圖10)，由此結構來形成SOI元件100。首先看圖6，置備施體半導體晶圓120的植入表面121，例如由拋光，清洗等來產生適合跟玻璃基板102接合之相當平坦和均勻的植入表面121。為了討論的目的，半導體晶圓120大體上可以是單晶矽晶圓，不 過如上面所討論的，其他適合的半導體傳導材料都可以使用。
讓植入表面121接受一個或多個離子植入處理，在施體半導體晶圓120的植入表面121下方產生減弱區域，如此來生成剝蝕層122。雖然本發明的實施例並不局限於形成剝蝕層122的任何特定方法，但是其中一個適合的方法是讓施體半導體晶圓120的植入表面121接受氫離子植入處理以便至少啟動施體半導體晶圓120中剝蝕層122的生成。植入能量可以使用傳統技術加以調整，以達到一般厚度的剝蝕層122，例如在大約300-500奈米之間。舉例來說，可以使用氫離子植入，不過其他離子或它們的複合物也可以使用，例如硼+氫，氦+氫，或者已知用於剝蝕的其他離子。再次地，任何其他已知，或未來將發展之適合用來形成剝蝕層122的技術都可以使用，但不脫離本發明的精神和範圍。
施體半導體晶圓120可以經過處理以降低例如植入表面121上的氫離子濃度。例如，可以將施體半導體晶圓120清洗並除垢，而剝蝕層122的植入施體表面121可以接受適度的氧化。此適度氧化處理可以包括氧電漿處理，臭氧處理，過氧化氫，過氧化氫和氨，過氧化氫和酸的處理，或者這些處理的結合。我們預期，在這些處理期間，氫封端的表面官能基會氧化成氫氧基，接著也產生矽晶圓親水表面。對於氧電漿，此處理可以在室溫下實施，對於氨或酸處理，則在25-150℃之間的溫度。
參考圖7至8，玻璃基板102可以使用電解處理，接合到剝蝕層122。適合的電解接合處理，在美國專利編號7176528中有描述，在這裡我們將它整個合併到參考文件中。此處理的一部分會在底下討論。在接合處理中，可以對玻璃基板102實施適當的表面清洗(和剝蝕層122，如果還 沒有做的話)。在一個或多個實施例中，玻璃基板包含初始抽拉表面，剝蝕層122就跟此表面接合。我們發現，上面所討論在圖2至4所顯示的玻璃組成份具有理想的可融合成形特性，並且可以產生適合接合的初始抽拉表面，而不需要顯著(或任何)的後處理來增進表面粗糙度，表面平滑度，表面均勻度等。
接下來，讓這些中間結構直接或間接接觸達到圖7中簡單顯示的配置。在接觸之前或之後，將包含施體半導體晶圓120，剝蝕層122，和玻璃基板102的結構在差別溫度梯度下加熱。玻璃基板102可以比施體半導體晶圓120和剝蝕層122加熱到較高的溫度。舉例來說，玻璃基板102和施體半導體晶圓120(和剝蝕層122)之間的溫度差異至少是1℃，不過此差異可以高到大約100到大約150℃。此溫差對於熱膨脹係數跟施體半導體晶圓120相匹配(例如跟矽的CTE匹配)的玻璃來說是理想的，因為這可以協助稍後剝蝕層122跟半導體晶圓120由於熱應力而分離。
一旦玻璃基板102和施體半導體晶圓120之間的溫差穩定後，對此中間組件施加機械壓力。壓力範圍可以在大約1到大約50磅/平方英吋(psi)之間。施加更高的壓力，例如高於100psi的壓力可能會使玻璃基板102破裂。
可以將玻璃基板102和施體半導體晶圓120加熱到在玻璃基板102之應變點大約+/-150℃內的溫度，較佳地是大於約700℃。
接下來，橫越此中間組合施加電壓，例如讓施體半導體晶圓120在正極，而玻璃基板102在負極。讓此中間組合保持在上面的條件下一些時間(例如大約1小時或較少)，除去電壓，讓中間組合冷卻到室溫。
參考圖8，在上面處理期間的某一點上，施體半導體晶圓120會和玻璃基板102分離，如果它們還沒有變得完全自由，可能要使用一些剝離處理，如此獲得的玻璃基板102上含有相當薄的剝蝕層122，由施體半導體晶圓120的半導體材料形成，接合到玻璃基板上。此分離可以透過剝蝕層122由於熱應力而破裂來達成。或者，也可以使用機械應力，例如水柱切割，或化學蝕刻以協助分離。
施體半導體晶圓120跟接合到玻璃基板102的剝蝕層122分離，是透過對施體半導體晶圓內的減弱區域施加應力來達成，例如加熱及/或冷卻處理。要注意的是，此加熱及/或冷卻處理的特徵可以依據玻璃基板102的應變點來建立。雖然本發明並不受限於任何特定的操作理論，但是我們相信，在冷卻期間，施體半導體晶圓和玻璃基板102的各別溫度減少時，具有相當低應變點的玻璃基板102促進分離。同樣的，我們相信在加熱期間，施體半導體晶圓120和玻璃基板102的各別溫度上升時，具有相當高應變點的玻璃基板102促進分離。施體半導體晶圓120和玻璃基板102的分離，也可以在它們各別的溫度大體上既不上升也不減少(例如在某個穩定狀態或閉鎖狀態)的情況下發生。
施加電壓可以讓玻璃基板102中的鹼金屬或鹼土金屬離子遠離半導體/玻璃介面，而更深入玻璃基板102中。更具體的說，玻璃基板102的正離子，包含大體上所有改良正離子，會遷離半導體/玻璃介面的較高電壓，形成：(1)減少正離子濃度層112在鄰接半導體/玻璃介面的玻璃基板102中；和(2)玻璃基板102的增強正離子濃度層112，鄰接減少正離子濃度層112。這達到一些功能：(i)在玻璃基板102中建立了無鹼金屬或鹼土 金屬離子的介面(或層)112；(ii)在玻璃基板102中建立了鹼金屬或鹼土金屬離子增進介面(或層)112；(iii)在剝蝕層122和玻璃基板102之間建立了氧化物層116；以及(iv)玻璃基板102變得非常有活性，而且施加相當低溫的熱就可以強烈地接合到剝蝕層122。
在圖8顯示的例子中，由電解處理所產生的中間結構，依序包括：主體玻璃基板118(在玻璃基板102中)；增強鹼金屬或鹼土金屬離子層114(在玻璃基板102中)；減少鹼金屬或鹼土金屬離子層112(在玻璃基板102中)；氧化物層116；和剝蝕層122。
在分離之後，圖8所形成的基本結構包含玻璃基板102和接合到其上的半導體材料剝蝕層122。在剛剝蝕之後，SOI結構的劈開面123和剝蝕層122，通常會顯現從離子植入步驟(圖6)，和其他矽層的植入損壞(例如由於形成非晶矽層)所遺留的過高濃度離子。在一些情況中，非晶矽層的厚度可以在大約50-150奈米的等級。
因此，參考圖9，可以將剝蝕層122和玻璃基板120的溫度升高到至少700℃(大大高於現存處理的660℃)一段時間將剝蝕層122退火，以降低來自於離子植入步驟的殘留離子。此退火步驟可以包含將剝蝕層122和玻璃基板102的溫度升高到至少850℃。更進一步熱處理過程包含將剝蝕層122和玻璃基板102的溫度升高到至少1000℃歷時一段時間讓玻璃基板102結晶。
參考圖10，此處理可以額外或選擇性地包含：讓半導體層104的表面123接受拋光及/或其他最後加工步驟。拋光步驟的目的是藉由將表面123拋光成拋光後表面以便從半導體層104除去額外的材料。此拋光步驟 可以包括使用拋光裝置，利用矽石基泥漿，或半導體工業中已知的類似材料以拋光表面123。此拋光處理可以是業界已知的確定性拋光技術。在拋光步驟之後，留下的半導體層104可以比單獨由蝕刻所獲得的，大體上更薄且/或更平滑。
雖然本發明於文中參考特定的實施例敘述，但應瞭解這些實施例僅闡明本發明的原則與應用。因此須瞭解可對舉例說明之實施例作諸多改變及其他排列的設計，而不悖離本發明定義於附加的申請專利範圍之精神與範疇。
100‧‧‧SOI元件
101‧‧‧SOG結構
102‧‧‧玻璃機板
104‧‧‧半導體層
106‧‧‧元件層
112‧‧‧減少鹼金屬或鹼土金屬離子層
114‧‧‧增強鹼金屬或鹼土金屬離子層
116‧‧‧氧化物層
118‧‧‧主體玻璃基板
120‧‧‧施體半導體晶圓
121‧‧‧植入表面
122‧‧‧剝蝕層
123‧‧‧劈開面
為了說明本發明各個樣態，附圖所顯示的為本發明優先情況，不過應了解本發明並不受限於所顯示精確佈置以及構造。
圖1為方塊圖，其顯示出依據本發明一項或多項實施例之SOI元件。
圖2、3、4及5顯示出界定出組成份之表列數據，其適合使用於實施圖1之SOI一些玻璃基板的特性。
圖6、7、及8顯示出使用本發明處理過程形成之中間結構方塊圖以製造出主要SOI結構，圖1之SOI元件可形成於該結構上。
圖9為曲線圖，其顯示出熱處理過程，其可實施以減少圖8中間結構之半導體層中的雜質。
圖10為方塊圖，其顯示出使用本發明處理過程形成之更進一步中間結構以製造出主要SOI結構，圖1之SOI元件可形成於該結構上。
100‧‧‧SOI元件
101‧‧‧SOG結構
102‧‧‧玻璃基板
104‧‧‧半導體層
106‧‧‧元件層

Claims (27)

  1. 一種半導體在絕緣體上結構，該結構包含：一玻璃基板；以及一單晶半導體層，透過電解跟該玻璃基板接合，其中該玻璃基板的組成份使得其液相黏滯係數大約為100,000泊或更大，以及其中該玻璃組成份以批料氧化物為計算基準以莫耳百分比表示為：64-72% SiO2 、9-16.5% Al2 O3 、0-5% B2 O3 、0.5-7.5% MgO、1-10% CaO、0-4.5% SrO、0-7% BaO、以及0-9%(La2 O3 +Y2 O3 +RE2 O3 )。
  2. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該玻璃基板之應變點大於約650℃。
  3. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該玻璃基板之應變點大於約690℃。
  4. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該玻璃基板之應變點大於約710℃。
  5. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該玻璃基板之200泊溫度小於約1675℃。
  6. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中以莫耳百分比表示之MgO、CaO、SrO、BaO、及3La2 O3 總和除以Al2 O3 為 大於或等於約1.10。
  7. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中(RO+1.5*RE2 O3 )/Al2 O3 係在約0.85及1.2之間。
  8. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中RE為稀土族金屬，其係選自由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及其混合物組成之群組。
  9. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該玻璃基板的組成份以批料氧化物為計算基準以莫耳百分比表示包含高達15%的至少一種改良氧化物，該至少一種改良氧化物係選自由MgO、CaO、SrO、BaO、B2 O3 、Ta2 O5 、TiO2 、ZrO2 、HfO2 、SnO2 、P2 O5 、ZnO、Sb2 O3 、As2 O3 、SnO2 組成之群組，其總量不超過20%莫耳比。
  10. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該單晶半導體層係選自由Si、SiGe、SiC、Ge、GaAs、GaP、及InP組成之群組。
  11. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中：該玻璃基板依序包含一主體層，一增強正離子濃度層，一減少正離子濃度層，其中該增強正離子濃度層包含大體上所有由於遷移作用，而來自於該減少正離子濃度層的改良正離子；以及一傳導或半導體氧化物層位於該基板的該減少正離子濃度層和 該單晶半導體層之間。
  12. 依據申請專利範圍第1項之半導體在絕緣體上結構，其中該單晶半導體層經由電解接合至該玻璃基板之一初始抽拉出表面。
  13. 一種形成半導體在絕緣體上之方法，該方法包括：讓一施體單晶半導體晶圓的一植入表面接受一離子植入處理過程以產生該施體半導體晶圓的一剝蝕層；使用電解將該剝蝕層的該植入表面接合到該玻璃基板，其中至少該玻璃基板的液相黏滯係數大約是100,000泊或更大，以及其中該玻璃基板的組成份以批料氧化物為計算基準以莫耳百分比表示為：64-72% SiO2 、9-16.5% Al2 O3 、0-5% B2 O3 、0.5-7.5% MgO、1-10% CaO、0-4.5% SrO、0-7% BaO、以及0-9%(La2 O3 +Y2 O3 +RE2 O3 )。
  14. 依據申請專利範圍第13項之方法，更進一步包含：將該剝蝕層從該施體半導體晶圓分離，因而曝露出該剝蝕層的一劈開面；以及藉由將該剝蝕層和該玻璃基板兩者的溫度升高到至少700℃一段時間使該剝蝕層退火以降低來自於該離子植入步驟的殘餘離子。
  15. 依據申請專利範圍第14項之方法，其中該退火步驟包含將該剝蝕層和該玻璃基板兩者的溫度升高到至少850℃一段時間以降低來自於該離子植入步驟的殘餘離子。
  16. 依據申請專利範圍第14項之方法，更進一步包含一額外的熱處理過程，其包含將該剝蝕層和該玻璃基板兩者的溫度升高到至少1000℃一段時間使該玻璃基板結晶。
  17. 依據申請專利範圍第13項之方法，其中以莫耳百分比表示之MgO、CaO、SrO、BaO、及3La2 O3 總和除以Al2 O3 為大於或等於約1.10。
  18. 依據申請專利範圍第13項之方法，其中(RO+1.5*RE2 O3 )/Al2 O3 在約0.85及1.2之間。
  19. 依據申請專利範圍第13項之方法，其中RE為稀土族金屬，其係選自由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu及其混合物組成之群組。
  20. 依據申請專利範圍第13項之方法，其中該玻璃基板之應變點大於約650℃。
  21. 依據申請專利範圍第13項之方法，其中該玻璃基板之應變點大於約690℃。
  22. 依據申請專利範圍第13項之方法，其中該玻璃基板之應變點大於約710℃。
  23. 依據申請專利範圍第13項之方法，其中該玻璃基板之200泊溫 度小於約1675℃。
  24. 依據申請專利範圍第13項之方法，其中該接合步驟包含：加熱該玻璃基板以及該施體半導體晶圓之至少一者；使該玻璃基板直接或間接經由該剝離層接觸該施體半導體晶圓；以及施加一電壓橫越該玻璃基板以及該施體半導體晶圓以產生該接合。
  25. 依據申請專利範圍第24項之方法，更進一步包含保持該接觸、加熱、以及電壓使得：(i)一氧化物層形成於該施體半導體晶圓與該基板間之該基板上；以及(ii)該基板的正離子，包含大體上所有改良正離子，遷移離開該施體半導體晶圓之較高電壓，形成：(1)一減少正離子濃度層在鄰接該施體半導體晶圓之該基板中；以及(2)一該基板之增強正離子濃度層鄰接該減少正離子濃度層。
  26. 依據申請專利範圍第13項之方法，其中該黏接步驟包含黏接該剝離層之該植入表面結合至該玻璃基板之一初始抽拉表面。
  27. 依據申請專利範圍第13項之方法，其中該施體半導體晶圓係選自由Si、SiGe、SiC、Ge、GaAs、GaP、及InP組成之群組。
TW097141911A 2007-10-31 2008-10-30 改良基板組成份及形成半導體於絕緣體元件上之方法 TWI459451B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US118007P 2007-10-31 2007-10-31

Publications (2)

Publication Number Publication Date
TW201001501A TW201001501A (en) 2010-01-01
TWI459451B true TWI459451B (zh) 2014-11-01

Family

ID=40491042

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097141911A TWI459451B (zh) 2007-10-31 2008-10-30 改良基板組成份及形成半導體於絕緣體元件上之方法

Country Status (7)

Country Link
US (1) US8530998B2 (zh)
EP (1) EP2212911A2 (zh)
JP (1) JP5579614B2 (zh)
KR (1) KR101545760B1 (zh)
CN (1) CN101884100B (zh)
TW (1) TWI459451B (zh)
WO (1) WO2009058245A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101545760B1 (ko) * 2007-10-31 2015-08-21 코닝 인코포레이티드 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
US20170062569A1 (en) * 2014-06-13 2017-03-02 Intel Corporation Surface encapsulation for wafer bonding
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229444A1 (en) * 2003-02-18 2004-11-18 Couillard James G. Glass-based SOI structures
JP2006137631A (ja) * 2004-11-11 2006-06-01 Nippon Electric Glass Co Ltd ガラス基板及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141786A (en) 1989-02-28 1992-08-25 Shin-Etsu Chemical Co., Ltd. Synthetic silica glass articles and a method for manufacturing them
US5374595A (en) * 1993-01-22 1994-12-20 Corning Incorporated High liquidus viscosity glasses for flat panel displays
DE4420024C2 (de) * 1994-06-09 1996-05-30 Heraeus Quarzglas Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
JP4951838B2 (ja) * 1999-11-11 2012-06-13 日本板硝子株式会社 強化用板ガラス
JP2002308643A (ja) 2001-02-01 2002-10-23 Nippon Electric Glass Co Ltd 無アルカリガラス及びディスプレイ用ガラス基板
CN101091251B (zh) * 2004-08-18 2011-03-16 康宁股份有限公司 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
WO2007021503A1 (en) * 2005-08-17 2007-02-22 Corning Incorporated High strain point glasses
US7456057B2 (en) * 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
JP5703535B2 (ja) * 2006-05-23 2015-04-22 日本電気硝子株式会社 無アルカリガラス基板
US20080057678A1 (en) 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
KR101545760B1 (ko) * 2007-10-31 2015-08-21 코닝 인코포레이티드 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229444A1 (en) * 2003-02-18 2004-11-18 Couillard James G. Glass-based SOI structures
JP2006137631A (ja) * 2004-11-11 2006-06-01 Nippon Electric Glass Co Ltd ガラス基板及びその製造方法

Also Published As

Publication number Publication date
JP2011502358A (ja) 2011-01-20
KR20100090785A (ko) 2010-08-17
US20100224954A1 (en) 2010-09-09
TW201001501A (en) 2010-01-01
WO2009058245A2 (en) 2009-05-07
CN101884100A (zh) 2010-11-10
US8530998B2 (en) 2013-09-10
KR101545760B1 (ko) 2015-08-21
CN101884100B (zh) 2013-05-01
JP5579614B2 (ja) 2014-08-27
WO2009058245A3 (en) 2009-06-18
EP2212911A2 (en) 2010-08-04

Similar Documents

Publication Publication Date Title
US7456057B2 (en) Germanium on glass and glass-ceramic structures
KR101509267B1 (ko) 유리계 기판을 제조하는 방법 및 이를 채용한 장치
US7262466B2 (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
TWI343908B (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP2004087606A (ja) Ｓｏｉ基板およびそれを用いる表示装置ならびにｓｏｉ基板の製造方法
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
TWI470743B (zh) 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法
TWI459451B (zh) 改良基板組成份及形成半導體於絕緣體元件上之方法
CN101371348B (zh) 玻璃和玻璃-陶瓷上锗结构
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
KR20090020612A (ko) 절연체 구조 위에 반도체의 형성을 위한 방법
TWI437645B (zh) 玻璃陶瓷為主的絕緣層上半導體之結構及其製法
JPH0878298A (ja) シリコン半導体ウェーハ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees