CN101884100B - 用于形成绝缘体上半导体器件的改进衬底组合物和方法 - Google Patents

用于形成绝缘体上半导体器件的改进衬底组合物和方法 Download PDF

Info

Publication number
CN101884100B
CN101884100B CN200880119205.4A CN200880119205A CN101884100B CN 101884100 B CN101884100 B CN 101884100B CN 200880119205 A CN200880119205 A CN 200880119205A CN 101884100 B CN101884100 B CN 101884100B
Authority
CN
China
Prior art keywords
glass substrate
peel ply
semiconductor
glass
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880119205.4A
Other languages
English (en)
Other versions
CN101884100A (zh
Inventor
M·J·德内卡
A·J·埃利森
K·P·加德卡里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101884100A publication Critical patent/CN101884100A/zh
Application granted granted Critical
Publication of CN101884100B publication Critical patent/CN101884100B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

用于制造绝缘体上半导体结构的方法和装置包括：对供体单晶半导体晶片的注入表面进行离子注入工艺处理，以产生该供体半导体晶片的剥离层；利用电解将该剥离层的注入表面接合至玻璃衬底，其中该玻璃衬底的液相粘度约为100,000泊或更高。

Description

用于形成绝缘体上半导体器件的改进衬底组合物和方法
相关申请参照
本申请基于35U.S.C.§119(e)要求2007年10月31日提交的美国临时申请S/N.61/001180的优先权。
背景
本发明涉及使用用于制造绝缘体上半导体(SOI)结构的改进衬底组分和改进工艺来制造SOI结构。
绝缘体上半导体器件随着市场需求持续增加而变得越来越受欢迎。SOI技术对于高性能薄膜晶体管(TFT)、太阳能电池以及诸如有源矩阵显示器之类的显示器而言正变得越来越重要。SOI结构可包括绝缘材料上的诸如硅之类的半导体材料的薄层。SOI制造期间和后处理期间(例如TFT制造期间)的处理温度可能受诸如衬底材料之类的SOI基材限制。
用于某些SOI应用的现有玻璃衬底材料具有约650℃的应变点。该应变点限制了SOI结构可经受的上述处理和后处理温度，而且取决于特定器件应用，这还会导致最终SOI器件中不期望有的特性。用于SOG(玻璃上半导体)器件的一种此类制造工艺是用于去除从前期注入工艺残留的氢离子(或诸如氢加上氦离子之类的其他离子)的退火工艺。用于玻璃衬底的约650℃的应变点将至少限制该离子减少过程的速度和/或质量。除应变点要求之外，玻璃衬底必须熔融可成形以在商业上可行。
诸如在TFT形成期间的后处理也会被对玻璃衬底的应变点的限制不利地影响。高电子迁移率(用于迅速开关)和大面积上显著的TFT均匀性是所得SOG器件(诸如有源矩阵LCD)中的期望性质。不论SOG的半导体材料是什么，例如，多晶硅或单晶硅，该处理方法需要相对较高温度，例如显著高于650℃，诸如约690℃或更高。这些TFT制造工艺通常由利用显著升高的温度来连续沉积和图案化薄膜组成。这会导致该玻璃衬底被加热至超过650℃或更高的温度。
获得SOI结构的多种方式包括在晶格匹配的衬底上外延生长硅(Si)。一种替代工艺包括将单晶硅晶片接合到其上已生长了SiO2氧化物层的另一硅晶片，接着将上晶片抛光或向下蚀刻至例如0.05至0.3微米的单晶硅层。其它方法包括离子注入法，其中注入氢或氧离子，以在氧离子注入的情况下在硅晶片中形成Si在上的掩埋氧化物层，或在氢离子注入的情况下分离(剥离)薄Si层以接合至具有氧化物层的另一Si晶片。
就成本和/或接合强度和耐久度而言，前两种方法未能得到令人满意的结构。涉及氢离子注入的后一种方法已经引起注意，而且已被认为优于前面的方法，因为所需的注入能量小于氧离子注入所需的注入能量的50％，而且所需剂量低两个数量级。
美国专利No.5,374,564公开了一种使用热处理在衬底上获得单晶硅膜的工艺。具有平坦表面的硅晶片进行以下步骤的工艺处理：(i)通过离子轰击硅晶片的表面来注入从而产生微气泡层，该层限定硅晶片的下区和构成薄硅膜的上区；(ii)用刚性材料层(诸如绝缘氧化物材料)接触硅晶片的平坦表面；以及(iii)在高于执行离子轰击的温度下热处理硅晶片和绝缘材料的组件的第三阶段。第三阶段采用足以将硅薄膜和绝缘材料接合到一起的温度，以在微气泡中产生压力效果，并致使硅薄膜和硅晶片的剩余物质之间分离。(由于该高温步骤，该工艺在较低成本玻璃衬底的情况下不可行。)
美国专利No.7,176,528公开了一种制造SiOG结构的工艺。该工艺包括以下步骤：(i)将硅晶片表面暴露给氢离子注入以产生接合表面；(ii)使该晶片的接合表面与玻璃衬底接触；(iii)对该晶片和该玻璃衬底施加压力、温度以及电压以便于它们之间的接合；(iv)将该结构冷却至常温；以及(v)使玻璃衬底和薄硅层从硅晶片分离。
刚剥离后得到的SOI结构可能呈现出硅层的过度注入损伤(例如由无定形硅层形成引起)和残留的注入离子(诸如氢)。对衬底材料(在此情况下为剥离)的应变点的限制将相应地限制通过退火的离子去除工艺的速度和/或质量。同样，该应变点限制还会限制后处理温度(例如在TFT制造期间)，从而影响器件性能特性。
因此，在本领域中存在对用于制造SOI结构的允许升高的处理温度的新方法和装置的需求。
发明内容
为便于表示，以下讨论将时常根据SOI结构进行。参考这种特定类型的SOI结构是为了便于对本发明的解释，而不打算且不应被解释为以任何方式限制本发明的范围。本文使用的缩写SOI泛指绝缘体上半导体结构，包括但不限于绝缘体上硅结构。同样，缩写SiOG一般指玻璃上半导体结构，包括但不限于玻璃上硅结构。缩写SOI包括SiOG结构。
根据本发明的一个或多个实施例，一种绝缘体上半导体结构包括：玻璃衬底；以及通过电解接合至该玻璃衬底的单晶半导体层，其中该玻璃衬底的组分使其液相粘度约为100,000泊或更高。该玻璃衬底的200泊温度可低于约1675℃。
该玻璃衬底的应变点可能高于约650℃，诸如高于约690℃，或高于约710℃。
根据本发明的一个或多个实施例，形成绝缘体上半导体的方法和装置包括：对供体单晶半导体晶片的注入表面进行离子注入工艺处理，以产生该供体半导体晶片的剥离层；利用电解将该剥离层的注入表面接合至玻璃衬底，其中至少满足以下之一：该玻璃衬底的液相粘度约为100,000泊或更高；以及该玻璃衬底的应变点高于约650℃、高于约690℃、高于约700℃、或高于约710℃。
该玻璃可熔融可成形，而且这些方法和装置可进一步提供：将剥离层从供体半导体晶片分离，从而使剥离层的解理面暴露；以及通过将剥离层和玻璃衬底二者升高至至少700℃的温度一段时间来使剥离层退火，从而减少来自离子注入步骤的残留离子。
该退火步骤可包括将剥离层和玻璃衬底升高至至少850℃的温度一段时间，以减少来自离子注入步骤的残留离子。该方法可包括进一步热处理过程，包括将剥离层和玻璃衬底二者升高至至少1000℃的温度一段时间以使该玻璃衬底晶体化。
当以摩尔百分比计算、并以氧化物为基准根据批料计算时，该玻璃衬底的组分如下：64-72％SiO2、9-16.5％Al2O3、0-5％B2O3、0.5-7.5％MgO、1-10％CaO、0-4.5％SrO、0-7％BaO以及0-9％(La2O3+Y2O3+Re2O3)。以摩尔百分比表示的MgO、CaO、SrO、BaO以及3La2O3之和除以Al2O3之商可大于或等于约1.10。或者或此外，(RO+1.5*RE2O3)/Al2O3可在约0.85与1.2之间。Re是从由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物组成的组中选择的稀土。
玻璃衬底的组分可或者或另外包括在以摩尔百分比并以氧化物为基准根据批料计算时多达15％的至少一种改性氧化物，该至少一种改性氧化物从由MgO、CaO、SrO、BaO、B2O3、Ta2O5、TiO2、ZrO2、HfO2、SnO2、P2O5、ZnO、Sb2O3、As2O3、SnO2组成的组中选择出，这些改性氧化物的总量不超过20％摩尔百分比。
该单晶半导体层从由以下材料组成的组中选择出：硅(Si)、掺锗硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP以及InP。
该玻璃衬底按顺序包括体材料层、浓度增大的正离子层、浓度减小的正离子层，其中浓度增大的正离子层包含从浓度减小的正离子层迁移而来的基本上所有的改性剂正离子；且导电或半导电氧化物层位于衬底的浓度减小的正离子层与单晶半导体层之间。
当结合附图对本发明进行描述时，对本领域普通技术人员而言其它方面、特征、优点等将变得显而易见。
附图简述
为说明本发明的多个方面，在附图中示出了当前优选的形式，然而应当理解本发明不限于所示的这些精确设置和设备。
图1是示出根据本发明的一个或多个实施方式的SOI器件的框图；
图2、3、4以及5示出定义适用于实现图1的SOI的多种玻璃衬底的组分和性质的表列数据；
图6、7以及8是示出使用本发明的工艺形成的中间结构的框图，这些中间结构用于制造其上可形成图1的SOI器件的基SOI结构；
图9是示出可执行以减少图8的中间结构的半导体层中的离子杂质的热处理过程；以及
图10是示出使用本发明的工艺形成的另一中间结构的框图，该中间结构用于制造其上可形成图1的SOI器件的基SOI结构。
详细描述
参照其中相同的附图标记表示相同要素的附图，在图1中示出了根据本发明的一个或多个实施方式的绝缘体上半导体结构100。该SOI器件包括玻璃衬底102、半导体层104以及一个或多个其他器件层106。作为示例，该一个或多个其他器件层106可限定一个或多个薄膜晶体管、TFT和/或其他电子器件。该SOI器件100可应用于显示器，包括有机发光二极管(OLED)显示器和液晶显示器(LCD)、集成电路、光伏器件等。
如稍后在本说明书中更详细讨论的那样，玻璃衬底102呈现出诸如高应变点、高液相粘度和/或低200泊温度之类的期望热特性，这可有助于改善SOI器件100的制造工艺和/或所得的性能特性。此外，玻璃衬底102可呈现期望的物理性质，诸如基本平滑和均匀的拉制(as-drawn)表面(在拉制玻璃板而不进行改善玻璃表面的均匀性的后处理之后出现的表面)。期望的拉制表面可通过使用如下文更详细讨论的熔融可成形玻璃组分来获得。
层104的半导体材料可以是基本单晶材料的形式。使用术语“基本”来描述层104是为了考虑半导体材料一般包含固有或人为添加的至少某些内部或表面缺陷，诸如晶格缺陷或一些晶粒边界。术语“基本”还反映了某些掺杂剂可能使半导体材料的晶体结构发生畸变或以其它方式对其产生影响。
为了进行讨论，假定半导体层104由硅形成。然而，应当理解的是，该半导体材料可以是硅基半导体或任一其它类型的半导体，诸如III-V、II-IV、II-IV-V族等等半导体。这些材料的示例包括：硅(Si)、掺锗硅(SiGe)、碳化硅(SiC)、锗(Ge)、砷化镓(GaAs)、GaP以及InP。
该玻璃衬底102可具有约0.1mm到约10mm范围内的厚度，诸如约0.5mm到约3mm范围内的厚度。对于某些SOG结构，需要厚度大于或等于约1微米的绝缘层，例如用于避免当具有硅/氧化硅/硅构造的标准SOG结构在高频下工作时会产生的寄生电容效应。一般而言，玻璃衬底102应当足够厚，以支持半导体层104通过接合工艺步骤，以及对中间结构所执行的用于制造SOI 100的后续处理。虽然对玻璃衬底102的厚度没有理论上限，但超过支承功能所需或最终SOI器件100要求的厚度可能是没有优势的，因为玻璃衬底102的厚度越厚，越难以完成形成SOI 100的至少一些工艺步骤。
玻璃衬底102可由氧化物玻璃形成。该玻璃衬底102的应变点期望高于约650℃，诸如高于约690℃，或高于约700℃或710℃。玻璃衬底102可或者或另外具有大于约100,000泊的液相粘度。通过降低玻璃的改性剂成分并增大二氧化硅含量，可提高该玻璃衬底102的应变点，但这也提高了熔解和精炼玻璃衬底102以达到高质量熔解所需的温度。该温度通常称为200泊温度。因此，一般应变点越高，200泊温度越高，这会加速耐火材料的侵蚀、提高能耗以及总体成本。因此，在玻璃衬底102的应变点与可熔性之间存在折衷。该玻璃衬底102的200泊温度优选低于约1675℃。
氧化物玻璃衬底102可以是以二氧化硅为基准的。为实现上述应变点中的一个或多个，可调节玻璃衬底102的液相粘度、和/或200泊温度、组分。
现参照图2-3，示出了多种玻璃衬底102即GLASS A-GLASS T的组分。当以摩尔百分比计算、并以氧化物为基准根据批料计算时，玻璃衬底102的组分如下：64-72％SiO2、9-16.5％Al2O3、0-5％B2O3、0.5-7.5％MgO、1-10％CaO、0-4.5％SrO、0-7％BaO以及0-9％(La2O3+Y2O3+Re2O3)。Re是从由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物组成的组中选择的稀土。
SiO2用作玻璃衬底102的网络形成组分。当SiO2组分降至约60％摩尔百分比以下时，耐化学性会受到不利影响，且应变点会降低。当SiO2水平超过约85％时，液相和熔解温度会接近或超过期望值，且不利地影响制造薄板玻璃的结果。
该Al2O3玻璃成分用于进一步稳定玻璃网络，尤其在存在网络改性成分的情况下，能增强玻璃衬底102的耐热性和抗失透性。当Al2O3水平下降到低于约10％摩尔百分比时，容易出现失透。如果玻璃衬底102包含大于25％摩尔百分比的Al2O3，则液相温度超过1300℃，且该玻璃变得易酸降解。
RE2O3玻璃组分保持基铝硅玻璃的高应变点，同时降低液相和200泊温度。如果玻璃衬底102包含小于约4％摩尔百分比的RE2O3，则该材料变得对于常规熔解难熔，而且形成高应变点组分的微粒。太多RE2O3会降低该应变点并升高CTE。期望使CTE小于等于约42ppm。作为一般规则，改性氧化物(优选包括La2O3)的总量不应当超过氧化铝的总量，以保持玻璃网络的结构完整性，从而保持期望的高应变点。当通过(RO+1.5*RE2O3)/Al2O3给出的改性剂与氧化铝比例接近1且在0.85与1.2之间(这取决于碱土氧化物的构成)时，通常获得最佳性质(低CTE和液相温度)。利用图2-4中的组分，以摩尔百分比表示的MgO、CaO、SrO、BaO以及3La2O3之和除以Al2O3可大于或等于约1.10。
可向玻璃批料中添加任意数量的熔剂(例如改性氧化物)以赋予期望的特性。虽然这些熔剂可能降低天然玻璃的应变点，但它们通常可用于以下目的中的任一种或全部：提高CTE、降低液相温度、获得用于压制的优选应变点、吸收特定波长、便于熔解、改变密度或改变耐久度。某些氧化物对玻璃的物理和化学特性的影响一般是已知的。例如，B2O3是用于降低粘度和便于熔解的组分。已知在添加等量Al2O3来平衡时，添加MgO和/或CaO能降低液相温度而不显著降低应变点。同样，BaO和/或SrO对于降低液相温度也有价值，且已知用于提高玻璃的耐化学性并提高耐失透性——但倾向于比MgO或CaO提高CTE更快。已知ZnO可增强对缓冲氢氟酸以及失透的耐受性。As2O3、Sb2O5、CeO2、SO3、SnO2、卤化物以及其他已知澄清剂可添加至批料以减少玻璃中的气泡。
可添加多达20％或受溶解性限制的量的改性氧化物形式的熔剂(通过RO表示)。优选熔剂以少于15％摩尔百分比的量来添加。改性氧化物可从碱金属、碱土金属、过渡金属以及镧系氧化物中选择。具体示例包括ZrO2、HfO2、MgO、CaO、SrO、BaO、As2O3、SnO2、Li2O、GeO2、Ga2O3、Sb2O3、P2O5和/或B2O3。对于优选实施例，R可以是碱土元素Mg、Ca、Sr或Ba。
注意，对于用于平板显示器的玻璃，改性氧化物是优选的。然而，单独或结合改性氧化物利用诸如AlN之类的氮化物来改性或利用诸如F-之类的卤素来改性对于特定应用是可接受的。在此类情况下，改性剂总含量仍不应超过20％摩尔百分比，且优选应少于15％摩尔百分比。同样，虽然优选用作用于LCD显示器的衬底的玻璃是无碱的，但此类限制对其他应用可能是不合需要的。
参照图4-5，示出了表示为GLASS A-GLASS T的玻璃衬底102的多个其他特性。非二氧化硅基的玻璃可在本发明的一个或多个实施例的实施中使用，但一般无优势，因为它们成本更高和/或性能特性低劣。同样，对某些应用而言，例如对于使用采用非二氧化硅基的半导体材料的SOG结构的TFT而言，可能需要非氧化物基的玻璃衬底——例如非氧化物玻璃，但由于它们成本较高而无优势。
如以下将更详细讨论的那样，在一个或多个实施例中，玻璃衬底102被设计成与其接合的层104的一种或多种半导体材料(例如硅、锗等)的热膨胀系数(CTE)匹配。该CTE匹配确保沉积过程的加热周期期间所需的机械性质。
对于例如显示应用的某些应用而言，玻璃衬底102在可见光、近UV和或IR波长范围中透明，例如玻璃102在350nm到2微米波长范围中为透明。
现参照图6-10，其中示出了为了制造可形成SOI器件100的基SOG结构101(图10)而形成的中间结构和可执行的工艺。首先参照图6，通过诸如抛光、清洁等等手段制备了供体半导体晶片120的注入表面121，以产生适于接合至玻璃衬底102的相对平坦和均匀的注入表面121。为讨论目的，半导体晶片120可以是基本单晶的硅晶片，但如上所述，可采用任何其它合适的半导体材料。
通过使注入表面121进行一次或多次离子注入工艺处理以在供体半导体晶片120的注入表面121之下产生弱化区域，而产生剥离层122。虽然本发明的各个实施方式不限于形成剥离层122的任何特定方法，但一种适合的方法规定，对供体半导体晶片120的注入表面121进行氢离子注入工艺，以至少开始在供体半导体晶片120中形成剥离层122。可使用常规技术来调节注入能量，以实现剥离层122的一般厚度，诸如约300-500nm之间的厚度。作为示例，可采用氢离子注入，但是也可采用其它离子或多种离子，如硼+氢、氦+氢、或有关剥离的文献中已知的其它离子之类。同样，可采用适合于形成剥离层122的任意其它已知技术或以后开发的技术，而不背离本发明的精神和范围。
供体半导体晶片120可被处理以降低例如注入表面121上的氢离子浓度。例如，供体半导体晶片120可被清洗和清洁，而且剥离层122的注入供体表面121可进行温和氧化处理。温和氧化处理可包括氧等离子体中的处理、臭氧处理、过氧化氢处理、过氧化氢和氨处理、过氧化氢和酸处理或这些工艺的组合。预期在这些处理期间，以氢封端的表面基团氧化成羟基，羟基又使硅晶片的表面亲水。对于氧等离子体，可在室温下执行该处理，而对于氨水或酸处理，可在25-150℃之间的温度下执行该处理。
参照图7-8，玻璃衬底102可利用电解工艺接合至剥离层122。美国专利No.7,176,528中描述了一种合适的电解接合工艺，该专利的全部内容通过引用结合于此。以下讨论了该工艺的多个部分。在该接合工艺中，可执行对玻璃衬底102(以及剥离层122——如果还未剥离)的适当表面清洁。在一个或多个实施例中，该玻璃衬底包括接合了剥离层122的拉制表面。已经发现图2-4中所示和以上讨论的玻璃的组分具有期望的熔融可成形性质，且可制造适于在没有用于提高表面粗糙度、表面平滑度、表面均匀性等重要的(或任何)后处理的情况下接合的拉制表面。
之后，使该中间结构直接或间接接触以获得图7中示意性示出的配置。在接触之前或之后，在温差梯度下加热包括供体半导体晶片120、剥离层122以及玻璃衬底102的结构。可将玻璃衬底102加热至高于供体半导体晶片120和剥离层122的温度。作为示例，玻璃衬底102与供体半导体晶片120(以及剥离层122)之间的温差至少为1℃，但该温差可高达约100℃至约150℃。该温差对于具有与供体半导体晶片120的热膨胀系数(CTE)匹配(诸如与硅的CTE匹配)的CTE的玻璃是合乎需要的，因为它便于稍后剥离层122因为热应力从半导体晶片120分离。
一旦玻璃衬底102与供体半导体晶片120之间的温差稳定，就对该中间组件施加机械压力。该压力范围可在约1至约50psi之间。施加例如高于100psi的较高压力可能导致玻璃衬底102碎裂。
可将玻璃衬底102和供体半导体晶片120置于玻璃衬底102的应变点约+/-150℃的温度下，该温度优选高于约700℃。
接着，在中间组件上施加电压，例如其中供体半导体晶片120处于正电极处，而玻璃衬底102处于负电极处。该中间组件被保持在上述条件下一段时间(例如约1小时或更少)，然后移除电压，并允许中间组件冷却至室温。
参照图8，在上述工艺期间的某个时刻，供体半导体晶片120和玻璃衬底102被分离——如果它们未完全分开则可能包括某些剥离，以获得具有相对薄的剥离层122的玻璃衬底102，该剥离层122由与其接合的供体半导体层120的半导体材料形成。可通过由于热应力引起的剥离层122的断裂来实现分离。或者或此外，可使用诸如水射流切割之类的机械应力或化学蚀刻来便于分离。
供体半导体晶片120与接合至玻璃衬底102的剥离层122的分离通过对供体半导体晶片内的弱化区施加压力来实现，诸如通过加热和/或冷却工艺。注意，加热和/或冷却工艺的特性可建立为玻璃衬底102的应变点的函数。虽然本发明不受任何特定操作理论限制，但应认为当供体半导体晶片和玻璃衬底102各自的温度在冷却期间正在下降或已经下降时，具有相对低应变点的玻璃衬底102可便于分离。同样，认为当供体半导体晶片120和玻璃衬底102各自的温度在加热期间正在升高或已经升高时，具有相对高应变点的玻璃衬底102可便于分离。当供体半导体晶片120和玻璃衬底102各自的温度既不显著上升又不下降时(例如处于某种稳定状态或静态情况)，供体半导体晶片120与玻璃衬底102的分离也可发生。
施加电压电位使玻璃衬底102中的碱或碱土离子从半导体/玻璃界面移开并进一步进入玻璃衬底102中。更具体地，玻璃衬底102的正离子，包括基本上所有的改性剂正离子从半导体/玻璃界面的较高电压电位迁移开，从而形成：(1)玻璃衬底102中的毗邻半导体/玻璃界面的浓度减小的正离子层112；以及(2)玻璃衬底102中的毗邻浓度减小的正离子层112的浓度增大的正离子层112。这实现了多种功能：(i)无碱或无碱土离子的界面(或层)112在玻璃衬底102中产生；(ii)碱或碱土离子增强界面(或层)112在玻璃衬底102中产生(iii)氧化物层116在剥离层122与玻璃衬底102之间产生；以及(iv)玻璃衬底102变得非常活性，并通过在相对低温下加热而牢固地接合至剥离层122。
在图8中所示的示例中，电解工艺所得的中间结构按顺序包括：体玻璃衬底118(在玻璃衬底102中)；碱或碱土离子增强层114(在玻璃衬底102中)；碱或碱土离子减少层112(在玻璃衬底102中)；氧化物层116；以及剥离层122。
在分离之后，所得的图8的基本结构包括玻璃衬底102和与其接合的半导体材料的剥离层122。刚剥离之后的SOI结构的解理面123和剥离层122一般会呈现从离子注入步骤(图6)残留的过量离子浓度和硅层的其他注入损伤(例如由形成无定形硅层引起)。在某些情况下，无定形硅层的厚度可为约50-150nm量级。
因此，参照图9，可通过将剥离层122和玻璃衬底102二者升高至至少700℃的温度(远高于现有工艺的600℃)一段时间来对剥离层122进行退火，从而减少来自离子注入步骤的残留离子。该退火步骤可包括将剥离层122和玻璃衬底102升高至至少850℃的温度。另一热处理工艺可包括将剥离层122和玻璃衬底102升高至至少1000℃的温度一段时间以使该玻璃衬底102晶体化。
参照图10，该工艺可另外或替代地包括使半导体层104的表面123进行抛光和/或其他修整步骤。抛光步骤的意图是通过将表面123向下抛光至抛光表面来将附加材料从半导体层104去除。该抛光步骤可包括使用抛光(或磨光)设备利用二氧化硅基浆液或半导体产业领域已知的相似材料来磨光表面123。该抛光工艺可以是本领域已知的确定性的抛光技术。在该抛光步骤之后，剩下的半导体层104比通过单独蚀刻获得的半导体层显著更薄和/或更光滑。
虽然在本文中已经参照特定实施例描述了本发明，但应当理解这些实施例仅仅是为了说明本发明的原理和应用。因此应当理解，可对说明性实施例作出多种修改，而且可设计其它设置，而不背离所附权利要求所限定的本发明的精神和范围。

Claims (6)

1.一种绝缘体上半导体结构，包括：
玻璃衬底；以及
通过电解接合至所述玻璃衬底的单晶半导体层，其中所述玻璃衬底的组成使其液相粘度为100,000泊或更高，
当以摩尔百分比计算、并以氧化物为基准根据批料计算时，所述玻璃组成如下：64-72%SiO2、9-16.5%Al2O3、0-5%B2O3、0.5-7.5%MgO、1-10%CaO、0-4.5%SrO、0-7%BaO以及0-9%(La2O3+Y2O3+Re2O3)，和
以摩尔百分比表示的MgO、CaO、SrO、BaO以及3La2O3之和除以Al2O3之商大于或等于1.10，且(RO+1.5*RE2O3)／Al2O3在0.85与1.2之间；其中，
RO是从碱金属、碱土金属、过渡金属以及镧系氧化物中选择的熔剂；
RE是从由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物组成的组中选择的稀土。
2.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃衬底的应变点高于650°C。
3.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述单晶半导体层通过电解接合至所述玻璃衬底的拉制表面。
4.一种形成绝缘体上半导体结构的方法，包括：
使供体单晶半导体晶片的注入表面进行离子注入工艺处理，以产生所述供体半导体晶片的剥离层；以及
利用电解将所述剥离层的所述注入表面接合至玻璃衬底，其中所述玻璃衬底的液相粘度为100,000泊或更高；以及
使所述剥离层从所述供体半导体晶片分离，从而使所述剥离层的解理表面暴露；以及
通过将所述剥离层和所述玻璃衬底二者升高至至少700℃的温度一段时间来使所述剥离层退火，以减少来自所述离子注入步骤的残留离子，其中
当以摩尔百分比计算、并以氧化物为基准根据批料计算时，所述玻璃组成如下：64-72%SiO2、9-16.5%Al2O3、0-5%B2O3、0.5-7.5%MgO、1-10%CaO、0-4.5%SrO、0-7%BaO以及0-9%(La2O3+Y2O3+Re2O3)，和
以摩尔百分比表示的MgO、CaO、SrO、BaO以及3La2O3之和除以Al2O3之商大于或等于1.10，且(RO+1.5*RE2O3)／Al2O3在0.85与1.2之间；其中，
RO是从碱金属、碱土金属、过渡金属以及镧系氧化物中选择的熔剂；
RE是从由Sc、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu以及它们的混合物组成的组中选择的稀土。
5.如权利要求4所述的方法，其特征在于，所述玻璃衬底的应变点高于650°C。
6.如权利要求4所述的方法，其特征在于，所述接合步骤包括将所述剥离层的所述注入表面接合至所述玻璃衬底的拉制表面。
CN200880119205.4A 2007-10-31 2008-10-28 用于形成绝缘体上半导体器件的改进衬底组合物和方法 Expired - Fee Related CN101884100B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US118007P 2007-10-31 2007-10-31
US61/001,180 2007-10-31
PCT/US2008/012192 WO2009058245A2 (en) 2007-10-31 2008-10-28 Improved substrate compositions and methods for forming semiconductor on insulator devices

Publications (2)

Publication Number Publication Date
CN101884100A CN101884100A (zh) 2010-11-10
CN101884100B true CN101884100B (zh) 2013-05-01

Family

ID=40491042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880119205.4A Expired - Fee Related CN101884100B (zh) 2007-10-31 2008-10-28 用于形成绝缘体上半导体器件的改进衬底组合物和方法

Country Status (7)

Country Link
US (1) US8530998B2 (zh)
EP (1) EP2212911A2 (zh)
JP (1) JP5579614B2 (zh)
KR (1) KR101545760B1 (zh)
CN (1) CN101884100B (zh)
TW (1) TWI459451B (zh)
WO (1) WO2009058245A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009058245A2 (en) * 2007-10-31 2009-05-07 Corning Incorporated Improved substrate compositions and methods for forming semiconductor on insulator devices
CN106463416A (zh) * 2014-06-13 2017-02-22 英特尔公司 用于晶圆键合的表面包封
FR3061988B1 (fr) * 2017-01-13 2019-11-01 Soitec Procede de lissage de surface d'un substrat semiconducteur sur isolant
FR3074608B1 (fr) * 2017-12-05 2019-12-06 Soitec Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1765014A (zh) * 2003-02-18 2006-04-26 康宁股份有限公司 基于玻璃的soi结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5141786A (en) 1989-02-28 1992-08-25 Shin-Etsu Chemical Co., Ltd. Synthetic silica glass articles and a method for manufacturing them
US5374595A (en) * 1993-01-22 1994-12-20 Corning Incorporated High liquidus viscosity glasses for flat panel displays
DE4420024C2 (de) * 1994-06-09 1996-05-30 Heraeus Quarzglas Halbzeug in Form eines Verbundkörpers für ein elektronisches oder opto-elektronisches Halbleiterbauelement
JP3762157B2 (ja) * 1999-09-02 2006-04-05 旭テクノグラス株式会社 陽極接合用ガラス
WO2001034531A1 (fr) * 1999-11-11 2001-05-17 Nippon Sheet Glass Co., Ltd. Verre plat a tremper
JP2002308643A (ja) 2001-02-01 2002-10-23 Nippon Electric Glass Co Ltd 無アルカリガラス及びディスプレイ用ガラス基板
JP2008511137A (ja) * 2004-08-18 2008-04-10 コーニング インコーポレイテッド 高歪ガラス／ガラス−セラミックを有する絶縁体上半導体構造
JP4716245B2 (ja) 2004-11-11 2011-07-06 日本電気硝子株式会社 ガラス基板及びその製造方法
WO2007021503A1 (en) * 2005-08-17 2007-02-22 Corning Incorporated High strain point glasses
US7456057B2 (en) * 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
JP5703535B2 (ja) 2006-05-23 2015-04-22 日本電気硝子株式会社 無アルカリガラス基板
US20080057678A1 (en) * 2006-08-31 2008-03-06 Kishor Purushottam Gadkaree Semiconductor on glass insulator made using improved hydrogen reduction process
WO2009058245A2 (en) * 2007-10-31 2009-05-07 Corning Incorporated Improved substrate compositions and methods for forming semiconductor on insulator devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1765014A (zh) * 2003-02-18 2006-04-26 康宁股份有限公司 基于玻璃的soi结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-137631A 2006.06.01

Also Published As

Publication number Publication date
JP2011502358A (ja) 2011-01-20
EP2212911A2 (en) 2010-08-04
US20100224954A1 (en) 2010-09-09
US8530998B2 (en) 2013-09-10
JP5579614B2 (ja) 2014-08-27
KR20100090785A (ko) 2010-08-17
TWI459451B (zh) 2014-11-01
TW201001501A (en) 2010-01-01
CN101884100A (zh) 2010-11-10
WO2009058245A2 (en) 2009-05-07
WO2009058245A3 (en) 2009-06-18
KR101545760B1 (ko) 2015-08-21

Similar Documents

Publication Publication Date Title
CN101248515B (zh) 具有沉积阻挡层的玻璃绝缘体上的半导体
US7456057B2 (en) Germanium on glass and glass-ceramic structures
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
KR101509267B1 (ko) 유리계 기판을 제조하는 방법 및 이를 채용한 장치
KR101140450B1 (ko) 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
KR20090009887A (ko) 개선된 씨닝 공정을 이용하여 제조된 반도체 온 글래스 인슐레이터
CN101091251A (zh) 包含高应变玻璃/玻璃－陶瓷的绝缘体上半导体结构
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
JPH11145438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
CN101884100B (zh) 用于形成绝缘体上半导体器件的改进衬底组合物和方法
CN102292808A (zh) 玻璃-陶瓷基绝缘体上半导体结构及其制造方法
EP1981064A1 (en) Process for producing soi wafer and soi wafer
CN101371348B (zh) 玻璃和玻璃-陶瓷上锗结构
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
KR101568897B1 (ko) 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20161028

CF01 Termination of patent right due to non-payment of annual fee