CN101091251B - 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构 - Google Patents

包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构 Download PDF

Info

Publication number
CN101091251B
CN101091251B CN2005800280478A CN200580028047A CN101091251B CN 101091251 B CN101091251 B CN 101091251B CN 2005800280478 A CN2005800280478 A CN 2005800280478A CN 200580028047 A CN200580028047 A CN 200580028047A CN 101091251 B CN101091251 B CN 101091251B
Authority
CN
China
Prior art keywords
glass
semiconductor
substrate
layer
mole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800280478A
Other languages
English (en)
Other versions
CN101091251A (zh
Inventor
B·G·艾特肯
M·J·德内卡
K·P·加德卡里
L·R·平克尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN101091251A publication Critical patent/CN101091251A/zh
Application granted granted Critical
Publication of CN101091251B publication Critical patent/CN101091251B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0009—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing silica as main constituent
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0018—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents
    • C03C10/0027—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and monovalent metal oxide as main constituents containing SiO2, Al2O3, Li2O as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0036—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents
    • C03C10/0045—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing SiO2, Al2O3 and a divalent metal oxide as main constituents containing SiO2, Al2O3 and MgO as main constituents
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/06—Glass compositions containing silica with more than 90% silica by weight, e.g. quartz
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/095—Glass compositions containing silica with 40% to 90% silica, by weight containing rare earths
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/097—Glass compositions containing silica with 40% to 90% silica, by weight containing phosphorus, niobium or tantalum
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/11—Glass compositions containing silica with 40% to 90% silica, by weight containing halogen or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dispersion Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Glass Compositions (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及具有应变的半导体层的绝缘体上半导体结构。根据本发明的一个实施方式，绝缘体上半导体结构具有包含半导体材料的第一层，该第一层与包含玻璃或玻璃陶瓷的第二层相结合，所述玻璃或玻璃陶瓷的应变点等于或高于大约800℃。

Description

包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
发明背景
1.发明领域
本发明一般涉及半导体结构，更具体涉及绝缘体上半导体结构(semiconductor-on-insulator structure)和制造该绝缘体上半导体结构的方法。
迄今为止，最广泛用于绝缘体上半导体结构的半导体材料是硅。在文献中将这种结构称为绝缘体上硅结构(silicon-on-insulator structure)，这种结构使用缩写“SOI”。本发明一般涉及绝缘体上半导体结构，包括绝缘体上硅结构。
为了便于表示，下文的讨论将时常使用术语绝缘体上硅结构。通过借用这种特定种类的绝缘体上半导体结构来方便对本发明的解释，但绝不是、也不应理解为对本发明的范围构成任何限制。
在本文中，缩写SOI一般地表示绝缘体上半导体结构，其包括但不限于绝缘体上硅结构。类似地，缩写SOG用来一般地表示玻璃上半导体(semiconductor-on-glass)结构，其包括但不限于玻璃上硅(silicon-on-glass)结构。术语SOG还包括玻璃陶瓷上半导体结构，其包括但不限于玻璃陶瓷上硅。缩写SOI包括SOG。
2.技术背景
绝缘体上硅技术对于高性能薄膜晶体管、太阳能电池和有源矩阵显示器之类的显示器变得越来越重要。绝缘体上硅晶片由位于绝缘材料上的主要为单晶硅的薄层(厚度通常为0.1-0.3微米，但是在一些情况下厚达5微米)组成。
得到这种晶片的各种方法包括在晶格匹配的基材上外延生长Si；将单晶硅晶片结合在另一硅晶片上，后者之上已生长有SiO2氧化层，然后将顶部晶片抛光或蚀刻至例如0.1-0.3微米的单晶硅层；或者离子注入法，在此方法中，注入氢离子或氧离子，对于氧离子注入，在顶部具有Si的硅晶片中形成埋置的氧化物层，或者对于氢离子注入，使薄Si层分离(剥离)，使另一Si晶片与氧化层结合。在这三种方法中已发现基于离子注入的方法在商业上更为实用。特别地，氢离子注入法优于氧离子注入法，因为前者所需的注入能量小于后者的50％，前者所需的注入剂量比后者小两个数量级。
例如，最初Bister等人在Radiation Effects，1982年，59期：第199-202页上名为″Ranges of the 0.3-2MeV H+and 0.7-2MeV H2 +Ions in Si and Ge″的文献中讲述了通过氢离子注入法进行的剥离，Michel Bruel进一步对其进行了说明。参见Bruel，美国专利第5,374,564号；M.Bruel，Electronic Lett.31，1995，第1201-1202页；L.Dicioccio，Y.Letiec，F.Letertre，C.Jaussad和M.Bruel，Electronic Lett.32，1996，第1144-1145页。上述各出版物参考结合入本文中。
所述方法通常由以下步骤组成。在单晶硅晶片上生长热氧化层。然后将氢离子注入该晶片中，产生表面下的裂纹。注入能决定了产生裂纹的深度，注入剂量决定了裂纹密度。然后在室温下将该晶片与另一硅晶片(支承基片)相接触地放置，形成暂时性结合。然后将晶片加热处理至大约600℃，造成表面下的裂纹生长，使硅薄层从硅晶片上分离。然后将所得的组件加热至高于1,000℃，使具有SiO2下层的Si膜与支承基片(即未进行注入的Si晶片)充分结合。因此该方法形成了一种绝缘体上硅结构，在此结构中，硅薄膜与另一硅晶片互相结合，其间具有氧化物绝缘体层。
成本是SOI结构用于工业应用的一个重要问题。迄今为止，这种结构的成本中主要一部分是硅晶片的成本，该硅晶片支承着所述顶部具有Si薄膜的氧化层，也就是说成本中的主要部分是支承基片的成本。在讨论支承基片的时候，上述一些参考文献提到了石英玻璃、玻璃和玻璃陶瓷。这些文献中所列的其它支承基材包括金刚石、蓝宝石、碳化硅、氮化硅、陶瓷、金属和塑料。尽管在各专利中已经提到了使用石英作为支承基片(参见美国专利第6,140,209号；第6,211,041号；第6,309,950号；第6,323,108号；第6,335,231号；以及第6,391,740号)，但是石英本身是较为昂贵的材料。
本发明人发现，在SOI结构中用较为廉价的材料制成的晶片代替硅晶片并不是一件容易的事情，具体来说，很难用可大规模低成本制造的玻璃或玻璃陶瓷代替硅晶片。因此在本发明以前，本领域中并无使用玻璃或玻璃陶瓷作为绝缘体上半导体结构中的支承基片的实用性技术。
为了满足这种需要，共同转让给本受让人的美国专利申请系列号第10/779,582号揭示了SOI结构，该结构具有一个或多个区域，这些区域由与支承基片接合的基本为单晶半导体(例如掺杂的硅)的层组成，所述支承基片由氧化物玻璃或氧化物玻璃陶瓷组成。所述氧化物玻璃或氧化物玻璃陶瓷优选是透明的，优选其应变点低于1000℃，在250℃的电阻率小于或等于1016欧姆-厘米，而且包含阳离子(例如碱金属或碱土金属离子)，这些阳离子能够在升高的温度下(例如300-1000℃)，在电场的作用下在玻璃或玻璃陶瓷内移动。
尽管这些氧化物玻璃或氧化物玻璃陶瓷基SOI结构比起上述现有技术的SOI结构来是一个进步，但是用于该氧化物玻璃或氧化物-陶瓷基SOI结构中的玻璃无法耐受高性能显示器或电子应用中所使用的高温处理而不引起基片变形；所述高温处理是例如热门氧化物的高温生长，通过该操作可以在硅膜上制造高性能TFT。
本领域中已知高纯度熔凝硅石或熔凝石英可以在高性能显示器用途中用作SOI基材，但是如上文所述，这些材料加工处理很昂贵，而且尺寸上略受限制。另外，这些熔凝硅石/石英基基片的热膨胀远低于硅的热膨胀，这通常会造成显著的热膨胀不匹配，从而使硅膜剥离，因此进一步限制了器件的尺寸。
本发明提供了新颖的SOI结构，这些结构能够用于这些高性能显示器或电子应用，而且成本远低于现有技术的二氧化硅/石英基SOI结构，从而满足了高性能显示器或电子领域中尚未得到满足的对较低成本SOI结构和所得的器件的需求。
发明内容
本发明一个实施方式涉及一种绝缘体上半导体结构，该结构包括第一层和第二层，所述第一层和第二层互相直接接合，或者通过一个或多个中间层互相接合，所述第一层包含基本为单晶的半导体材料；所述第二层包含玻璃或玻璃陶瓷；所述玻璃或玻璃陶瓷的应变点等于或高于800℃。优选的是，所述高应变点玻璃或玻璃陶瓷的应变点等于或高于850℃，包括硅酸磷铝玻璃、硅酸铝镧玻璃、或包含尖晶石作为主要晶相的透明的硅酸盐基玻璃陶瓷。
本发明的绝缘体上半导体结构和制备绝缘体上半导体结构的方法得到了很多优于现有技术的优点。本发明满足了本领域中长期以来对成本低于熔凝硅石或石英基SIO基片的用于高性能用途和电子用途的需求。更具体来说，结合了高应变点玻璃或玻璃陶瓷使得SIO晶片可以用于高温工艺(例如热门氧化物)，而不会像现有技术中的较低温度应变点玻璃那样发生变形。另外，使用这些高应变点玻璃或玻璃陶瓷作为SIO结构的基材使基片的收缩程度(即尺寸变化)最小，而较低应变点的基材在TFT制造过程中通常会发生收缩。
在下面的详述中将会列出本发明的其它特征和优点，本领域技术人员根据本发明说明书和权利要求书以及附图的内容实施本发明之后，可以很容易地理解这些特征和优点。
应当理解以上概述和下面的详述都仅仅是用来示例性地说明本发明，用来为理解本发明所要求的性质和特征提供综览或框架。
通过以下附图来进一步理解本发明，这些附图结合在本说明书中，构成本说明书的一部分。附图不一定是按比例的，为了清楚显示，可以改变各种元件的尺寸。附图显示了本发明的一个或多个实施方式，附图与描述一起用来解释本发明的原理和操作。
附图简述
图1是本发明一个实施方式的绝缘体上半导体结构的截面示意图；
图2是本发明另一个实施方式的具有阳离子耗尽区(depletion region)的绝缘体上半导体结构的截面示意图；
图3是本发明另一个实施方式的具有聚积区的绝缘体上半导体结构的截面示意图；
图4是本发明另一个实施方式的绝缘体上半导体结构的截面示意图；
图5-8是制备本发明一个实施方式的绝缘体上半导体结构的方法所用步骤的截面示意图。
优选实施方式的详述
图1显示了本发明的一个实施方式的截面示意图。绝缘体上半导体结构20包括第一层22和第二层24。第一层22和第二层24如图1所示直接互相接合，或者通过一个或多个中间层接合。如果第一层22和第二层24之间介入了一个或多个中间层，则希望第一层22和第二层24之间的间隔大约不超过100纳米。第一层22由基本为单晶的半导体材料形成，第二层24由应变点约等于或高于800℃的玻璃或玻璃陶瓷形成。
所述半导体材料可以是硅基半导体材料，或者可以是任意其它合适种类的半导体材料，如III-V半导体、II-IV半导体、II-IV-V半导体或IV半导体。适合用作第一层半导体材料的硅基半导体材料的例子包括硅(例如未掺杂的硅、n-掺杂的硅、p-掺杂的硅)；锗掺杂的硅(SiGe)；以及碳化硅(SiC)。可用于第一层的其它半导体材料的例子包括Ge-基材料、GeAs-基材料、GaP-基材料和InP-基材料。实际上第一层可具有任意合适的厚度。例如第一层的厚度可厚达约1微米，优选约为10-500纳米，特别优选厚度约为10-150纳米。根据材料，所述第一层的半导体材料可具有很宽的CTE范围。例如，所述第一层半导体材料的CTE(25℃)可约为20×10-7/℃至70×10-7/℃。
第一层的半导体材料基本为单晶材料的形式。用“基本”这个词描述第一层是考虑到半导体材料通常至少包含一些固有的或故意加入的内部缺陷或表面缺陷，例如晶格缺陷或一些晶粒边界。“基本”这个词还反映了某些掺杂剂会使整体半导体材料的晶体结构发生扭曲，或者产生别的影响。
第二层的玻璃或玻璃陶瓷优选是硅基的玻璃或玻璃陶瓷。优选的是，所述玻璃或玻璃陶瓷中的SiO2浓度至少约为30摩尔％。更优选SiO2浓度至少约为40摩尔％。适用于本发明的玻璃陶瓷可包括任意的晶相，例如富铝红柱石、堇青石、尖晶石、β-石英或β-锂辉石。在本发明的某些优选实施方式中，第二层玻璃陶瓷的晶相为尖晶石、β-石英或β-锂辉石。优选的是，所述玻璃陶瓷的玻璃相足以在下述制备绝缘体上半导体结构的方法的步骤(C)中使阳离子移动离开第一层和第二层之间的界面。
在实施本发明时可使用非二氧化硅基玻璃和玻璃陶瓷，但是通常不希望如此，这是由于它们成本较高和/或性能特征较差。在本发明的某些优选实施方式中(例如在绝缘体上硅结构中)，玻璃或玻璃陶瓷优选为氧化物玻璃或氧化物玻璃陶瓷。然而，对于一些用途，例如对于使用非硅基半导体材料的SOI结构，可能需要第二层不是基于氧化物基的，例如是非氧化物玻璃，但是其成本通常较高。
对于某些用途，例如显示器用途，优选玻璃或玻璃陶瓷在可见、近紫外和/或近红外波长范围内是基本透明的。例如，优选的是，玻璃或玻璃陶瓷在350纳米-2微米的波长范围内基本是透明的。
第二层玻璃或玻璃陶瓷可以通过本领域技术人员所熟悉的各种技术，由常规的原料制备，可以通过下文以及以下专利文献中所述的方法与第一层接合：美国专利申请系列第10/779,582号，名为“GLASS-BASED SOI STRUCTURES”，该文献全文参考结合入本文中。
在本发明某些实施方式中，玻璃或玻璃陶瓷优选包含至少一些阳离子，这些阳离子能够在下文所述以及美国专利申请系列号第10/779,582号所述的方法的步骤(C)中沿所施加的电场的方向移动，即移动离开结合的第一层和第二层的界面，朝向第二层的背面移动。Li+、Na+和/或K+离子之类的碱金属离子是适用于该目的的离子，这是由于它们的迁移率大体高于玻璃和玻璃-陶瓷中通常包含的其它种类的阳离子。但是本发明也可使用不含碱金属离子的玻璃和玻璃陶瓷。例如，在本发明绝缘体上半导体结构的第二层中可以使用包含其它可迁移离子的玻璃和玻璃陶瓷，所述其它可迁移离子是例如碱土金属离子(例如Ca2+、Mg2+、Ba2+、Sr2+)，或其它阳离子，例如Ag+、Cu+、Zn2+和各种过渡金属离子，但是后面的一组离子会降低透光度，尤其是紫外透光度，这是人们不希望出现的。
在本发明那些玻璃或玻璃陶瓷包含碱金属或碱土金属离子的实施方式中，所述碱金属离子和碱土金属离子的浓度可以在很宽的范围内变化，以氧化物为基准计，代表性的浓度为0.1-40重量％。以氧化物为基准计，优选的碱金属离子浓度为0.1-10重量％，优选的碱土金属离子浓度为0-25重量％。许多名义上不含碱金属的玻璃包含数十至数百ppm的碱金属污染物，这些污染物会在下文所述方法的步骤(C)中移动。
尽管优选的是由单独的玻璃或玻璃陶瓷组成的基片，但是如果需要的话，也可使用层叠的结构。当使用层叠结构的时候，层叠体中最靠近第一层的层应具有本文所述由单独的玻璃或玻璃陶瓷材料组成的第二层的性质。距离第一层较远的层优选也可具有这些性质，但是由于它们并不与第一基材直接相互作用，因此对性质的要求也可放宽。在后一种情况下，当不再满足对第二层所指定的性质的时候，第二层被认为已经终止了。
与上面相同，在第一层和第二层之间可以有中间层。例如，在下文所述的结合方法中，第一基片和第二基片中的一种或两种可包含位于其全部或一部分外表面上方的表面层，例如位于半导体上的氧化层。当包含这些表面层的时候，这些表面层的组成和/或厚度不应妨碍第一层和第二层之间形成强的结合。具体来说，半导体基片上厚度约大于100纳米的氧化层会导致与玻璃或玻璃陶瓷基片的结合力变差或没有结合。如果第一层和第二层之间有一个或多个中间层，它们的总厚度应约小于100纳米。更优选任意中间层的总厚度约小于50纳米，更优选约小于30纳米。
尽管不希望被任意特定的工作原理所限制，但是人们认为具有较大厚度的氧化层能够对电流提供高阻抗，从而减小第一基片和第二基片之间界面处的电解类反应，人们认为，这种反应可以在下文所述的方法中提供所需的强的结合。因此，当第一基片的结合表面上存在氧化层的时候，该氧化层应主要作为钝化层而非绝缘层。类似地，第二基片的结合表面上形成的任意氧化层不应影响电流，因此优选其厚度约小于100纳米。当所述第一基片和第二基片的结合表面上存在表面层的时候，它们成为所述绝缘体上半导体结构的第一层和第二层之间的中间层。
可用作本发明玻璃的玻璃种类包括铝硅酸盐玻璃、硼硅酸盐玻璃、铝硼硅酸盐玻璃和稀土铝硅酸盐玻璃。下表1列出了合适的高应变点玻璃组合物的例子，其单位为摩尔％。本领域技术人员能够使用标准方法制备这些以及其它合适的玻璃组合物。例如，可通过以下步骤制备下列玻璃：在球磨机中对以下组分混合1小时，制备1千克的批料：氧化物、卤化物(例如AlCl3)、磷酸盐(例如Al(PO3)3或AlPO4)和/或碳酸盐(CaCO3)粉末。然后可将该混合批料加入铂坩埚中，在1650℃的碳硅棒电阻加热炉内熔融过夜，然后可将熔融玻璃倒在钢板上，在850-950℃退火以释放应力。本领域技术人员可通过改进组成来调节这些玻璃的性质。例如可通过增大SiO2含量和Al2O3与RE2O3之比(RE＝稀土，包括Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu)，以及改变RE2O3的种类来提高应变点。例如，用Y2O3代替La2O3会提高应变点和减小CTE。本领域技术人员可以向下列不含碱金属和碱土金属离子的组合物中加入少量的(例如最高几个百分数的)碱金属离子或碱土金属离子，以制得更适用于下文所述的结合法的玻璃。
表1
  实施例   SiO2   Al2O3   Al2Cl6   CaO   La2O3   Y2O3   TiO2   P2O5   应变点(℃)   退火温度(℃)
  1A   78   15.4   0   0   2.6   0   0   4   837   894
  1B   79.62   7.47   0.12   12.80   0   0   0   0   783   835
  1C   81.23   8.34   0.12   9.82   0.20   0.29   0   0   808   863
  1D   82.92   9.26   0.12   6.71   0.41   0.58   0   0   826   883
  1E   84.70   10.22   0.13   3.44   0.62   0.90   0   0   840   900
  1F   86.57   11.22   0.13   0   0.85   1.23   0   0   908   982
  1G   86.24   11.18   0.13   0   0   2.45   0   0   914   994
  1H   86.89   11.27   0.13   0   1.71   0   0   0   896   966
  1I   89.98   7.44   0.12   0   0.81   0   1.65   0   887   964
  1J   89.70   7.41   0.12   0   0.71   0   2.06   0   890   965
  1K   76   12.1   0.5   11.4   0   0   0   0   812   867
  1L   75.75   13.2   0.5   8.55   1   1   0   0   804   858
  1M   75.5   14.3   0.5   5.7   2   2   0   0   808   859
  1N   75.25   15.4   0.5   2.85   3   3   0   0   819   867
  1O   75   16.5   0.5   0   4   4   0   0   831   876
  1P   75   16.5   0.5   0   8   0   0   0   812   860
  1Q   82   11.5   0.5   0   4   0   2   0   867   929
  1R   82   11.5   0.5   0   3.5   0   2.5   0   876   943
  1S   80   10.5   0.5   9   0   0   0   0   818   875
  1T   80   12.5   0.5   4.5   1.25   1.25   0   0   820   870
  1U   80   13.5   0.5   2.25   1.875   1.875   0   0   830   881
  1V   80   14.5   0.5   0   2.5   2.5   0   0   854   905
  1W   81   10.75   0.5   6.75   0.5   0.5   0   0   814   869
  1X   82   11   0.5   4.5   1   1   0   0   820   876
  1Y   83   11.25   0.5   2.25   1.5   1.5   0   0   843   901
  1X   84   11.5   0.5   0   2   2   0   0   893   959
另一种适合用作本发明绝缘体上半导体结构的第二层的玻璃是铝磷硅酸盐玻璃。一般说来，这些铝磷硅酸盐玻璃的组成在以下范围内，该范围是以氧化物为基准计，由玻璃批料计算得到的，单位为摩尔％：
SiO2        55-80％
Al2O3       12-30％
P2O5        2-15％
RO          0-15％
可以向所述批料中加入任意数量的熔剂(改性氧化物)以使其具有所需的特征。尽管这些熔剂通常会降低原来的玻璃的应变点，但是出于以下任意或所有的目的，这些熔剂经常是必需的：增大CTE，降低液相线温度，获得收缩所优选的应变点和在特定波长的吸光度，使其易于熔化，改进密度，或者改进耐久性。某些氧化物对玻璃的物理特征和化学特征的影响是众所周知的。熔剂的加入量可最高为15％，或者由熔解度所限。改性氧化物可选自碱金属、碱土金属、过渡金属和镧系元素的氧化物。具体离子包括Y2O3，ZrO2，HfO2，MgO，CaO，SrO，BaO，As2O3，SnO2，Li2O，La2O3GeO2，Ga2O3，Sb2O3，Na2O，K2O，Rb2O，Cs2O，BeO，Sc2O3，TiO2，Nb2O5，Ta2O5，ZnO，CdO，PbO，Bi2O3，Gd2O3，Lu2O3和/或B2O3。因此，出于本发明的目的，R应为Mg，Ca，Y，Sr，Zr，Hf，As，Sn，Li，La，Ge，Ga，Sb或者符合上述对合适改性剂的定义的任意其它元素。
这些玻璃具有以下特征性质：
应变点        ＞800℃.
CTE           ＞8×10-7/℃.
熔融温度      ＜1650℃
密度          ＞2.2克/厘米2
一个优选的实施方式的组成在上述范围之内，这也是以氧化物为基准计，由玻璃批料计算的，单位为摩尔％：
SiO2          60-70％
Al2O3         15-25％
P2O5          3-12％
ROx           ＜7％
下表2中的实施例2A-R显示了一些有用的铝磷硅酸盐玻璃的例子，其组分含量单位为摩尔％，以氧化物为基准计进行计算。本领域技术人员可以使用常规的熔融法和成形法制备用于本发明的铝磷硅酸盐玻璃，可以向下列不含碱金属离子和碱土金属离子的组合物中加入少量(例如最高几个百分比)的碱金属离子或碱土金属离子，以制得更适用于下文所述结合方法的玻璃。例如，可以在1650℃下，在铂坩埚中，使用二氧化硅、氧化铝、偏磷酸(或正磷酸)铝以及合适的氧化物或碳酸盐之类的任意改性剂熔融铝磷硅酸盐玻璃。玻璃在淬火之前通常在大约900℃退火。在题为“High Strain Point Glasses”的美国临时专利申请系列号第60/533,765号中更详细描述了铝磷硅酸盐玻璃，该专利全文参考结合入本文。
表2
  实施例   Al2O3   P2O5   SiO2   BaO   Y2O3   La2O3   MgO   ZrO2   Na2O   应变点(℃)
  2A   23   7   70   0   0   0   0   0   0   864
  2B   22   9   69   0   0   0   0   0   0   875
  2C   23   8   69   0   0   0   0   0   0   860
  2D   21.9   7.6   65.5   5   0   0   0   0   0   824
  2E   21.3   7.4   63.8   7.5   0   0   0   0   0   812
  2F   22.4   7.8   67.3   0   2.5   0   0   0   0   856
  2G   21.9   7.6   65.5   0   5   0   0   0   0   841
  2H   21.3   7.4   63.8   0   7.5   0   0   0   0   834
  2I   21.9   7.6   65.5   0   2.5   0   0   2.5   0   846
  2J   21.9   7.6   65.5   0   3.7   0   0   1.3   0   836
  2K   22.4   7.8   67.3   0   0   2.5   0   0   0   840
  2L   21.9   7.6   65.6   0   0   5   0   0   0   824
  2M   21.9   7.6   65.6   0   0   2.5   0   2.5   0   829
  2N   21.8   7.92   64.4   0   0   0   0   4.95   0.99   819
  2O   22   7   71   0   0   0   0   0   0   865
  2P   20   7   68   0   0   0   0   5   0   865
  2Q   21   4   70   0   0   0   0   5   0   892
  2R   18   7   70   0   0   0   2.5   2.5   0   865
另一种适合用作本发明绝缘体上半导体结构的第二层的铝硅酸盐玻璃包括某种稀土元素(优选为镧)铝硅酸盐玻璃，其组成在以下范围内，单位为摩尔％，以氧化物为基准计，由玻璃批料计算得到：
SiO2        60-88％
Al2O3       5-25％
RE2O3       2-15％
RO          0-15％
其中稀土元素氧化物RE2O3选自Sc，Y，La，Ce，Pr，Nd，Sm，Eu，Gd，Tb，Dy，Ho，Er，Tm，Yb，Lu)的氧化物。
对于上述铝磷硅酸盐玻璃(aluminum phosphorus silicate glass)，可以向批料中以上文所述的量加入任意数量的熔剂(改性氧化物)，以使其具有所需的特征。如上所述，所述改性氧化物可选自碱金属、碱土金属和过渡金属；可包含最高15重量％的RO。具体例子包括ZrO2，HfO2，MgO，CaO，SrO，BaO，As2O3，SnO2，Li2O，Na2O，GeO2，Ga2O3，Sb2O3，和/或B2O3。因此，出于本发明的目的，R应为Mg，Ca，Sr，Zr，Hf，As，Sn，Li，Na，Ge，Ga，Sb或者符合上述对合适改性剂的定义的任意其它元素。
这些玻璃通常具有以下特征性质：
应变点        ＞800℃.
CTE           25-50×10-7/℃.
熔融温度      ＜1650℃
弹性模量      ＞12×106psi
液态粘度      ＞10,000泊
一个优选的实施方式的组成在上述范围之内，单位为摩尔％，以氧化物为基准计，由玻璃批料计算：
SiO2        60-75％
Al2O3       15-20％
RE2O3       4-15％
RO          ＜10％
下表3中的实施例3A-S显示了一些有用的镧铝硅酸盐玻璃的例子，其组分含量单位为摩尔％，以氧化物为基准计进行计算。本领域技术人员可以使用常规的熔融法和成形法制备用于本发明的稀土(优选是镧)铝磷硅酸盐玻璃，可以像组合物3R那样向下列不含碱金属离子和碱土金属离子的组合物中加入少量(例如最高几个百分比)的碱金属离子或碱土金属离子，以制得更适用于下文所述结合方法的玻璃。例如，与上述铝磷硅酸盐玻璃一样，可以在1650℃下，在铂坩埚中，使用二氧化硅、氧化铝、偏磷酸(或正磷酸)铝以及合适的氧化物或碳酸盐之类的任意改性剂熔融稀土/镧铝硅酸盐玻璃。玻璃在淬火之前通常在大约900℃退火。在题为“High Strain Point Glasses”的美国专利申请系列号第_XXXXX号中更详细描述了稀土/镧铝硅酸盐玻璃，该专利全文参考结合入本文。
表3
  实施例   Al2O3   La2O3   SiO2   BaO   SrO   CaO   Y2O3   Na2O   应变点(℃)
  3A   17.74   12.24   69.98   0   0   0   805
  3B   17.35   11.64   70.47   0.01   0.50   0   806
  3C   16.97   11.02   70.96   0.01   1.00   0   805
  3D   16.19   9.80   71.97   0.01   2.00   0   804
  3E   15.42   8.58   72.94   0.02   3.00   0   804
  3F   17.25   11.64   69.92   0.01   1.15   0   802
  3G   18.00   11.00   70.00   0   3.0   0   810
  3H   17.39   11.60   70.98   0   0   0   804
  3I   18.29   12.19   69.48   0   0   0   804
  3J   16.97   11.02   70.95   0   0.02   0   802
  3K   16.99   11.00   70.97   0.50   0.01   0.5   802
  3L   17.82   11.88   69.28   0.99   0   0   803
  3M   17.64   11.76   68.60   0   0   0   802
  3N   17.90   10.94   69.63   1.49   0   0   805
  3O   17.81   9.89   69.26   2.97   0   0   806
  3P   17.72   8.86   68.92   4.43   0   0   806
  3Q   18.05   12.45   69.50   0   0   0   806
  3R   14   3   80   0   0   0   3   0.5   840
  3S   14   2.75   80   0   1   0   2.75   0   850
许多组合物种类中都可找到适用于本发明的玻璃陶瓷材料，所述组合物种类包括基于尖晶石晶体、基于β-石英晶体和基于β-锂辉石晶体的组合物。适用于本发明的玻璃陶瓷可基于其它的晶相，例如富铝红柱石、堇青石和β-锂霞石。这些组合物的一些例子见表4，在美国专利第5,968,857号和第6,248,678号中描述了这些例子，这些专利都全文参考结合入本文中。具有高于800℃的合适应变点的其它玻璃陶瓷材料(例如基于β-锂霞石或β-石英的材料，如铝硅酸锂β-石英玻璃陶瓷)也可用于本发明。具有必需的高应变点的玻璃陶瓷材料可使用本领域技术人员熟知的方法制备。尽管大多数玻璃陶瓷包含一些碱金属离子或碱土金属离子，但是可以用少量的碱金属离子或碱土金属离子对任意已知具有低膨胀系数的不含碱金属和碱土金属的玻璃陶瓷进行改性，以制得更适用于下文所述结合法的玻璃陶瓷材料。
表4
  组成(重量％)   实施例4A   实施例4B   实施例4C   实施例4D
  SiO2   71.6   68.8   68.8   68.8
  Al2O3   12.7   19.2   19.2   19.2
  ZnO   4.4   1.0   1.0   1.0
  MgO   2.1   1.8   1.8   1.8
  BaO   1.2   0.8   0.8   0.8
  Li2O   0   2.7   2.7   2.7
  Na2O   0   0   0   0
  K2O   0   0   0   0
  TiO2   5.0   2.7   2.7   2.7
  ZrO2   3.0   1.8   1.8   1.8
  热处理   1000℃，2小时   920℃，0.5小时   1050℃，0.5小时   1100℃，0.5小时
  晶相   尖晶石   β-石英   β-石英+β-锂辉石   β-锂辉石
  应变点(℃)   938   870   1001   1018
一种优选用于本发明SOI结构的玻璃陶瓷包含一类具有以下组成的透明玻璃陶瓷材料，该组成以氧化物为基准计，单位为重量％：45-75％SiO2，10-28％Al2O3，3-13％ZnO，0-8％MgO，0-10％TiO2，0-10％ZrO，0-15％Cs2O，0-5％BaO，ZnO+MgO总量约大于或等于6％，TiO2+ZrO2的总量约大于4％。
优选的玻璃陶瓷材料包含尖晶石作为主要晶相。主要晶相表示这种晶相占总晶相的至少约75体积％、更优选至少85体积％、最优选至少95体积％。本发明的玻璃陶瓷包含至少约20重量％的分散在玻璃态基质中的晶相。
较佳的是，这些玻璃陶瓷在25-300℃的温度下的热膨胀系数约为22-42×10-7/℃，更优选约为30-42×10-7/℃，最优选约为35-40×10-7/℃，提供了与硅紧密匹配的热膨胀。透明表示1.1毫米厚的本发明玻璃陶瓷片在可见(400-700纳米)光谱区域的透射率大于85％。较佳的是，对于某些用途，还需要这些片材在近紫外区具有一定的透射率，例如在350-400纳米范围内的透射率大于50％。
在名为“Method for Making Transparent Glass-Ceramics with HighTemperature Dimensional Stability”的美国专利第6197429号中更详细描述了包含尖晶石作为主要晶相的透明玻璃陶瓷材料，该专利全文参考结合入本文中。
表5
  组成(重量％)   实施例5A   实施例5B   实施例5C   实施例5D   实施例5E   实施例5F   实施例5G
  SiO2   59.4   59.8   59.9   58.3   57.0   57.0   68.7
  Al2O3   19.1   19.1   19.1   20.2   18.0   21.8   14.1
  ZnO   9.0   9.0   9.0   8.4   14.0   14.0   5.2
  MgO   2.5   2.5   2.5   4.2   0   0   2.6
  BaO   0   0   0   0   0   2.1   1.4
  Cs2O   0   0   0   0   4.0   0   0
  Na2O   0.8   1.6   0   0   0   0   0
  K2O   1.2   0   2.4   0   0   0   0
  TiO2   5.0   5.0   5.0   5.0   0   5.2   5.0
  ZrO2   3.0   3.0   3.0   3.0   7.0   0   3.0
  As2O5   0.5   0.5   0.5   0.5   0.5   0.5   0.5
  晶相   尖晶石   尖晶石   尖晶石   尖晶石   尖晶石   尖晶石   尖晶石
  应变点(℃)   829   824   850   945   928   935   902
本领域技术人员能够理解，玻璃或玻璃陶瓷同与之接合的半导体层之间的结合强度是绝缘体上半导体结构的主要特征。高结合强度和高耐久性是非常重要的，这样的性质能够确保绝缘体上半导体结构可以耐受在所述结构之内或之上制造薄膜晶体管和其它器件时所进行的处理。第一层和第二层之间的结合强度优选至少为8焦/米2。更佳的是，第一层和第二层之间的结合强度至少为10焦/米2。在本发明某些特别优选的实施方式中，第一层和第二层之间的结合强度至少为15焦/米2。结合能可通过压痕测试(indentation measurement)来确定，这种测试可以使用装有Berkovich金刚石压头的Nano Indenter II(MTS SystemsCorporation，Eden Prairie，MN)来测定。本领域技术人员能够理解，可以使用其它的设备来进行压痕测试。施加一定范围内的负荷形成压痕，检查压痕周围紧邻的区域是否发生剥离。根据D.B.Marshall和A.G.Evans的文献“Measurement ofAdherence of Residually Stressed Films by Indentation.I.Mechanics of InterfaceDelamination”，J.Appl.Phys，56[10]2632-2638(1984)计算结合能，该文献的相关部分参考结合入本文。关于结合能测定的更详细描述可参见美国专利申请系列号第10/779,582号。
图2显示了本发明另一实施方式的截面示意图。绝缘体上半导体结构40包括第一层42和第二层44，基本如上图1的实施方式所述。第二层44具有第一面46，以及相隔距离D2的第二面48，第一面46与第二面48基本平行，第一面46比第二面48更靠近第一层42。这些面被描述为“基本平行的”，说明它们之间可能呈极小的夹角(例如最高几度)。术语“基本平行”还包括这些面中的一个或多个不是完全平坦的可能性。第二层44还包括参考面50，参考面50位于第二层44以内，基本平行于第一面46，与第一面46相隔的距离为D2/2。第二层44包含一种或多种阳离子，每种阳离子在参考面50处具有参考浓度Ci/Ref。第二层还具有阳离子耗尽区52，该阳离子耗尽区52开始于第一面，向着参考面延伸，在此耗尽区内所述至少一种阳离子的浓度相对于参考浓度Ci/Ref被耗尽(depleted)。耗尽的离子可以是可移动的阳离子，例如碱金属离子或碱土金属离子。所述阳离子耗尽区可通过下文所述的以及美国专利申请系列号第10/779,582号中所述的方法，通过在步骤(C)中使阳离子移动而形成。
根据本发明的另一个实施方式，如图3中的截面示意图所示，绝缘体上半导体结构60的阳离子耗尽区52(基本如上图2所述)具有末端边界(distal edge)62。第二层44还包括位于末端边界62附近的聚积区(pile-up region)54。在聚积区54，所述至少一种阳离子的浓度相对于该离子的Ci/Ref获得提高。所述浓度提高的离子可以是例如碱金属离子或碱土金属离子之类的可移动离子，较佳的是与阳离子耗尽区52耗尽的离子相同。所述阳离子聚积区可通过下文所述的以及美国专利申请系列号第10/779,582号中所述的方法，通过在步骤(C)中使阳离子移动而形成。
图4的截面示意图显示了本发明的另一个实施方式。绝缘体上半导体结构80包括第一层82和第二层84，它们基本上如上文所述。绝缘体上半导体结构80依次包含半导体材料(90)；氧含量提高的半导体材料(92)；至少一种阳离子的浓度减小的玻璃或玻璃陶瓷(94)；至少一种阳离子的浓度增大的玻璃或玻璃陶瓷材料(96)；以及玻璃或玻璃陶瓷(98)。这样的结构可通过下文所述以及美国专利申请系列号第10/779,582号所述的方法制备。
在本发明某些优选的实施方式中，第二层的玻璃或玻璃陶瓷具有较低的碱金属离子浓度。较佳的是，以氧化物为基准计，玻璃或玻璃陶瓷中锂离子、钠离子和钾离子浓度之和约小于2重量％。更佳的是，以氧化物为基准计，玻璃或玻璃陶瓷中锂离子、钠离子和钾离子浓度之和约小于1量％。在本发明某些特别优选的实施方式中，以氧化物为基准计，玻璃或玻璃陶瓷中锂离子、钠离子和钾离子浓度之和约小于0.1重量％。
下文所述的以及美国专利申请系列号第10/779,582号中所述的方法使得本领域技术人员能够制备大尺寸的应变绝缘体上半导体结构。例如，根据本发明一个实施方式，本文所述的绝缘体上半导体结构的最大尺寸不小于10厘米。
实际上本发明的绝缘体上半导体结构可制成具有任意所需的层厚度。例如，第一层的厚度优选约小于10微米。更优选第一层的厚度约小于1微米。在本发明某些所需的实施方式中，第一层的厚度约为10-500纳米。第二层的厚度约为0.1-10毫米。更佳的是，第二层的厚度约为0.5-1毫米。对于某些绝缘体上半导体结构的用途，需要绝缘层的厚度大于或等于1微米，例如以免产生寄生电容效应，当具有硅/SiO2/硅结构的标准绝缘体上半导体结构在高频率下操作的时候，便会产生这种寄生电容效应。在过去，这种厚度是很难达到的。根据本发明的一个实施方式，通过简单地使用厚度不小于1微米的第二层，可以很容易地制得绝缘层厚度超过1微米的绝缘体上半导体结构。优选的是第二基片的厚度下限是1微米。
一般来说，第二层需要具有足够的厚度，以便在本发明的工艺步骤以及随后对SOI结构进行的处理步骤中支承第一层。尽管对第二基片的厚度没有理论上限，但是通常不优选超过支承功能所需的厚度或者最终的SOI结构所需的厚度，这是由于在施加相同的电压差的条件下，第二基片的厚度越大，本发明方法的步骤(C)中基片内的电场强度就越低。
图5-8的截面示意图中所示的本发明另一个实施方式涉及一种制造绝缘体上半导体结构(具体来说是SOG结构)的方法。在此方法的步骤(A)中，如图5所示，提供了第一基片和第二基片(110，120)，其中：
(1)所述第一基片(110)具有用来与第二基片相结合的第一外表面(111)(第一结合表面)，用来对该第一基片施加作用力的第二外表面(112)(第一施力表面)，以及用来将该第一基片分为第一部分(114)和第二部分(115)的中间区(113)(在下文中将中间区(113)称为“分离区”，分离区可以是例如氢离子注入区)，其中：
(a)所述第一结合表面(111)、第一施力表面(112)和分离区(113)基本互相平行；
(b)所述第二部分(115)位于分离区(113)和第一结合表面(111)之间；
(c)第一基片(110)包含基本为单晶的半导体材料；
(2)第二基片(120)包括两个外表面(121，122)，一个用来与第一基片结合(第二结合表面)，另一个用来对第二基片施加作用力(第二施力表面)，其中：
(a)所述第二结合表面(121)和第二施力表面(122)基本互相平行，互相间隔D2；
(b)所述第二基片(120)包含玻璃或玻璃陶瓷。
在图6所示的该方法的步骤(B)中，使第一结合表面和第二结合表面(111，121)相接触(一旦相接触，第一结合表面和第二结合表面形成了本文中第一基片和第二基片之间所谓的“界面”)。
在图7所示的该方法的步骤(C)中，当经过足以使第一基片和第二基片在第一结合表面和第二结合表面(即在界面处)互相结合的时间之后，基本同时地进行以下步骤：
(1)对所述第一施力表面和第二施力表面(112，122)施加作用力，将第一结合表面和第二结合表面(111，121)压在一起；
(2)对第一基片和第二基片(110，120)施加电场，该电场的特征是在第一施力表面和第二施力表面处(112，122)分别具有第一电压V1和第二电压V2，这些表面处的所述电压是均匀的，其中V1高于V2，使得电场从第一基片(110)导向第二基片(120)；
(3)对第一基片和第二基片(110，120)进行加热，所述加热的特征是，在所述第一施力表面和第二施力表面(112，122)分别具有第一温度T1和第二温度T2，这些表面处的所述温度是均匀的，使得在冷却至共同的温度的时候，第一基片和第二基片发生不同的收缩，从而在分离区(113)削弱(weaken)第一基片(110)。
在图8所示的该方法的步骤(D)中，将结合起来的第一基片和第二基片(110，120)冷却至共同的温度(例如冷却至室温之类的共同的温度)；第一部分和第二部分(114，115)在分离区(113a-b)分离，从而形成具有第一层142(来自第一基片110)和第二层144(来自第二基片120)的绝缘体上半导体结构140。
根据本发明的另一个实施方式，所述玻璃或玻璃陶瓷优选具有以下特征中的一种或两种：
(i)所述玻璃或玻璃陶瓷的应变点低于1,000℃，包含阳离子(例如碱金属离子或碱土金属离子)，这些阳离子在步骤(C)中，在第二基片(120)中沿着离开第二结合表面(121)、朝向第二施力表面(122)的方向移动；和/或
(ii)所述玻璃或玻璃陶瓷包含(a)非桥连氧和(b)阳离子(例如碱金属离子或碱土金属离子)，这些阳离子在步骤(C)中，在第二基片(120)中沿着离开第二结合表面(121)、朝向第二施力表面(122)的方向移动；。
本领域中已知，玻璃中或者玻璃陶瓷的玻璃相中的非桥连氧是玻璃的非网络形成组分向玻璃提供的氧。例如，在许多玻璃中，非桥连氧包括通过在玻璃组合物中加入碱土金属氧化物(例如MgO，CaO，SrO和/或BaO)而构成玻璃的一部分的氧。
尽管不希望被任何特定的工作原理所限制，但是人们相信在步骤(C)中发生电解类的反应(C)。具体来说，人们认为半导体基片(第一基片)作为电解类反应的正极，在第一基片和第二基片之间的界面区域生成活性氧。人们认为这种氧与半导体材料(例如硅)反应，原位生成氧化半导体混杂区(116)(例如对于硅基半导体为氧化硅区域)。这些混杂区在界面处开始，延伸进入第一基片。人们认为第二基片的玻璃或玻璃陶瓷中非桥连氧的存在对于那些与第一基片的半导体材料发生反应的氧的生成，起到一定的作用。
人们认为所述活性氧的生成及其与半导体材料的结合，是造成本发明所达到的第一基片的半导体材料与第二基片的玻璃或玻璃陶瓷材料之间形成牢固结合的原因，也即是说，第一基片和第二基片之间的至少一部分(可能是全部的)结合是通过半导体材料与来自第二基片的活性氧的反应形成的。很明显，与现有技术不同，无需高温处理，也就是无需在高于1000℃的温度下进行处理，即可获得这种牢固的结合。
由于能够避免高温处理，使得第二基片可以是能够低成本大规模制造的材料。也即是说，通过省去高温处理，本发明可以不需要由诸如硅、石英、金刚石、蓝宝石之类昂贵的高温材料组成的支承基片。
为了促进结合，所述玻璃或玻璃陶瓷应至少具有一定程度的导电性。玻璃和玻璃陶瓷的电导率取决于它们的温度，因此为了使半导体材料和玻璃或玻璃陶瓷之间牢固结合，以下条件之间需要进行平衡：1)玻璃或玻璃陶瓷的电导率，2)步骤(C)中所用的温度(T1和T2)，3)步骤(C)中施加在第一基片和第二基片上的电场强度，以及4)步骤(C)实施的时间。
作为一般性的原则，玻璃或玻璃陶瓷在250℃的电阻率ρ小于或等于1016Ω-厘米(即，250℃的电导率大于或等于10-16西门子/厘米)。更佳的是250℃的ρ小于或等于1013Ω-厘米，最优选小于或等于1011.5Ω-厘米。应当注意，尽管石英在250℃具有必需的1011.8Ω-厘米的电阻率，但是其缺少能够在步骤(C)中移动的阳离子，因此石英不适于用来通过上述步骤制备绝缘体上半导体结构中的第二基片。
对于某些第一基片/第二基片的组合，已经发现，通过对第一基片110的结合表面111的预处理以减小其氢浓度，可以有益地获得第一基片的第二部分115与第二基片120的结合。具体来说，已经发现，在将来自注入了氢离子的硅晶片的硅膜转移到包含碱金属离子的玻璃基片的时候，这种氢浓度的减小是特别重要的。人们相信氢浓度的减小还有益于具有高应变点(例如850-900℃)的玻璃和玻璃陶瓷，估计这是无线RF应用和其它电子用途中所需的。
具体来说，已经发现在氢离子注入之后，注入过的硅晶片的表面具有高氢浓度，例如高氢离子浓度。在Si表面的氢端基抑制了结合过程，因此已经发现需要采用温和的氧化处理减小注入过的Si晶片表面上的氢浓度，以有效地将硅层转移到上述种类的硅晶片。减小氢浓度会造成注入过的硅晶片具有更高的亲水性，从而可以在施加电压和加热的过程中发生结合。在处理过程中形成的牢固的结合使得Si膜可以从母体晶片均匀分离。
定量来讲，已经发现在不进行减少氢的处理的情况下，仅有大约10％的玻璃晶片被Si膜覆盖，即使在被覆盖的区域，Si膜也倾向于是不均匀的膜。然而，当通过氧化处理减小Si表面的氢浓度时，会得到覆盖玻璃晶片整个表面的均匀Si膜。
人们已经使用各种方法来降低注入后的晶片表面上的氢浓度。优选的方法包括对表面进行温和的氧化处理，例如用氧等离子体处理晶片，用过氧化氢处理，用过氧化氢和氨处理，用过氧化氢和氨处理、然后用过氧化氢和酸处理，或者这些方法的组合。用氧等离子体处理是优选的方法，尤其在工业设备中更优选该方法。尽管不希望被任何特定的工作原理所限制，但是人们相信在这些处理过程中，氢封端的表面基团被氧化成羟基，这使得硅晶片表面变得亲水。在使用氧等离子体法的时候，该处理优选在室温下进行，在使用氨+过氧化物或氨+过氧化物、然后进行酸+过氧化物处理的时候，温度优选为25-100℃。
尽管上面的讨论是就硅晶片而言的，但是人们相信氢浓度的减小将有益于非硅半导体材料组成的注入了氢的半导体晶片。
下面来看图6，图中显示了本发明方法的步骤(B)，在此步骤中使第一基片110和第二基片120在其结合表面111和121互相接触。在本发明的优选实施方式中，在步骤(B)之前对第一基片和第二基片进行加热，例如使得施力表面112和122的温度分别为T1和T2。通过这种方式，避免第一基片和第二基片在步骤(C)的结合过程中发生不同程度的膨胀。或者在步骤(B)之前不对第一基片和第二基片进行预热，而是在结合表面111和121已经接触、步骤(C)开始之前进行加热，和/或在步骤(C)的起始部分、在实质性的结合尚未开始时进行加热。当进行预热的时候，可以用隔离片将结合表面隔开，一旦第一基片和第二基片达到所需的温度，除去该隔离片。
图7中表示为140的处理室可具有各种结构。出于试验的目的，可使用德国慕尼黑的
Figure G200580028047801D00191
MICROTEC型结合器作为处理室。可将相同的设备用于工业用途，但是通常优选便用能够同时处理多个第一基片/第二基片组件的设备。
由于本发明使用低至中等的温度、压力、电场强度和真空度，因此处理室所需满足的要求并不苛刻，这是本发明的另一个优点，即可以使用比较廉价而且可以广泛应用或容易制造用于消费用途的设备实施本发明。
图7显示了该过程的主要步骤，即步骤(C)，在此步骤中将第一基片和第二基片互相结合起来。步骤(C)进行一段时间，这段时间足以使第一基片和第二基片在第一结合表面和第二结合表面处结合起来。例如，步骤(C)可以进行45-90分钟。当然，通常优选较短的时间(例如小于30分钟)，在工业设备中，希望通过对基材、处理温度和所施加的电压进行优化，将步骤(C)所需的时间减少到等于或小于5-15分钟。
步骤(C)优选在中等真空条件下进行，即在进行步骤(C)的时候，对室40抽气。较佳的是，室内的压力小于或等于1毫巴，最优选小于或等于10-3毫巴。或者步骤(C)可以在惰性气氛下进行，例如在氩气、氦气等气氛下进行。
对于任意特定的第一基片和第二基片组，本领域技术人员可以根据本说明书很容易地决定步骤(C)的时间、温度和场强的合适组合。具体来说，本领域技术人员能够选择这些参数的组合，在半导体和玻璃或玻璃陶瓷之间形成足够牢固的结合，使得绝缘体上半导体结构能够耐受进一步的处理和/或应用中所受到的各种作用力和环境条件。
电压V1和V2优选满足以下关系：100伏/厘米≤(V1-V2)/D≤40千伏/厘米，其中D是第一基片和第二基片的总厚度。
除了上述在结合中所起的作用以外，在步骤(C)中施加的电场还会使第二基片中的阳离子(正离子)沿着从第二基片的结合表面(第二结合表面)朝向其施力表面(第二施力表面)的方向移动。这种移动优选形成阳离子耗尽区(123)，该阳离子耗尽区123起始于第一基片和第二基片之间的截面，延伸入第二基片，即阳离子耗尽区起始于第二结合表面，朝向第二施力表面延伸进入第二基片。
当所述玻璃或玻璃陶瓷包含碱金属离子，例如Li+，Na+，和/或K+离子的时候，特别需要形成这种阳离子耗尽区，这是由于已知这种离子会影响半导体器件的运行。Mg2+，Ca2+，Sr2+，和/或Ba2+之类的碱土金属离子也会影响半导体器件的运行，因此阳离子耗尽区还优选减小了这些离子的浓度。
值得注意的是，已经发现阳离子耗尽区一旦形成，它能长期保持稳定，哪怕将绝缘体上半导体结构加热至相当于、甚至稍高于步骤(C)中所用的温度下。在升高的温度下形成以后，阳离子耗尽区在绝缘体上半导体结构的常规操作温度和成形温度下尤其稳定。这些因素确保碱金属离子和碱土金属离子不会在使用或进一步的器件处理过程中从玻璃或玻璃陶瓷扩散回绝缘体上半导体结构的半导体中，这是在步骤(C)的结合过程中使用电场所带来一个重要优点。
对于通过选择操作参数以达到牢固的结合，本领域技术人员可以通过本说明书很容易地确定获得具有所需宽度以及所有相关阳离子浓度根据需要减小的阳离子耗尽区所需的操作参数。当存在阳离子耗尽区的时候，阳离子耗尽区是根据本发明方法制备的绝缘体上半导体结构的性能特征。
除了阳离子耗尽区以外，施加电场还可产生玻璃或玻璃陶瓷中所含的一种或多种可移动阳离子的“聚积”区。当存在聚积区的时候，这些区域位于耗尽区最远离第一基片和第二基片之间界面的一侧(边缘)或其附近。在聚积区域内，阳离子浓度大于其体积浓度。例如当用原子百分比度量的时候，聚积区内阳离子的峰值浓度可最高为例如大于体积浓度的5倍。与阳离子耗尽区一样，当存在这种聚积区的时候，这种阳离子聚积区是根据本发明方法制备的绝缘体上半导体结构的性能特征。在步骤(C)中对第一基片和第二基片的温度，即T1和T2的数值进行选择，以便完成一个重要任务，即在分离区削弱半导体基片(第一基片)(例如使其断裂)，使得第一基片可分裂为第一部分和第二部分，第二部分与第二基片相结合。
尽管不希望被任何特定的工作原理所限制，但是人们相信在分离区对半导体基片的削弱主要是在步骤(C)之后对第一基片和第二基片进行冷却(例如冷却至室温)的时候发生的。通过适当地选择T1和T2(见下文)，这种冷却导致第一基片和第二基片发生不同的收缩。这种不同的收缩对第一基片产生应力，表现为第一基片分离区的削弱/断裂。如上文所讨论的，较佳的是，不同的收缩是指第一基片的收缩程度大于第二基片。
步骤(C)中T1和T2的数值将取决于第一基片和第二基片的相对热膨胀系数，选择这些数值的目标是确保在冷却过程中其中一种基片(优选是第一基片)的收缩程度大于另一基片(优选是第二基片)，从而对分离区施加应力，削弱分离区。对于本发明的任意特殊应用(例如任意特殊的半导体材料和任意特殊的玻璃或玻璃陶瓷)，本领域技术人员可以根据本说明书很容易地选择T1和T2的数值，从而提供足以削弱分离区的收缩差异，使得第一基片的第一部分和第二部分可以互相分离，制得所需的SOI结构。在本发明的优选实施方式中，T1，T2和玻璃或玻璃陶瓷的应变点Ts满足以下关系：
Ts-350℃≤T1≤Ts+350℃；
Ts-350℃≤T2≤Ts+350℃。
较佳的是，T1和T2均为300-1000℃。在本发明某些优选的实施方式中，T1和T2为300-800℃。
下文中将结合图8更详细地讨论到，当发生分离的时候，第一部分和第二部分在分离区的分离使得每个部分具有“剥落”表面。本领域中已知，在初始成形的时候，即在进行随后的表面处理之前，这种剥落表面的特征是表面糙度通常至少约在0.5纳米RMS的数量级上，例如为1-100纳米，根据所用的方法，这些表面上用来形成分离区的注入离子(例如氢)的浓度通常高于第一部分和第二部分体内的浓度。初始形成的剥落表面的另一个特征是通过TEM观察到的扭曲的晶体结构。在常规的用途中，剥落表面在应用前进行抛光，使其RMS表面糙度减小至等于或小于1纳米，例如对于电子用途，将RMS表面糙度减小到约为0.1纳米。在本文中，术语“剥落表面”包括初始形成的表面以及进行任意后续处理之后的表面。
分离区113是使用本领域技术人员目前已知的注入/剥落技术、或者将来可能开发出来的技术形成的。目前，分离区优选是使用上文所讨论的参考文献中提到的氢离子注入技术形成的，该参考文献的相关部分参考结合入本文中。也可使用其它目前已知的技术形成分离区，例如氢离子和氦离子的共注入或氢离子和硼离子的共注入。无论选择何种技术，第一基片需要能够在步骤(D)中在分离区分离成第一部分和第二部分。因此，分离区需要被削弱，从而对热处理/冷却过程作出响应，使得第一基片可以分裂为第一部分和第二部分。
在步骤(C)中施加到第一基片和第二基片上的压力确保这些基片在经受该步骤的加热处理和电场处理的过程中紧密接触。通过这种方式，基片之间可以牢固结合。
通常，半导体基片(第一基片)比玻璃或玻璃陶瓷基片(第二基片)能耐受更大的外加压力。因此，对压力进行选择，以使得基片之间紧密接触，而且不会破坏第二基片。
可使用很宽范围的压力。例如，施加到第一基片和第二基片的第一施力表面和第二施力表面上的每单位面积的作用力P分别优选满足以下关系：
1psi≤P≤100psi；
最佳的是，满足关系：
1psi≤P≤50psi.
同样，本领域技术人员可以通过本说明书很容易地决定用于本发明的任意特定用途的具体压力值。
可以使用单独的第一基片和单独的第二基片实施本发明。或者可以使用本发明的方法在单个第二基片上形成一个以上的SOI结构。
例如，可以使用步骤(A)至(D)形成未覆盖整个第二基片的第一SOI结构。然后，可以重复步骤(A)至(D)，形成覆盖着所有或部分未被第一SOI结构覆盖的区域的第二SOI结构。所述第二SOI结构可与第一SOI结构相同或不同，例如所述第二SOI结构可以使用由基本为单晶的半导体材料组成的第一基片制成，该半导体材料与用来制备第一SOI结构的第一基片中的半导体材料相同或不同。
更佳的是，通过以下步骤在单个第二基片上同时形成多个SOI结构：在步骤A中提供多个(即两个或更多个)第一基片，在步骤(B)中使所有的这些第一基片与单独的第二基片相接触，然后在该制得的多第一基片/单第二基片组件上进行步骤(C)和(D)。步骤(A)中提供的多个第一基片可以全部是相同的，全部是不同的，或者一些相同一些不同。
无论使用何种方法，根据本发明特定用途的需要，制得的位于单个玻璃或玻璃陶瓷基片上的多SOI结构可以是连续的或分散的。如果需要的话，可以在一些或全部的相邻结构之间的间隙填入例如半导体材料，从而在任意所需尺寸的玻璃或玻璃陶瓷基片上制得一种或多种连续半导体层。
实施例
通过以下非限制性实施例进一步描述本发明。
实施例1
对表2中直径100毫米、厚1毫米的2N玻璃晶片进行精细研磨和抛光，以氧化物为基准计，所述玻璃包含约1摩尔％的Na2O掺杂剂。在100keV、离子剂量为8×1016离子/厘米2的条件下对厚525微米的硅晶片注入氢，用洗涤剂和蒸馏水洗涤，然后用10％的硝酸洗涤，然后在SUSS MICROTEC结合器中使其与玻璃晶片相接触。在真空中，在450℃加热玻璃晶片，在400℃加热硅晶片，施加10psi的压力和1750V的电势差(玻璃接地，硅晶片为1750V)5分钟。在相同的电势差和压力下，玻璃晶片和硅晶片分别在575℃和525℃下加热10分钟，然后撤销所施加的电势差和压力，使结合的晶片冷却。将冷却后的晶片分离成具有薄硅层的玻璃上硅晶片和硅晶片。所述玻璃上的硅层具有薄的被破坏的顶层，以及未被破坏的单晶硅底层。可以将所述薄的被破坏的层进行抛光或蚀刻除去，以制得所需的玻璃上硅晶片。
实施例2
对表4中直径100毫米、厚1毫米的4A玻璃晶片进行精细研磨和抛光，以氧化物为基准计，所述玻璃包含约0.9摩尔％的Na2O掺杂剂。在100keV、离子剂量为8×1016离子/厘米2的条件下对厚525微米的硅晶片注入氢，用洗涤剂和蒸馏水洗涤，然后用10％的硝酸洗涤，然后在SUSS MICROTEC结合器中使其与玻璃晶片相接触。在真空中，在450℃加热玻璃晶片，在400℃加热硅晶片，施加10psi的压力和1750V的电势差(玻璃接地，硅晶片为1750V)5分钟。在相同的电势差和压力下，玻璃晶片和硅晶片分别在575℃和525℃下加热10分钟，然后撤销所施加的电势差和压力，使结合的晶片冷却。将冷却后的晶片分离成具有薄硅层的玻璃上硅晶片和硅晶片。如实施例1那样，所述玻璃上的硅层具有薄的被破坏的顶层，以及未被破坏的单晶硅底层。可以将所述薄的被破坏的层进行抛光或蚀刻除去，以制得所需的玻璃上硅晶片。
本领域技术人员可以显而易见地看出，可以对本发明进行各种改变和修改而不会背离本发明的精神和范围。因此，本发明包括本发明的变化和修改，只要它们包括在所附权利要求书和等价内容的范围内即可。

Claims (10)

1.一种绝缘体上半导体结构，该结构包含：第一层，所述第一层包含基本为单晶的半导体材料；
第二层，所述第二层包含玻璃或玻璃陶瓷，所述玻璃或玻璃陶瓷的应变点等于或高于850℃，所述第一层和第二层互相直接接合或者通过一个或多个中间层互相接合；
所述玻璃或玻璃陶瓷包括：(i)相邻于第一层基本为单晶的半导体材料的第一基材层，所述的第一基材层具有比参考面处玻璃或玻璃陶瓷中阳离子浓度更低的阳离子耗尽浓度，其中基本上不存在碱金属阳离子或碱土金属阳离子，和(ii)相邻于第一基材层的第二基材层，所述的第二基材层具有比参考面处玻璃或玻璃陶瓷中阳离子浓度提高的阳离子浓度，包括碱金属阳离子或碱土金属阳离子，所述参考面位于第二层以内，平行于第二层的第一面，与该第一面相隔的距离为D2/2，D2是第二层的第一面和第二面间的距离，第二层的第一面比第二面更靠近第一层。
2.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷的应变点等于或高于900℃。
3.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷选自铝硅酸盐玻璃、硼硅酸盐玻璃、铝硼硅酸盐玻璃、或稀土铝硅酸盐玻璃。
4.如权利要求3所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷是铝磷硅酸盐玻璃，以氧化物为基准计由批料计算，所述玻璃的组成包含：55-80摩尔％SiO2，12-30摩尔％Al2O3、2-15摩尔％P2O5和0-15摩尔％ROx，R选自Mg、Ca、Y、Sr、Zr、Hf、As、Sn、Li、La、Ge、Ga、Sb或其组合。
5.如权利要求4所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷是铝磷硅酸盐玻璃，以氧化物为基准计由批料计算，所述玻璃的组成包含：50-70摩尔％SiO2，15-25摩尔％Al2O3、5-10摩尔％P2O5和小于7摩尔％的ROx。
6.如权利要求3所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷是镧铝硅酸盐玻璃，以氧化物为基准计由批料计算，所述玻璃的组成包含：60-85摩尔％SiO2，12-30摩尔％Al2O3、4-15摩尔％La2O3和0-15摩尔％ROx，R选自Mg、Ca、Y、Sr、Zr、Hf、As、Sn、Li、Ge、Ga、Sb或其组合。
7.如权利要求6所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷是镧铝硅酸盐玻璃，以氧化物为基准计由批料计算，所述玻璃的组成包含：60-75摩尔％SiO2，15-20摩尔％Al2O3、8-15摩尔％La2O3和小于10摩尔％的ROx。
8.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷是包含尖晶石、β-石英或β-锂辉石晶相的玻璃陶瓷。
9.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述玻璃或玻璃陶瓷是包含尖晶石晶相的硅酸盐基透明玻璃陶瓷，以氧化物重量百分比为基准计，其组成包含：45-70重量％SiO2，14-28重量％Al2O3，4-13重量％ZnO，0-8重量％MgO，0-10重量％TiO2，0-10重量％ZrO2，0-15重量％Cs2O，0-5重量％BaO，ZnO+MgO之和大于或等于8重量％，TiO2+ZrO2之和大于4重量％。
10.如权利要求1所述的绝缘体上半导体结构，其特征在于，所述结构依次包含：
所述的半导体材料、
位于所述半导体材料上的氧化层、
所述至少一种阳离子的浓度耗尽的玻璃或玻璃陶瓷材料、
所述至少一种阳离子的浓度增大的玻璃或玻璃陶瓷材料、
玻璃或玻璃陶瓷。
CN2005800280478A 2004-08-18 2005-08-17 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构 Expired - Fee Related CN101091251B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US60278104P 2004-08-18 2004-08-18
US60/602,781 2004-08-18
PCT/US2005/029314 WO2006023594A2 (en) 2004-08-18 2005-08-17 High strain glass/glass-ceramic containing semiconductor-on-insulator structures

Publications (2)

Publication Number Publication Date
CN101091251A CN101091251A (zh) 2007-12-19
CN101091251B true CN101091251B (zh) 2011-03-16

Family

ID=35968151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800280478A Expired - Fee Related CN101091251B (zh) 2004-08-18 2005-08-17 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构

Country Status (7)

Country Link
US (1) US7473969B2 (zh)
EP (1) EP1782474B1 (zh)
JP (1) JP2008511137A (zh)
KR (1) KR101121798B1 (zh)
CN (1) CN101091251B (zh)
TW (1) TWI343908B (zh)
WO (1) WO2006023594A2 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007021503A1 (en) * 2005-08-17 2007-02-22 Corning Incorporated High strain point glasses
US7635521B2 (en) * 2006-02-10 2009-12-22 Corning Incorporated Glass compositions for protecting glass and methods of making and using thereof
JP5101038B2 (ja) * 2006-05-19 2012-12-19 株式会社フジクラ 電極基板の製造方法、電極基板の評価方法
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置
CN102623400B (zh) 2007-04-13 2015-05-20 株式会社半导体能源研究所 显示器件、用于制造显示器件的方法、以及soi衬底
US8513678B2 (en) * 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
EP2009694A3 (en) * 2007-06-29 2017-06-21 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8217498B2 (en) * 2007-10-18 2012-07-10 Corning Incorporated Gallium nitride semiconductor device on SOI and process for making same
KR101545760B1 (ko) * 2007-10-31 2015-08-21 코닝 인코포레이티드 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5649579B2 (ja) * 2008-09-26 2015-01-07 コーニング インコーポレイテッド ガラス−セラミックベース絶縁体上半導体構造及びその作成方法
US8741740B2 (en) * 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8445394B2 (en) * 2008-10-06 2013-05-21 Corning Incorporated Intermediate thermal expansion coefficient glass
US8975199B2 (en) 2011-08-12 2015-03-10 Corsam Technologies Llc Fusion formable alkali-free intermediate thermal expansion coefficient glass
US9257328B2 (en) * 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
FR2942910B1 (fr) * 2009-03-06 2011-09-30 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure visant a reduire l'etat de contrainte en tension du substrat donneur
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8415555B2 (en) * 2010-08-24 2013-04-09 Corning Incorporated Dimensional silica-based porous silicon structures and methods of fabrication
JP2012156495A (ja) 2011-01-07 2012-08-16 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US8802534B2 (en) 2011-06-14 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Method for forming SOI substrate and apparatus for forming the same
WO2013089843A2 (en) * 2011-09-02 2013-06-20 The California Institute Of Technology Photovoltaic semiconductive materials
JP5738145B2 (ja) * 2011-10-03 2015-06-17 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
US8518807B1 (en) * 2012-06-22 2013-08-27 International Business Machines Corporation Radiation hardened SOI structure and method of making same
CN107108343B (zh) * 2014-11-05 2020-10-02 康宁股份有限公司 具有非平面特征和不含碱金属的玻璃元件的玻璃制品
US10923345B2 (en) * 2016-03-23 2021-02-16 Iqe Plc Epitaxial metal oxide as buffer for epitaxial III-V layers
US20210313354A1 (en) * 2018-07-31 2021-10-07 Nippon Electric Glass Co., Ltd. Display substrate and method of manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642504A (en) * 1967-07-01 1972-02-15 Jenaer Glaswerk Schott & Gen GLASS CONVERTIBLE TO TRANSPARENT GLASS CERAMICS CONTAINING AlPO{11
US3977886A (en) * 1971-07-01 1976-08-31 Jenaer Glaswerk Schott & Gen. Transparent glass ceramic with small thermal expansion
CN1450649A (zh) * 2002-03-26 2003-10-22 夏普公司 半导体器件及其制法、soi衬底及其制法和其显示器件

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2805166A (en) * 1954-01-18 1957-09-03 Loffler Johannes Glasses containing oxides of rare earth metals
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
FR2564823B1 (fr) * 1984-05-23 1991-08-23 Schott Glaswerke Materiau vitroceramique ayant un comportement specifique en dilatation thermique
US5374567A (en) 1993-05-20 1994-12-20 The United States Of America As Represented By The Secretary Of The Navy Operational amplifier using bipolar junction transistors in silicon-on-sapphire
JPH09145510A (ja) * 1995-09-19 1997-06-06 Denso Corp 半導体式力学量センサおよびその製造方法
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
CA2232796C (en) 1997-03-26 2002-01-22 Canon Kabushiki Kaisha Thin film forming process
US5968857A (en) * 1997-03-31 1999-10-19 Corning Incorporated Glass-ceramics
US6159824A (en) 1997-05-12 2000-12-12 Silicon Genesis Corporation Silicon-on-silicon wafer bonding process using a thin film blister-separation method
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JPH11163363A (ja) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4298822B2 (ja) * 1997-12-22 2009-07-22 株式会社オハラ 発光性ガラスセラミックス
US6197429B1 (en) 1998-02-26 2001-03-06 Corning Incorporated Method for making transparent glass-ceramics with high temperature dimensional stability
US6383645B1 (en) * 1998-03-23 2002-05-07 Kabushiki Kaisha Ohara Glass-ceramic substrate for an information storage medium
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6093623A (en) 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP4476390B2 (ja) 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE69915428T2 (de) * 1998-10-27 2005-02-17 Corning Inc. Glaskeramiken mit niedriger Ausdehnung
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
CN1125789C (zh) * 2000-05-16 2003-10-29 湖北新华光信息材料股份有限公司 一种高强度磁盘基板用微晶玻璃及其制造方法
JP2002025762A (ja) * 2000-07-04 2002-01-25 Nippon Electric Glass Co Ltd 無機ｅｌディスプレイガラス基板
US6475326B2 (en) * 2000-12-13 2002-11-05 Applied Materials, Inc. Anodic bonding of a stack of conductive and glass layers
JP4569058B2 (ja) * 2001-08-20 2010-10-27 株式会社デンソー 陽極接合基板の評価方法
US6555232B1 (en) * 2001-11-28 2003-04-29 Corning, Incorporated High strain point glasses
AU2002307578A1 (en) * 2002-04-30 2003-12-02 Agency For Science Technology And Research A method of wafer/substrate bonding
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
KR101035826B1 (ko) * 2003-12-30 2011-05-20 코닝 인코포레이티드 고 변형점 유리
CN100527416C (zh) * 2004-08-18 2009-08-12 康宁股份有限公司 应变绝缘体上半导体结构以及应变绝缘体上半导体结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642504A (en) * 1967-07-01 1972-02-15 Jenaer Glaswerk Schott & Gen GLASS CONVERTIBLE TO TRANSPARENT GLASS CERAMICS CONTAINING AlPO{11
US3977886A (en) * 1971-07-01 1976-08-31 Jenaer Glaswerk Schott & Gen. Transparent glass ceramic with small thermal expansion
CN1450649A (zh) * 2002-03-26 2003-10-22 夏普公司 半导体器件及其制法、soi衬底及其制法和其显示器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平11-163363A 1999.06.18

Also Published As

Publication number Publication date
CN101091251A (zh) 2007-12-19
EP1782474A4 (en) 2010-11-24
KR20070044059A (ko) 2007-04-26
WO2006023594A3 (en) 2007-05-10
EP1782474B1 (en) 2013-11-27
US7473969B2 (en) 2009-01-06
KR101121798B1 (ko) 2012-03-20
US20060038228A1 (en) 2006-02-23
WO2006023594A2 (en) 2006-03-02
JP2008511137A (ja) 2008-04-10
TW200619165A (en) 2006-06-16
EP1782474A2 (en) 2007-05-09
TWI343908B (en) 2011-06-21

Similar Documents

Publication Publication Date Title
CN101091251B (zh) 包含高应变玻璃或玻璃陶瓷的绝缘体上半导体结构
KR101140450B1 (ko) 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
US7456057B2 (en) Germanium on glass and glass-ceramic structures
TWI388034B (zh) 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法
TW200905812A (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
CN101371348B (zh) 玻璃和玻璃-陶瓷上锗结构
KR101545760B1 (ko) 개선된 기판 조성물 및 반도체-온-절연체 장치를 형성하기 위한 방법
TWI437645B (zh) 玻璃陶瓷為主的絕緣層上半導體之結構及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20190817

CF01 Termination of patent right due to non-payment of annual fee