KR20100017143A - 유리계 기판을 제조하는 방법 및 이를 채용한 장치 - Google Patents

유리계 기판을 제조하는 방법 및 이를 채용한 장치 Download PDF

Info

Publication number
KR20100017143A
KR20100017143A KR20097024115A KR20097024115A KR20100017143A KR 20100017143 A KR20100017143 A KR 20100017143A KR 20097024115 A KR20097024115 A KR 20097024115A KR 20097024115 A KR20097024115 A KR 20097024115A KR 20100017143 A KR20100017143 A KR 20100017143A
Authority
KR
South Korea
Prior art keywords
substrate
layer
cation concentration
concentration layer
glass
Prior art date
Application number
KR20097024115A
Other languages
English (en)
Other versions
KR101509267B1 (ko
Inventor
키셔 피 가드카리
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20100017143A publication Critical patent/KR20100017143A/ko
Application granted granted Critical
Publication of KR101509267B1 publication Critical patent/KR101509267B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Abstract

유리 또는 유리 세라믹 기판에 제공되는 방법 및 장치로서, 벌크층; 증진된 양이온 농도층; 및 감소된 양이온 농도층을 포함하며, 상기 증진된 양이온 농도층은 실질적으로 상기 감소된 양이온 농도층으로부터의 결과적인 이동에 따른 모든 개질제 양이온을 포함하고, 상기 기판은 그 위에 어떠한 추가적인 물질도 포함하지 않는다.
유리-세라믹, 기판, SOI, 증착, 개질제

Description

유리계 기판을 제조하는 방법 및 이를 채용한 장치{METHODS OF FABRICATING GLASS-BASED SUBSTRATES AND APPARATUS EMPLOYING SAME}
본 발명은 반도체-온-절연체(SOI) 구조를 형성하는 데 사용될 수 있는 유리 기판과 같은 기판의 제조에 관한 것이다.
오늘날,반도체-온-절연체 구조에서 가장 널리 사용되는 반도체 물질은 실리콘이었다. 그러한 구조는 실리콘-온-절연체 구조로 일컬어지며, “SOI"라는 약칭이 그러한 구조에 적용되었다. SOI 기술은 고성능의 박막트랜지스터, 태양전지 및 디스플레이, 예를 들어 능동 매트릭스 디스플레이를 위해 점차 중요해지고 있다. SOI 구조는 절연 물질 상에 실질적으로 단결정 실리콘(일반적으로 0.1-0.3 마이크론의 두께이나, 일부의 경우에는 5 마이크론 정도의 두께이다)의 박층이 포함될 수 있다.
쉬운 설명을 위해서, 이하의 설명은 SOI 구조의 관점에서 때때로 이루어질 것이다. SOI 구조의 특정한 유형에 대한 참조는 본 발명의 설명을 유용하게 할 것이고 본 발명의 범위를 어떤 식으로든 한정하려는 의도는 아니다. SOI 축약어는 여기서 일반적으로는 반도체-온-절연체 구조를 가리키나, 제한됨이 없이 실리콘-온- 절연체 구조를 포함한다. 유사하게, SiOG의 약어는 반도체-온-유리 구조를 일반적으로 가리키나, 제한됨이 없이 실리콘-온-유리 구조를 포함한다. SiOG의 명명은 또한 반도체-온-유리-세라믹 구조를 포함하며 제한됨이 없이 실리콘-온-유리-세라믹 구조를 포함한다. SOI 약어는 SiOG 구조를 포함한다.
SOI 구조의 웨이퍼를 얻는 다양한 방법은 격자 정합(lattice matched) 기판상에서의 실리콘(Si)의 에피텍셜 성장을 포함한다. 다른 공정은 SiO2의 산화물층이 성장된 다른 실리콘 웨이퍼 상에 단결정 실리콘 웨이퍼를 결합시킨 다음, 상측 웨이퍼를 예를 들어, 0.05 내지 0.3 마이크론의 단결정 실리콘층으로 연마 또는 에칭하는 것을 포함한다. 추가의 방법은 수소나 산소 이온이 주입되어 산소 이온 주입의 경우에 실리콘에 의하여 상측 위치된 실리콘 웨이퍼 내 매립형 산화물층을 형성하거나 수소 이온 주입의 경우에 산화물층으로 다른 Si 웨이퍼에 결합하는 박형의 Si 층을 분리(박리)시키는 이온 주입 방법을 포함한다.
전술한 두 개의 방법은 비용 및/또는 결합 강도 및 내국성의 측면에서 만족스러운 구조로 귀결되지 않았다. 수소 이온 주입과 관련한 후자의 방법은 일부 관심을 가져왔으며 전자의 방법에 비하여 이점이 있다고 고려되어 왔는데, 이는 요구되는 주입 에너지가 산소 이온 주입의 경우보다 50%가 작고 요구되는 주입량이 10-2 (two order of magnitude)더 낮다.
미국특허 제5,374,564호는 열 처리를 이용하여 기판상에 단결정 실리콘 필름을 얻는 공정을 개시하고 있다. 평면(planar face)을 갖는 실리콘 웨이퍼는 다음 단계에 도입된다: (i) 실리콘 웨이퍼의 하부 영역 및 박형 실리콘 필름을 구성하는 상부 영역을 규정하는 가스상 마이크로-버블 층을 형성하는 이온 수단에 의하여 실리콘 웨이퍼 표면을 충돌(bombardment)시킴에 의한 주입단계; (ii) 경성(rigid) 물질 층(예를 들어, 절연 산화물 물질)과 실리콘 웨이퍼의 평면을 접촉시키는 단계; 및 (iii) 실리콘 웨이퍼 및 절연 물질의 조합을 상기 이온 충돌이 일어난 온도보다 높은 온도에서 열 처리시키는 세 번째 단계. 상기 세 번째 단계는 상기 마이크로-버블에 효과적인 압력을 형성시키고, 결정을 재배열시키며, 또한 상기 박형 실리콘 필름과 상기 실리콘 웨이퍼의 남은 부분 사이의 분리를 일으키도록 박형 실리콘 필름과 절연 물질을 모두 결합시키기 충분한 온도를 사용한다. (높은 온도 단계 때문에, 상기 공정은 더 낮은 비용의 유리 또는 유리-세라믹 기판에는 효과적으로 작용하지 않는다)
미국 특허 제7,176,528호는 SiOG 구조를 제조하는 공정을 개시하고 있다. 그 공정은: (i) 반도체 웨이퍼(예를 들어, 실리콘 웨이퍼) 표면을 수소 및/또는 헬륨 주입공정에 노출시켜 결합 표면을 형성시키는 단계; (ii) 상기 웨이퍼의 결합표면을 유리 기판에 접촉시키는 단계; (iii) 상기 웨이퍼 및 상기 유리 기판에 압력, 온도 및 전압을 인가시켜 이들 사이의 결합을 촉진시키는 단계; 및 (iv) 상기 구조를 상온으로 냉각시켜 상기 유리 기판과 실리콘 박층을 상기 실리콘 웨이퍼로부터 분리를 촉진시키는 단계를 포함한다.
제조된 SOG 구조는 벌크층, 증진된(enhanced) 양이온 농도층, 및 감소된(reduced) 양이온 농도 층을 갖는 유리 또는 유리 세라믹 기판을 포함한다. 상기 증진딘 양이온 농도층은 상기 감소된 양이온 농도 층으로부터의 양이온을 결과적인 이동에 따라 포함한다. 산화물층은 상기 기판의 감소된 양이온 농도층과 상기 실리콘 웨이퍼로부터의 실리콘 박층 사이에 위치한다. 상기 감소된 양이온 농도층은 SOG 구조가 상기 결합 공정에 사용되는 것보다 약간 높은 정도와 동등하거나 대응한 상승 온도로 가열되더라도 그 시간 중에 안정하다. 상승된 온도에서 형성된, 감소된 양이온 농도층은 SOG 구조의 일반적인 작동 및 형성 온도에서 특히 안정하다. 이러한 농도는 알칼리 및 알칼리-도 이온은 사용이나 추가적인 장치의 처리 중에 상기 산화물 유리 또는 산화물 유리-세라믹으로부터 상기 실리콘층으로 역 확산되지 않을 것을 확실히 한다.
차단 기능성(산화물 유리 또는 산화물 유리-세라믹으로부터 상기 감소된 양이온 농도층을 통하여 상기 실리콘 층으로 양이온의 역 이동을 방지함)이 일부 장치에서 바람직하나, 유리 기판에서 벌크 층, 증진된 양이온 농도층, 및 감소된 양이온 농도층을 달성하기 위한 비용은 상당하다. 실제로, 미국 특허 제7,176,528호에서 개시되는 공정은 유리 기판, 및 최종 구조의 부분으로서 남아있는 반도체 물질의 적어도 일부분 상에 일부 유형의 반도체 물질의 결합을 요한다.
그러나 기판 상에 벌크 층, 증진된 양이온 농도층, 및 감소된 양이온 농도층을 제조하는 데 보다 경제적인 접근은 본 발명의 다양한 구체예를 사용하여 달성될 수 있다는 것이 밝혀졌다.
본 발명의 다양한 측면은 고 성능 디스플레이, 전자기기, 광기전 장치 등과 같은 박막 트랜지스터(TFT) 장치와 관련한 장치에 대한 반도체(예를 들어, 실리콘) 필름의 증착을 위한 유리 기판을 형성하는 것 및 사용하는 것에 있어서의 적용가능성을 갖는다. 이러한 적용에 있어 유리 기판을 사용하는 경우, 상기 유리 기판 내의 이동성 이온(mobile ion)으로부터 실리콘의 잠재적 오염에 대한 중요한 인식이 있다. 실제로, 그러한 오염은 TFT 성능에 강한 영향을 미칠 수 있다. 전통적인 구조에서는, 실리카 또는 실리콘 질산화물(oxynitride)층이 기상 증착 공정에 의하여 유리 기판상에 증착되며, 질산화물 층은 유리 기판으로부터 상기 실리콘 필름으로 구성 성분이 이동되는 것을 방지한다. 그러나 그러한 질산화물 층은 현존하거나 장래 존재하는 모든 장치에 있어서는 바라는 만큼 효율적이지 않을 것이다.
본 발명의 하나 이상의 측면에 따라, 유리 기판상의 매립층(barrier layer)을 형성하는 공정(상기 산화물 유리 또는 산화물 유리-세라믹으로부터 실리콘 층으로 양이온이 이동하는 것을 방지하기 위함)은, 유리 또는 유리 세라믹 웨이퍼를 세척하여 도전성 또는 반도전성 물질(예를 들어, 무정형 실리콘, 알루미늄, 또는 기타 도전성 금속)로 유리에 코팅 또는 접촉하는 특정 요소(matter), 유기 또는 기타 불순물을 제거하는 단계; 및 상기(반)도전성((semi) conductive) 물질- 유리 구조를 증가된 온도, 전위, 및 필요하다면 압력에 도입시켜 이들 사이에 긴밀접촉(intimate contact)을 유지시키는 단계를 포함한다.
상기 전위는 상기 유리 기판 및 (반)도전성 물질에 인가되어 상기 (반)도전성 물질이 양극(positive electrode)에 연결되고, 유리 기판(후면)은 음극(negative electrode)에 연결되도록 한다는 것을 유념한다. 바람직한 전압 및 온도의 적용은 유리 기판 및 (반) 도전성 물질 조성물에 의하여 결정되어, 유리 기판에서 이온의 이동이 이루어지게 된다. 통상 온도는 유리의 변형점의 약 +/- 300℃ 이내에 있다. 이러한 온도는 (반) 도전성 물질의 적어도 일부를 산화시키고 상기 유리 기판 상에 산화층을 형성시키게 한다. 상기 산화물 형성에 소요되는 (반) 도전성 물질의 양은 공정 파라미터(온도, 시간, 전압 등)에 의존한다. 만일 증착된 (반) 도전성이 너무 두껍다면, 즉, 공정 중에 완전히 산화물로 소모되거나 전환되지 않는다면, 그 때는 남은 (반) 도전성 물질이 산, 알칼리 또는 기타 반응성 용액으로 용해되어 세척되어 지거나 기타 제거될 것이다.
유리 기판 내에, 이동성 이온이 실질적으로 없으나 네트워크 내에 밀접하게 결합된 잠재적으로 네트워크 형성 이온을 포함하는 영역은 양이온이 더 높은 전위의 소스(즉, 상기 (반)도전성 물질)로부터 떨어져 이동하면서 형성한다. 상기 양이온은 유리 기판의 다음 영역으로 이동하며, 이는 이온의 증진된 농도를 달성한다. 상기 유리 기판의 남은 층은 벌크 유리이다.
상기 반도체 산화물 및 실질적으로 이동성 이온(mobile ion)이 없는 영역을 포함하는 그러한 다층 차단층(multilayer barrier layer) 구조는 매우 열적으로 안정하다는 것이 발견되었다. 상기 유리 기판의 증진 영역에서의 이동성 이온은 상승된 온도에서 연장된 열 처리 이후라도, 실질적으로 이동성 이온이 없는 영역을 침해할 수 없다. 상기 다중층 차단의 두께는 다음의 파라미터 중 어느 것에 의하여 조절된다: 온도(상기 온도가 높을 수록 이온 이동이 빨라진다), 인가된 전위의 크기(magnitude), 및 상기 온도 및 전압에서의 시간.
다중 층 차단 코팅된 유리 기판의 형성은 질소, 공기 또는 환원 분위기에서 이루어질 수 있을 것이다. 결합 공정 중의 공기 분위기는 저가의, 간단한 제조용 장치를 사용할 수 있게 하며 상업적으로 실용성있는 제품을 생산할 가능성을 높힌다.
본 발명의 하나 이상의 구체예에 따라, 층상 기판(layered substrate)을 형성하는 방법은 도전성 또는 반도전성, 커버 물질을 유리 또는 유리 세라믹 기판에 접촉시키는 단계; 상기 커버 물질 및 상기 기판 중 적어도 하나에 열을 가하는 단계; 상기 커버 물질의 전압이 상기 기판의 전압보다 높도록, 상기 커버물질 및 상기 기판에 전위(voltage potential)를 가하는 단계; (i) 상기 커버 및 기판 사이에서 기판상에 산화물층이 형성되고; (ii) 실질적으로 모든 개질제(modifier) 양이온을 포함하는, 기판의 양이온이 상기 커버 물질의 더 높은 전위로부터 떨어져 이동(migrate away from)하여, (1) 상기 커버 물질주위의 기판에 감소된 양이온 농도층, 및 (2) 상기 감소된 양이온 농도층의 주위에, 증진된 양이온 농도층을 형성하도록, 상기 접촉, 열, 및 전압을 유지시키는 단계; 상기 힘(force), 열 및 전압의 적용을 중단(discontinuing)시키는 단계; 및 상기 기판으로부터 상기 모든 커버 물질을 제거하여, 상기 산화물 층, 상기 감소된 양이온 농도층, 상기 증진된 양이온 농도층, 및 벌크 부분을 구비하는 기판을 포함하는 구조로 형성시키는 단계를 포함한다.
다른 구체예에서, 상기 커버층(또는 그 부분)은 기판 상에 남겨질 수 있다.
기판의 양이온은, 감소된 양이온 농도층으로부터 떨어져 증진된 양이온 농도 층으로 이동하며, 이는 알칼리/알칼리-토 개질제 이온 중 적어도 하나를 포함한다. 상기 양이온의 이동은 실질적으로 감소된 양이온 농도층으로부터 모든 알칼리/알칼리-토 이온이 실질적으로 소모(depletion)시킨다. 알칼리/알칼리-토 이온은 Li+1, Na+1, K+1, Cs+1, Mg+2, Ca+2, Sr+2, 및/또는 Ba+2 중 적어도 하나를 포함한다. 상기 양이온의 이동은 하나 이상의 네트워크 형성 이온을 포함하는 감소된 개질제 양이온 농도층으로 나타난다.
커버 층은 금속 및 반도체 중 하나일 수 있으며, 이는 예를 들어 화학적 기상 증착, 스퍼터링, e-빔 증착, 열 증착, 전기 증착(electro-deposition), 또는 전기 화학증착과 같은 코팅으로 적용될 수 있다. 대신에, 상기 커버층은 기계력(mechanical force)을 이용하여 기판과 접촉하는 웨이퍼 헬드(wafer held)로서 적용될 수 있다.
방법 및 장치가 산화물 층상에서 물질층을 위하여 추가적으로 제공될 수 있다. 물질층은 단결정 반도체 물질, 무정형 반도체 물질, 및 다결정 반도체 물질로 구성된 군으로부터 선택될 수 있다. 방법 및 장치가 다결정 반도체 물질을 형성하는 무정형 반도체 물질을 어닐링하기 위하여 추가적으로 제공될 수 있다. 반도체 물질은 실리콘(Si), 게르마늄-도핑된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 비소화물(GaAs), GaP, 및 InP로 이루어진 군으로부터 선택될 수 있다.
기타 측면, 특징, 이점 등은 첨부된 도면과 함께 여기에서의 본 발명에 관한 설명이 기술되는 때에 당업자에게 명확해 질 것이다.
본 발명의 다양한 측면을 설명하기 위한 목적으로서, 현재 바람직하게 도면 형식으로 보여지나, 본 발명은 개시된 정확한 배열이나 수단에 한정되는 것이 아님을 이해하여야 한다.
도 1은 본 발명의 하나 이상의 구체예에 따라 SOI 장치에 사용될 수 있는, 중간 구조, 코팅되거나 층상의 유리 기판의 구조를 도시한 블록다이어 그램이다.
도 2-4는 도 1의 코팅되거나 층상의 유리 기판 구조를 형성하는 것과 관련한 다른 중간 구조를 형성하는 공정을 도시한 블록 다이어 그램이다.
도 5는 상기 도 1의 코팅되거나 층상의 유리 기판 구조를 사용하여 형성된 SOI 장치를 도시한 블록 다이어그램이다.
도 6은 코닝의 EAGLE 2000TM 유리를 사용하여 형성된 SOI 구조 및 본 발명의 관점을 이용한 실리콘 층의 ToF-SIMS 심도 프로파일(Depth Profile)을 보여주는 그래프이다.
도면에 관하여, 동일한 번호는 동일한 요소를 지칭하는 것이며, 본 발명의 하나 이상의 구체예에 따라, 도면에서 코팅되거나 층상으로 형성된 유리 기판 구조(100)(이는 여기에서 “유리 기판 구조”로 지칭된다)가 보이고 있다. 유리 기판 구조(100)는 예를 들어, 유기 발광 다이오드(OLED) 디스플레이 및 액정 디스플레이(LCDs), 집적회로, 광기전 장치 등을 포함한 디스플레이 장치를 위한 박막 트랜지스터(TFTs)를 채용한 조립장치(fabricating devices)와 관련하여 적합한 용도를 갖는다.
유리 기판 구조(100)는 약간 층들(106, 108, 110) 및 하나 이상의 선택적인, 부가적인 층, 예를 들어, 층(104)을 갖는 유리 기판(102)을 포함한다. 유리 기판(102)은 산화 유리 또는 산화 유리-세라믹으로부터 바람직하게 형성된다. 요구되지 않더라도, 여기에 개시되는 구체예는 바람직하게 약 1000℃ 이하의 변형점을 보이는 산화 유리 또는 유리-세라믹을 포함한다. 유리 제조 기술 분야에서 일반적인 바와 같이, 변형점은 유리 또는 유리-세라믹이 1014.6 poise (1013.6 Pa.s)의 점도를 갖는 온도이다. 산화 유리 내지 산화 유리-세라믹과 마찬가지로, 유리는 통상적으로 더 간단히 제조되고, 이에 따라 보다 광범위하게 이용할 수 있으며 보다 저렴하기 때문에 현재 바람직하다.
예로서, 유리 기판(102)은 알칼리-토 이온을 포함하는 유리 기판으로부터 형성될 수 있으며, 예를 들어 상기 기판은 코닝 주식회사 유리 조성물 No. 1737이나 코닝 주식회사 유리 조성물 No. EAGLE 2000TM으로부터 제조된다. 이러한 유리 물질은 에를 들어 액정 디스플레이의 제조와 같은 특수한 용도를 갖는다.
유리 기판은 바람직하게 약 0.1mm 내지 약 10mm의 범위, 가장 바람직하게는 약 0.5mm 내지 약 3mm 범위에서 두께를 갖는다. 일부 용도에서는, 예를 들어 일부 SOI 구조에서의 사용을 위하여, 유리 절연층은 약 1 마이크론 이상의 두께를 갖는 것이, 예를 들어 실리콘/실리콘 디옥사이드/실리콘 구조를 갖는 표준 SOI 구조가 높은 주파수에서 작용하는 경우에 일어나는 기생 용량 효과(parasitic capacitive effects)를 회피하기 위하여 바람직하다. 과거에는 그러한 두께는 달성하기 어려웠다. 본 발명에 따르면 약 1 마이크론 이상의 절연층 두께를 갖는 SOI 구조는 약 1 마이크론 이상인 두께를 갖는 유리 기판(102)을 간단히 사용하여 용이하게 달성된다. 유리 기판(102)의 두께에 있어 바람직한 하한은 따라서 약 1 마이크론이다.
일반적으로, 유리 기판(102)은 부가층이 무엇이든, 예를 들어 본 발명의 공정 및 최종 구조-이는 SOG 구조일 수 있다-를 제조하기 위하여 이루어지는 연속 공정을 통한 층(104), 반도체 층 등을 지지하기에 충분할 정도로 두꺼워야 한다. 비록 유리 기판(102)의 두께에 관한 이론적 상한은 없으나, 지지 기능을 위해 요구되거나 최종 구조를 위하여 요구되는 정도를 벗어나는 두께는 일반적으로 바람직하지 않은데, 이는 유리 기판(102)의 두께가 커질수록, 공정 단계의 적어도 일부를 수행하기가 더욱 어려워질 수 있기 때문이다.
산화 유리 또는 산화 유리-세라믹 기판(102)은 바람직하게 실리카-계(silica-based)이다. 따라서, 산화 유리 또는 산화 유리-세라믹에서 SiO2의 몰 퍼센트는 바람직하게 30 몰% 이상이고, 가장 바람직하게는 40 몰%이상이다. 유리-세라믹의 경우, 결정상은 멀라이트, 코어디어라이트, 회장석(anorthite), 스피넬 또는 기판 유리-세라믹의 당업계에 알려진 다른 결정상일 수 있다. 비-실리카-계 유리 또는 유리-세라믹은 본 발명의 하나 이상의 구체예의 실시에 사용될 수 있으나, 일반적으로 이들의 높은 가격 및/또는 열악한 성능 특성 때문에 덜 바람직하다. 마찬가지로, 일부 용도에 있어서, 예를 들어 실리콘계가 아닌 반도체 물질을 채용한 SOI 구조에 대하여, 산화물계, 예를 들어 비-산화 유리인 유리 기판이 바람직할 수 있으나, 이들의 높은 가격 때문에 일반적으로는 바람직하지 않다.
특정 용도, 예를 들어, 디스플레이 용도에 있어서, 유리 또는 유리-세라믹(102)은 가시영역, 근 자외, 및/또는 적외선 파장 범위에서 바람직하게 투명하고, 예를 들어 상기 유리 또는 유리-세라믹(102)은 바람직하게 350nm 내지 2 마이크론 파장 범위에서 투명하다.
유리 기판(102)이 단일 유리 또는 유리-세라믹으로 이루어지는 것이 바람직하나, 라미네이트(laminated) 구조가 바람직하게 사용될 수 있다. 라미네이트 구조가 사용되는 경우, 선택층(optional layer, 104)에 밀접해 있는 라미네이트 층은 바람직하게 단일 유리 또는 유리-세라믹으로 이루어진 유리 기판(102)에 대하여 여기에서 설명된 특성을 갖는다. 상기 선택층으로부터 떨어져 있는 층들도 바람직하게 그러한 특성을 가지나, 완화된 특성을 가질 수 있는데, 이는 상기 선택층(104)과 직접 상호작용하지 않기 때문이다. 후자의 경우, 유리 기판(102)은 유리 기판(102)에 대하여 특정된 특성이 더 이상 만족되지 않는 때에는 성능이 다한 것(end)으로 여겨진다.
도 2 내지 5를 참조하면, 이들은 본 발명에 따른 하나 이상의 구체예에 따른 공정 단계를 수행하여 달성되는 구조를 도시하고 있다. 도 2를 특히 참조하면, 유리 기판(102)은 세척되고 어떠한 적당한 표면 준비 단계가 수행된다. 그 후에, 도전성 또는 반-도전성의, 커버층(120)이 상기 유리 또는 유리-세라믹 기판(102)상에 코팅(또는 접하여 위치)된다. 상기 커버층(120)은 적당한 금속(예를 들어 알루미늄), 반도체 물질(예를 들어 실리콘), 등일 수 있다. Al2O3이나 기타 금속 물질의 경우, 상기 커버층(120)은 상기 유리기판(102)에 코팅으로서, 알려진 기술 중 어떠한 것을 사용하여 적용될 수 있으며, 그 예로는 화학적 기상 증착, 스퍼터링, e-빔 증착, 열 증착, 전기 증착(electro-deposition), 및 전기 화학증착을 들 수 있다. 또한 상기 커버층(120)이 반도체 웨이퍼인 경우에는, 그러한 웨이퍼는 기계력(mechanical force)을 이용하여 상기 유리 기판(102)에 접촉하여 유지될 수 있다.
도 3을 참조하면, 상기 유리기판(102) 및 커버층(120)은 그 다음 전기분해 공정에 도입된다. 바람직한 전기분해 결합(bonding) 공정은 미국 특허 제7,176,528호에 개시되어 있으며, 그 전체의 내용은 여기에 참조문헌으로 병합된다. 그러나 이러한 공정의 일부는 이하에서 논의되며, 기본적인 공정은 유리기판(102) 및 커버층(120)을 온도, 전압 및 압력에 일정 시간 동안 도입시키는 것을 포함한다.
유리 기판(102) 및 커버층(120)은 유리 기판(102)의 변형점의 약 +/- 150 ℃ 이내의 온도로 바람직하게 가열된다. 상기 커버층(120) 코팅, 예를 들어 알루미늄 또는 실리콘의 경우, 유리 기판(102) 및 커버층(120)의 상승된 온도는 기본적으로 동일하다. 그러나 유리 기판(102) 및 커버층(120) 사이의 상이한 온도 구배가 일부 환경에서는 바람직할 수 있는데, 예를 들어, 박리에 의하여 상기 커버층(120)이 분리되는 것이 바람직한 경우이다. 예를 들어 상기 커버층(120)이 반도체 웨이퍼인 경우, 유리 기판(102)은 상기 커버층(120)보다 더 높은 온도로 가열될 수 있다. 물질 선택에 따라, 유리 기판(102) 및 커버층(120) 간의 온도 차이는 적어도 10℃일 수 있으며, 상기 차이는 약 100 내지 150℃ 정도로 높을 수도 있다. 이러한 온도 차이는 반도체 커버층(120) (예를 들어, 실리콘)과 부합되는 열팽창 계수(CTE)를 갖는 유리에 대하여 바람직한데, 이는 열응력에 따라 반도체 커버층(120)의 일부의 추후 분리를 촉진하기 때문이다.
유리 기판(102) 및 커버층(120)의 온도가 일단 안정화되면, 기계적 압력이 상기 중간(intermediate)어셈블리에 가해질 수 있다. 바람직한 압력 범위는 약 1 내지 50 psi 사이이다. 더 높은 압력, 예를 들어 100 psi를 넘는 압력의 적용은 유리 웨이퍼의 파단을 초래할 수 있다. 압력의 적용은 유리 기판(110)상에 접촉(코팅된 것의 반대로)하고 있는 커버층(120)에 요구되는 정도만이라는 것을 유의한다. 실제로 실질적인 접촉은 코팅 공정 자체에 의하여 달성될 수 있으며 기계적 압력은 요구되지 않을 것이다.
다음으로, 전압이 상기 중간 어셈블리에 걸쳐 적용되며 바람직하게 상기 커버층(120)이 양극에서, 상기 유리 기판(102)이 음극에 접촉한다. 도 4를 참조하면, 전위(voltage potential)의 적용은 유리 기판(102) 내에서 알칼리 또는 알칼리-토 이온이 상기 커버층/유리 계면으로부터 떨어져 나와 상기 유리 기판(102)으로 더 이동하도록 한다. 보다 상세하게는, 실질적으로 모든 개질제 양이온을 포함하는 상 기 유리 기판(102)의 양이온은 상기 커버층(120)의 더 높은 전위로부터 이동하여, (1) 상기 커버층(120)에 인접한 유리 기판(102)에서 감소된 양이온 농도층(108); 및 (2) 상기 감소된 양이온 농도층(108)에 인접한 유리 기판(102)의 증진된 양이온 농도층(110)을 형성한다.
상기 중간(intermediate) 어셈블리는 이러한 조건(압력, 온도 및 전압) 하에서 일정 시간, 예를 들어 약 1시간 이하 동안 유지된다. 이는 많은 기능을 달성한다: (i) 알칼리/알칼리-토 이온이 없는 계면(또는 층)(108)은 유리 기판(102)에서 형성되며, (ii) 알칼리/알칼리-토 이온 증진 계면(또는 층)(110)은 상기 유리 기판(102)에서 형성되고, (iii) 산화물 층(104)은 상기 커버층(120) 및 유리 기판(102) 사이에서 형성되고, (iv) 유리 기판(102)은 매우 활성화되고, 상대적으로 낮은 온도에서 열이 적용됨으로써 상기 커버층(120)과 강하게 결합한다.
이후에, 상기 전압은 제거되고, 중간 어셈블리는 실온으로 냉각되도록 한다. 도 4에서 도시된 예에서, 전기 분해 공정으로부터 발생한 상기 중간 구조는 벌크 유리 기판(106)(유리 기판(102)에서) 증진된 알칼리/알칼리-토 이온 층(110)(유리 기판(102)에서); 상기 감소된 알칼리 또는 알칼리-토 이온 층(108)(유리 기판(102)에서); 산화물 층(104); 및 커버층(120)을 순서대로 포함한다.
상기 산화물 층(104) 형성에서 소비된(consumed) 상기 커버층(120)의 양은 공정 파라미터(온도, 시간, 전압 등)에 의존한다. 따라서 산화 중에 소비된 커버층(120) 물질의 양 및 이후에 잔존하는 것에 관한 다양한 가능성 있는 시나리오가 있게 된다. 만일 증착된 커버층(120)이 상대적으로 두껍다면, 즉 완전히 소비되고 공정 중에 산화물로 전환되지 않는다면, 그때는 남은 커버층(120) 물질이 산화 후에 유지되거나 부분적으로 또는 완전히 제거될 것이며, 완전한 제거가 바람직하다. 금속 커버층(120) 물질의 경우에, 남아 있는 물질(만일 있다면)은 산, 알칼리 또는 기타 반응성 용액을 통하여 용해되고 세척되거나 기타 제거될 것이다. 커버층(120)으로서 반도체 물질의 경우에는, 적어도 일부, 바람직하게는 전부의 반도체 물질이 제거(또는 분리)될 것이다. 그러한 분리가 어떻게 달성되는지에 관한 상세한 내용은 미국 특허 제7,176,528호에서 찾을 수 있을 것이다. 어떠한 잔존하는 반도체 물질도 제거되거나 기타 처리될 것이다. 다른 가능성은 상기 커버층(120) 물질의 전부가 산화 중에 소비되는 것이다.
특히 금속 커버층(120)이 완전히 제거된 경우에는, 도 1에서 보이는 바와 같이 결과적인 중간 구조에 대한 유용성(utility)이 있다. 그러한 구조(100)는 요망하는 장치를 달성하기 위해 필요한 정도로 상기 산화물 층(104) 상에 부가층의 적용으로 도입될 수 있을 것이 고려된다.
예로서, 도 5에서 보이는 바와 같이, 반도체 물질층(122)이 상기 산화물 층(104)에 적용되어 SOI 장치를 형성할 수 있을 것이다. 상기 반도체 물질층(122)은 화학적 기상 증착, 스퍼터링, e-빔 증착, 열 증착, 또는 기타 적당한 공정에 의하여 형성될 수 있다. 반도체 물질(122)은 단결정 반도체 물질, 무정형 반도체 물질, 및 다결정 반도체 물질로 이루어진 군으로부터 선택될 수 있다. 상기 특정 반도체 물질은 실리콘(Si), 게르마늄-도핑된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 비소화물(GaAs), GaP, 및 InP로 이루어진 군으로부터 선택될 수 있다. 예를 들어, 만일 무정형 반도체 물질이 반도체 물질 층(122)으로 사용되는 경우에는, 하나 이상의 본 발명에 따른 구체예는 상기 무정형 반도체 물질을 어닐링하여 층(122)으로서 다결정 반도체 물질을 형성하는 단계를 포함할 수 있다.
일부 구체예에서, 반도체 물질(예를 들어 무정형 실리콘)의 커버층(120)을 채용하고 전기 분해 후의 잔여 반도체 물질을 완전히 제거하지 않는 것이 경제적일 수 있다. 그 이후에, 잔여 무정형 반도체 층은 결정화하여 상기 산화물 층(104)의 상측상에 폴리실리콘 층 및 차단층(108,110)을 얻을 수 있을 것이다.
유리 기판(102)의 다양한 층에 대한 일부 구조적 세부사항이 이제 설명될 것이다. 전기 분해 공정은 상기 커버층(120)과 상기 유리 기판(102) 간의 경계면을 층 108(이는 양이온 소모 영역이다) 및 층 110 (이는 양이온 증진 영역이다)을 포함하는 계면 영역으로 변화시킨다. 상기 경계 영역은 또한 상기 양이온 소모 층(108)의 말단(distal edge) 부근에 하나 이상의 양이온 파일-업 영역을 포함할 수 있다.
상기 양이온 증진 영역(110)은 증진된 산소 농도에 속하며 T160의 두께를 갖는다. 이러한 두께는 상기 유리 기판(102) 위의 참조면(reference surface)(미도시)에서 산소에 대한 참조 농도의 관점에서 규정될 수 있다. 상기 참조면은 상기 유리 기판(102) 및 상기 커버층(120) 사이의 결합 표면과 실질적으로 평행하며 거리 DS1에 의하여 그 표면으로부터 분리된다. 상기 참조면을 이용하여, 상기 양이온 증진 층(110)의 두께 T160은 통상 다음관계를 만족한다:
T160 ≤ 200 nm,
여기서 T160은 결합 표면과 (i) 결합표면과 실질적으로 평행하고, (ii) 결합표면으로부터 다음의 관계:
CO(x)-CO/Ref ≥ 50 percent, 0 ≤x ≤ T160,
를 만족시키도록 가장 떨어진 표면에 해당하는 표면 사이의 거리이고,
여기서 CO(x)는 상기 결합 표면으로부터의 거리 x의 함수(function)로서의 산소 농도이고, CO/Ref 는 상기 참조면에서의 산소 농도이며, CO(x) 및 CO/Ref는 원자 퍼센트이다.
통상적으로, T160은 실질적으로 200 나노미터보다 작을 것이며, 예를 들어, 약 50 내지 100 나노미터에 속한다. CO/Ref가 통상적으로 0이 될 것이며, 상기의 관계식은 대부분의 경우 다음으로 정리될 수 있을 것임을 유의하여야 한다:
CO(x) ≥ 50 percent, 0 ≤ x ≤ T160.
상기 양이온 소모 층(108)과 관련하여, 상기 산화 유리 또는 산화 유리-세라믹 기판(102)은 적용된 전기장의 방향으로 움직이는, 즉 상기 결합표면으로부터 떨어져 유리 기판(102)의 층(110)으로 움직이는 적어도 일부의 양이온을 바람직하게 포함한다. 알칼리 이온, 예를 들어, Li+1, Na+1, 및/또는 K+1 은 이러한 목적에 적합한 양이온인데, 이들이 일반적으로 산화 유리 또는 산화 유리-세라믹에 통상 결합된 다른 유형의 양이온, 예를 들어, 알칼리-토 이온에 비하여 보다 큰 이동성을 갖고 있기 때문이다. 그러나 알칼리 이온 이외의 양이온을 갖는 산화 유리 또는 산화 유리-세라믹, 예를 들어 단지 알칼리-토 이온만을 갖는 산화 유리 또는 산화 유리- 세라믹이 본 발명의 실시에 사용될 수 있다. 알칼리 및 알칼리-토 이온의 농도는 광범위한 영역에서 다를 수 있으며, 대표적인 농도는 산화물 기준으로 0.1 내지 40중량% 사이이다. 바람직한 알칼리 및 알칼리-토 이온 농도는 알칼리 이온의 경우에 산화물 기준으로 0.1 내지 10 중량%이며, 알칼리-토 이온의 경우는 산화물 기준으로 0-25중량%이다.
상기 전기분해 공정에서 적용된 전기장은 양이온(positive ions, cations)을 유리 기판(102)으로 더욱 이동시켜 양이온 소모층(108)을 형성한다. 상기 양이온 소모층(108)의 형성은 특히 산화 유리 또는 산화 유리-세라믹이 알칼리 이온을 포함하는 경우에 바람직한데, 이는 그러한 이온이 반도체 장치의 작동을 방해하는 것으로 알려져 있기 때문이다. 알칼리-토 이온, 예를 들어, Mg+2, Ca+2, Sr+2, 및/또는 Ba+2도 반도체 장치의 작동을 방해할 수 있으며, 따라서 소모영역은 또한 바람직하게 이러한 이온에 대한 감소된 농도를 갖는다.
일단 형성된 양이온 소모층(108)은 SOG 구조(100)가 전기 분해 공정에 사용되는 것과 대응되거나 심지어 일정 정도 더 상승된 온도로 가열되더라도, 그 시간 동안 안정하다. 상승된 온도에서 형성되었던, 양이온 소모층(108)은 특히 SOG 구조의 일반적인 작동 및 형성 온도에서 안정하다. 이러한 고려는 사용이나 추가적인 장치 공정(device processing) 중에, 알칼리 및 알칼리-토 이온이 상기 산화 유리 또는 산화 유리-세라믹(102)으로부터, 유리 기판(102)에 직접 또는 상기 산화물 층(104)으로 추후 적용될 수 있는 어떠한 반도체 물질로 역 확산(diffuse back)하 지 않을 것을 확실히 하게 하며, 이는 전기분해 공정의 부분으로서 전기장을 사용함에 기한 중요한 이득이다.
원하는 폭의 상기 양이온 소모층(108) 및 대상의 모든 양이온의 원하는 감소된 양이온 농도를 달성하기 위해 요구되는 작동 파라미터는 당업자라면 용이하게 본 개시내용을 근거로 결정할 수 있을 것이다. 존재하는 경우, 상기 양이온 소모층(108)은 본 발명의 하나 이상의 구체예에 따라 제조된 SOG 구조의 특징적 요소이다.
실시예 1
실시예-알루미늄 금속이 깨끗한 유리 기판상에 0.5마이크론 두께로 스퍼터 증착되었다. 코팅된 기판은 그 다음 층상 구조에 전위가 인가되도록 장비(setup)에 설치되었다. 알루미늄 금속은 양극과 연결되었고 상기 유리 기판의 비코팅된 쪽은 음극에 연결되었다. 코팅된 유리 기판의 온도는 550℃까지 상승되었고 1500 볼트의 전위가 이를 따라 인가되었다. 이러한 조건의 유지 시간은 20분이었다. 그 다음 전압은 0으로 저감되었고, 상기 코팅된 유리 기판은 서서히 냉각되었다. 알루미늄의 일부분은 상기 코팅된 유리 기판이 냉각된 이후에 습식 에칭으로 제거되었고, 이에 따라 상기 유리 기판 상에 강하게 부착된 알루미나 층이 형성되었다.
실시예 2
다음의 실시예에서, 차단층 형성이 실리콘 커버층과 함께 이루어졌다. 직경 100 mm, 두께 100 마이크론의 실리콘 웨이퍼가 8X10*16 ions/cm2의 양(dosage) 및 100 KeV의 주입 에너지로 수소이온 주입되었다. 그 다음 상기 실리콘 웨이퍼는 산소 플라즈마에서 처리되어 그의 표면 군을 산화하였다. 100mm 직경의 Eagle 유리기판은 그 다음 초음파 조에서 Fischer scientific Contrad 70 세척제로 15분간 세척된 후, 초음파 조에서 15분간 증류수로 세척된 다음, 10%의 질산으로 세척된 이후에는 증류수 수세가 이루어졌다. 실리콘 웨이퍼 및 상기 유리 기판은 무균실에서 증류수로 스핀 와셔 건조기(spin washer dryer)에서 세척되었다. 상기 실리콘 웨이퍼 및 상기 유리 기판은 Suss Microtech 결합기(bonder)에 삽입되었다. 상기 유리 기판은 음극 상에 위치하고 상기 실리콘 웨이퍼는 양극 상에 위치하였으며 스페이서(spacers)를 갖는 상기 유리 기판으로부터 떨어져 유지되었다. 상기 구조는 질소분위기에서 525℃(실리콘 웨이퍼에 대하여) 및 575℃(유리 기판에 대하여)로 가열된 다음 접촉되었다. 1750볼트의 전위가 상기 실리콘 웨이퍼 및 상기 유리 기판 표면에 인가되었다. 상기 전압은 20분간 가해졌으며, 그 다음 전압은 0으로 되었다. 상기 구조는 그 다음 실온으로 냉각되었다. 상기 실리콘 웨이퍼는 상기 유리 기판으로부터 쉽게 분리되어, 상기 유리 기판에 결합된 실리콘 박층(thin layer)을 남겼다. 상기 유리 기판 상에 강하게 부착된 우수한 품질의 샘플인 실리콘 박막(약 500nm 두께)이 본 공정에 따라 얻어졌다. 남아있는 실리콘 층을 제거하는 것이 바람직한 경우, 그것은 예를 들어 KOH계 용액과 같은 염기성 용액이나 산성 용액에 쉽게 용해된다.
실시예 3
실시예 2의 실험이 공기 분위기에서 반복되나, 상기 실리콘 웨이퍼 및 유리 기판에 대하여 1750 볼트의 전위로 실시된다. 다시 유리 상에 우수한 품질의 실리콘 필름 샘플이 본 실험에서 얻어졌는바, 고 진공 결합공정은 본 발명에 따라 제조되는 SiOG 구조에서 필수적인 것이 아님을 보여주고 있다. 도 6은 본 공정에서 우수한 차단층 형성을 가리키는 유리 기판 및 실리콘 필름 사이의 계면에서 소모 및 증진된 이온 층(108, 110)에 대한 TOF-SIMs 분석을 보이고 있다. 상기 데이터는 실리콘 층을 제거하기 전에 얻어졌다.
실시예4
본 실험에서는, 유리 기판 및 실리콘 웨이퍼(세척 후)가 접촉되었고 약한 압력의 적용에 의하여 모든 하강기류(air pocket)가 제거되었다. 상기 유리 기판 및 실리콘 웨이퍼는 그 다음 유리 기판 및 실리콘 웨이퍼의 각각의 표면과 금속 사이에 그라포일(graphoil) 시트를 갖는 두 개의 상기 금속 전극 사이에 위치하여 전기적 접촉이 되도록 한다. 상기 어셈블리는 그 다음 표준 공기 분위기의 로에 위치된다. 하중(Weight)이 상기 금속판에 위치되어 약 1psi의 압력을 가한다. 상기 어셈블리는 그 다음 상기 로에서 650℃까지 가열되었다. 1750볼트의 전위가 상기 전극에 인가되었다. 10분 후에 상기 전위는 제거되었고 상기 로(furnace)는 냉각되었다. 분해(disassembly)에 있어서, 상기 유리기판은 거기에 붙어있는 막박 실리콘으 로 분리되었다. 본 실시예는 결합 공정을 위한 매우 간단한 장치의 사용을 보여주고 있다. 본 샘플에 대한 TOF-SIMs 분석은 상기 실시예 3(즉, 도 6)에서와 같이 차단층 형성을 보였다.
본 발명은 여기에서 특정한 구체예를 참조하여 설명되었으나, 이러한 구체예는 단순히 본 발명의 개념 및 적용을 설명하기 위한 것이라고 이해하여야 한다. 따라서 설명을 위한 구체예에 대하여 수많은 변형이 이루어질 수 있으며, 기타의 조합이 첨부된 청구범위에서 규정되는 본 발명의 사상과 범위를 벗어남이 없이 안출될 수 있음이 이해되어야 한다.

Claims (22)

  1. 도전성 또는 반도전성, 커버 물질을 유리 또는 유리 세라믹 기판에 접촉시키는 단계;
    상기 커버 물질 및 상기 기판 중 하나 이상에 열을 가하는 단계;
    상기 커버 물질의 전압이 상기 기판의 전압보다 높도록, 상기 커버물질 및 상기 기판에 전위(voltage potential)를 가하는 단계;
    (i) 상기 커버 및 기판 사이에서 기판 상에 산화물 층이 형성되고; (ii) 실질적으로 모든 개질제(modifier) 양이온을 포함하는, 기판의 양이온이 상기 커버 물질의 더 높은 전위로부터 떨어져 이동하여, (1) 상기 커버 물질주위의 기판에 감소된 양이온 농도층, 및 (2) 상기 감소된 양이온 농도층의 주위에, 증진된 양이온 농도층을 형성하도록, 상기 접촉, 열, 및 전압을 유지시키는 단계;
    상기 힘, 열 및 전압의 적용을 중단(discontinuing)시키는 단계; 및
    상기 기판으로부터 상기 모든 커버 물질을 제거하여, 상기 산화물층, 상기 감소된 양이온 농도층, 상기 증진된 양이온 농도층, 및 벌크 부분을 구비하는 유리기판을 포함하는 구조로 형성시키는 단계를 포함하는 층상 기판의 형성방법.
  2. 청구항 1에 있어서, 상기 감소된 양이온 농도층으로부터 떨어져 상기 증진된 양이온 농도층으로 이동하는 기판의 양이온은 알칼리/알칼리 토 개질제 이온 중 하나 이상을 포함하는 것을 특징으로 하는 층상 기판의 형성방법.
  3. 청구항 2에 있어서, 상기 양이온의 이동은 상기 감소된 양이온 농도층으로부터 모든 알칼리/알칼리-토 이온의 실질적인 소모(depletion)로 나타나는 것을 특징으로 하는 층상 기판의 형성방법.
  4. 청구항 3에 있어서, 알칼리/알칼리-토 이온은 Li+1, Na+1, K+1, Cs+1, Mg+2, Ca+2, Sr+2, 및/또는 Ba+2 중 하나 이상을 포함하는 것을 특징으로 하는 층상 기판의 형성방법.
  5. 청구항 1에 있어서, 상기 양이온의 이동은 하나 이상의 네트워크 형성 이온을 포함하는 감소된 개질제 양이온 농도층으로 나타나는 것을 특징으로 하는 층상 기판의 형성방법.
  6. 청구항 1에 있어서, 상기 커버층은 금속 또는 반도체 중 어느 하나인 것을 특징으로 하는 층상 기판의 형성방법.
  7. 청구항 1에 있어서, 상기 커버층은 코팅으로 적용되는 것을 특징으로 하는 층상 기판의 형성방법.
  8. 청구항 7에 있어서, 상기 코팅은 화학적 기상 증착, 스퍼터링, e-빔 증착, 열 증착, 전기 증착(electro-deposition), 및 전기 화학증착 중 하나를 이용하여 적용되는 것을 특징으로 하는 층상 기판의 형성방법.
  9. 청구항 1에 있어서, 상기 커버층은 기계력(mechanical force)을 이용하여 기판과 접촉하는 웨이퍼 헬드로서 적용되는 것을 특징으로 하는 층상 기판의 형성방법.
  10. 청구항 1에 있어서, 상기 방법은 상기 산화물층에 물질층(material layer)을 형성하는 단계를 더 포함하는 것을 특징으로 하는 층상 기판의 형성방법.
  11. 청구항 10에 있어서, 상기 물질 층은 단결정 반도체 물질, 무정형 반도체 물질, 및 다결정 반도체 물질로 이루어진 군으로부터 취해지는 것을 특징으로 하는 층상 기판의 형성방법.
  12. 청구항 11에 있어서 상기 무정형 반도체 물질을 어닐링하여 다결정 반도체 물질을 형성하는 단계를 더 포함하는 것을 특징으로 하는 층상 기판의 형성방법.
  13. 청구항 11에 있어서, 상기 반도체 물질은 실리콘(Si), 게르마늄-도핑된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 비소화물(GaAs), GaP, 및 InP로 이루어진 군으로부터 취해지는 것을 특징으로 하는 층상 기판의 형성방법.
  14. 도전성 또는 반도전성, 커버 물질을 유리 또는 유리 세라믹 기판에 접촉시키는 단계;
    상기 커버 물질 및 상기 기판 중 하나 이상에 열을 가하는 단계;
    상기 커버 물질의 전압이 상기 기판의 전압보다 높도록, 상기 커버물질 및 상기 기판에 전위를 가하는 단계;
    실질적으로 모든 개질제(modifier) 양이온을 포함하는, 기판의 양이온이 상기 커버 물질의 더 높은 전위로부터 떨어져 이동하여, (1) 상기 커버 물질주위의 기판에 감소된 양이온 농도층, 및 (2) 상기 감소된 양이온 농도층의 주위에, 기판의 증진된 양이온 농도층을 형성하도록, 상기 접촉, 열, 및 전압을 유지시키는 단계;
    상기 힘, 열 및 전압의 적용을 중단(discontinuing)시키는 단계; 및
    상기 기판으로부터 상기 커버 물질을 제거하여, 상기 감소된 양이온 농도층, 상기 증진된 양이온 농도층, 및 벌크 부분으로 형성시키는 단계를 포함하는 층상 기판의 형성방법.
  15. 제1 형상(form)의 반도체 물질을 유리 또는 유리 세라믹 기판에 적용시키는 단계;
    상기 제1 형상의 반도체 물질 및 상기 기판 중 하나 이상에 열을 가하는 단 계;
    상기 제1 형상의 반도체 물질의 전압이 상기 기판의 전압보다 높도록, 상기 제1 형상의 반도전성 물질 및 상기 기판에 전위를 가하는 단계;
    (i) 상기 제1 형상의 반도체 물질 및 기판 사이에서 기판상에 산화물 층이 형성되고; (ii) 실질적으로 모든 개질제(modifier) 양이온을 포함하는, 기판의 양이온이 상기 커버 물질의 더 높은 전위로부터 떨어져 이동하여, (1) 상기 제1 형상의 반도체 물질주위의 기판에 감소된 양이온 농도층, 및 (2) 상기 감소된 양이온 농도층의 주위에, 증진된 양이온 농도층을 형성하도록, 상기 접촉, 열, 및 전압을 유지시키는 단계;
    상기 힘(force), 열 및 전압의 적용을 중단(discontinuing)시키는 단계; 및
    상기 제1 형상의 반도체 물질을 제2 형상의 반도체 물질로 전환시키는 단계를 포함하는 층상 기판의 형성방법.
  16. 청구항 15에 있어서, 상기 전환단계는 상기 제1 형상의 반도체 물질인 무정형의 반도체 물질을, 제2 형상의 반도체 물질인 다결정 반도체 물질로 전환시키기 위해 어닐링 공정을 사용하는 것을 포함하는 것을 특징으로 하는 층상 기판의 형성방법.
  17. 청구항 15에 있어서, 상기 무정형 반도체 물질은 실리콘(Si), 게르마늄-도핑된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 비소화물(GaAs), GaP, 및 InP로 이루어진 군으로부터 취해지는 것을 특징으로 하는 층상 기판의 형성방법.
  18. 유리 또는 유리 세라믹 기판, 상기 기판은 벌크층, 증진된 양이온 농도층, 및 감소된 양이온 농도층을 순서대로 포함하며, 상기 증진된 양이온 농도층은 상기 감소된 양이온 농도층의 실질적으로 모든 개질제 양이온을 이동의 결과로서 포함함; 및
    상기 기판의 상기 감소된 양이온 농도층에 접한 도전성 또는 반도전성 산화물층을 포함하며,
    여기서 상기 구조는 상기 산화물층에 어떠한 추가적인 물질도 포함하지 않는 것을 특징으로 하는 장치.
  19. 벌크층;
    증진된 양이온 농도층; 및
    감소된 양이온 농도층을 포함하며,
    여기서 상기 증진된 양이온 농도층은 상기 감소된 양이온 농도층의 실질적으로 모든 개질제 양이온을 이동의 결과로서 포함하며, 어떠한 추가적인 물질도 그 위에 포함하지 않는 유리 또는 유리 세라믹 기판.
  20. 유리 또는 유리 세라믹 기판, 상기 기판은 벌크층, 증진된 양이온 농도층, 및 감소된 양이온 농도층을 순서대로 포함하며, 상기 증진된 양이온 농도층은 상기 감소된 양이온 농도층의 실질적으로 모든 개질제 양이온을 이동의 결과로서 포함함;
    상기 기판의 상기 감소된 양이온 농도층에 접한 도전성 또는 반도전성 산화물층; 및
    상기 산화물 층상에 무정형 반도체 물질 및/또는 다결정 반도체 물질을 포함하는 장치.
  21. 청구항 20에 있어서, 상기 반도체 물질은 실리콘(Si), 게르마늄-도핑된 실리콘(SiGe), 실리콘 카바이드(SiC), 게르마늄(Ge), 갈륨 비소화물(GaAs), GaP, 및 InP로 이루어진 군으로부터 취해지는 것을 특징으로 하는 장치.
  22. 커버 물질을 유리 또는 유리 세라믹 기판에 접촉시키는 단계, 상기 커버물질은 금속, 무정형 반도체물질, 및 다결정 반도체 물질로 구성된 군으로부터 선택됨;
    상기 커버 물질 및 상기 기판 중 하나 이상에 열을 가하는 단계;
    상기 커버 물질의 전압이 상기 기판의 전압보다 높도록, 상기 커버물질 및 상기 기판에 전위를 가하는 단계;
    (i) 상기 커버 물질 및 기판 사이에서 상기 기판 상에 산화물 층이 형성되고; (ii) 실질적으로 모든 개질제(modifier) 양이온을 포함하는, 기판의 양이온이 상기 커버 물질의 더 높은 전위로부터 떨어져 이동하여, (1) 상기 커버 물질주위의 기판에 감소된 양이온 농도층, 및 (2) 상기 감소된 양이온 농도층의 주위에, 증진된 양이온 농도층을 형성하도록, 상기 접촉, 열, 및 전압을 유지시키는 단계; 및
    상기 힘, 열 및 전압의 적용을 중단(discontinuing)시키는 단계를 포함하는 층상 기판의 형성방법.
KR1020097024115A 2007-04-20 2008-04-04 유리계 기판을 제조하는 방법 및 이를 채용한 장치 KR101509267B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/788,570 2007-04-20
US11/788,570 US7619283B2 (en) 2007-04-20 2007-04-20 Methods of fabricating glass-based substrates and apparatus employing same
PCT/US2008/004379 WO2008130490A1 (en) 2007-04-20 2008-04-04 Methods of fabricating glass-based substrates and apparatus employing same

Publications (2)

Publication Number Publication Date
KR20100017143A true KR20100017143A (ko) 2010-02-16
KR101509267B1 KR101509267B1 (ko) 2015-04-06

Family

ID=39580483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024115A KR101509267B1 (ko) 2007-04-20 2008-04-04 유리계 기판을 제조하는 방법 및 이를 채용한 장치

Country Status (6)

Country Link
US (1) US7619283B2 (ko)
EP (1) EP2076920A1 (ko)
JP (1) JP5374494B2 (ko)
KR (1) KR101509267B1 (ko)
TW (1) TWI385755B (ko)
WO (1) WO2008130490A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327039B1 (ko) * 2011-11-29 2013-11-07 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449934B (zh) * 2011-03-07 2020-03-27 肖特公开股份有限公司 用于密封地接合Cu部件的玻璃系统以及用于电子部件的壳体
US9359251B2 (en) 2012-02-29 2016-06-07 Corning Incorporated Ion exchanged glasses via non-error function compressive stress profiles
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US11079309B2 (en) 2013-07-26 2021-08-03 Corning Incorporated Strengthened glass articles having improved survivability
US10118858B2 (en) 2014-02-24 2018-11-06 Corning Incorporated Strengthened glass with deep depth of compression
TW202311197A (zh) 2014-06-19 2023-03-16 美商康寧公司 無易碎應力分布曲線的玻璃
CN112340984A (zh) 2014-10-08 2021-02-09 康宁股份有限公司 包含金属氧化物浓度梯度的玻璃和玻璃陶瓷
US10150698B2 (en) 2014-10-31 2018-12-11 Corning Incorporated Strengthened glass with ultra deep depth of compression
TWI726720B (zh) 2014-11-04 2021-05-01 美商康寧公司 深不易碎的應力分佈及其製造方法
US10472271B2 (en) 2015-05-19 2019-11-12 Corning Incorporated Glass with modified surface layer
US11613103B2 (en) 2015-07-21 2023-03-28 Corning Incorporated Glass articles exhibiting improved fracture performance
US9701569B2 (en) 2015-07-21 2017-07-11 Corning Incorporated Glass articles exhibiting improved fracture performance
KR102029948B1 (ko) 2015-12-11 2019-10-08 코닝 인코포레이티드 금속 산화물 농도 구배를 포함하는 융합-형성가능한 유리계 제품
EP3397597B1 (en) 2016-04-08 2023-11-08 Corning Incorporated Glass-based articles including a stress profile comprising two regions, and methods of making
EP3904302A1 (en) 2016-04-08 2021-11-03 Corning Incorporated Glass-based articles including a metal oxide concentration gradient

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6274459B1 (en) * 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
EP1209708B1 (en) * 2000-11-24 2007-01-17 Sony Deutschland GmbH Hybrid solar cells with thermal deposited semiconductive oxide layer
US20020098664A1 (en) * 2001-01-23 2002-07-25 Ziwei Fang Method of producing SOI materials
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7268051B2 (en) 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327039B1 (ko) * 2011-11-29 2013-11-07 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법

Also Published As

Publication number Publication date
WO2008130490A1 (en) 2008-10-30
US20080261054A1 (en) 2008-10-23
KR101509267B1 (ko) 2015-04-06
TWI385755B (zh) 2013-02-11
US7619283B2 (en) 2009-11-17
EP2076920A1 (en) 2009-07-08
JP2010524821A (ja) 2010-07-22
JP5374494B2 (ja) 2013-12-25
TW200913133A (en) 2009-03-16

Similar Documents

Publication Publication Date Title
KR101509267B1 (ko) 유리계 기판을 제조하는 방법 및 이를 채용한 장치
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
JP5152819B2 (ja) ガラスベースｓｏｉ構造
US8772875B2 (en) Semiconductor on glass substrate with stiffening layer
US7691730B2 (en) Large area semiconductor on glass insulator
KR101441702B1 (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
KR20090018850A (ko) 이온 샤워를 이용한 ｓｏｉ 구조 제조
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20090032873A1 (en) Ultra thin single crystalline semiconductor TFT and process for making same
TWI459451B (zh) 改良基板組成份及形成半導體於絕緣體元件上之方法
KR20080092403A (ko) 게르마늄 온 유리 및 유리-세라믹 구조체
US8062956B2 (en) Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee