KR20080092403A - 게르마늄 온 유리 및 유리-세라믹 구조체 - Google Patents

게르마늄 온 유리 및 유리-세라믹 구조체 Download PDF

Info

Publication number
KR20080092403A
KR20080092403A KR1020087019021A KR20087019021A KR20080092403A KR 20080092403 A KR20080092403 A KR 20080092403A KR 1020087019021 A KR1020087019021 A KR 1020087019021A KR 20087019021 A KR20087019021 A KR 20087019021A KR 20080092403 A KR20080092403 A KR 20080092403A
Authority
KR
South Korea
Prior art keywords
glass
semiconductor
layer
ceramic
germanium
Prior art date
Application number
KR1020087019021A
Other languages
English (en)
Inventor
폴 에스 다니엘슨
매튜 제이 데네카
키셔 피 가드카리
조셉 씨 랩
린다 알 핑크니
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/415,732 external-priority patent/US7456057B2/en
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20080092403A publication Critical patent/KR20080092403A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/068—Glass compositions containing silica with less than 40% silica by weight containing boron containing rare earths
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/095—Glass compositions containing silica with 40% to 90% silica, by weight containing rare earths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Glass Compositions (AREA)
  • Recrystallisation Techniques (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 하나 이상의 중간층을 통해서 또는 직접적으로 서로 부착된 제1층 및 제2층을 포함하는 반도체-온-절연체 구조체에 관한 것이다. 상기 제1층은 실질적인 단결정 게르마늄 반도체 물질을 포함하는 반면, 상기 제2층은 상기 게르마늄 제1층의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹 물질을 포함한다.
유리, 게르마늄, 세라믹 구조체, 반도체, 절연체

Description

게르마늄 온 유리 및 유리-세라믹 구조체 {Germanium on glass and glass-ceramic structures}
본 출원은 35 U.S.C.§119(e) 하에 2006. 1. 3자로 출원된 미국 예비출원번호 제60/755,934호를 우선권으로 청구한다.
본 발명은 반도체 온 유리 또는 유리 세라믹과 같은, 반도체-온-절연체(SOI) 구조체에 관한 것이다. 상세하게는, 본 발명은 게르마늄 온 유리 또는 유리 세라믹 구조체(GeOG)에 관한 것으로, 좀 더 상세하게는 게르마늄 온 팽창-일치된 유리 또는 유리-세라믹 기판에 관한 것이다.
현재까지, 반도체-온-절연체 구조체에서 가장 일반적으로 사용되는 반도체 물질은 실리콘이었다. 이러한 구조체는 실리콘-온-절연체 구조체로서 기술되어 왔으며 약자 "SOI"가 이러한 구조체에 적용되어 왔다. 실리콘-온-절연체 기술은 광전지 적용(예를 들어, 태양전지), 박막 트랜지스터 적용, 및 능동 매트릭스형(active matrix) 디스플레이와 같은 디스플레이의 고 성능 부여에 있어서 그 중요성이 점차적으로 부각되고 있다. 공지된 실리콘-온-절연체 웨이퍼는 절연체 물 질 상의 실질적인 단결정 실리콘(일반적으로 0.1-0.3마이크론의 두께를 가지나 일부는 5마이크론의 두께를 가짐)의 박층으로 구성된다.
설명의 용이함을 위하여, 다음에서는 때때로 실리콘-온-절연체 구조체라는 용어로 기술될 것이다. 상기 특정 타입의 반도체-온-절연체 구조체에 대한 참조는 본원의 설명을 쉽게 하기 위하여 주어지나, 이에 한정되는 것은 아니며, 어떠한 방식으로든 본 발명의 범위를 한정하는 것과 같이 해석되어서는 안된다. 본원에서 사용되는 약칭 SOI는 이에 한정되는 것은 아니나 일반적으로는 실리콘-온-절연체 및 게르마늄-온-절연체 구조체를 포함하는 반도체-온-절연체 구조체를 의미한다. 유사하게, 약칭 SOG는 이에 한정되는 것은 아니나 일반적으로는 실리콘-온-유리(SiOG) 및 게르마늄-온-유리 구조체(GeOG)를 포함하는 반도체-온-유리 구조체를 의미한다. SOG란 명명은 또한 이에 한정되는 것은 아니나 실리콘-온-유리-세라믹 구조체를 포함하는 반도체-온-유리-세라믹 구조체를 포함한다. 약칭 SOI는 SOG 구조체를 포함한다.
SOI 구조체를 얻기 위한 여러 가지 방법은 격자일치 기판 상에의 Si의 에피텍셜 성장을 포함한다. 대안적인 공정은 단결정 실리콘 웨이퍼를 SiO2 산화층이 성장한 또 다른 실리콘 웨이퍼에 결합시키고, 이어서 예를 들어 0.1 내지 0.3마이크론의 단결정 실리콘층으로 상부 웨이퍼를 연마 또는 에칭하는 단계를 포함한다. 또 다른 방법으로는 산소 이온 주입의 경우 Si에 의해 덮인(topped) 실리콘 웨이퍼 내의 매몰(buried) 산화물층을 형성하거나 또는 수소 이온 주입의 경우 산화물층을 갖는 또 다른 Si 웨이퍼에 결합시키기 위한 얇은 Si층을 분리(박리)하기 위하여 수소 또는 산소 이온 중 어느 하나를 주입시키는 이온-주입방법을 포함한다.
전자의 2가지 방법들로는 비용 및/또는 결합 강도 및 내구성 측면에서 만족할만한 구조체를 얻을 수 없었다. 수소 이온 주입을 포함하는 후자의 방법은 관심을 받아왔으며 요구되는 주입 에너지가 산소 이온 주입의 50% 미만이고 요구되는 1회 주입량이 2배 가량 낮기 때문에 전자의 방법들에 비하여 유리한 것으로 고려되어 왔다.
상기 수소 이온 주입방법에 의한 박리는 통상적으로 다음의 단계들로 구성된다. 열 산화물층이 단결정 실리콘 웨이퍼 상에 성장된다. 이어서, 수소 이온이 상기 웨이퍼 내로 주입되어 기판에 결함(flaws)을 생성시킨다. 상기 주입 에너지는 결함이 생성되는 깊이를 결정하고 상기 1회 주입량은 결함의 밀도를 결정한다. 다음, 상기 웨이퍼는 실온에서 또 다른 실리콘 웨이퍼(지지 기판)와 접촉하도록 위치되어 일시적인 결합을 형성한다. 이어서, 상기 웨이퍼는 약 600℃로 열처리되어 Si 웨이퍼로부터 얇은 실리콘층을 분리하는데 사용되는 기판 결함의 성장을 야기시킨다. 다음, 이로부터 얻어지는 어셈블리는 1000℃를 초과하여 열처리되어 상기 지지 기판, 즉 주입되지 않은 Si 기판에 SiO2 하층(underlayer)을 갖는 Si 필름을 완전하게 결합시킨다. 따라서, 상기 공정은 그 사이에 산화물 절연체층을 갖는 또 다른 실리콘 웨이퍼에 결합된 박막의 실리콘을 갖는 SOI 구조체를 형성한다.
SOI 구조체의 상업적 적용을 위하여 비용이 중요한 인자로서 고려된다. 현 재까지, 상술한 방법 및 구조체의 비용의 주요부분이 Si 박막에 의해 덮인(topped), 산화물층을 지지하는 실리콘 웨이퍼의 비용이었다. 즉, 상기 비용의 대부분은 지지 기판이었다. 비록 지지 기판으로서 석영의 사용이 여러 가지 특허(미국특허번호 제6,140,209호, 제6,211,041호, 제6,309,950호, 제6,323,108호, 제6,335,231호, 및 제6,391,740호)에서 언급되었으나, 석영은 그 자체로 상대적으로 값비싼 물질이다. 지지 기판의 논의에 있어서, 상술한 문헌들 중 일부는 석영 유리, 유리 및 유리-세라믹을 언급하였다. 상기 문헌들에 기술된 다른 지지 기판 물질은 다이아몬드, 사파이어, 탄화 실리콘, 질화 실리콘, 세라믹, 금속 및 플라스틱을 포함한다.
미국특허번호 제5,374,564호는 열 공정을 이용하여 기판 상에 단결정 실리콘 막을 얻는 공정을 개시하고 있다. 평평한 면을 갖는 반도체 물질 웨이퍼에 다음의 단계들이 수행된다: (i) 상기 기판의 주요부(the mass)를 구성하는 하부 영역과 박막을 구성하는 상부 영역을 한정하는 기상 마이크로-버블층을 생성하는 이온 수단에 의해 상기 웨이퍼 면에 충격(bombardment)에 의해 주입하는 단계; (ii) 적어도 하나의 경질의 물질층에 의해 구성된 보강재(stiffener)를 갖는 웨이퍼의 평평한 면을 접촉시키는 단계; 및 (iii) 상기 이온 충격이 수행되는 온도를 초과하되, 상기 마이크로-버블들에 압력 효과를 생성시키고 상기 박막과 상기 기판의 주요부 사이의 분리를 생성시키기에 충분한 온도에서 상기 웨이퍼와 상기 보강재의 어셈블리를 열 처리하는 제3단계. 상기 고온단계 때문에, 상기 공정은 저비용의 유리 또는 유리-세라믹 기판으로는 작업하지 않는다.
미국특허출원번호 제2004/0229444호는 SOG 구조체를 생산하기 위한 공정을 개시하고 있다. 상기 단계는 다음을 포함한다: (i) 실리콘 웨이퍼 표면을 수소 이온 주입에 노출시켜 결합 표면을 생성하는 단계; (ii) 상기 웨이퍼의 결합 표면에 유리 기판을 접촉시키는 단계; (iii) 상기 웨이퍼 및 유리 기판에 압력, 온도 및 전압을 가하여 그들 사이의 결합을 촉진하는 단계; 및 (iv) 상기 구조체를 통상의 온도로 냉각하여 상기 유리 기판과 실리콘 웨이퍼로부터의 얇은 실리콘층의 분리를 촉진하는 단계. 미국특허출원번호 제2004/0229444호에 개시된 SOI 형성 기술은 유리 기판에 결합된 상대적으로 얇은 반도체층(예를 들어, 약 1-5㎛)을 얻을 수 있음을 나타내고 있다.
이러한 반도체의 두께는 일부 적용에는 충분하나 대부분의 적용에는 충분하지 못하며 통상 적어도 200마이크로의 두께를 나타내는 벌크 반도체 물질에 비해 향상된 것이나, 이러한 실리콘 또는 실리콘계 합금/산화물 유리 또는 산화물 유리-세라믹에 기초한 SOI 구조체는 다른 적용(예를 들어, MOS 트렌지스터, 광학 디텍터 및 다른 광전기 디바이스 및 고성능 태양전지/광전지 디바이스)에 대해서는 만족할만한 반도체 층 두께를 제공할 수 없다.
최근, 좀 더 얇은 반도체층 SOI 구조체를 달성하기 위한 구조체가 미국특허출원번호 제2005/0093100호 및 제2005/0042842호 및 미국특허번호 제6,759,712호에 개시되었다; 특히 GOI로 공지된 게르마늄-온-절연체에 기초한 디바이스의 제조방법이 개시되었다. 전술한 GOI 적용에 개시된 반도체 도전성 막들은 일반적으로 200nm(0.2마이크론) 미만의 두께를 갖는다. 여기에 기술된 바와 같이, 게르마늄은 실리콘에 비하여 높은 캐리어(정공 및 전자) 유동도 및 광 흡수를 갖기 때문에 박막, 고성능/고양자 효율 적용/디바이스에 효과적이다. 높은 전자 및 정공 유동도를 갖는 것에 덧붙여, 게르마늄은 실리콘에 의해 요구되는 것보다 낮은 접촉저항 및 낮은 도펀트 활성온도와 같은 다른 이점을 갖기 때문에 얕은 접합(shallow junctions)의 형성을 촉진한다.
이러한 문헌들의 연구에서 기술된 "절연체"가 일반적으로 반도체 물질(Ge, Si, GaAs, SiC...) 내의 매몰 절연체 층, 통상적으로 산화물 또는 질화물인 반면, 가능한, 비-반도체 물질, 기판으로서 유리가 개시되어 있다. Ge에 결합될 때 기판 물질로서 유리의 사용과 관련된 하나의 문제점은 결합되는 기판과 Ge 막 사이의 잠재적인 열팽창의 불일치이며; 이러한 현상은 특히 실리카 유리 상의 Ge 막의 경우 문제가 된다. 상당한 팽창 불일치는 높은 막 응력을 유발시킬 수 있고 빙렬(crazing) 또는 디라미네이션을 일으킬 가능성이 크다.
상술한 바와 같은 박막의 GeOI 디바이스의 이점에도 불구하고, 절연체/기판으로서 유리를 사용할 때의 불일치 문제는 여전히 만연해 있으며 다루어지지 않았다. 이처럼, GeOI, 특히 전술한 열팽창 불일치 문제점을 나타내지 않는 유리 절연체/기판을 포함하는 GeOG 디바이스, 즉 기판이 Ge 반도체 막의 CTE 특성과 융화가능한 열팽창 특성을 갖는 GeOG 디바이스가 요구되고 있다.
발명의 요약
본 발명의 일 실시형태는 하나 이상의 중간층을 통해서 또는 직접적으로 서 로 부착된 제1층 및 제2층을 포함하는 반도체-온-절연체 구조체에 관한 것이다. 상기 제1층은 실질적인 단결정 게르마늄 반도체 물질을 포함하는 반면, 상기 제2층은 상기 게르마늄 제1층의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹 물질을 포함한다.
또 다른 실시형태에서, 상기 제2층은 상기 게르마늄 제2층의 선열팽창계수의 ±10×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹 물질을 포함한다.
본 발명의 부가적인 특징 및 이점은 후술되는 상세한 설명에서 설명될 것이며, 부분적으로는 첨부된 도면과 함께, 기술되는 설명 및 청구항에 기재된 바에 따라 본 발명을 실시함으로써 인지되거나 또는 상기 설명으로부터 당업자에게 용이하게 명백해질 것이다.
상술한 포괄적인 설명 및 후술되는 상세한 설명은 모두 단지 본 발명을 예시적으로 나타내기 위한 것으로서, 청구되는 바에 따른 본 발명의 본질 및 특징을 이해하기 위한 개관 또는 틀을 제공하기 위함이라는 점이 이해되어야 한다.
본 발명의 다양한 측면들을 설명하기 위하여, 바람직한 실시형태가 도면에 도시되나, 본 발명은 도시된 바와 같은 정확한 배열 및 수단에 한정되지 않음이 이해되어야 한다.
도 1은 본 발명의 하나 또는 그 이상의 실시형태에 따른 GeOG 디바이스 구조체를 도시한 블록 다이어그램이다.
도 2는 도 1의 GeOG 구조체를 생산하기 위해 수행될 수 있는 공정 단계를 도시한 공정흐름도이다.
도 3은 도 2의 공정을 이용하여 도 1의 GeOG 구조체를 형성하기 위한 공정을 도시한 블록 다이어그램이다.
도 4는 도 3의 중간 구조체에 유리 기판을 결합시키는 공정을 도시한 블록 다이어그램이다.
도 5는 본 발명의 또 다른 실시형태에 따른 GeOG 구조체의 개략적인 단면도이다.
도 6은 본 발명에 따라 제조되며 도 4에 도시된 타입의 GeOG 구조체의 TOF-SIMs 깊이 프로파일(depth profile)이다.
도면과 관련하여, 유사 부재는 유사한 참조부호로 나타냈으며, 도 1에 본 발명의 하나 또는 그 이상의 실시형태에 따른 GeOG 구조체(100)를 도시하였다. 상기 GeOG 구조체(100)는 바람직하게는 게르마늄을 포함하는 실질적인 단결정 반도체 물질을 포함하는 제1층(102) 및 상기 게르마늄 제1층의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹을 포함하는 제2층(104)을 포함한다.
또 다른 실시형태에서, 상기 GeOG 구조체(100)는 바람직하게는 게르마늄을 포함하는 실질적인 단결정 반도체 물질을 포함하는 제1층(102) 및 상기 게르마늄 제1층의 선열팽창계수의 ±10×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹을 포함하는 제2층(104)을 포함한다.
상기 GeOG 구조체(100)는 예를 들어, 유기 발광 다이오드(OLED) 디스플레이 및 액정 디스플레이(LCDs)를 포함하는 디스플레이 적용, 및 집적 회로와 같은 박막 트렌지스터(TFTs) 제작과 관련되어 적합하게 사용된다. 이러한 얇은 Ge 막/유리 GeOG 구조체는 특히 고 성능 태양전지/광전지 디바이스의 사용에 적합하다.
상기 층(102)의 반도체 물질은 바람직하게는 실질적인 단결정 게르마늄 물질 형태이다. 상기 단어 "실질적인"은 반도체 물질이 일반적으로 격자 결함 또는 일부 결정립계와 같은, 본래 또는 의도적으로 부가된 적어도 일부의 내부 또는 표면 결함을 함유한다는 사실을 감안하여 층(102)을 기술하는데 사용된다. 상기 단어 "실질적인"은 또한 함유 도펀트가 벌크 반도체의 결정 구조체를 왜곡하거나 또는 영향을 줄 수 있다는 사실을 반영한다. 실질적으로 단-결정 게르마늄 물질은 적어도 90%의 Ge를 포함하기 때문에, 예를 들어 Si와 같은 다른 구성물질 및/또는 도펀트를 최대 10%까지 포함할 수 있다.
상기 제1의 Ge 반도체 층(102)은 거의 모든 적합한 두께를 가질 수 있으나, 통상 약 1㎛ 미만의 두께를 가지며, 바람직하게는 전자 적용에 대하여 약 0.05 내지 0.5㎛의 두께를 가지며, 바람직하게는 광전지 적용에 대하여 1 내지 10㎛ 사이의 두께를 갖는다. 상기 제1층의 게르마늄 반도체 물질은 통상적으로 약 61×10-7/℃의 CTE(25∼300℃)를 나타낸다.
상기 유리 또는 유리-세라믹 기판(104)은 바람직하게는 산화 유리 또는 산화 유리-세라믹으로 형성된다. 요구되는 것은 아니나, 본원에서 기술되는 실시형태는 바람직하게는 약 1,000℃ 미만의 왜곡점을 나타내는 산화 유리 또는 유리-세라믹을 포함한다. 유리 시장 분야에서 통상적인 바와 같이, 상기 왜곡점은 상기 유리 또는 유리-세라믹이 1014. 6포이즈(1013.6Pa.s)의 점도를 갖는 온도이다. 산화 유리와 산화 유리-세라믹 사이라면, 유리가 좀 더 단순하게 제조되며, 따라서 좀 더 폭넓게 이용가능하고 값싸기 때문에 현재는 유리가 좀 더 바람직하다.
상기 유리 기판은 바람직하게는 약 0.1mm 내지 약 10mm의 두께를 가지며, 가장 바람직하게는 약 0.5mm 내지 약 1mm의 두께를 갖는다. 일부 GeOG에서, 약 1마이크론 이상의 두께를 갖는 절연체층이 예를 들어, 상기 GeOG 구조체가 높은 주파수에서 작동될 때 일어날 수 있는 기생용량 효과를 방지하기 위해 바람직하다. 과거에는 이러한 두께를 달성하기가 어려웠다. 본 발명에 따르면, 약 1마이크론을 초과하는 두께의 절연체층을 갖는 GeOG 구조체는 단순히 약 1마이크론 이상의 두께를 갖는 유리 기판(104)을 이용하여 용이하게 달성된다.
일반적으로, 상기 유리 또는 유리-세라믹 기판(104)은 본 발명의 공정 단계들 뿐 아니라 GeOG 구조체(100) 상에서 수행되는 연속적인 공정을 통해서 상기 Ge 반도체층(102)을 지지하기에 충분한 두께이어야 한다. 상기 유리 기판(104)의 두께에 대한 이론적인 상한값은 없으나, 상기 유리 기판(104)의 두께가 더욱 커지면 상기 GeOG 구조체(100)를 형성하는 공정 단계의 적어도 일부를 달성하기가 보다 어려워질 것이기 때문에 궁극적인 GeOG 구조체(100)에 대해 바람직한 것을 초과하는 두께 또는 상기 지지 기능에 요구되는 것을 초과하는 두께는 일반적으로 바람직하지 않다.
상기 산화 유리 또는 산화 유리-세라믹 기판(104)은 바람직하게는 실리카에 기초한 것이다. 따라서, 상기 산화 유리 또는 산화 유리-세라믹의 SiO2의 양은 30중량%를 초과하는 것이 바람직하고, 일부 실시형태에서는 70중량% 정도로 높은 것이 바람직하다. 비-실리카계 유리 및 유리-세라믹은 본 발명의 하나 이상의 실시형태를 실시하는데 사용될 수 있으나, 일반적으로는 비용이 높고 또는 성능이 불량하기 때문에 덜 바람직하다. 실리카계인지 또는 비-실리카계인지에 상관없이 상기 유리의 임계적 특징은 일반적으로 약 61×10-7/℃인 게르마늄의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 나타내는 것이다. 특정 실시형태에서, 상기 유리 기판의 선열팽창계수(25∼300℃)는 50-70×10-7/℃의 범위 내에 있을 수 있으며, 또 다른 실시형태에서는 상기 유리의 선열팽창계수(25∼300℃)는 게르마늄과 일치해야 하며, 약 61×10-7/℃이어야 한다.
특정 적용, 예를 들어, 디스플레이 및 광전지 적용에서, 상기 유리 또는 유리-세라믹(104)은 바람직하게는 가시광, 근 UV 및/또는 IR 파장범위에서 투과성을 가져야 하며, 예를 들어, 상기 유리 또는 유리 세라믹(104)은 바람직하게는 350nm 내지 2마이크론의 파장 범위에서 투과성을 갖는다.
상기 유리 또는 유리-세라믹 기판(104)은 바람직하게는 단일 유리 또는 유리-세라믹으로 구성될 수 있으나, 바람직하다면 라미네이트된 구조체가 사용될 수 있다. 라미네이트된 구조체가 사용될 때, 상기 Ge 반도체층(102)에 가장 인접한 라미네이트층은 바람직하게는 본원에서 단일 유리 또는 유리-세라믹으로 구성된 유리 기판(104)에 대해 기술된 성질을 갖는다. 상기 Ge 반도체층(102)으로부터 멀리 떨어진 층들은 바람직하게는 또한 이러한 성질을 가지나, 상기 Ge 반도체층(102)과 직접적으로 상호작용하는 것은 아니므로 좀 더 완화된 성질을 가질 수 있다. 후자의 경우, 상기 유리 또는 유리-세라믹 기판(104)은 유리 기판(104)에 대해 특성화된 성질이 더 이상 충족되지 않을 때 끝난 것으로 여긴다.
본 발명에서 사용하기에 적합한 유리는 상기 게르마늄의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)의 전술한 CTE 특성을 갖는 알카리, 알카리토, 또는 희토류 알루미노실리케이트 또는 보로알루미노실리케이트 유리를 포함한다. 또한, 게르마늄은 융점이 ∼973℃ 정도로 상대적으로 낮기 때문에 일반적으로 게르마늄의 융점 미만이어야 하는 결합 온도가 추천되는 것이 바람직하다. 이처럼 적어도 500℃ 및 최대 900℃의 왜곡점을 나타내는 유리, 유리계 기판이 사용될 수 있다. 유리계 기판의 왜곡점 미만의 결합 온도가 통상적으로 사용되며, 상기 유리계 구조체와 게르마늄 물질 사이에서 필수적이고 충분한 결합을 이끄는 적합한 결합 온도가 이용되는 것은 당업자에게 충분히 인식가능하다는 점이 주지되어야 한다.
제1실시형태에서 본원의 게르마늄-온-유리 구조체에서 사용되는 유리는 산화물에 기초한 배치(batch)로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 유리를 포함한다: 15∼45%의 SiO2, 7.5∼20%의 Al2O3, 15∼45%의 MgO+CaO+SrO+BaO 및 최대 55%의 RE2O3, 단 RE는 Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 및 이들의 혼합물로 이루어진 희토류원소 군으로부터 선택됨.
또 다른 실시형태에서 본원의 게르마늄-온-유리 구조체에서 사용되는 유리는 산화물에 기초한 배치로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 유리를 포함한다: 55∼65%의 SiO2, 8∼20%의 Al2O3, 0∼8%의 B2O3, 및 12∼30%의 MgO+CaO+SrO+BaO+ZnO+TiO2-ZrO2. 상기 조성은 어떠한 알카리 성분(Na2O, K2O, Li2O)도 포함하지 않는 것이 바람직하나, 최대 10%의 알카리는 허용가능하다.
또 다른 실시형태에서 본원의 게르마늄-온-유리 구조체에서 사용되는 유리는 산화물에 기초한 배치로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 유리를 포함한다: 45∼70%의 SiO2, 2.5∼30%의 Al2O3, 0∼8%의 B2O3, 2.5∼30%의 MgO+CaO+SrO+BaO 및 1∼20%의 La2O3+Y2O3.
본 발명에 사용하기에 적합한 유리 조성과 일치하는 대표적인 CTE의 예는 하기 표 1에 중량%로 나타낸 바와 같다; 당업자라면 표준 방법을 이용하여 이러한 적합한 유리 조성 및 다른 적합한 유리 조성을 제조할 수 있다. 예를 들어, 다음에 나타낸 유리는 산화물, 할로겐화물(예를 들어, AlCl3), 질화물, 및/또는 탄화물(CaCO3) 분말을 볼 밀에서 1시간 동안 혼합하여 1kg의 배치를 제작함으로써 제조될 수 있다. 이어서, 상기 혼합된 배치를 Pt 도가니에 놓고 1550∼1650℃의 글로바(Globar) 로에 하룻밤동안 융해시킨 후, 융해된 유리를 강철 플레이트 상에 붓고 700 내지 800℃ 사이에서 어닐링하여 응력을 완화시켰다.
이러한 유리의 성질은 조성을 변화시킴으로써 당업자에 의해 조절될 수 있다. 예를 들어, 상기 왜곡점은 SiO2 함량과 Al2O3 대비 RE2O3의 비율을 증가시킴과 동시에 RE2O3의 아이덴티티(identity)를 변화시킴으로써 증가될 수 있다. 예를 들어, La2O3를 Y2O3로 대체하는 것은 왜곡점을 증가시키고 CTE를 감소시킬 것이다. 당업자라면 후술되는 결합방법에 사용하기에 좀 더 적합한 유리를 얻기 위하여 아래에 나타낸 알카리 및 알카리토 이온이 없는 조성물에 소량(예를 들어, 최대 수 %)의 알카리 또는 알카리-토 이온을 첨가할 수 있다. 그러나, 나트륨 이온은 실리콘 트렌지스터에 불리하며, 게르마늄에 대해서 또한 기피되어야 하는 것으로 생각되고 있다는 점이 공지되어 있다. 낮은 확산속도를 갖는 거대한 알카리 이온은 허용가능하며, 특히 최대 공정 온도가 650℃ 이하일 때 허용가능하다. 따라서, 상기 유리 조성은 가장 바람직하게는 나트륨을 갖지 않는다. 낮은 철(iron) 조성 역시 바람직하다.
Figure 112008055635275-PCT00001
Figure 112008055635275-PCT00002
본 발명에서 사용하기에 바람직한 유리-세라믹은 전술한 바와 동일한, 상기 게르마늄의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)의 CTE 특성을 나타낸다. 특히, 필요한 ±20×10-7/℃ CTE 성질을 나타내도록 다음의 조성 범위 내의 스피넬 유리-세라믹이 제형화될 수 있다.
SiO2 30-55
Al2O3 18-28
ZnO 8-20
MgO 0-6
CaO 0-3
SrO 0-3
BaO 0-3
K2O 0-10
·Rb2O+Cs2O 0-15
TiO2 0-10
ZrO2 0-10
본 발명의 게르마늄-온-유리 구조체에서 사용가능한 대표적인 유리-세라믹은 하기 표 3에 나타낸 조성을 포함한다. 상기 기술된 유리-세라믹은 당업계에 공지된 표준 유리-세라믹 제형방법을 이용하여 형성되었다. 예를 들어, 후술된 유리-세라믹은 800-1000℃ 사이의 온도에서 1-10 시간 동안 세라믹화될 수 있고; 하기 2개의 실시예는 800℃에서 1시간 동안 세라믹화 된 후 900℃에서 2시간 동안 처리되었다.
Figure 112008055635275-PCT00003
도 2 및 도 3은 도 1의 GeOG 구조체(100) 제작과 관련한 중간 구조체를 생성하기 위하여 수행될 수 있는 공정 단계들을 나타낸 것이다. 단계(202)에서, 박리층(122)이 상기 반도체 웨이퍼(120)의 표면 상에 형성된다(도 3). 설명을 위하여, 상기 반도체 웨이퍼(120)는 바람직하게는 실절적인 단결정 Ge 웨이퍼이다.
상기 박리층(122)은 바람직하게는 상기 Ge 반도체 웨이퍼(120)로부터 분리될 수 있는 상대적으로 얇은 게르마늄층이다(이후 후술됨). 비록 본 발명의 실시형태가 박리층을 형성하기 위한 어떠한 특정 방법에 제한되는 것은 아니나, 하나의 적합한 방법은 상기 게르마늄 웨이퍼(120)의 표면 아래의 약화된 영역(weakened region)을 생성하기 위하여 이온 주입을 이용하는 방법을 포함한다. 일례로서, 수소 이온 주입이 이용될 수 있으나, 다른 이온 또는 붕소+수소, 헬륨+수소, 또는 박리를 위하여 공지된 다른 이온들과 같은 이온들을 복합화한 방법이 또한 이용될 수 있다. 또한, 박리층(122)을 형성하기에 적합한 다른 공지된 방법 또는 이후 개선된 기술이 본 발명의 사상 및 범위를 벗어나지 않고 사용될 수 있을 것이다.
일 실시형태에서, 단일 단계의 수소 주입이 홀로 사용되며 1×1016∼1×1017 이온/㎠ 사이의 이온 주입 1회 주입량으로 Ge 웨이퍼를 처리하는 단계를 포함한다. 또 다른 낮은 주입량의 실시형태에서, 상기 Ge 웨이퍼에 다중 이온, 낮은 1회 주입량의 주입 단계가 수행된다. 특히, H 및 He을 조합하여 낮은 주입량으로 주입하며, 상기 Ge 웨이퍼에 1×1015 내지 5×1016 이온/㎠ 사이의 주입량으로 H 이온을 주입한 후, 다시 1×1015 내지 5×1016 이온/㎠ 사이의 낮은 주입량으로 헬륨 주입을 수행하는 단계를 포함한다.
박리층(122)을 생성하기 위하여 어떠한 기술이 이용되는지에 관계없이, 상기 게르마늄 웨이퍼(120)는 바람직하게는 표면 상의 이온 농도(예를 들어, 수소)를 감소시키기 위해 처리된다. 예를 들어, 단계(204)에서, 상기 반도체 웨이퍼(120)는 바람직하게는 세척되고 세정되며, 상기 박리층(122)은 바람직하게는 마일드 산화처리된다. 상기 마일드 산화 처리(mild oxidation treatment)는 산소 플라즈마, 오존 처리, 과산화수소, 과산화수소와 암모니아, 과산화수소와 산으로의 처리, 또는 이들을 조합한 공정을 포함할 수 있다. 이러한 처리동안 수소 처리된 표면 기(groups)가 수산화기로 산화할 것이며, 이는 또한 상기 실리콘 웨이퍼의 표면을 친수성으로 만들 것이라고 예상된다. 상기 처리는 바람직하게는 실온에서 산소 플라즈마로 처리되며, 25-150℃의 온도에서 암모니아 또는 산 처리된다. 이러한 처리에 이어서, 상기 유리 웨이퍼는 세제로 세척한 후 증류수로 세척하고, 질산으로 더욱 세척한 다음 증류수로 세척한다.
이러한 처리과정들이 바람직하다는 점이 주지되어야 한다. 만약 수소 이온 농도가 감소되지 않는다면 상기 실리콘과 유리 웨이퍼 사이에는 반발력이 존재하여 이는 고압의 적용을 통한 결합 공정 동안 극복되어야 할 것이다.
이온 주입에 이어서, 상기 각각의 구조체는 바람직하게는 전기분해 공정을 이용하여 함께 결합된다. 바람직한 전기분해 결합 공정은 미국특허출원번호 제2004/0229444호에 개시되어 있으며, 이는 참고문헌으로서 그 전체가 본원에 포함된다. 상기 공정의 일부가 후술된다.
우선, 바람직하게는 적절한 표면 세정이 수행된다. 이어서, 도 4에 개략적으로 도시된 배열을 달성하기 위하여 상기 중간 구조체를 직접 또는 간접적으로 접촉시킨다. 이러한 접촉 전 또는 후에, 상기 Ge 반도체 웨이퍼(120), 상기 박리층(122) 및 유리 기판(104)을 포함하는 구조체를 차동 온도 구배(differential temperature gradient) 하에 가열한다. 바람직하게는 상기 유리 기판(104)은 상기 Ge 반도체 웨이퍼(120) 및 박리층(122)보다 높은 온도로 가열된다. 일례로서, 온도 차는 약 100℃ 내지 약 150℃ 정도 높을 수 있으나, 상기 유리 기판(104)과 Ge 반도체 웨이퍼(120) 사이의 온도 차는 적어도 1℃이다. 이러한 온도 차동은 열 응력에 기인하여 상기 반도체 웨이퍼(120)로부터 박리층(122)의 추후 분리를 촉진하기 때문에 게르마늄과 일치된 열팽창계수(CTE)를 갖는 유리에 대해 바람직하다.
일단 유리 기판(104) 및 Ge 반도체 웨이퍼(120) 사이의 온도 차동이 안정화되면, 기계적 압력이 중간 어셈블리에 적용된다. 바람직한 압력 범위는 약 1 내지 약 50psi 사이이다. 좀 더 높은 압력, 예를 들어, 100psi를 초과하는 압력의 적용은 유리 웨이퍼에 파손(breakage)을 일으킬 수 있다.
상기 유리 기판(104) 및 Ge 반도체 웨이퍼(120)는 바람직하게는 상기 유리 기판(104)의 왜곡점의 약 ±150℃ 이내의 온도에서 처리된다.
다음, 상기 중간 어셈블리를 가로질러, 바람직하게는 상기 양극(positive electrode)의 Ge 반도체 웨이퍼(120)와 음극의 유리 기판(104)을 갖는 중간 어셈블리를 가로질러 전압이 적용된다. 전압의 인가는 상기 유리 기판(104)의 알카리 또는 알카리토금속 이온이 상기 Ge 반도체/유리 계면으로부터 상기 유리 기판(104)으로 이동하도록 한다. 이는 2가지 기능을 달성한다: (i) 알카리 또는 알카리토금속 이온을 함유하지 않는 계면이 형성됨; 및 (ii) 상기 유리 기판(104)이 매우 반응성을 띠어 상대적으로 낮은 온도의 열 적용으로 상기 Ge 반도체 층(102)에 강하게 결합함.
도 2의 단계(208)에서, 상기 중간 어셈블리를 상술한 조건에서 수 시간(예를 들어, 대략 1시간 이하)동안 유지시킨 후, 전압을 제거하고 상기 중간 어셈블리를 실온으로 냉각시킨다. 다음, 도 1에 도시된 바와 같이, 얇은 Ge 반도체 층(104)이 결합된 유리 기판(104)을 얻기 위하여 만약 상기 Ge 반도체 웨이퍼(120) 및 상기 유리 기판(102)이 완전히 분리되지 않았다면 일부 박리(peeling)를 포함하여, 분리된다.
상기 분리는 바람직하게는 열 응력에 기인하여 박리층(122)의 파열을 통해서 달성된다. 선택적으로 또는 부가적으로, 워터 제트 커팅 또는 화학 에칭과 같은 기계적 응력이 상기 분리를 촉진시키기 위하여 사용될 수 있다.
상기 결합(가열 및 전압의 적용) 동안 질소 및/또는 아르곤과 같은 불활성 분위기 또는 단순히 대기 분위기로 수행될 수 있음이 주지되어야 한다.
도 1에 도시된 바와 같이, 분리 후, 이로부터 얻어진 구조체는 유리 기판(104), 및 여기에 결합된 Ge 반도체 층(102)을 포함할 수 있다. 상기 유리 기판(104) 상에 단결정 게르마늄층(102)을 얻기 위하여 모든 미지의 Ge 반도체 물질은 예를 들어, CMP 또는 다른 당업계에 공지된 기술과 같은 연마 기술을 통해서 제거될 수 있다.
상기 Ge 반도체 웨이퍼(120)는 기타 다른 GeOG 구조체(100)를 계속해서 생산하는데 재사용될 수 있다.
본 발명의 또 다른 실시형태를 도 5에 개략적인 단면도로 나타내었다. 반도체-온-유리 구조체(300)는 실질적으로 상술한 바와 같은 제1층(302) 및 제2층(304)을 포함한다. 반도체-온-절연체 구조체(300)는 순서대로, 게르마늄 반도체 물질(306); 증진된 산소 함량을 갖는 게르마늄 반도체 물질(308); 적어도 한가지 타입의 양이온에 대해 감소된 양이온 농도를 가지며, 상기 게르마늄의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹(310); 적어도 한가지 타입의 양이온에 대해 증진된 양이온 농도를 갖는 유리 또는 유리-세라믹 물질(312); 및 유리 또는 유리 세라믹(314)을 포함한다.
이하, 하기 실시예를 통해 본 발명을 좀 더 구체적으로 설명하지만 이에 본 발명의 범주가 한정되는 것은 아니다.
실시예 1
100mm의 직경 및 500마이크론의 두께를 나타내는 게르마늄 웨이퍼(<100>)에 4×1016 이온/㎠의 1회 주입량 및 100KeV의 주입 에너지를 이용하는 단계를 포함하는 수소 이온 주입 공정을 수행하였다. 다음, 상기 웨이퍼를 표준 조건하에서 10분동안 산소 플라즈마로 처리하여 표면기를 산화시켰다. 다음의 조성을 갖는 알루미노보로실리케이트 유리 웨이퍼를 준비하였다:
64.1%의 SiO2, 8.4%의 B2O3, 4.2%의 Al2O3, 6.4%의 Na2O, 6.9%의 K2O, 5.9%의 ZnO, 4.0%의 TiO2, 0.1%의 Sb2O3
상기 유리는 100mm의 직경, 게르마늄과 일치하는 선열 CTE, 및 529℃의 왜곡점을 나타내었다. 상기 유리 웨이퍼를 초음파 욕에서 15분 동안 피셔 사이언티픽 콘트래드 70(Fischer scientific Contrad 70) 세제로 세척한 후 초음파 욕에서 15분 동안 증류수로 세척하였다. 이어서, 상기 유리 웨이퍼를 10% 질산으로 세척한 후 증류수로 세척하였다. 상기 2개의 웨이퍼를 모두 세정룸에서 증류수로 스핀 세척 드라이어로 최종적으로 세정하였다. 다음, 상기 2개의 웨이퍼를 접촉시켜 상기 웨이퍼 사이에 공기가 들어가지 않도록 한 후, 상기 웨이퍼들을 서스 마이크로텍 결합기(SUSS MICROTEC bonder) 내로 주입하였다. 상기 유리 웨이퍼를 음극 상에 위치시키고 상기 실리콘 웨이퍼를 양극 상에 위치시켰다. 상기 2개의 웨이퍼를 각각 525℃(게르마늄 웨이퍼) 및 595℃(유리 웨이퍼)로 가열하였다. 상기 웨이퍼의 표면을 가로질러 1750볼트의 전압을 인가하였다. 상기 전압을 전압이 제로가 되는 단부(end)에 20분 동안 적용하고 상기 웨이퍼들을 실온으로 냉각하였다. 다음, 상기 웨이퍼를 GeOG 구조체와 추후 재사용을 위한 Ge 웨이퍼로 용이하게 분리하였다.
상기 공정을 통해서 우수한 품질의 GeOG 구조체를 제작하였다. 특히 GeOG 샘플은 유리 표면 상에 강하게 부착된 얇은(0.5㎛), 결함 없는 게르마늄 막을 가졌다. 도 6은 상기 공정에서 베리어층이 형성되었음을 나타내는 TOF-SiMs 분석이다.
실시예 2
상기 조성에서 어떠한 알카리도 존재하지 않는 알카리토 알루미노실리케이트 유리(특히 상술한 바와 같은 실시예 8의 조성을 나타내는 칼슘 알루미노실리케이트 유리) 웨이퍼를 사용한 것을 제외하고는 실시예 1의 실험과 동일하게 실시하였다. 상기 유리는 735℃의 왜곡점을 나타내었으며, 또한 상기 Ge 웨이퍼와 일치하는 CTE 를 나타내었다. 이 경우, 또 다시 우수한 Ge의 결함 없는 박막(0.5㎛)이 유리로 전이되었으며, 이는 조성에서 유리에 알카리 이온의 존재가 불필요하다는 증거이다.
본 발명의 사상 및 범위를 벗어나지 않고 당업자가 본 발명을 다양하게 수정 및 변형시킬 수 있음은 명백할 것이다. 따라서, 본 발명은 첨부된 청구범위 및 그 균등 범위 내에서 제공되는 본 발명의 수정 및 변형을 포함하고자 한다.

Claims (10)

  1. 하나 이상의 중간층을 통해서 또는 직접적으로 서로 부착된 제1층 및 제2층을 포함하며,
    상기 제1층은 게르마늄을 포함하는 실질적인 단결정 반도체 물질을 포함하며;
    상기 제2층은 상기 게르마늄 제1층의 선열팽창계수의 ±20×10-7/℃ 범위 내의 선열팽창계수(25∼300℃)를 갖는 유리 또는 유리-세라믹을 포함하는 것을 특징으로 하는 반도체-온-절연체 구조체.
  2. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 50∼70×10-7/℃ 사이의 선열팽창계수(25∼300℃)를 갖는 것을 특징으로 하는 반도체-온-절연체 구조체.
  3. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 61×10-7/℃의 선열팽창계수(25∼300℃)를 갖는 것을 특징으로 하는 반도체-온-절연체 구조체.
  4. 제1항에 있어서, 상기 유리 또는 유리-세라믹은 700℃ 이상의 왜곡점을 갖는 것을 특징으로 하는 반도체-온-절연체 구조체.
  5. 제1항에 있어서, 상기 유리는 산화물에 기초한 배치(batch)로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 것을 특징으로 하는 반도체-온-절연체 구조체:
    15∼45%의 SiO2, 7.5∼15%의 Al2O3, 15∼45%의 MgO+CaO+SrO+BaO 및 최대 55%의 RE2O3, 단 RE는 Sc, Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 및 이들의 혼합물로 이루어진 희토류원소 군으로부터 선택됨.
  6. 제1항에 있어서, 상기 유리는 산화물에 기초한 배치로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 것을 특징으로 하는 반도체-온-절연체 구조체:
    45∼70%의 SiO2, 2.5∼30%의 Al2O3, 0∼8%의 B2O3, 2.5∼30%의 MgO+CaO+SrO+BaO 및 1∼20%의 La2O3+Y2O3.
  7. 제1항에 있어서, 상기 유리는 산화물에 기초한 배치로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 것을 특징으로 하는 반도체-온-절연체 구조체:
    55∼65%의 SiO2, 10∼20%의 Al2O3, 15∼30%의 MgO+CaO+SrO+BaO.
  8. 제1항에 있어서, 상기 유리-세라믹은 산화물에 기초한 배치로부터 중량%로 계산하여 다음을 포함하는 조성을 갖는 것을 특징으로 하는 반도체-온-절연체 구조 체:
    30∼55%의 SiO2, 18∼28%의 Al2O3, 8∼20%의 ZnO, 0∼6%의 ZnO, 0∼6%의 MgO, 0∼3%의 CaO, 0∼3%의 SrO, 0∼3%의 BaO, 0∼3%의 K2O, 0∼15%의 Rb2O+Cs2O, 0∼10%의 TiO2 및 0∼10%의 ZrO2.
  9. 제1항에 있어서, 상기 제1층과 제2층 사이의 결합강도는 적어도 8J/m2인 것을 특징으로 하는 반도체-온-절연체 구조체.
  10. 제1항에 있어서, 상기 구조체의 적어도 일부가 순차적으로 다음을 포함하는 것을 특징으로 하는 반도체-온-절연체 구조체:
    게르마늄 반도체 물질;
    증진된 산소 함량을 갖는 게르마늄 반도체 물질;
    적어도 한가지 타입의 양이온에 대해서 감소된 양이온 농도를 갖는 유리 또는 유리 세라믹 물질;
    적어도 한가지 타입의 양이온에 대해서 증진된 양이온 농도를 갖는 유리 또는 유리 세라믹 물질; 및
    유리 또는 유리 세라믹.
KR1020087019021A 2006-01-03 2006-12-22 게르마늄 온 유리 및 유리-세라믹 구조체 KR20080092403A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US75593406P 2006-01-03 2006-01-03
US60/755,934 2006-01-03
US11/415,732 2006-05-01
US11/415,732 US7456057B2 (en) 2005-12-31 2006-05-01 Germanium on glass and glass-ceramic structures

Publications (1)

Publication Number Publication Date
KR20080092403A true KR20080092403A (ko) 2008-10-15

Family

ID=38228811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087019021A KR20080092403A (ko) 2006-01-03 2006-12-22 게르마늄 온 유리 및 유리-세라믹 구조체

Country Status (5)

Country Link
EP (1) EP1974375A2 (ko)
JP (1) JP2009528673A (ko)
KR (1) KR20080092403A (ko)
CN (1) CN101371348B (ko)
WO (1) WO2007079077A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
JP5649579B2 (ja) * 2008-09-26 2015-01-07 コーニング インコーポレイテッド ガラス−セラミックベース絶縁体上半導体構造及びその作成方法
US8341976B2 (en) * 2009-02-19 2013-01-01 Corning Incorporated Method of separating strengthened glass
JP2012121757A (ja) * 2010-12-08 2012-06-28 Nippon Electric Glass Co Ltd 高屈折率ガラス
CN108658454A (zh) * 2018-07-31 2018-10-16 中南大学 一种低热膨胀系数无碱高铝硼硅酸盐玻璃及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273827A (en) * 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
US5968857A (en) * 1997-03-31 1999-10-19 Corning Incorporated Glass-ceramics
US6319867B1 (en) * 1998-11-30 2001-11-20 Corning Incorporated Glasses for flat panel displays
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP4726399B2 (ja) * 2003-05-29 2011-07-20 コニカミノルタオプト株式会社 ガラス基板
JP4726400B2 (ja) * 2003-05-29 2011-07-20 コニカミノルタオプト株式会社 ガラス基板の製造方法
US6852652B1 (en) * 2003-09-29 2005-02-08 Sharp Laboratories Of America, Inc. Method of making relaxed silicon-germanium on glass via layer transfer
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Also Published As

Publication number Publication date
WO2007079077A3 (en) 2007-12-13
EP1974375A2 (en) 2008-10-01
WO2007079077A2 (en) 2007-07-12
CN101371348B (zh) 2011-11-16
CN101371348A (zh) 2009-02-18
JP2009528673A (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
US7456057B2 (en) Germanium on glass and glass-ceramic structures
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
US7473969B2 (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
US7262466B2 (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
US7960736B2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
KR20080092403A (ko) 게르마늄 온 유리 및 유리-세라믹 구조체
US8530998B2 (en) Substrate compositions and methods for forming semiconductor on insulator devices
JP5649579B2 (ja) ガラス−セラミックベース絶縁体上半導体構造及びその作成方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid