JP2009528673A - ガラスおよびガラスセラミック上ゲルマニウム構造 - Google Patents

ガラスおよびガラスセラミック上ゲルマニウム構造 Download PDF

Info

Publication number
JP2009528673A
JP2009528673A JP2008549505A JP2008549505A JP2009528673A JP 2009528673 A JP2009528673 A JP 2009528673A JP 2008549505 A JP2008549505 A JP 2008549505A JP 2008549505 A JP2008549505 A JP 2008549505A JP 2009528673 A JP2009528673 A JP 2009528673A
Authority
JP
Japan
Prior art keywords
glass
semiconductor
layer
germanium
insulator structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008549505A
Other languages
English (en)
Inventor
エス ダニエルソン，ポール
ジェイ デジネカ，マシュー
ピー ガドカリー，キショー
シー ラップ，ジョーゼフ
アール ピンクニー，リンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/415,732 external-priority patent/US7456057B2/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2009528673A publication Critical patent/JP2009528673A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C03C3/068—Glass compositions containing silica with less than 40% silica by weight containing boron containing rare earths
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/083—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound
    • C03C3/085—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal
    • C03C3/087—Glass compositions containing silica with 40% to 90% silica, by weight containing aluminium oxide or an iron compound containing an oxide of a divalent metal containing calcium oxide, e.g. common sheet or container glass
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/095—Glass compositions containing silica with 40% to 90% silica, by weight containing rare earths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Glass Compositions (AREA)
  • Laminated Bodies (AREA)

Abstract

直接的に、あるいは１層または複数層の中間層を介して、互いに接合される第１層および第２層を備えた絶縁体上半導体構造。上記第１層はゲルマニウムを含む実質的に単結晶の半導体材料を含むが、上記第２層は、上記第１層のゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミックを含む。

Description

関連出願の説明
本願は、２００６年１月３日付けで提出された米国仮特許出願第６０／７５５,９３４号の合衆国法典第３５巻第１１９条（ｅ）に規定する優先権を主張した出願である。
本発明は、ガラスまたはガラスセラミック上半導体のような絶縁体上半導体（ＳＯＩ）構造およびその作製方法に関するものである。特に本発明は、ガラスまたはガラスセラミック上ゲルマニウム構造（ＧｅＯＧ）に関し、さらに特に膨張特性が適合したガラスまたはガラスセラミック上ゲルマニウム構造に関するものである。
現在、絶縁体上半導体構造に最も一般に使用されている半導体材料はシリコンである。このような構造は、文献においては絶縁体上シリコン構造と呼ばれ、このような構造に対しては「ＳＯＩ」という略語が適用されている。ＳＯＩ技術は、高性能の光発電用途（例えば太陽電池）、薄膜トランジスタ用途、および能動マトリクスディスプレーのようなディスプレーに関して急速に重要になってきている。公知の絶縁体上シリコンウェーハは、実質的に絶縁材料上単結晶シリコン（一般に厚さが０．１〜０．３μｍであるが、５μｍと厚い場合もある）からなる。
説明を容易にするために、以下の記載では「絶縁体上シリコン構造」という言葉が時折用いられている。絶縁体上半導体構造のこの特定の形式に対する呼び方は、本発明の説明を容易にするためであって、本発明の範囲を限定することを意図したものでも、そのように解釈されるべきものでも全くない。ここで一般的に絶縁体上半導体構造に対して用いられている「ＳＯＩ」という略語は、絶縁体上シリコン構造および絶縁体上ゲルマニウム構造の双方を含むがこれらに限定されない。同様に、一般的にガラス上半導体構造に対して用いられている「ＳＯＧ」という略語は、ガラス上シリコン（ＳｉＯＧ）構造およびガラス上ゲルマニウム（ＧｅＯＧ）構造の双方を含むがこれらに限定されない。ＳＯＧという術語は、ガラスセラミック上半導体構造をも含むことを意図しており、ガラスセラミック上シリコン構造を含むが、これに限定されない。略語ＳＯＩはＳＯＧ構造の上位概念である。
ＳＯＩ構造を得るための種々の方法の中には、格子整合された基板上にＳｉをエピタキシャル成長させる方法がある。別の方法には、ＳｉＯ２からなる酸化物層が成長せしめられた別のシリコンウェーハ上に単結晶シリコンを接合し、次いで上部のウェーハを研磨またはエッチングによって、例えば０．１〜０．３μｍの単結晶シリコンにする方法がある。さらに別の方法には、水素イオンまたは酸素イオンが注入されるイオン注入法があり、酸素イオン注入の場合には、Ｓｉによって上面を覆われたシリコンウェーハ内に埋め込まれた酸化物層を形成し、水素イオン注入の場合には、薄いＳｉ層を分離(剥離)させて、酸化物層を備えた別のＳｉウェーハに接合することになる。
従来の二つの方法は、コストおよび／または接合強度および耐久性の点で満足できる構造が得られなかった。水素イオン注入を含む後者の方法は、必要なエネルギーが酸素注入エネルギーの５０％であり、かつ必要な注入量が２桁も低いために注目を惹き、それ以前の方法よりも有利と判断されている。
水素イオン注入法による剥離は、一般に以下のステップからなる。熱酸化層が単結晶シリコンウェーハ上に成長せしめられる。次に水素イオンがこのウェーハ中に注入されて、表面下の多数の欠陥を生じさせる。注入エネルギーは欠陥が生じる深さを決定し、注入量は欠陥の密度を決定する。次にこのウェーハは、室温において別のシリコンウェーハ（支持基板）に接触せしめられて、一時的な接合を形成する。次にこれら２枚のウェーハは約６００℃で熱処理されて、Ｓｉウェーハからシリコンの薄層を分離させるのに用いるために上記表面下の多数の欠陥を成長させる。得られたアセンブリは、次に１０００℃を超える温度に加熱されて、ＳｉＯ２の下層を伴ったＳｉ膜を支持基板、すなわちイオン注入を受けていないＳｉウェーハと完全に接合する。このようにして、この工程は、酸化物絶縁体を間にして別のシリコンウェーハに接合されたシリコン薄膜を備えたＳＯＩ構造を形成する。
コストはＳＯＩ構造を市場に提供するための重要な事項である。現在、上述した方法および構造のコストの主要部分は、酸化物Ｓｉ薄膜によって表面を覆われた酸化物を支持するシリコンウェーハのコストが占めており、すなわち、コストの主要部分は支持基板が占めている。支持基板として水晶を用いることが多くの特許文献（特許文献１〜６参照）に記載されているが、水晶はそれ自体が高価な材料である。支持基板の論議において、上述の引例の中には、水晶ガラス、ガラスおよびガラスセラミックに言及しているものがある。これらの引例に記載されている他の支持基板材料は、ダイアモンド、サファイヤ、炭化珪素、セラミック、金属およびプラスチックを含む。
特許文献７には、熱処理を用いて、基板上に単結晶シリコン膜を得る工程が開示されている。平らな面を備えた半導体材料のウェーハに対し下記の処理ステップを施される。すなわち、（１）イオンを用いたウェーハ面の衝撃による注入が、基板の大部分を構成する下部領域を画成する細かい気泡からなる層と、薄膜を構成する上部領域とを生成させ、（２）少なくとも１層の硬い材料層によって構成された補強材を上記ウェーハの平らな面に接触させ、（３）上記ウェーハと上記補強材とからなるアセンブリを、上記イオン衝撃が行なわれた温度よりも高い温度で、かつ上記細かい気泡内に圧力効果を生じさせ、そして薄膜と基板の大部分との間に分離を生じさせるのに十分な温度で第３ステージの熱処理を施す。この方法は、高温で処理するために、より安価なガラスまたはガラスセラミックを用いては実行不能である。
特許文献８には、ＳＯＧ構造を製造するための方法が開示されている。この工程は、（１）シリコンウェーハの表面に対し水素イオン注入を行なって接合面を生成させ、（２）このウェーハの接合面にガラス基板を接触させ、（３）ウェーハとガラス基板に対し圧力、温度および電圧を加えて、それら間の接合を促進し、（４）上記構造を通常の温度まで冷却して、シリコンウェーハからのガラス基板およびシリコン薄層の分離を促進することを含む。この特許文献８に開示されたＳＯＩ形成技術は、ガラス基板に接合された比較的薄い半導体層（例えば１〜５μｍ）が得られることを示している。
この半導体層の厚さは、用途によっては十分であり、一般に少なくとも２００μｍの厚さを示すバルクの半導体材料よりも優れているが、これらのシリコンまたはシリコンを主成分とする合金／酸化物ガラスまたは酸化物ガラスセラミックを主成分とするＳＯＩ構造は、例えばＭＯＳトランジスタ、光検知器およびその他の光電子デバイス、ならびに高性能太陽電池／光発電デバイスのようなその他の用途に対しては、満足できる厚さの半導体層を提供し得ない。
最近では、より薄い半導体層を有するＳＯＩ構造が特許文献９〜１１に記載されており、特に、ＧＯＩとしても知られている絶縁体上ゲルマニウムに基づくデバイスの作製方法が開示されている。上述のＧＯＩに関する出願に開示された半導体導電膜は２００ｎｍ（０．２μｍ）未満の厚さを有する。そこに開示されているように、シリコンよりも高いゲルマニウムのキャリア（正孔および電子）易動度および光吸収性の結果として、薄膜、高性能／高量子効率の用途／デバイスに効果的である。高い電子および正孔の易動度に加えて、ゲルマニウムは、シリコンによって必要とされるよりも低い接触抵抗および低いドーパント活性化温度のような他の利点を有し、したがって、浅い接合部の形成を容易にする。
上述の諸引例には「絶縁体」と記載されているが、これらは、一般に半導体材料（Ｇｅ，Ｓｉ，ＧａＡｓ，ＳｉＣ等）内に埋め込まれた、一般に酸化物または窒化物である絶縁体層であり、ガラスは非半導体材料基板として開示されている。Ｇｅに接合されるときの基板材料としてガラスを用いることに付随する一つの問題は、Ｇｅ膜と、このＧｅ膜が接合される基板との間に生じ得る熱膨張の不一致であり、この現象は、シリカガラス上Ｇｅ膜の場合に特に問題になる。膨張にかなりの不一致があると、高い膜応力および膜割れまたは層間剥離を招く可能性がある。
米国特許第６,１４０,２０９号明細書 米国特許第６,２１１,０４１号明細書 米国特許第６,３０９,９５０号明細書 米国特許第６,３２３,１０８号明細書 米国特許第６,３３５,２３１号明細書 米国特許第６,３９１,７４０号明細書 米国特許第５,３７４,５６４号明細書 米国特許出願第２００４／０２２９４４４号明細書 米国特許出願第２００５／００９３１００号明細書 米国特許出願第２００５／００４２８４２号明細書 米国特許第６,７５９,７１２号明細書
上述した薄膜ＧｅＯＩの利点にも拘わらず、ガラスを絶縁体／基板として用いる場合の上述した不一致は一般に存在しており、未だ解決されていない。そこで、上述の膨張不一致問題を生じないガラス絶縁体／基板を備えたＧｅＯＩデバイス、特にＧｅＯＧデバイス、すなわち、Ｇｅ半導体膜のＣＴＥ特性と相性が良い熱膨張特性を有する基板を備えたＧｅＯＧデバイスのニーズがある。
本発明の一実施の形態は、直接的に、あるいは１層または複数層の中間層を介して、互いに接合される第１および第２層を備えた絶縁体上半導体構造に関する。上記第１層はゲルマニウムを含む実質的に単結晶の半導体材料を含むが、上記第２層は、上記第１層のゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミックを含む。
さらなる実施の形態においては、上記第２層が、上記第１層のゲルマニウムの線熱膨張係数の±１０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミックを含む。
本発明のさらなる特徴および利点は、下記の詳細な説明に記載されており、その一部は、当業者であれば、下記の説明から直ちに明らかになるであろうし、かつ下記の説明および請求項のみでなく、添付の図面の通りに本発明を実施することによって認識するであろう。
上記の概要説明および下記の詳細説明の双方は、本発明の単なる例示であって、請求項に記載された本発明の性質および性格を理解するための概観または骨組の提供を意図したものであることを理解すべきである。
本発明の種々の態様の説明のために、現在において好ましい形式の図面が示されているが、本発明は、図示された配列および手段に限定されるものではないことを理解すべきである。
類似の要素には類似の番号が付されている図面を参照すると、図１には、本発明の一つまたは複数の実施の形態によるＧｅＯＧ構造１００が示されている。このＧｅＯＧ構造１００は、ゲルマニウムからなる実質的に単結晶の半導体材料からなる第１層１０２と、このゲルマニウムの第１層の線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミックからなる第２層１０４とを含むことが好ましい。
別の実施の形態においては、ＧｅＯＧ構造１００が、ゲルマニウムからなる実質的に単結晶の半導体材料からなる第１層１０２と、このゲルマニウムの第１層の線熱膨張係数の±１０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミックからなる第２層１０４とを含むことが好ましい。
上記ＧｅＯＧ構造１００は、例えば、有機発光ダイオード（ＯＬＥＤ）および液晶ディスプレー（ＬＣＤ）を含むディスプレー用途、ならびに集積回路のような薄膜トランジスタ（ＴＦＴ）の製造に関連して用いられるのに適している。この薄いＧｅ膜／ガラスＧｅＯＧ構造は、高性能太陽電池／光発電装置に用いるのに特に適している。
層１０２の半導体材料は、実質的に単結晶のゲルマニウムの形態であることが好ましい。「実質的に」という言葉は、半導体材料が、格子欠陥または結晶粒界のような内部欠陥または表面欠陥を本質的にまたは目的的に添加されて少なくとも若干は含んでいることを考慮したものである。また、「実質的に」という言葉は、或る種のドーパントがバルク半導体の結晶構造を歪ませる、さもなければ影響を与える事実を反映したものである。実質的に単結晶のゲルマニウム材料は、少なくとも９０％のＧｅと、したがって１０％までの、例えばＳｉのような他の成分および／またはドーパントとを含む。
ゲルマニウム半導体である第１層１０２は一般に厚さが約１μｍ未満であるが、電子回路に用いる場合は０．０５〜０．５μｍの間の厚さが望ましく、光発電用には１〜１０の間の厚さが望ましい。第１層のゲルマニウム半導体材料は、一般に約６１×１０−７／℃のＣＴＥ（２５〜３００℃）を示す。
ガラスまたはガラスセラミック基板１０４は、酸化物ガラスまたは酸化物ガラスセラミックから形成されていることが好ましい。必ずしも必要ではないが、ここに記載されている実施の形態は、約１０００℃未満の歪み点を示す酸化物ガラスまたは酸化物ガラスセラミックを含むことが好ましい。従来のガラス製造分野におけると同様に、歪み点は、ガラスまたはガラスセラミックが１０１４．６ポアズ（１０１３．６Ｐａ．ｓ）の粘度を有する温度である。酸化物ガラスと酸化物ガラスセラミックとの間では、一般的に製造が簡単なために、したがってより広く入手可能で安価なために、現在ではガラスが好ましい。
上記ガラス基板は、約０．１ｍｍから約１０ｍｍまでの範囲内の厚さを有することが好ましく、約０．５ｍｍから約１ｍｍまでの範囲内の厚さが最も好ましい。或るＧｅＯＧに関しては、例えばＧｅＯＧ構造が高周波で作動される場合に生じる寄生容量効果を避けるために、絶縁層が１μｍ以上の厚さを有することが好ましい。過去においては、このような厚さのものを得るのが困難であった。本発明によれば、約１μｍ以上の厚さを有するガラス基板１０４を単純に用いることにより、約１μｍよりも厚い絶縁層を有するＧｅＯＧ構造が容易に得られる。
一般に、ガラスまたはガラスセラミック基板１０４は，本発明の処理ステップのみでなく、これに続くＧｅＯＧ構造１００上に施される処理を通じて、Ｇｅ半導体層１０２を支持するのに十分な厚さを有しなければならない。ガラス基板の厚さにおける理論的な上限はないものの、ガラス基板１０４の厚さが増大するほど、ＧｅＯＧ構造１００の形成における処理ステップのうちの少なくとも或るステップを成し遂げるのが困難になるので、支持機能に必要な、または理想的なＧｅＯＧ構造１００に関して望ましい厚さを超える厚さは一般に好ましくない。
上記酸化物ガラスまたは酸化物ガラスセラミック１０４は、シリカを主成分とするものが好ましい。したがって、酸化物ガラスまたは酸化物ガラスセラミック中のＳｉＯ２の量は、３０重量％を超えることが、実施の形態によっては７０重量％を超えることが好ましい。本発明の一つまたは複数の実施の形態の実施においては、シリカを主成分としないガラスまたはガラスセラミックを用いてもよいが、それらはより高価および／または動作性能が劣るので、一般に好ましくない。シリカを主成分とするか、あるいはしないかに拘わらず、ガラスの重要な特徴は、一般に約６１×１０−７／℃であるゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を示すことである。実施の形態によっては、ガラス基板の線熱膨張係数（２５〜３００℃）を５０〜７０×１０−７／℃の範囲内にすべきであり、さらに別の実施の形態においては、ガラス基板の線熱膨張係数（２５〜３００℃）をゲルマニウムの線熱膨張係数である約６１×１０−７／℃に一致させるべきである。
例えばディスプレーおよび光発電用途のような用途においては、ガラスまたはガラスセラミック１０４が、可視光、近紫外線、および／または赤外線の波長範囲において透光性を有することが好ましく、例えば３５０ｎｍから２μｍまでの波長範囲において透光性を有することが好ましい。
ガラスまたはガラスセラミック基板１０４は、単一のガラスまたはガラスセラミックからなることが好ましいが、必要であれば貼り合わせ構造を用いてもよい。貼り合わせ構造が用いられた場合、Ｇｅ半導体層１０２に最も近接した層は、単一のガラスまたはガラスセラミックからなるガラス基板１０４に関して説明した特性を有することが好ましい。Ｇｅ半導体層１０２から遠い層もこのような特性を有することが好ましいが、これらはＧｅ半導体層１０２と直接相互作用を行なわないので、緩やかな特性を有していてもよい。後者の場合、ガラス基板１０４に関して特定された特性がもはや満足されない場合に、ガラスまたはガラスセラミック基板１０４が使命を終えたと認められる。
本発明に用いるのに望ましいガラスは、ゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）である上述したＣＴＥ特性を有するアルカリ、アルカリ土類、または希土類アルミノ珪酸塩またアルミノ硼珪酸塩ガラスである。これに加えて、ゲルマニウムの融点が９７３℃以下と比較的低いために、推奨される接合温度はゲルマニウムの融点よりも低くなければならない。したがって、少なくとも５００℃から９００℃までの歪み点を示すガラス基板、ガラスを主成分とする基板を一般に使用することができる。ガラスを主成分とする基板の歪み点よりも低い接合温度が一般に用いられ、かつガラスを主成分とする構造とゲルマニウム材料との間で必要かつ十分な接合が得られる適当な接合温度は、当業者の知識の範囲内であることに注目すべきである。
第１の実施の形態において、ガラス上ゲルマニウム構造に用いるためのガラスは、重量％で計算してかつ酸化物基準のバッチから計算して、１５〜４５％のＳｉＯ２、７．５〜１５％のＡｌ２Ｏ３、１５〜４５％のＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯおよび５５％までのＲＥ２Ｏ３を含む組成を有し、ＲＥは、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ、Ｔｂ，Ｄｙ、Ｈｏ，Ｅｒ，Ｔｍ、Ｙｂ，Ｌｕからなる希土類元素群およびそれらの混合体から選ばれる。
さらに別の実施の形態において、ガラス上ゲルマニウム構造に用いるためのガラスは、重量％で計算してかつ酸化物基準のバッチから計算して、５５〜６５％のＳｉＯ２、８〜２０％のＡｌ２Ｏ３、および１２〜３０％のＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ＋ＺｎＯ＋ＴｉＯ２＋ＺｒＯ２を含む組成を有する。上記組成は、アルカリ化合物（Ｎａ２Ｏ，Ｋ２Ｏ，Ｌｉ２Ｏ）化合物を含まないことが好ましいが、１０％までのアルカリであれば許容できる。
さらに別の実施の形態において、ガラス上ゲルマニウム構造に用いるためのガラスは、重量％で計算してかつ酸化物基準のバッチから計算して、４５〜７０％のＳｉＯ２、２．５〜３０％のＡｌ２Ｏ３、０〜８％のＢ２Ｏ３、２．５〜３０％のＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ、および１〜２０％のＬａ２Ｏ３＋Ｙ２Ｏ３を含む組成を有する。
本発明に用いるのに適した代表的なＣＴＥが適合したガラスは、下記の表１に重量％で示されており、熟練した職人であれば、これらのおよび他の適当なガラス組成物を標準的な方法を用いて作製することが可能である。例えば、酸化物、ハロゲン化物（例えばＡｌＣｌ３）窒化物、および／または炭化物（ＣａＣＯ３）の粉末をボールミル内で１持間混合して１ｋｇのバッチを作製することによって、下記に掲げられたガラスを作製することができる。混合されたバッチは次にＰｔ坩堝内に入れられ、１５５０〜１６５０℃のグロバー炉内で一晩溶融され、その後、溶融されたガラスはスチールプレート上に注がれ、７００℃と８００℃の間の温度でアニールされて応力を和らげる。
これらのガラスの特性は、熟練した職人が成分を変えることによって調整することができる。例えば、ＳｉＯ２成分を増やし、かつＲＥ２Ｏ３（ＲＥは希土類で、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ、Ｔｂ，Ｄｙ、Ｈｏ，Ｅｒ，Ｔｍ、Ｙｂ，Ｌｕを含む）に対するＡｌ２Ｏ３の比を増大させることによってのみでなく、ＲＥ２Ｏ３の種類を変えることによっても歪み点は上昇する。例えば、Ｌａ２Ｏ３をＹ２Ｏ３に置き換えると、歪み点は上昇し、ＣＴＥは低下する。熟練した職人は、下記に記載されている接合法に用いるのにより好適なガラスを得るために、下記に掲げたアルカリイオンおよびアルカリ土類イオンを含まない組成物に対し少量の（例えば数％までの）アルカリイオンおよびアルカリ土類イオンを添加することができる。しかしながら、ナトリウムイオンはシリコントランジスタに対して有害なことがよく知られており、ゲルマニウムに対しても同様に避けるべきであると推定される。特に最高処理温度が６５０℃前後のために、低い拡散速度を有するより大きいアルカリイオンが許容できる。したがって、ガラス組成はナトリウムを含まないことが最も好ましい。低イオン組成も好ましい。
Figure 2009528673
Figure 2009528673
本発明に用いるためのガラスセラミックは、上述と同様の、ゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するというＣＴＥ特性を示すことが望ましい。特に、下記の組成の範囲内のスピネル・ガラスセラミックは、必要な±２０×１０−７／℃特性を示すように形成することができる。
ＳｉＯ２ ３０〜５５％
Ａｌ２Ｏ３ １８〜２８％
ＺｎＯ ８〜２０％
ＭｇＯ ０〜６％
ＣａＯ ０〜３％
ＳｒＯ ０〜３％
ＢａＯ ０〜３％
Ｋ２Ｏ ０〜１０％
Ｒｂ２Ｏ＋Ｃｓ２Ｏ ０〜１５％
ＴｉＯ２ ０〜１０％
ＺｒＯ２ ０〜１０％
本発明のガラス上ゲルマニウム構造に用いるためのガラスセラミックは、下記の表３に開示されているものを含む。そこに開示されているガラスセラミックは、当業者が周知の標準的なガラスセラミック製造法を用いて形成される。例えば、下記に開示されているガラスセラミックは、８００〜１０００℃の温度範囲における１〜１０時間の時間範囲においてセラミック化することができ、下記の二つの実施例は、８００℃において１時間、次いで９００℃において２時間の処理によってセラミック化された。
Figure 2009528673
ここで、図１のＧｅＯＧ構造の製造に関連する中間構造を生成させるために実行される処理ステップを示す図２および図３を参照する。ステップ２０２においては、剥離層１２２が半導体ウェーハ１２０(図３)の表面上に形成される。説明の目的で、半導体ウェーハ１２０は実質的に単結晶のＧｅウェーハであることが好ましい。
上記剥離層１２２は、Ｇｅ半導体ウェーハ１２０から分離され得るゲルマニウムからなる比較的薄い層であることが好ましい（後に説明する）。本発明の実施の形態は、剥離層の形成を如何なる特定の方法に限定するものではないが、一つの好適な方法は、イオン注入を用いて、Ｇｅウェーハ１２０の表面下に、脆弱化された領域を生成させることを含む。他のイオンまたは例えば硼素＋水素、ヘリウム＋水素のような多重イオン、または剥離のために文献で知られているようなイオンを用いてもよいが、実例として、水素イオン注入が用いられる。剥離層１２２の形成に適したその他の公知のまたは今後の進歩した技術も、本発明の精神および範囲から離れることなしに利用可能である。
一つの実施の形態において、単一ステップの水素注入のみが用いられ、Ｇｅウェーハを、１×１０１６〜１×１０１７イオン／ｃｍ２の間の注入量のＨイオン注入に曝す。別の低注入量の注入ステップにおいては、Ｇｅウェーハが多重イオン、注入量の低い多重イオン注入ステップに曝される。特に、ＨとＨｅを組み合わせた、注入量の低いイオン注入が行なわれ、先ずＧｅウェーハが１×１０１５〜１×１０１６イオン／ｃｍ２の間の範囲のＨイオン注入に曝され、次いで再び低い注入レベルの１×１０１５〜１×１０１６イオン／ｃｍ２の間の範囲のヘリウムイオン注入に曝される。
剥離層１２２を生成させるのに如何なる技術を利用しても問題はないが、Ｇｅウェーハが表面上の（例えば水素）イオン濃度を低下させるように処理されるのが好ましい。例えば、ステップ２０４において、半導体ウェーハが洗浄されて清潔にされ、かつ剥離層１２２がマイルドな酸化を受けるのが好ましい。マイルドな酸化処理は、酸素プラズマ処理、オゾン処理、過酸化水素、過酸化水素およびアンモニア、過酸化水素および酸を用いた処理、ならびにこれらの処理の組合せを含む。これらの処理の間に、水素を末端基とする表面原子団がヒドロキシル基に酸化し、これがゲルマニウムウェーハの表面を親水性にすることが期待される。この処理は、酸素プラズマに関しては室温で、そしてアンモニアまたは酸処理に関しては２５〜１５０℃の間の温度で実行されるのが好ましい。この処理に続いて、ガラスが洗剤中で、次いで蒸留水によって洗浄され、その後硝酸で、次いで蒸留水でさらに洗浄される。
これらの処理は理想的であることに注目すべきである。もし、水素イオン濃度が低下しなければ、ゲルマニウムウェーハとガラスウェーハとの間に反発力が生じ、これは接合工程中により高い圧力を加えることによって克服される。
イオン注入に続いて、個々の構造体は電解法を用いて一体に接合されるのが好ましい。好ましい電解接合法は特許文献８に記載されており、その記載内容のすべてが引例として本明細書に組み入れられる。
最初に、適切な表面洗浄が実行されるのが好ましい。その後、中間構造体が直接的または間接的に接触せしめられて、図４に概略的に示された配列が得られる。この接触の前にまたは後に、Ｇｅ半導体ウェーハ１２０、剥離層１２２およびガラス基板１０４を含む構造体は差別的な温度勾配の下で加熱される。ガラス基板１０４は、半導体ウェーハ１２０および剥離層１２２よりも高い温度まで加熱される。実例では、ガラス基板１０４とＧｅ半導体ウェーハ１２０との温度差は約１００℃から１５０℃と高いほうがよいが、少なくとも１℃である。この温度差は、後の熱応力による半導体ウェーハ１２０からの剥離層１２２の分離を容易にするので、ゲルマニウムの熱膨張係数（ＣＴＥ）に適合したＣＴＥを有するガラスにとって望ましい。
ガラス基板１０４とＧｅ半導体ウェーハ１２０との間の温度差が安定化されると、機械的圧力が中間的アセンブリに印加される。好ましい圧力範囲は、約１から約５０psi（６．９〜３４．４Ｐａ）の間が好ましい。例えば１００psi（６９Ｐａ）を超える高い圧力の印加は、ガラスウェーハが破壊する原因となるので好ましくない。
ガラス基板１０４およびＧｅ半導体ウェーハ１２０は、ガラス基板１０４の歪み点の約±１５０℃以内の温度にされるのが好ましい。
次に、好ましくは陽極が、ガラス基板１０４に陰極が付されて、上記中間的アセンブリに対して電圧が印加される。この電圧の印加は、ガラス基板１０４内のアルカリイオンまたはアルカリ土類イオンを、Ｇｅ半導体／ガラス界面からさらにガラス基板１０４内に移動させる。これは二つの機能を果たす。すなわち、（１）アルカリイオンまたはアルカリ土類イオンの無い界面が生成され、（２）ガラス基板１０４が極めて反応性になり、比較的低い温度における加熱とともに強固にＧｅ半導体層に接合する。
図２のステップ２０８においては、中間的アセンブリがこれらの状態に或る時間（例えば約１時間以内）保たれた後、電圧印加が停止され、中間的アセンブリは室温まで冷却される。Ｇｅ半導体ウェーハ１２０とガラス基板１０４とが次に分離されるが、これは、もしこれらがすでに完全に自由になっていなければ、剥がすことを伴って、図１に示すように、薄いＧｅ半導体層が接合されたガラス基板１０４が得られる。
この分離は、熱応力による剥離層１２２の破砕によって達成されるのが好ましい。その代わりに、あるいはそれに加えて、分離を容易にするために、ウォータージェット切断のような機械的応力、または化学的エッチングを用いてもよい。
接合（加熱および電圧印加）工程中の雰囲気は、窒素および／またはアルゴンのような不活性雰囲気、あるいは単純に大気雰囲気でよいことに注目すべきである。
図１に示されているように、分離後に得られた構造体は、ガラス基板１０４およびこれに接合されたＧｅ半導体層１０２を含む。如何なる不要なＧｅ半導体層材料も、研磨技法により、例えばＣＭＰまたは当業者が周知の技法により除去されて、ガラス基板１０４上に単結晶ゲルマニウム層１０２が得られる。
Ｇｅ半導体ウェーハ１２０は、再利用されて他のＧｅＯＧ構造１００の製造を継続することができることに注目すべきである。
本発明の別の実施の形態が図５に断面図で示されていることに注目すべきである。ガラス上半導体構造３００は、上述と実質的に同様に第１層３０２および第２層３０４を備えている。ガラス上半導体構造３００は、ゲルマニウム半導体材料（３０６）、酸素含有量が高められたゲルマニウム半導体材料（３０８）、少なくとも一つの種類の陽イオンに関して低下せしめられた陽イオン濃度を有する、ゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミック（３１０）、少なくとも一つの種類の陽イオンに関して高められた陽イオン濃度を有するガラスまたはガラスセラミック（３１２）、およびガラスまたはガラスセラミック（３１４）を含む。
下記の非限定的実施例によって本発明をさらに説明する。
実施例１
直径１００ｍｍ、厚さ５００μｍのゲルマニウムウェーハ（＜１００＞）に対し、注入量４×１０１６イオン／ｃｍ２、注入エネルギー１００ＫｅＶをもってイオン注入を行なった。次にこのウェーハを、標準条件において１０分間酸素プラズマで処理して、表面の原子団を酸化した。下記の組成（重量％）
６４．１％ＳｉＯ２，８．４％Ｂ２Ｏ３，４．２％Ａｌ２Ｏ３，６．４％Ｎａ２Ｏ，
６．９％Ｋ２Ｏ，５．９％ＺｎＯ，４．０％ＴｉＯ２，０．１％Ｓｂ２Ｏ３
を有するアルカリ・アルミノ硼珪酸塩ガラスウェーハを提供した。
上記ガラスは、直径１００ｍｍ、線熱膨張係数はゲルマニウムのそれに適合し、歪み点は５２９℃であった。このガラスをフィッシャー・サイエンティフィック社製の洗剤であるContrad７０を用いて超音波槽内で１５分間洗浄し、次いで蒸留水により超音波槽内で１５分間洗浄した。その後、このガラスウェーハを１０％硝酸液中で洗浄し、再び蒸留水で洗浄した。これらの２枚のウェーハを、クリーンルーム内の遠心洗浄乾燥器内で蒸留水を用いて最終的に浄化した。次にこれら２枚のウェーハを接触させ、ウェーハ間に空気が捕捉されていないことを確認してから、これらウェーハをＳＵＳＳマイクロテック社製ボンダ内に導入した。ガラスウェーハは陰極上に配置し、ゲルマニウムウェーハは陽極上に配置した。２枚のウェーハを５２５℃（ゲルマニウムウェーハ）と５９５℃（ガラスウェーハ）に個別に加熱した。１７５０ボルトの電圧をウェーハ表面間に印加した。この電圧は２０分間印加し、電圧をゼロにしてからこれらウェーハを室温まで冷却した。次にこれらウェーハは容易に分離されてＧｅＯＧ構造が得られ、Ｇｅウェーハは後に再利用された。
この処理によって、卓越した特性を有するＧｅＯＧサンプルが得られた。特にこのＧｅＯＧサンプルは、ガラスの面上に強力に固着された薄い（０．５μｍ）、無欠陥のゲルマニウム膜を備えていた。図６は、処理中の障壁層形成を示すＴＯＦ二次イオン質量分析（ＳＩＭＳ）を表す。
実施例２
上述の実験を、組成中にアルカリを全く含まないアルカリ土類・アルミノ珪酸塩ガラス（特に上述のサンプル８に示されているカルシウム・アルミノ珪酸塩ガラス）ウェーハを用いて上述の実験を反復した。このガラスの歪み点は７３５℃であり、Ｇｅウェーハに適合したＣＴＥを示した。この場合も、ガラスに転移された無欠陥の卓越したＧｅ薄膜（０．５μｍ）が得られ、このことは、ガラス組成内のアルカリイオンの存在は必ずしも必要としないことの証明である。
本発明の精神および範囲から離れることなしに種々の変形、変更が可能なことは、当業者には明らかであろう。したがって、本発明は、添付の請求項およびそれらの均等物の範囲内でなされる種々の変形、変更をもカバーすることを意図するものである。
本発明の一つまたは複数の実施の形態によるＧｅＯＧデバイスの構造を示すブロック図 図１のＧｅＯＧ構造を製造するために実行される工程ステップのフローチャート 図２の工程を用いて図１のＧｅＯＧ構造を形成する工程を示すブロック図 図３の中間構造にガラス基板を接合する工程を示すブロック図 本発明の別の実施の形態によるＧｅＯＧ構造の概略的断面図 図４に示された形式を有しかつ本発明により作製されたたＧｅＯＧ構造のＴＯＦ二次イオン質量分析の深さ輪郭を示すグラフ
符号の説明
１００ ＧｅＯＧ構造
１０２，３０２ 第１層（ゲルマニウム半導体層）
１０４，３０４ 第２層（ガラスまたはガラスセラミック基板）
１２０ ゲルマニウム半導体
１２２ 剥離層
３００ ガラス上半導体構造
３０６，３０８ ゲルマニウム半導体材料
３１０，３１４ ガラスまたはガラスセラミック

Claims (10)

  1. 直接的に、あるいは１層または複数層の中間層を介して、互いに接合される第１層および第２層を備えた絶縁体上半導体構造において、
    前記第１層が、ゲルマニウムを含む実質的に単結晶の半導体材料を含み、
    前記第２層が、前記第１層のゲルマニウムの線熱膨張係数の±２０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有するガラスまたはガラスセラミックを含むことを特徴とする絶縁体上半導体構造。
  2. 前記ガラスまたはガラスセラミックが、５０〜７０×１０−７／℃の範囲内の線熱膨張係数（２５〜３００℃）を有することを特徴とする請求項１記載の絶縁体上半導体構造。
  3. 前記ガラスまたはガラスセラミックが、６１×１０−７／℃の線熱膨張係数（２５〜３００℃）を有することを特徴とする請求項１記載の絶縁体上半導体構造。
  4. 前記ガラスまたはガラスセラミックが、７００℃以上の歪み点を有することを特徴とする請求項１記載の絶縁体上半導体構造。
  5. 前記ガラスが、重量％で計算してかつ酸化物基準のバッチから計算して、１５〜４５％のＳｉＯ２、７．５〜１５％のＡｌ２Ｏ３、１５〜４５％のＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯおよび５５％までのＲＥ２Ｏ３を含む組成を有し、ＲＥが、Ｓｃ，Ｙ，Ｌａ，Ｃｅ，Ｐｒ，Ｎｄ，Ｓｍ，Ｅｕ，Ｇｄ、Ｔｂ，Ｄｙ、Ｈｏ，Ｅｒ，Ｔｍ、Ｙｂ，Ｌｕからなる希土類元素群およびそれらの混合体から選ばれたものであることを特徴とする請求項１記載の絶縁体上半導体構造。
  6. 前記ガラスが、重量％で計算してかつ酸化物基準のバッチから計算して、４５〜７０％のＳｉＯ２、２．５〜３０％のＡｌ２Ｏ３、０〜８％のＢ２Ｏ３、２．５〜３０％のＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ、および１〜２０％のＬａ２Ｏ３＋Ｙ２Ｏ３を含む組成を有することを特徴とする請求項１記載の絶縁体上半導体構造。
  7. 前記ガラスが、重量％で計算してかつ酸化物基準のバッチから計算して、５５〜６５％のＳｉＯ２、１０〜２０％のＡｌ２Ｏ３、および１５〜３０％のＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯを含む組成を有することを特徴とする請求項１記載の絶縁体上半導体構造。
  8. 前記ガラスセラミックが、重量％で計算してかつ酸化物基準のバッチから計算して、３０〜５５％のＳｉＯ２、１８〜２８％のＡｌ２Ｏ３、８〜２０％のＺｎＯ、０〜６％のＭｇＯ、０〜３％のＣａＯ、０〜３％のＳｒＯ、０〜３％のＢａＯ、０〜３％のＫ２Ｏ、０〜１５％のＲｂ２Ｏ＋Ｃｓ２Ｏ、０〜１０％のＴｉＯ２および０〜１０％のＺｒＯ２を含む組成を有することを特徴とする請求項１記載の絶縁体上半導体構造。
  9. 前記第１層と前記第２層との間の接合強度が少なくとも８Ｊ／ｍ２であることを特徴とする請求項１記載の絶縁体上半導体構造。
  10. 前記絶縁体上半導体構造の少なくとも一部が、
    ゲルマニウム半導体材料、
    酸素含有量が高められたゲルマニウム半導体材料、
    少なくとも一つの種類の陽イオンに関する陽イオン濃度が低下せしめられたガラスまたはガラスセラミック材料、
    ガラスまたはガラスセラミック、
    の順に並んでいることを特徴とする請求項１記載の絶縁体上半導体構造。
JP2008549505A 2006-01-03 2006-12-22 ガラスおよびガラスセラミック上ゲルマニウム構造 Pending JP2009528673A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US75593406P 2006-01-03 2006-01-03
US11/415,732 US7456057B2 (en) 2005-12-31 2006-05-01 Germanium on glass and glass-ceramic structures
PCT/US2006/049272 WO2007079077A2 (en) 2006-01-03 2006-12-22 Germanium on glass and glass-ceramic structures

Publications (1)

Publication Number Publication Date
JP2009528673A true JP2009528673A (ja) 2009-08-06

Family

ID=38228811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549505A Pending JP2009528673A (ja) 2006-01-03 2006-12-22 ガラスおよびガラスセラミック上ゲルマニウム構造

Country Status (5)

Country Link
EP (1) EP1974375A2 (ja)
JP (1) JP2009528673A (ja)
KR (1) KR20080092403A (ja)
CN (1) CN101371348B (ja)
WO (1) WO2007079077A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121757A (ja) * 2010-12-08 2012-06-28 Nippon Electric Glass Co Ltd 高屈折率ガラス

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
TWI437645B (zh) * 2008-09-26 2014-05-11 Corning Inc 玻璃陶瓷為主的絕緣層上半導體之結構及其製法
US8341976B2 (en) 2009-02-19 2013-01-01 Corning Incorporated Method of separating strengthened glass
CN108658454A (zh) * 2018-07-31 2018-10-16 中南大学 一种低热膨胀系数无碱高铝硼硅酸盐玻璃及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1171134A (ja) * 1997-03-31 1999-03-16 Corning Inc ガラスセラミック
JP2004352571A (ja) * 2003-05-29 2004-12-16 Minolta Co Ltd ガラス組成物及びガラス基板
JP2004352570A (ja) * 2003-05-29 2004-12-16 Minolta Co Ltd ガラス組成物及びガラス基板
WO2005029576A2 (en) * 2003-02-18 2005-03-31 Corning Incorporated Glass-based soi structures
JP2005109448A (ja) * 2003-09-29 2005-04-21 Sharp Corp 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273827A (en) * 1992-01-21 1993-12-28 Corning Incorporated Composite article and method
JP4547093B2 (ja) * 1998-11-30 2010-09-22 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1171134A (ja) * 1997-03-31 1999-03-16 Corning Inc ガラスセラミック
WO2005029576A2 (en) * 2003-02-18 2005-03-31 Corning Incorporated Glass-based soi structures
JP2006518116A (ja) * 2003-02-18 2006-08-03 コーニング インコーポレイテッド ガラスベースｓｏｉ構造
JP2004352571A (ja) * 2003-05-29 2004-12-16 Minolta Co Ltd ガラス組成物及びガラス基板
JP2004352570A (ja) * 2003-05-29 2004-12-16 Minolta Co Ltd ガラス組成物及びガラス基板
JP2005109448A (ja) * 2003-09-29 2005-04-21 Sharp Corp 層転位によりガラス上に緩和したシリコンゲルマニウムを作製する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012121757A (ja) * 2010-12-08 2012-06-28 Nippon Electric Glass Co Ltd 高屈折率ガラス

Also Published As

Publication number Publication date
CN101371348B (zh) 2011-11-16
KR20080092403A (ko) 2008-10-15
WO2007079077A3 (en) 2007-12-13
CN101371348A (zh) 2009-02-18
WO2007079077A2 (en) 2007-07-12
EP1974375A2 (en) 2008-10-01

Similar Documents

Publication Publication Date Title
US7456057B2 (en) Germanium on glass and glass-ceramic structures
US7262466B2 (en) Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US7473969B2 (en) High strain glass/glass-ceramic containing semiconductor-on-insulator structures
US7691730B2 (en) Large area semiconductor on glass insulator
US20080286539A1 (en) Glass-based semiconductor on insulator structures and methods of making same
KR20070065235A (ko) 개선된 이온 주입 공정을 이용하여 제조된 반도체 온글래스 절연체
US7960736B2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
JP2009528673A (ja) ガラスおよびガラスセラミック上ゲルマニウム構造
JP5579614B2 (ja) 半導体・オン・インシュレータ装置を形成するための基板組成および方法の改善
KR101568897B1 (ko) 유리 세라믹계 반도체-온-절연체 구조 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121225

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507