JP2013503484A - 半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法 - Google Patents
半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法 Download PDFInfo
- Publication number
- JP2013503484A JP2013503484A JP2012526896A JP2012526896A JP2013503484A JP 2013503484 A JP2013503484 A JP 2013503484A JP 2012526896 A JP2012526896 A JP 2012526896A JP 2012526896 A JP2012526896 A JP 2012526896A JP 2013503484 A JP2013503484 A JP 2013503484A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- temperature
- semiconductor wafer
- glass
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 239000012212 insulator Substances 0.000 title description 7
- 239000011521 glass Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 123
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 238000005868 electrolysis reaction Methods 0.000 claims abstract description 6
- 230000001939 inductive effect Effects 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 235000012431 wafers Nutrition 0.000 description 44
- 150000002500 ions Chemical class 0.000 description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000002245 particle Substances 0.000 description 17
- 150000001768 cations Chemical class 0.000 description 15
- 239000000463 material Substances 0.000 description 15
- 239000011734 sodium Substances 0.000 description 11
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052708 sodium Inorganic materials 0.000 description 10
- 239000003513 alkali Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 239000002241 glass-ceramic Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000000075 oxide glass Substances 0.000 description 4
- 239000002419 bulk glass Substances 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000002585 base Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008029 eradication Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Joining Of Glass To Other Materials (AREA)
- Thin Film Transistor (AREA)
Abstract
ガラス基体の第１面を半導体ウェファーに直接又は間接的に接触させるステップと、ガラス基体の第１面に対向するガラス基体の第２面の温度が、第１面の温度より低くなるよう、ガラス基体及び半導体ウェファーの少なくとも一方を加熱するステップと、ガラス基体と半導体ウェファーとを横断して電圧を印加するステップと、接触、加熱、及び電圧を維持することにより、電気分解によって、半導体ウェファーとガラス基体との陽極接合を誘導するステップと、を有して成る、半導体オンガラス（ＳＯＧ）構造体を形成する方法及び装置。
Description
本出願は、その内容に依拠し本引用によりそっくりそのまま本明細書に組み込まれたものとする、米国正規特許出願第１２／５４７５２２号（出願日：２００９年８月２６日、名称：半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法）の便益及び優先権を主張するものである。
本発明は改良型陽極接合法を用いた半導体オンインシュレータ（ＳＯＩ）構造体の製造に関するものである。
今日まで、半導体オンインシュレータ構造体に使用される最も一般的な半導体材料はシリコンである。かかる構造体は文献においてシリコンオンインシュレータと呼ばれ“ＳＯＩ”という略称が用いられている。高性能薄膜トランジスタ、太陽電池、アクティブ・マトリクス・ディスプレイのような表示装置にとって、ＳＯＩ技術は益々重要になっている。ＳＯＩ構造体は実質的に単結晶のシリコンから成る薄層を絶縁材料の上に有している。
ＳＯＩ構造体を得る様々な方法の中に、格子整合した基板にシリコン（Ｓi）をエピタキシャル成長させる方法がある。別の方法には、ＳiＯ２酸化層を成長させたシリコンウェハー上に単結晶シリコンウェハーを接合し、上部ウェハーを、例えば、０．０５〜０．３μｍの単結晶シリコン層に研磨又はエッチングする方法がある。更に別の方法には、水素イオン又は酸素イオンを注入するイオン注入法があり、酸素イオンを注入する場合にはシリコンウェファー内にＳｉに覆われた埋め込み酸化物層が形成され、水素イオン注入の場合にはＳｉの薄層が分離（剥離）され、酸化物層を有する別のＳｉウェファーに結合される。
これ等の方法によってＳＯＩ構造体を製造すると費用が嵩む。水素イオンを注入する後者の方法は一定の注目を集め、必要な注入エネルギーが酸素イオン注入の場合の５０％未満、かつ必要な線量が２桁低いことから、前者の方法よりも有利であるとされている。
ＳｉＯＧ構造体を製造する方法が特許文献１に開示されている。この方法は（ｉ）シリコンウェファーの表面を水素イオン注入に晒し接合面を形成するステップと、（ｉｉ）ウェファーの接合面をガラス基板に接触させるステップと、（ｉｉｉ）ウェファー及びガラス基板に圧力、温度、及び電圧を加えて両者の接合を促進するステップと、（ｉｖ）構造体を常温まで冷却するステップと、（ｖ）ガラス基板及びシリコンの薄層をシリコンウェファーから分離するステップと、を有している。
ＳＯＩ構造体の製造方法は成熟しているが、ＳＯＩ構造体を利用した最終製品の性能は半導体材料及び絶縁基板の特性によって制限される。従って、ＳＯＩ構造体の（他の特性を含めた）物理的、電気的、温度的、及び光学的特性を引き続き向上させることが望ましい。
説明の便宜上、以下の説明において、ときによりＳＯＩ構造体について説明する。本発明の説明を容易にするため、特定の種類のＳＯＩ構造体について言及するが、それによっていささかも本発明の範囲を限定することを意図するものではなく、またそう解釈されるべきものではない。本明細書においてＳＯＩという略称は、半導体オンガラス（ＳＯＧ）構造体、シリコンオンインシュレータ構造体（ＳＯＩ）、及びシリコンオンガラス（ＳｉＯＧ）を含み、これに限定されない半導体オンインシュレータ構造体を広く意味するものであると共に、シリコンオンガラスセラミック構造体も含むものである。
図１において、特許文献１の方法を用いてＳＯＧ構造体１００を形成する場合、ガラス基体１０２及び半導体ドナーウェファー（図示してないが、それから半導体層１０４が得られる）が３００℃を超える温度に加熱される。これにより、陽極接合及びバリア層の形成に必要なガラス基体１０２内のイオン移動度が増大する。ガラス基体はガラスの歪み点より約５０℃低い約５７５℃〜６００℃に加熱することができる。
図２において、フラットパネルディスプレイのような多くの用途において望ましくない沈殿粒子がガラス基体１０２の裏面１０６に形成されることを発見した。分析の結果、これ等の粒子は主としてガラス基体１０２からの浮遊ナトリウムによるものであることが分かった。図２は前記ＳＯＧ形成方法によってドナー半導体ウェファーを約５２５℃、ガラス基体１０２を約５７５℃として陽極接合を行った後のＳＯＧ１００の裏面１０６におけるこのような粒子の光学顕微鏡像（５０倍）である。
ナトリウムがガラス基体１０２の裏面１０６に沈殿する理由は、ガラス内におけるナトリウムの移動度が高いこと及び駆動力（電圧）を受けることである。ナトリウムの移動度又は印加される駆動力を低減することによって裏面側の粒子レベルを低下させることができる。どのような機械システムを用いてガラス基体１０２の裏面１０６に電圧を印加する場合であっても、意図せずに接着機の電極のような微細部品に駆動力が集中する。ある意味で、このような微細部品は避雷針に似た機能を果たし高電界が形成され、それによって局部的にナトリウムが集中する。電極表面の平滑化によって粒子を低減できることは知られているが、完全に無くすことはできない。陽極接合によって半導体材料とガラス基体との強力な接合力が得られると共にその場バリア層が形成され、製品上のメリットとなるため、駆動力を除去すること（即ち、電圧を印加しない熱接合）は好ましくない。
ナトリウムがガラス基体１０２の裏面１０６に沈殿する理由は、ガラス内におけるナトリウムの移動度が高いこと及び駆動力（電圧）を受けることである。ナトリウムの移動度又は印加される駆動力を低減することによって裏面側の粒子レベルを低下させることができる。どのような機械システムを用いてガラス基体１０２の裏面１０６に電圧を印加する場合であっても、意図せずに接着機の電極のような微細部品に駆動力が集中する。ある意味で、このような微細部品は避雷針に似た機能を果たし高電界が形成され、それによって局部的にナトリウムが集中する。電極表面の平滑化によって粒子を低減できることは知られているが、完全に無くすことはできない。陽極接合によって半導体材料とガラス基体との強力な接合力が得られると共にその場バリア層が形成され、製品上のメリットとなるため、駆動力を除去すること（即ち、電圧を印加しない熱接合）は好ましくない。
接合した後、湿式化学洗浄によって部分的に粒子を除去することができるが、ガラス基体１０２に窪みが残るため同様に望ましくない。
本明細書に開示した実施の形態は、陽極接合処理中における温度を調整することによって裏面側の粒子レベルを低減するものである。例えば、陽極接合処理において、ガラス基体１０２の裏面１０６（半導体ドナーとガラスとの界面の対向面）を比較的低い温度、即ちイオン伝導が可能且つできるだけ低い温度に保持する。このような温度はガラスの種類及び特性によって異なる。ガラス基体１０２の裏面１０６の温度制限、即ち、イオン伝導度の制限により、ガラス内部の浮遊ナトリウムの逃避能力及び沈殿物の形成能力を低減される。（直接又は間接的に半導体ドナーウェファーに接触している）ガラス基体の前面を高温に加熱することができ、それによってサイクルタイムが低減されると共に半導体とガラスとの界面におけるイオン移動度が（ガラス基体裏面の低温度と比較して）増大する。その結果得られるＳＯＧ構造体は、他の特性を落とさずにガラス基体裏面の粒子を大幅に低減したものとなる。
本明細書に開示した１つ以上の実施の形態によれば、ガラス基体の第１面を半導体ウェファーに直接又は間接的に接触させるステップと、ガラス基体の第１面に対向する基体の第２面の温度が、第１面の温度より低くなるようガラス基体及び半導体ウェファーの少なくとも一方を加熱するステップと、ガラス基体と半導体ウェファーとを横断して電圧を印加するステップと、接触、加熱、及び電圧を維持することにより、電気分解によって、半導体ウェファーとガラス基体との陽極接合を誘導するステップとを有し成ることを特徴とする、半導体オンガラス構造体を形成する方法及び装置が提供される。
加熱するステップは、ガラス基体の第２面の温度がガラス基体の第１面の温度より少なくとも５０℃、例えば、約５０℃〜約１５０℃低くなるようガラス基体及び半導体ウェファーの少なくとも一方を加熱することを含んで成ることができる。
また、加熱するステップは、ガラス基体の第１面と半導体ウェハーとの接合部を、ガラス基体の歪み点の約±３５０℃、例えば、ガラス基体の歪み点の約−２５０℃〜０℃又は約−１００℃〜−５０℃の範囲で加熱することを含んで成ることができる。
本明細書に開示した実施の形態の効果は、本明細書の詳細な技術的説明を読むことによってより良く理解できる。主な効果として、光学特性の向上、ＳＯＧ製造工程ステップの除去、接合後の形成工程における汚染の低減、及び処理装置の簡易化があげられる。約１マイクロメートル以上の粒子は肉眼で見えるため、フラットパネルディスプレイのような特定の用途にとって望ましくない。ＳＯＧ構造体における粒子数の削減及び／又はサイズの縮小により、かかる用途における有用性が増大する。裏面側粒子の低減又は撲滅によって、結合後におけるかかる粒子を除去するための洗浄ステップを改変又は省略できる可能性がある。これによって処理コストが低減し、スループットが向上する。ガラス基体内に存在する微量のナトリウムによって、特定の薄膜電子機器の性能が低下するため、ガラス基体表面のナトリウムを低減する処理が望ましい。陽極接合において、半導体ドナーウェファーとガラス基体との重畳体の一方の側のみを加熱することができ、これによって接合装置の簡易化、資本及び保守コストの削減が可能となる。
当業者にとって、添付図面と併せて本明細書の説明を理解することにより、その他の態様、特徴、効果等が明確になる。
本明細書に開示の様々な特徴を説明するため、現状において好ましい形態を図示するが、本発明は図示の構成及び手段に限定されるものではない。
本明細書に開示の１つ以上の実施の形態によるＳＯＧ素子の構造を示すブロック図。
沈殿粒子（主に浮遊ナトリウム）が形成されたＳＯＧのガラス基体の裏面を示す図。
本明細書に開示の１つ以上の態様による半導体／ガラス接合方法によって形成された中間構造体を示すブロック図。
本明細書に開示の１つ以上の態様による半導体／ガラス接合方法によって形成された中間構造体を示すブロック図。
本明細書に開示の１つ以上の態様による半導体／ガラス接合方法によって形成された中間構造体を示すブロック図。
改良した形成方法による沈殿粒子が形成されていないＳＯＧのガラス基体の裏面を示す図。
同じ参照数字が同様の要素を示す図面において、図１は本明細書に開示の１つ以上の実施の形態によるＳＯＧ構造体１００を示す図である。ＳＯＧ構造体１００はガラス基体１０２及び半導体層１０４を有している。ＳＯＧ構造体１００は、例えば、有機発光ダイオード（ＯＬＥＤ）ディスプレイや液晶ディスプレイを含む表示装置用薄膜トランジスタ（ＴＦＴ）、集積回路、光起電素子等の製造に関連して好適に使用される。
層１０４の半導体材料は実質的に単結晶材料から成ることができる。層１０４の説明に「実質的」という用語を用いた理由は、半導体材料は、一般に格子欠陥や多少の結晶粒界のような、本質的又は意図的に付加された少なくとも幾つかの内部及び表面欠陥を有していることを考慮しているからである。また、「実質的」という用語は、特定のドーパントが歪むか若しくは半導体材料の結晶構造に影響を及ぼす事実を反映したものでもある。
層１０４の半導体材料は実質的に単結晶材料から成ることができる。層１０４の説明に「実質的」という用語を用いた理由は、半導体材料は、一般に格子欠陥や多少の結晶粒界のような、本質的又は意図的に付加された少なくとも幾つかの内部及び表面欠陥を有していることを考慮しているからである。また、「実質的」という用語は、特定のドーパントが歪むか若しくは半導体材料の結晶構造に影響を及ぼす事実を反映したものでもある。
説明のために、半導体層１０４はシリコンから成っているものとする。しかし、半導体材料はシリコンを主成分とする半導体又は、ＩＩＩ−Ｖ, ＩＩ−ＩＶ, ＩＩ−ＩＶ−Ｖ族等の半導体のような、その他の任意の半導体であってもよい。これ等の材料の例には、シリコン（Ｓｉ）、ゲルマニウムドープシリコン（ＳｉＧｅ）、シリコンカーバイド（ＳｉＣ)、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡs)、ＧａＰ、及びＩｎＰがある。
ガラス基体１０２は酸化物ガラス又は酸化物ガラス‐セラミックから成ることができる。必須ではないが、本明細書に開示の実施の形態は、歪み点が約１０００℃未満の酸化物ガラス又はガラス−セラミックを備えることができる。ガラス製造分野で周知のように、歪み点はガラス又はガラス‐セラミックの粘度が１０１４．６ポアズ（１０１３．６Ｐａ・秒）になる温度である。酸化物ガラスと酸化物ガラス‐セラミックのうちのどちらかと言えば、製造が容易で広く利用され安価なガラスの方が有利である。
例として、ガラス基体１０２は、例えば、コーニング社の製品コード１７３７ガラス又はコーニング社のＥＡＧＬＥ２０００（登録商標）ガラス基体のような、アルカリ土類イオンを含むガラス基体から成ることができる。これ等のガラス材料は、例えば、液晶ディスプレイの製造のような特定の用途に使用されるものである。
これらのガラス材料の厚さは約０．１ｍｍ〜約１０ｍｍ、例えば、約０．５ｍｍ〜約３ｍｍである。一部のＳＯＧ構造体において、例えば、シリコン／二酸化シリコン／シリコンの構成を成す標準のＳＯＧ構造体を高い周波数で動作させた場合に生じる寄生容量効果を防止するために、厚さ約１μｍ以上の絶縁層を設けることが望ましい。これまで、かかる厚さを達成することは困難であったが、本発明によれば、単に厚さ約１μｍ以上のガラス基体１０２を用いることにより、厚さ約１μｍ以上の絶縁層を有するＳＯＧ構造体を容易に達成できる。ガラス基体１０２の厚さの下限は約１μｍである。
一般に、ガラス基体１０２は、接合処理ステップ及びその後ＳｉＯＧ構造体１００に対して行われる処理において、半導体層１０４を支持するのに十分な厚さを有している必要がある。ガラス基体１０２の厚さの論理的上限はないが、ガラス基体１０２が厚くなればなる程、ＳＯＧ構造体１００を形成する上において少なくとも一部の処理ステップがより困難になるため、支持機能又は最終ＳＯＧ構造体１００に必要とされる以上の厚さは好ましくない。
一般に、ガラス基体１０２は、接合処理ステップ及びその後ＳｉＯＧ構造体１００に対して行われる処理において、半導体層１０４を支持するのに十分な厚さを有している必要がある。ガラス基体１０２の厚さの論理的上限はないが、ガラス基体１０２が厚くなればなる程、ＳＯＧ構造体１００を形成する上において少なくとも一部の処理ステップがより困難になるため、支持機能又は最終ＳＯＧ構造体１００に必要とされる以上の厚さは好ましくない。
本発明の１つ以上の態様による、図１のＳＯＧ構造体１００の製造工程において形成される中間構造体を示す図３〜５について説明する。
まず、図３において、例えば、研磨や洗浄等によって、ドナー半導体ウェファー１２０の注入面１２１を下処理し、ガラス又はガラス−セラミック基体１０２への接合に適した比較的平坦且つ均一な注入面１２１を形成する。別の適切な半導体材料を用いることもできるが、説明のために、ここでは半導体ウェファー１２０は実質的に単結晶のＳｉウェファーとする。
注入面１２１に１回以上イオン注入処理を施し、ドナー半導体ウェファー１２０の注入面１２１の下部に脆弱領域を形成することによって剥離層１２２が形成される。本発明の実施の形態において、剥離層１２２の形成は特定の方法に限定されるものではないが、１つの適切な方法において、少なくともドナー半導体ウェファー１２０内に剥離層１２２が形成され始めるまで、ドナー半導体ウェファー１２０の注入面１２１に水素イオン注入処理が施される。従来の技術によって注入エネルギーを調整することにより、剥離層１２２の一般的な厚さである、例えば、３００〜５００ｎｍの厚さを達成することができるが、その他の妥当な厚さも本発明の範囲に属するものである。例として、水素イオン注入を取り上げたが、イオン１２５、ホウ素＋水素、ヘリウム＋水素のような多重イオン、あるいは剥離層に関する文献において知られているその他のイオンを使用することもできる。本発明の精神及び範囲を逸脱せずに、剥離層１２２を形成するための別の任意の方法又は以下に説明する適切な方法を用いることができる。
注入されるイオン種の特性とは無関係に、剥離層１２２に対する注入効果は結晶格子内の原子が正規の位置から移動することである。格子内の原子にイオンが衝突すると、原子が正規の位置から強制的に移動され、フレンケル対と呼ばれる空孔と格子間原子という一次欠陥が生じる。この注入を室温に近い温度で行うと、一次欠陥の要素が移動して空孔クラスタのような様々な種類の二次欠陥が生じる。
図３において、（ここでは陽極接合とも呼ぶ）電気分解によってガラス基体１０２を剥離層１２２に接合することができる。ここに引用することにより、そっくりそのまま本明細書に組み込まれたものとする米国特許第７，１７６，５２８号明細書に適切な電解接合の原理が記載されている。この方法の一部を以下に説明するが、本明細書に記載の１つ以上の実施の形態は、米国特許第７，１７６，５２８号明細書の電界接合法の改良に関連している。
接合処理において、ガラス基体１０２（及びまだ実施されていない場合は、剥離層１２２）の表面が適切に洗浄される。その後、中間構造体を直接又は間接的に接触させることにより図４に概略示す構成が得られる。従って、これによって得られた中間構造体は、バルク材料層であるドナー半導体ウェファー１２０、剥離層１２２、及びガラス基体１０２を含む重畳体である。
接触させる前又は接触させた後、ドナー半導体ウェファー１２０、剥離層１２２、及びガラス基体１０２から成る重畳体に熱１３０が加えられる。一部の電解接合方法においては、ガラス基体１０２をドナー半導体ウェファー１２０及び剥離層１２２より高い温度に加熱する微分温度勾配を規定しているが、本明細書の実施の形態は別の及び／又は追加のパラメータに重点を置いている。具体的には、ガラス基体１０２裏面の沈殿粒子の形成を抑制するため、ガラス基体１０２の第１面１０８に対向する裏面１０６の温度が第１面の温度より低くなるよう、ガラス基体１０２及び半導体ウェファー１２０の少なくとも一方を加熱する。例として、ガラス基体１０２の裏（第２）面１０６の温度が第１面１０８の温度より少なくとも５０℃、例えば、約５０℃〜約１５０℃低い温度にされる。
図４はガラス基体１０２の第２面１０６及びドナー半導体ウェファー１２０の裏面１１０の両方に対する加熱（他の条件１３０を含む）を示している。１つに態様によれば、重畳体の表面１０６及び１１０と熱連結するよう熱板を配置して必要な熱分布が与えられる。例えば、重畳体に対し温度及びその他の条件を与えるのに適した陽極接合装置が、ここに引用することにより、そっくりそのまま本明細書に組み込まれたものとする、同時係属出願の米国特許出願第１１/４１７，４４５号明細書（出願日：２００６年３月３日、名称：高温陽極接合装置）に記載されている。重畳体の両面１０６、１１０に熱板を当てるとき、望ましい熱分布を得るため、ガラス基体１０２の第２面１０６に当てられる熱板の温度がドナー半導体ウェファー１２０の裏面１１０に当てられる熱板の温度より低くされる。
別の実施の形態において、ガラス基体１０２の第２面１０６に熱板を当てず、ドナー半導体ウェファー１２０の裏面１１０に当てた熱板によって、重畳体を一方の側からのみ加熱する。ガラス基体１０２の第２面１０６にある種の板を当てることによって重畳体を保持し、圧力及び電圧を加えることができるが加熱には使用しない。これらの条件下において、ドナー半導体ウェファー１２０の裏面１１０に加える熱を調整することにより、ガラス基体１０２の第２面１０６の温度が第１面１０８の温度より約５０℃〜約１５０℃低い所望の温度差を得ることができる。
ガラス基体１０２とドナー半導体ウェファー１２０との接合部は、重畳体内部及び剥離層１２２とガラス基体１０２との陽極接合部においてイオン移動が誘発されるよう十分な温度に加熱される。温度はドナーウェファー１２０の半導体材料及びガラス基体の特性に依存する。例として、接合部の温度はガラス基体１０２の歪み点の約±３５０℃以内、より具体的には、歪み点の−２５０℃〜０℃及び／又は歪み点の約−１００℃〜−５０℃とされる。ガラスの種類に依存するが、かかる温度は約５００〜６００℃の範囲である。しかし、前記のように、ガラス基体１０２の第２面１０６の温度を制限することが望ましい。
前記の温度特性の他に、前記（熱）板を用いて、中間組立体に機械的圧力１３０を加える。圧力範囲は約１〜約５０ｐｓｉ（６８９５〜３４４７５０Ｐａ）である。これより高い圧力、例えば１００ｐｓｉ（６８９５００Ｐａ）を超える圧力を加えるとガラス基体１０２が破損する可能性がある。
また、例えば、ドナー半導体ウェファー１２０を陽極としガラス基体１０２を陰極として、中間組立体を横断して電圧１３０も印加される。電圧を印加するとアルカリ又はアルカリ土類イオンが半導体とガラスとの界面から更にガラス基体１０２側に移動する。具体的には、実質的にすべての修飾陽イオンを含むガラス基体１０２の陽イオンが、高電位のドナー半導体ウェファー１２０から移動し、（１）剥離層１２２の近傍のガラス基体１０２に低陽イオン濃度層と（２）低陽イオン濃度層の近傍に高陽イオン濃度層が形成される。
中間組立体が一定時間、例えば、１時間又はそれ以下の時間これ等の条件（圧力、温度、及び電圧１３０）に保持される。これにより、（ｉ）剥離層１２２近傍のガラス基体１０２にアルカリ又はアルカリ土類イオンが存在しない界面（又は層）が形成され（ｉｉ）アルカリ又はアルカリ土類イオンが存在しない界面近傍のガラス基体１０２にアルカリ又はアルカリ土類イオンが増強された界面（又は層）が形成され（ｉｉｉ）剥離層１２２とガラス基体１０２との間に酸化物層が形成され（ｉｖ）ガラス基体１０２が非常に反応的になり剥離層１２２に強く結合する。
陽イオンが高電位源（即ち、ドナーウェファー１２０の半導体材料）を避けて移動するにつれ、実質的に可動イオンを有していないが、ネットワークに固く結合されたネットワーク形成イオンを潜在的に含む領域がガラス基体１０２内に形成される。陽イオンがガラス基体１０２の次の領域に移動することにより、高濃度イオン領域が形成される。ガラス基体１０２の残りの層はバルクガラスである。半導体酸化物及び実質的に可動イオンを有しない領域から成るかかる多層バリア層構造は温度に対し高い安定性を有している。ガラス基体１０２の高濃度イオン領域内の可動イオンは、高温度による長時間の熱処理の後においても、実質的に可動イオンを有しない領域を侵害することはできない。多層バリアの厚さは温度（温度が高いほどイオンの移動速度が速い）、印加される電圧の大きさ、及び当該温度及び電圧保持時間のうちの１つ以上のパラメータによって制御される。
低陽イオン濃度層から高陽イオン濃度層に移動するガラス基体１０２の陽イオンには少なくとも１つのアルカリ／アルカリ土類修飾イオンが含まれている。陽イオンの移動により、低陽イオン濃度層から実質的にすべてのアルカリ／アルカリ土類イオンが奪われる。アルカリ／アルカリ土類イオンには、Ｌｉ＋１、Ｎａ＋１、Ｋ＋１、Ｃｓ＋１、Ｍｇ＋２、Ｃａ＋２、Ｓｒ＋２及び／又はＢａ＋２のうちの少なくとも１つが含まれている。陽イオンの移動により１つ以上のネットワーク形成イオンを含む低修飾陽イオン濃度層が形成される。
用途によってはバリア機能（酸化物ガラス又は酸化物ガラス−セラミックからの低陽イオン濃度層を通した半導体層への陽極イオンの戻りを防止すること）が望ましい。
図５において、十分な時間中間組立体を温度、圧力、及び電圧の条件下に置いた後、電圧を止めて中間組立体を室温まで冷却することができる。加熱時、ドエル時、冷却時、及び／又は冷却後のある時点において、ドナー半導体ウェファー１２０とガラス基体１０２とが分離される。剥離層１２２がドナー１２０から完全に解放された状態にない場合、一定の剥離処理が伴う。その結果、ドナー半導体層１２０の半導体材料から成る比較的薄い剥離層１２２が接合されたガラス基体１０２が得られる。分離は剥離層１２２の熱応力による破壊によって達成される。別の方法として、又はこれに加えて、噴射水切削のような機械的応力又は化学エッチングによって分離を促進することができる。
図５の例において、電気分解によって得られた中間組立体は、（ガラス基体１０２内）のバルクガラス基体、（ガラス基体１０２内）のバルクガラス基体近傍の高アルカリ又はアルカリ土類イオン層、（ガラス基体１０２内）の高アルカリ又はアルカリ土類イオン層近傍の低アルカリ又はアルカリ土類イオン層、酸化物層、及び剥離層１２２を有している。
剥離直後のＳＯＧ構造体の劈開面１２３は、表面粗さ、余分なシリコン層厚及び／又はシリコン層の注入損傷（例えば、非晶質シリコン層の形成による損傷）を呈している。注入エネルギー及び注入時間に応じ、剥離層１２２の厚さは約３００〜５００ｎｍであるが、他の厚さも本発明の範囲に属する。これ等の特性は接合後の処理によって変更することができる。
第１の実施例において、シリコンドナーウェファーに水素イオンを注入することによりその内部に剥離層を形成した。アルカリ土類イオンを含む厚さ０．６ｍｍのガラス基体（コーニング社の（ＥＡＧＬＥ２０００）ガラス）にそのシリコンドナーウェファーを重畳した。次に、陽極接合を誘発するための十分な温度、圧力、及び電圧を加えることができる陽極接合装置にその重畳体を入れた。ガラス基体の裏面の温度をシリコン側の温度より５０℃高くした。しかし、全体の接合温度はシリコンウェファー側で３５０℃、ガラス側で４００℃に下げた。このような温度条件において、厚さ０．６ｍｍのガラスを通したイオン伝導は辛うじて測定できる程度であった。このような条件下の接合においては、裏面側粒子が顕著に低減したが、イオン伝導度が低いことからシリコンとガラスとの界面におけるバリア層形成のサイクルタイムが数分から１時間を超えるという望ましくない結果を招いた。
別の実施例において、温度勾配を反転させたことを除き、第１の実施例と同じ条件を用いた。重畳体のシリコン側の温度を約５００℃とし、ガラス基体の裏面の温度を約３６０℃に制限した。シリコンの高い温度によりシリコンとガラスとの界面におけるイオン移動度が向上しバリア層が形成される一方、ガラス裏面の低い温度によりイオン移動度が制限されナトリウムの移動が防止された。ガラス基体裏面の顕微鏡写真（５０倍の光学顕微鏡像）を図６に示す。陽極接合処理にほとんど影響を与えず、裏面側粒子が大幅に低減されたことが分かる。
特定の実施の形態を参照しながら本発明について説明してきたが、これ等の実施の形態は本発明の原理及び用途の例示に過ぎない。従って、例示の実施の形態に対し多くの改良が可能であり、添付クレームによって規定される本発明の精神及び範囲を逸脱することなく別の構成を考案することもできる。
１００ ＳＯＧ構造体
１０２ ガラス基体
１０４ 半導体層
１０６ ガラス基体の裏面（第２面）
１０８ ガラス基体の第１面
１１０ ドナー半導体ウェファーの裏面
１２０ ドナー半導体ウェファー
１２１ 注入面
１２２ 剥離層
１２５ イオン
１３０ 熱、圧力、電圧
１０２ ガラス基体
１０４ 半導体層
１０６ ガラス基体の裏面（第２面）
１０８ ガラス基体の第１面
１１０ ドナー半導体ウェファーの裏面
１２０ ドナー半導体ウェファー
１２１ 注入面
１２２ 剥離層
１２５ イオン
１３０ 熱、圧力、電圧
Claims (5)
- 半導体オンガラス構造体を形成する方法であって、
ガラス基体の第１面を半導体ウェファーに直接又は間接的に接触させるステップと、
前記ガラス基体の第１面に対向する該基体の第２面の温度が、前記第１面の温度より低くなるよう前記ガラス基体及び前記半導体ウェファーの少なくとも一方を加熱するステップと、
前記ガラス基体と前記半導体ウェファーとを横断して電圧を印加するステップと、
前記接触、加熱、及び電圧を維持することにより、電気分解によって、前記半導体ウェファーと前記ガラス基体との陽極接合を誘導するステップと、
を有して成ることを特徴とする方法。 - 前記加熱するステップが、前記ガラス基体の第２面の温度が前記ガラス基体の第１面の温度より少なくとも５０℃低くなるよう、前記ガラス基体及び前記半導体ウェファーの少なくとも一方を加熱することを含んで成ることを特徴とする請求項１記載の方法。
- 前記ガラス基体の第２面の温度が、前記ガラス基体の第１面の温度より約５０℃〜約１５０℃低いことを特徴とする請求項２記載の方法。
- 前記加熱するステップが、前記ガラス基体の第１面と前記半導体ウェファーとの接合部を、前記ガラス基体の歪み点の約±３５０℃の温度に加熱することを含んで成ることを特徴とする請求項１記載の方法。
- 半導体オンガラス構造体を形成する方法であって、
ドナー半導体ウェファーの注入面にイオン注入処理を施すことにより、前記ドナー半導体ウェファーに脆弱層を形成するステップと、
ガラス基体の第１面を前記ドナー半導体ウェファーの注入面に直接又は間接的に接触させるステップと、
（ｉ）前記ガラス基体の第１面と前記半導体ウェファーの注入面との接合部の温度が、前記ガラス基体の歪み点の約−１００℃〜−５０℃となり（ｉｉ）前記ガラス基体の第１面に対向する該基体の第２面の温度が、前記ガラス基体の第１面の温度より少なくとも５０℃低くなるよう、前記ガラス基体及び前記半導体ウェファーの少なくとも一方を加熱するステップと、
前記ガラス基体と前記半導体ウェファーとを横断して電圧を印加するステップと、
前記接触、加熱、及び電圧を維持することにより、電気分解によって、前記半導体ウェファーと前記ガラス基体との陽極接合を誘導するステップと、
前記脆弱層を前記ドナー半導体ウェファーから分離するステップと、
を有して成ることを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/547,522 | 2009-08-26 | ||
| US12/547,522 US8062956B2 (en) | 2009-08-26 | 2009-08-26 | Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process |
| PCT/US2010/046436 WO2011025761A1 (en) | 2009-08-26 | 2010-08-24 | Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013503484A true JP2013503484A (ja) | 2013-01-31 |
Family
ID=43014571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012526896A Abandoned JP2013503484A (ja) | 2009-08-26 | 2010-08-24 | 半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8062956B2 (ja) |
| EP (1) | EP2471092A1 (ja) |
| JP (1) | JP2013503484A (ja) |
| KR (1) | KR20120089812A (ja) |
| CN (1) | CN102484094A (ja) |
| TW (1) | TW201126645A (ja) |
| WO (1) | WO2011025761A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103872189B (zh) * | 2012-12-18 | 2016-09-07 | 比亚迪股份有限公司 | 垂直结构白光led芯片及其制备方法 |
| US10295707B2 (en) | 2014-02-27 | 2019-05-21 | Corning Incorporated | Durability coating for oxide films for metal fluoride optics |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3300060B2 (ja) | 1992-10-22 | 2002-07-08 | キヤノン株式会社 | 加速度センサー及びその製造方法 |
| JP2001010847A (ja) * | 1999-06-25 | 2001-01-16 | Matsushita Electric Works Ltd | 陽極接合方法 |
| US7399681B2 (en) * | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
| US7176528B2 (en) | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| JP2008510315A (ja) | 2004-08-18 | 2008-04-03 | コーニング インコーポレイテッド | 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法 |
| US20070246450A1 (en) | 2006-04-21 | 2007-10-25 | Cady Raymond C | High temperature anodic bonding apparatus |
| US7608521B2 (en) * | 2006-05-31 | 2009-10-27 | Corning Incorporated | Producing SOI structure using high-purity ion shower |
-
2009
- 2009-08-26 US US12/547,522 patent/US8062956B2/en not_active Expired - Fee Related
-
2010
- 2010-08-24 WO PCT/US2010/046436 patent/WO2011025761A1/en active Application Filing
- 2010-08-24 KR KR1020127007627A patent/KR20120089812A/ko not_active Application Discontinuation
- 2010-08-24 CN CN201080038595XA patent/CN102484094A/zh active Pending
- 2010-08-24 EP EP10750204A patent/EP2471092A1/en not_active Withdrawn
- 2010-08-24 JP JP2012526896A patent/JP2013503484A/ja not_active Abandoned
- 2010-08-25 TW TW099128354A patent/TW201126645A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US8062956B2 (en) | 2011-11-22 |
| KR20120089812A (ko) | 2012-08-13 |
| US20110053344A1 (en) | 2011-03-03 |
| CN102484094A (zh) | 2012-05-30 |
| EP2471092A1 (en) | 2012-07-04 |
| WO2011025761A1 (en) | 2011-03-03 |
| TW201126645A (en) | 2011-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7691730B2 (en) | Large area semiconductor on glass insulator | |
| US7619283B2 (en) | Methods of fabricating glass-based substrates and apparatus employing same | |
| US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| US7410883B2 (en) | Glass-based semiconductor on insulator structures and methods of making same | |
| EP1929511B1 (en) | Semiconductor on glass insulator with deposited barrier layer | |
| US20090061593A1 (en) | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment | |
| US20090032873A1 (en) | Ultra thin single crystalline semiconductor TFT and process for making same | |
| TWI388034B (zh) | 玻璃陶瓷為主半導體在絕緣體上結構以及其製造方法 | |
| TWI470743B (zh) | 玻璃陶瓷為主半導體在絕緣體上結構及其製造方法 | |
| US20080057678A1 (en) | Semiconductor on glass insulator made using improved hydrogen reduction process | |
| JP2013503484A (ja) | 半導体オンインシュレータ及び温度勾配を用いた陽極接合法によるその形成方法 | |
| TWI459451B (zh) | 改良基板組成份及形成半導體於絕緣體元件上之方法 | |
| CN107154378B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
| TW200807618A (en) | Method for forming a semiconductor on insulator structure | |
| EP2332170A1 (en) | Glass-ceramic-based semiconductor-on-insulator structures and method for making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130826 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20131125 |