KR20120089812A - 반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법 - Google Patents

반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법 Download PDF

Info

Publication number
KR20120089812A
KR20120089812A KR1020127007627A KR20127007627A KR20120089812A KR 20120089812 A KR20120089812 A KR 20120089812A KR 1020127007627 A KR1020127007627 A KR 1020127007627A KR 20127007627 A KR20127007627 A KR 20127007627A KR 20120089812 A KR20120089812 A KR 20120089812A
Authority
KR
South Korea
Prior art keywords
glass substrate
semiconductor wafer
temperature
heating
glass
Prior art date
Application number
KR1020127007627A
Other languages
English (en)
Inventor
제임스 지. 코일라드
Original Assignee
코닝 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닝 인코포레이티드 filed Critical 코닝 인코포레이티드
Publication of KR20120089812A publication Critical patent/KR20120089812A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Thin Film Transistor (AREA)

Abstract

유리기판의 제1 표면을 반도체 웨이퍼와 직접 또는 간접적으로 접촉시키는 단계; 상기 제1 표면에 마주하는 상기 유리기판의 제2 표면은 상기 제1 표면보다 낮은 온도가 되도록 상기 적어도 하나의 유리기판 및 상기 반도체 웨이퍼를 가열하는 단계; 상기 유리기판 및 반도체 웨이퍼를 따라 전위를 인가하는 단계; 및 전기분해를 통해 상기 반도체 웨이퍼와 유리기판 간 양극 본딩을 야기하기 위해 접촉, 가열 및 전압을 유지시키는 단계를 포함하는 유리구조 상의 반도체 제조 장치 및 방법이다.

Description

반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법{SEMICONDUCTOR ON INSULATOR AND METHODS OF FORMING SAME USING TEMPERATURE GRADIENT IN AN ANODIC BONDING PROCESS}
본 출원은 "반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법"으로 명칭된, 2009년 8월 26일자 출원된 미국특허출원 제12/547522호에 대한 우선권의 이점을 청구하며 전체적으로 참조로써 신뢰되고 여기에 병합된다.
본 발명은 향상된 양극 본딩 공정을 이용한 반도체-온-절연체(SOI)의 제조에 관한 것이다.
지금까지, 반도체-온-절연체 구조에 가장 흔히 사용된 반도체 재료는 실리콘이었다. 그러한 구조는 실리콘-온-절연체 구조라 불리워지고 있으며, 약어 "SOI"는 그러한 구조에 적용된다. SOI 기술은 액티브 매트릭스 디스플레이와 같은 고성능의 박막 트랜지스터, 태양전지 및 디스플레이에 대해 그 중요성이 점차 증가되고 있다. SOI 구조는 절연물질 위에 단결정 실리콘의 박막층를 포함한다.
SOI 구조를 얻기 위한 다양한 방법은 격자매칭 기판 상에 애피택셜 성장의 실리콘(SI)을 포함한다. 대안적인 공정은 산화규소(SIO2)의 산화물층이 성장되는 또다른 실리콘 웨이퍼에 단결정 실리콘 웨이퍼를 본딩하는 단계 및 다음 단계인 예컨대 단결정 실리콘의 0.05에서 0.3㎛층까지 아래로 상부 웨이퍼를 폴리싱 또는 에칭하는 단계를 포함한다. 게다가 이 방법들은 산화 이온 주입법의 경우 규소(SI)에 의해 덮여진 실리콘 웨이퍼 내의 매립 산화물층을 형성하거나 수소 이온 주입의 경우와 같이 산화물층을 갖는 또다른 SI 웨이퍼에 본딩시키기 위한 박막 SI층을 분리시키기 위해 수소 또는 산소 이온이 주입되는 이온-주입 방법을 포함한다.
이러한 방법들에 의한 SOI 구조들의 제조는 비용이 비싸다. 수소 이온 주입을 포함하는 상기 후자의 방법은 어느 정도 주목을 받고 있고, 필요한 주입 에너지가 산화 이온주입의 50% 이하이고 필요한 정량이 2 자리수 낮기 때문에 상기 전자의 방법에 비해 이점이 있는 것으로 고려되고 있다.
미국특허번호 제7,176,528호는 SIOG 구조를 형성하는 공정을 개시하고 있다. 이 방법은 (i) 본딩표면을 생성하기 위해 수소 이온주입으로 실리콘 웨이퍼 표면을 노출시키는 단계; (ii) 웨이퍼의 본딩표면을 유리기판과 접촉시키는 단계; (iii) 그들 간의 본딩을 용이하게 하기 위해 웨이퍼와 유리기판에 압력, 온도 및 전압을 인가하는 단계; (iv) 상온으로 구조를 냉각시키는 단계; 및 (v) 실리콘 웨이퍼로부터 유리기판 및 실리콘의 박막층을 분리시키는 단계를 포함한다.
SOI 구조를 만들기 위한 제조공정이 완성된다 하더라도, 그들을 채용하는 최종 제품의 성능은 반도체 재료 및 절연기판의 특성에 의해 제한된다. 따라서, SOI 구조의 물리적, 전기적, 열적, 및 광학적 특성(다른 특성들 뿐 아니라)을 계속해서 진보시키는 것이 바람직하다.
쉽게 나타내기 위하여, 다음의 설명들은 때때로 SOI 구조와 연관시킬 것이다. SOI 구조의 이러한 특정타입에 대한 인용들은 본 발명의 설명을 용이하게 하며 이러한 방법에서 본 발명의 범위를 제한하도록 의도 및 해석되지 않아야 한다. 여기서 SOI 약어는 일반적으로 반도체-온-절연체 구조를 언급하며, 이것으로 한정하지 않고 반도체-온-유리(SOG) 구조, 실리콘-온-절연체(SOI) 구조 및 실리콘-온-유리(SIOG) 구조를 포함하며, 또 실리콘-온-유리-세라믹 구조도 포함한다.
도 1과 관련하여, SOG 구조(100)를 형성하기 위해 미국특허번호 제7,176,528호의 공정을 사용할 때, 유리기판(102)과 반도체 도너 웨이퍼(나타내진 않았으나, 그로부터 반도체층(104)이 얻어진)는 300℃ 이상의 온도로 가열된다. 이것은 유리기판(102) 내에서 이온 유동성을 증가시키고, 양극 본딩 및 장벽층 형성에 필요하다. 유리는 약 575-600℃의 온도로 가열되며, 유리의 변형점보다 약 50℃ 작다.
도 2와 관련하여, 입자가 유리기판(102)의 후면에 형성되며, 이는 평판 패널 디스플레이와 같은 많은 어플리케이션에 있어서 바람직하지 않다. 그러한 입자의 분석은 그것들이 유리기판(102)으로부터 트램프 나트륨(tramp sodium)을 크게 손상시키는 것을 보여주고 있다. 도 2는 상기 언급된 SOG 제조공정을 사용한 양극 본딩 후의 SOG(100)의 후면(106)의 광학 현미경 이미지(50X)를 통한 그러한 입자들을 나타내며, 도너 반도체 웨이퍼는 약 525 ℃의 온도를 가지며 유리기판(102)은 약 575℃의 온도를 가진다.
나트륨은 유리 내에서 매우 유동적이고 구동력(전압)을 받기 때문에 유리기판(102)의 후면(106)에 침전된다. 후면 입자의 수준은 나트륨 유동성 또는 인가된 구동력을 감소시킴으로써 감소된다. 구동력은 본더(boncer) 장치의 전극과 같이, 유리기판(102)의 후면(106)에 전위를 인가시키는데 사용되는 모든 기계적인 시스템의 미세한 형상에 의도되지 않게 집중된다. 이러한 미세한 형상은 라이트닝 로드에 유사한 방식으로 작용하고, 높은 전계를 생성하여 나트륨의 높은 로컬 집중도를 이끌어낸다. 전극의 표면을 부드럽게 하는 것은 상기 입자들을 줄이기는 하나 제거하지는 못하는 것으로 나타났다. 상기 구동력을 제거하는 것(즉, 전압없이 열 본딩하는 것)은 양극 본딩이 반도체 재료와 유리기판 사이에 더 큰 본드 강도를 제공할 때 선호되지 않을 뿐 아니라, 생산 이점을 제공하는 원위치의 장벽층을 만든다.
입자는 본딩 후 습식 화학 세정에 의해 부분적으로 제거되나, 이것은 유리기판(102)에 웅덩이를 남기는데 이는 마찬가지로 바람직하지 않다.
여기에 나타난 실시예들은 양극 본딩동안 사용되는 온도를 변경함으로써 후면 입자의 레벨을 줄인다. 예를 들어, 양극 본딩공정 중에, 유리기판(102)의 후면(106)(반도체 도너 웨이퍼-투-유리 인터페이스와 마주보는)은 비교적 낮은 온도를 유지하며, 이온상태를 계속 허용하는 동안 가능한한 낮게 유지된다. 그러한 온도의 레벨은 유리 타입 및 특징에 따라 달라진다. 유리기판(102)의 후면에 부과된 온도를 제한함으로써, 침전물을 빠져나가게 하고 침전물을 형성하는 유리에서의 트램프 나트륨의 기능 및 이온 유동성이 감소된다. 유리기판(반도체 도너 웨이퍼에 직접 또는 간접적으로 접촉하는)의 정면은 더 높은 온도로 가열되고, 이는 사이클 시간을 줄이고 반도체-유리 인터페이스에서 이온 유동성을 증가시킨다(유리기판의 후면의 낮은 온도와 비교할 때). 최종 결과물인 SOG 구조는 다른 제품 속성들을 손상시키지 않으면서 유리기판의 후면에서 입자들을 크게 감소시킬 것이다.
여기에 나타난 하나 또는 그 이상의 실시예들에 따라, 유리기판 상에 반도체를 형성하는 방법 및 장치는 유리기판의 제1 표면을 반도체 웨이퍼와 직접 또는 간접적으로 접촉시키는 단계; 상기 제1 표면에 마주하는 상기 유리기판의 제2 표면은 상기 제1 표면보다 낮은 온도가 되도록 상기 적어도 하나의 유리기판 및 상기 반도체 웨이퍼를 가열하는 단계; 상기 유리기판 및 반도체 웨이퍼를 따라 전위를 인가하는 단계; 및 전기분해를 통해 상기 반도체 웨이퍼와 유리기판 간 양극 본딩을 야기하기 위해 접촉, 가열 및 전압을 유지시키는 단계를 포함한다.
상기 가열단계는 상기 유리기판의 제2 표면이 상기 유리기판의 제1 표면의 온도보다 적어도 50℃ 낮은 온도가 되도록 적어도 하나의 유리기판 및 반도체 웨이퍼를 가열하는 단계를 포함하며, 유리기판의 제2 표면은 상기 유리기판의 제1 표면의 온도보다 약 50℃에서 약 150℃ 사이 정도 낮은 온도이다.
상기 가열단계는 상기 유리기판의 제1 표면과 상기 반도체 웨이퍼의 접합점을 상기 유리기판의 변형점의 약 ±350 ℃ 사이의 온도로 가열하거나, 상기 유리기판의 변혐점의 약 -250℃와 0℃ 사이의 온도로 가열하거나, 상기 유리기판의 변형점의 약 -100℃와 -50℃ 사이의 온도로 가열한다.
상세한 설명이 도면에 관련하여 나타날 때, 당업자들에게 다른 측면들, 특징, 이점 등이 명백해질 것이다.
여기에 나타난 실시예들의 이점들은 여기의 상세한 기술설명을 읽은 후에 가장 잘 이해될 것이다. 주요 이점들은 다음과 같다: 향상된 선택 수행력, SOG 제조 공정 단계의 생략, 포스트 본딩 제작공정에서 줄어든 오염물질 및 간소화된 공정장치. 작거나 큰 순서의 미립자들은 육안으로 보이며, 평판 패널 디스플레이와 같은 어떤 어플리케이션에서는 바람직하지 않다. SOG 구조에서 미립자 수 및/또는 크기를 줄이는 것은 그러한 어플리케이션들에서 유용함을 증가시킨다. 후면의 미립자를 최소화시키거나 제거함으로써, 본딩 후 그러한 미립자의 제거에 사용된 모든 세정단계는 변경되거나 잠정적으로 생략된다. 이것은 공정비용을 줄이고 처리량을 증가시킨다. 유리기판 내에 존재하는 나트륨의 트레이스 마운트가 어떤 얇은 필름 전자장치에서 감소된 수행력을 야기하기 때문에, 유리기판에서 표면 나트륨을 줄이는 공정이 바람직하다. 반도체 도너 웨이퍼 및 유리기판 스택은 양극 본딩 동안 단지 한면에 가열되며, 이것은 본딩장치를 간소화하고 원자재 비용 및 유지비용을 줄인다.
여기에 나타난 다양한 특징들을 설명하기 위한 목적으로 바람직하게 제시되는 도면들을 도시했으나, 본 발명은 도시한 상세한 배열 및 수단으로 한정하지 않는다.
도 1은 본 발명의 하나 또는 그 이상의 실시예에 따른 SOG 장치의 구조를 나타낸 블록도이다.
도 2는 미립자 침전물(대부분 트램프 나트륨)이 형성된 SOG의 유리기판의 후면을 나타낸다.
도 3 내지 5는 본 발명의 하나 또는 그 이상의 특징에 따른 반도체-투-유리 본딩공정을 사용하여 형성된 중간 구조들을 나타내는 블록도이다.
도 6은 향상된 제조공정에 의해 미립자 침전물이 생기지 않은 SOG의 유리기판의 후면을 나타낸다.
도면과 관련하여, 유사한 참조번호들은 유사한 요소들을 나타내며, 도 1에서는 본 발명의 하나 또는 그 이상의 실시예에 따른 SOG 구조(100)를 나타낸다. SOG 구조 (100)는 유리기판(102), 및 반도체층(104)을 포함한다. SOG 구조(100)는 유기발광 다이오드(OLED) 디스플레이 및 액정디스플레이(LCD), 집적회로, 광전지 장치 등을 포함하는 디스플레이 어플리케이션들을 위한 박막 트랜지스터(TFT)와 연관하여 적절히 사용된다.
반도체 재료층(104)는 거의 단결정 재료로 이루어진다. 용어 "거의"는 격자결함 또는 약간의 미립자 경계와 같이 본래부터 또는 고의로 부가된 적어도 몇몇의 내부 또는 표면 결함을 갖춘다는 사실을 감안하여 층(104)을 설명하는데 사용된다. 거의라는 용어는 어떤 불순물이 비틀거나 그렇지 않으면 반도체 재료의 액정구조에 영향을 준다는 사실을 반영한다.
설명하기 위해, 반도체층(104)은 실리콘으로부터 형성된다. 그러나, 반도체 재료는 실리콘 기반 반도체 또는 반도체의 III-V, II-IV, II-IV-V 와 같은 소정 다른 타입의 반도체인 것으로 이해된다. 이러한 재료의 예시들은: 실리콘(SI), 게르마늄-도핑 실리콘(SIGe), 탄화규소(SIC), 게르마늄(Ge), 갈륨비소(GaAs), 인화갈륨(GaP) 및 인화인듐(InP)을 포함한다.
유리기판(102)은 산화물유리 또는 산화물 유리-세라믹으로부터 형성된다. 비록 요구되지 않는다 하더라도, 여기에 나타난 실시예들은 약 1000℃ 보다 낮은 변형점을 나타내는 산화유리 또는 유리-세라믹을 포함한다. 유리제조기술의 종래기술에 따르면, 변형점은 유리 또는 유리-세라믹이 점도 1014.6 포아즈(1013.6 파스칼초)를 가질 때의 온도이다. 산화유리들 및 산화 유리-세라믹 사이에 따라, 유리들은 제조가 더 심플해지는 이점이 있어, 좀더 널리 사용되고 덜 비싸다.
예시로써, 유리기판(102)은 코닝 인코포레이티드 코드 1737 유리 또는 코닝 인코포레이티드 이글 2000 유리 기판으로 이루어진 기판과 같이 알칼리 토류 이온들을 포함하는 유리기판으로부터 형성된다. 이러한 유리재료들은 특히 예를 들어 액정에 사용된다.
유리기판은 약 0.5mm 에서 약 10 mm의 범위와 같이 약 0.1mm 에서 약 10mm의 범위의 두께를 가진다. 어떤 SOG 구조들에 대하여, 절연층은 약 1 마이크론 보다 더 큰 두께를 가지는 것이 바람직하며, 즉, 실리콘/실리콘 다이옥신/실리콘 형상을 가지는 표준 SOG 구조들이 높은 주파수에 작동할 때 나타나는 기생용량효과를 피하기 위한 것이다. 과거에는, 그러한 두께들은 이루기 어려웠다. 본 발명에 따라, 약 1 마이크론보다 두꺼운 절연층을 가지는 SOG 구조는 약 1 마이크론이거나 더 큰 두께를 가지는 유리기판(102)을 간단히 사용함으로써 즉시 실행된다. 유리기판(102)의 두께의 낮은 한계는 약 1 마이크론이다.
일반적으로, 유리기판(102)은 SIOG 구조(100)에 수행되는 다음 공정 뿐 아니라 본딩공정단계를 통한 반도체층(104)를 지지할 만큼 충분히 두꺼워야 한다. 비록 유리기판(102)의 두께에서 이론상의 상위 제한이 없음에도 불구하고, 지지기능에 필요할 만큼의 또는 최후 SOG구조(100)에 바람직한 두께 이상은 유리기판(102)의 두께가 두꺼워질수록 SOG 구조(100)를 형성하는 적어도 몇 개의 제조단계에서 수행하는 것을 더 어렵게하기 때문에 이롭지 않다.
도 3 내지 도 5는 본 발명의 하나 또는 그 이상의 측면에 있어서 도 1의 SOG 구조(100)의 제조공정을 수행하도록 형성된 중간구조들을 나타낸다.
먼저 도 3과 관련하여, 유리 또는 유리-세라믹 기판(102)에 본딩되기 적합한 상대적으로 편평하며 일정한 주입표면(121)을 만들기 위해 폴리싱, 세정 등을 함으로써 도너 반도체 웨이퍼(120)의 주입표면(121)이 준비된다. 설명하기 위해, 비록 설명한 상기 모든 다른 적합한 반도체 컨덕터 재료가 적용될지라도, 반도체 웨이퍼(120)는 거의 단결정 실리콘 웨이퍼이다.
박리층(122)은 주입표면(121)을 하나 또는 그 이상의 이온 박리공정으로 도너 반도체 웨이퍼(120)의 주입표면(121) 아래의 약화된 영역을 만들도록 함으로써 생성된다. 비록 본 발명의 실시예들이 박리층(122)을 형성하는 모든 특정 방법들로 한정되지 않는다 할지라도, 하나의 적합한 방법은 도너 반도체 웨이퍼의 주입표면(121)이 도너 반도체 웨이퍼(120)에서 박리층(122)의 생성을 최소한 시작하는 수소 이온 박리공정을 하기 쉽게 만드는 것을 기술한다. 비록 모든 적당한 두께가 본 발명의 범위 안에 있다 하더라도 주입 에너지는 약 300-500nm 사이와 같은 박리층(122)의 일반적인 두께를 실현하기 위해 종래기술을 사용하여 조절된다. 예시로써, 비록 보론+수소, 헬륨+수소 또는 박리를 위한 문헌에 알려진 다른 이온들과 같은 다른 이온들(125) 또는 복합물들이 사용된다 하더라도, 수소 이온 주입이 사용된다. 다시, 박리층(122)을 형성하는데 적합한 다른 알려지거나 이하의 개발된 기술은 본 발명의 사상 및 범위에 벗어남이 없이 이용된다.
주입된 이용 종류의 특성에 관계없이, 박리층(122)의 주입의 효과는 그 정규 위치로부터 크리스탈 격자에서 원자의 재배치이다. 격자에서 원자가 이온에 의해 타격될 때, 원자는 위치 및 주요결함, 빈공간 및 사이의 생성된 원자로부터 튕겨지며, 이것은 프랭클 페어라 불린다. 주입이 실온 근처에서 실행될 때, 주요한 결함 요소들은 빈 클러스터 등과 같이 두번째 결함의 많은 타입들을 이동시키고 만든다.
도 3과 관련하여, 유리 기판(102)은 전기분해 공정(또한, 여기서 양극 본딩 공정으로 언급되는)을 사용하는 박리층(122)에 본드된다. 적합한 전기분해 본딩공정을 위한 기초는 미국 특허번호 제7,176,528호에서 발견되며, 전체 내용은 참조로써 병합된다. 이 공정의 부분들은 아래에서 논의되나, 여기에 나타난 하나 또는 그 이상의 실시예들은 미국 특허번호 제7,176,528호의 전기분해 본딩공정의 변형을 나타낸다.
본딩공정에서, 유리기판(102)(이미 수행되지 않았을 때의 박리층(122))의 적절한 표면 세정이 수행된다. 이후에, 중간 구조들은 도 4에 개략적으로 나타난 정렬을 이루기 위해 직접 또는 간접적으로 접촉된다. 따라서, 최종 중간 구조는 도너 반도체 웨이퍼(120), 박리층(122) 및 유리기판(102)의 벌크(bulk) 재료층을 포함하는 스택이다.
접촉하기 전이나 후에, 도너 반도체 웨이퍼(120), 박리층(122) 및 유리 기판(102)은 가열된다(130). 비록 약간의 전기분해 본딩공정이 차이나는 온도변화를 나타낸다 하더라도, 유리기판(102)은 도너 반도체 웨이퍼(120) 및 박리층(122)보다 더 높은 온도로 가열되고, 여기의 실시예들은 대안적이거나 또는 추가적인 한도에 초점이 맞추어진다. 특히, 유리기판(106)의 후면(106)에 있는 미립자 침전물의 형성을 나타내기 위하여, 유리기판(102) 및 반도체 웨이퍼(120)의 적어도 하나는 가열되어 제1 표면(108)과 마주하는 유리기판(102)의 후면은 제1 표면(108)보다 낮은 온도이다. 예시로써, 유리기판(102)의 후면(제 2면)(106)은 약 50℃에서 약 150℃ 사이와 같이 좀더 낮은 제1 표면(108)의 온도보다 적어도 50℃ 낮은 온도이다.
도 4는 도너 반도체 웨이퍼(120)의 후면(110) 뿐 아니라 유리기판(102)의 제2 표면(106)에 열인가(다른 조건(130) 뿐 아니라)를 나타낸다. 한 측면에 따라, 열판은 필요한 열 프로파일을 적용하기 위한 스택의 표면(106,110)과 열적으로 연결되어 배치된다. 예를 들어, 온도를 인가하는데 사용되기 적합한 양극 본딩 장치 및 스택에 대한 다른 조건들은 동시 계류중인, 2006년 5월 3일에 출원된, "높은 온도의 양극 본딩 장치"를 발명의 명칭으로 하는 미국 특허출원 번호 제 11/417,448호에 나타나고, 전체 내용은 참조로써 병합된다. 가열판이 스택의 두 표면(106, 110)에 적용될 때, 그 후에 유리기판(102)의 제2 표면(106)에 적용되는 가열판은 바람직한 가열 프로파일을 이루기 위해 도너 반도체 웨이퍼(120)의 후면(110)으로 적용되는 가열판보다 더 낮은 온도가 된다.
대안적인 실시예로, 유리기판(102)의 제2 표면(106)에 가열판을 적용시킬 필요없이 스택은 도너 반도체 웨이퍼(120)의 후면(110)에 적용되는 가열판을 통해 단지 한면으로부터 가열된다. 비록 판의 어떤 타입이 스택에 대한 적용 압력 및 전압을 홀드하고 적용하기 위한 유리기판(102)의 제2 표면(106)에 적용된다 하더라도, 그 판은 거기에 열을 적용하는데 사용되지 않는다. 이러한 상황에서, 도너 반도체 웨이퍼(120)의 후면(110)에 적용되는 열은 바람직한 열 차이를 수행하기 위해 조절되며, 유리기판(102)의 제2 표면(106)은 제1 표면(108)의 온도보다 약 50℃에서 약 150℃가 낮다.
유리기판(102)과 도너 반도체 웨이퍼(120)의 교차점은 박리층(122) 및 유리기판(102) 사이의 스택 및 양극 본드 내에서 이온 이동을 유도하기 위한 충분한 온도이다. 이 온도는 도너 웨이퍼(120) 및 유리기판의 특징들의 반도체 재료에 의존적이다. 예시로써, 교차점의 온도는 유리 기판(102)의 변형점의 약 ±350℃ 내로 여겨지며, 특히 변형점의 약 -250℃와 0℃ 사이이며, 및/또는 변형점의 약 -100℃와 -50℃ 사이이다. 유리타입에 따라, 그러한 온도는 약 500-600℃의 범위에 있다. 그러나, 상기 언급한 바와 같이, 유리기판(102)의 제2 표면(106) 위의 온도를 제한하는 것이 바람직하다.
상기 언급된 온도 특징에 추가적으로, 기계적 압력(130)은 중간 어셈블리에 어플리케이션되며, 이것은 상기 언급된 (가열)판들을 사용하며 적용된다. 압력 범위는 약 1 내지 약 50 포아즈이다. 예를 들어 약 100 포아즈 이상의 압력과 같이, 더 높은 압력의 적용은 유리기판(102)의 파손을 일으킨다.
전압(130)은 역시 중간 어셈블리를 지나 적용되며, 예를 들어 양극 도너 반도체 웨이퍼(120)와 음극의 유리기판(102)을 지난다. 전위의 적용은 반도체/유리 인터페이스로부터 유리기판(102)으로 움직이기 위하여 유리기판(102)에서 알칼리 또는 알칼리토류 이온들을 일으킨다. 특히, 유리기판(102)의 양극은 주로 모든 변경 양이온들을 포함하며, 도너 반도체 웨이퍼(120)의 더 높은 전위으로부터 이동하며, (1) 박리층(122)과 인접한 유리기판(102)에서 줄어든 양극 이온 집중층; 및 (2) 줄어든 양극 이온 집중층에 인접한 유리기판(102)의 강화된 양극 이온 집중층을 형성한다.
중간 어셈블리는 예를 들어, 약 1시간 또는 그 이하의 시간에 대하여 이러한 조건들(압력, 온도 및 전압(130))에서 이루어진다. 이것은 다수의 기능들을 수행하는데: (i) 알칼리 또는 알칼리토류 이온 프리 인터페이스(또는 층)는 박리층(122)에 인접한 유리기판에서 생성되며, (ii) 알칼리 또는 알칼리토류 이온 강화 인터페이스(또는 층)은 알칼리 또는 알칼리토류 이온 프리 인터페이스에 인접한 유리기판(102)에서 생성되며, (iii) 산화층은 박리층(122)과 유리기판(102) 사이에서 생성되며, (iv) 유리기판(102)은 매우 반응을 하며 박리층(122)에 강하게 본드된다.
유리기판(102) 내에서, 이 영역은 주로 유동성 이온이 전혀 없으나, 더 높은 전위(즉, 도너 웨이퍼(120)의 반도체 재료)으로부터 이동되는 양이온으로 형성된다. 양이온은 유리기판(102)의 다음 영역으로 이동하고, 이것은 이온의 강화된 집중을 이룬다. 유리기판(102)의 잔여층은 큰 유리이다. 반도체 산화 및 유동성 이온이 주로 전혀 없는 영역을 포함하는 멀티층의 장력 층 구조는 매우 열적으로 안정적인 것이 발견된다. 유리기판(102)의 강화된 영역에서의 유동성 이온은 주로 유동성 이온이 전혀 없는 영역을 벗어날 수 없으며, 심지어 상승된 온도에서 연장된 열처리가 수반된다. 멀티층 장벽의 두께는 하나 또는 그 이상의 다음의 한도에 의해 컨트롤된다: 온도(온도가 더 높아질수록 이온 이동이 더 빨라짐), 적용된 전위의 규모, 그 온도와 전압일 때의 시간.
줄어든 양이온 집중층으로부터 강화된 양이온 집중층으로 이동하는 유리기판(102)의 양이온은 적어도 하나의 알칼리/알칼리토류 변경이온을 포함한다. 양이온의 이동은 줄어든 양이온 집중층으로부터 알칼리/알칼리토류 이온의 상당한 소모를 발생시킨다.
알칼리/알칼리토류 이온들은 Li-1, Na+1, K-1, Cs+1, Mg+2, Ca+2, Sr-2, 및/또는 Ba+2 중 적어도 하나를 포함한다. 양이온의 이동은 하나 또는 그 이상의 네트워크 형성 이온을 포함하는 줄어든 개질재 양이온 집중층을 초래한다.
장벽 기능성(줄어든 양이온 집중충을 통하고 반도체층으로 통하여 산화 유리 또는 산화 유리-세라믹으로부터 양이온이송을 막는)이 어떤 적용에서는 바람직하다.
도 5와 관련하여, 중간 어셈블리가 충분한 시간에 대한 온도, 압력, 전압의 조건 아래 진행된 후, 전압은 제거되고 중간 어셈블리는 실온까지 냉각된다. 가열 동안, 정지 동안, 냉각 동안 및/또는 냉각 후에 어떤 지점에서, 도너 반도체 웨이퍼(120)와 유리기판(102)은 분리된다. 이것은 만약 박리층(122)이 도너(120)로부터 완전히 분리되지 않는다면 약간의 필링을 포함한다. 그 결과는 거기에 본드되는 도너 반도체 층(120)의 반도체 재료로 형성되는 상대적으로 얇은 박리층(122)이 있는 유리기판(102)이다. 그 분리는 열응력에 의한 박리층(122)의 균열을 통하여 수행된다. 대안적이거나 또는 추가적으로, 워터젯 커팅 또는 화학적 에칭과 같은 기계적인 응력은 분리를 쉽게 하는데 사용된다.
도 5에 나타난 예시에서, 전기분해 공정으로부터 기인된 중간 구조는 순서대로 다음을 포함하는데: 큰 유리기판(유리기판(102)에서); 보강된 알칼리 또는 큰 유리기판에 인접한 알칼리토류 이온층(그러나 여전히 유리기판(102) 내에 있음); 줄어든 알칼리 또는 보강된 알칼리에 인접한 알칼리토류 이온층 또는 알칼리토류 이온층(그러나 여전히 유리기판(102) 내에 있음); 산화층; 및 박리층(122).
박리 직후의 SOG 구조의 쪼개진 면은 표면 거칠기, 과도한 실리콘층 두께, 및/또는 실리콘층(예를 들어, 비정질화된 실리콘층의 형성 때문에)의 박리손상을 나타낸다.
비록 다른 두께들이 본 발명의 범위 내에 있다 하더라도, 주입에너지 및 주입시간에 따라, 박리층(122)의 두께는 약 300-500nm 의 순서이다. 이러한 특징들은 포스트 본딩 공정들을 사용하며 변경된다.
제1 예시에서, 실리콘 도너 웨이퍼는 그 안에 박리층을 만들기 위해 수소 이온으로 주입된다. 실리콘 도너 웨이퍼는 알칼리토류이온(코닝 인코포레이티드의 이글 2000® 글라스)을 포함하는 0.6mm의 두꺼운 유리기판에 접촉하여 위치된다. 그 후 스택은 양극 본딩을 유도하기 충분한 온도, 압력 및 전압으로 어플리케이션할 수 있는 양극 본딩 장치로 전기 분해된다. 유리기판의 후면의 온도는 실리콘 면의 온도 위로 50℃까지 올라간다. 그러나, 전체 본딩 온도는 실리콘 웨이퍼면에서 350℃ 까지 그리고 유리면에서 400℃까지 줄어든다. 그러한 온도 조건에서, 0.6mm 유리를 통한 이온조건은 단지 가까스로 측정가능하다. 이러한 조건 아래에서 본딩하는 것은 후면 미립자의 존재를 눈에 띄게 줄이나, 이 접근은 낮은 이온 전도성 때문에 한 시간이 넘는 시간으로부터 실리콘-유리 인터페이스에서 장벽층 형성을 위한 사이클 타임이 연장되는 원하지않는 결과가 나타난다.
또 다른 예시에서, 제1 예시의 조건은 온도 변화도가 바뀌는 것을 제외하고는 반복된다. 유리기판의 후면의 온도가 약 360℃까지 제한되는 동안, 스택의 실리콘면의 온도는 약 500℃의 온도까지 상승된다.
이온 유동성이 제한되어, 나트륨 이동을 막는 냉각기 후면 유리온도 동안에, 실리콘 온도는 실리콘-유리 인터페이스에서 높은 이온 유동성을 가능하게 하고, 장벽층이 형성되도록 허용한다. 유리기판의 후면의 현미경사진(50 배의 광학 현미경 이미지를 사용하는)이 도 6에서 보여진다. 양극 본딩 공정에 최소의 충격을 주며 후면 미립자가 매우 줄어든 것을 확인할 수 있다.
비록 본 발명이 특정 실시예와 관련하여 설명된다 할지라도, 이러한 실시예들은 본 발명의 사상 및 어플리케이션의 단지 구체적인 것들로 이해된다. 따라서, 수많은 수정들이 구체적인 실시예를 위하여 만들어지고 다른 정렬들은 첨부된 청구항들에 의해 포함된 본 발명의 사상 및 범위로부터 벗어남 없이 고안된다.
100: SOG 구조 102: 유리기판
104: 반도체층 120: 도너 반도체 웨이퍼
121: 부식면 122: 박리층

Claims (12)

  1. 유리구조 상에 반도체를 형성하는 방법에 있어서,
    유리기판의 제1 표면을 반도체 웨이퍼와 직접 또는 간접적으로 접촉시키는 단계;
    상기 제1 표면에 마주하는 상기 유리기판의 제2 표면은 상기 제1 표면보다 낮은 온도가 되도록 상기 적어도 하나의 유리기판 및 상기 반도체 웨이퍼를 가열하는 단계;
    상기 유리기판 및 반도체 웨이퍼를 따라 전위를 인가하는 단계; 및
    전기분해를 통해 상기 반도체 웨이퍼와 유리기판 간 양극 본딩을 야기하기 위해 접촉, 가열 및 전압을 유지시키는 단계를 포함하는 유리구조 상의 반도체 형성방법.
  2. 청구항 1에 있어서,
    상기 가열단계는 상기 유리기판의 제2 표면이 상기 유리기판의 제1 표면의 온도보다 적어도 50℃ 낮은 온도가 되도록 적어도 하나의 유리기판 및 반도체 웨이퍼를 가열하는 단계를 포함하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  3. 청구항 2에 있어서,
    상기 유리기판의 제2 표면은 상기 유리기판의 제1 표면의 온도보다 약 50℃에서 약 150℃ 사이 정도 낮은 온도인 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  4. 청구항 1에 있어서,
    상기 가열단계는 상기 유리기판의 제1 표면과 상기 반도체 웨이퍼의 접합점은 상기 유리기판의 변형점의 약 ±350 ℃ 사이의 온도로 가열되는 단계를 포함하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  5. 청구항 4에 있어서,
    상기 유리기판의 제1 표면과 상기 반도체 웨이퍼의 접합점은 상기 유리기판의 변혐점의 약 -250℃와 0℃ 사이의 온도로 가열되는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  6. 청구항 5에 있어서,
    상기 유리기판의 상기 제1 표면과 상기 반도체 웨이퍼의 접합점은 상기 유리기판의 변형점의 약 -100℃와 -50℃ 사이의 온도로 가열되는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  7. 청구항 1에 있어서,
    상기 가열단계는 가열원을 상기 반도체 웨이퍼에는 인가하나, 상기 유리기판의 제2 표면에는 인가하지 않는 단계를 포함하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  8. 청구항 1에 있어서,
    상기 반도체 웨이퍼는 도너 반도체 웨이퍼이며,
    상기 도너 반도체 웨이퍼의 박리층을 형성하기 위해 상기 도너 반도체 웨이퍼의 주입면에 대한 이온주입공정을 실시하는 단계; 및
    전기분해를 통하여 상기 도너 반도체 웨이퍼의 주입면과 상기 유리기판 간 양극 본딩을 야기하기 위한 상기 가열 및 전압 단계 전에, 유리기판의 제1 표면을 상기 도너 반도체 웨이퍼의 주입면과 직접 또는 간접적으로 접촉시키는 단계를 포함하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  9. 청구항 8에 있어서,
    상기 도너 반도체 웨이퍼는 실리콘(SI), 게르마늄 도핑 실리콘(SIGe), 탄화규소(SIC), 게르마늄(Ge), 갈륨비소(GaAs), 인화갈륨(Gap) 및 인화인듐(InP)을 포함하는 그룹에서 선택하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  10. 유리구조 상에 반도체를 형성하는 방법에 있어서,
    상기 도너 반도체 웨이퍼의 박리층을 형성하기 위해 상기 도너 반도체 웨이퍼의 주입면에 대한 이온주입공정을 실시하는 단계;
    상기 유리기판의 제1 표면을 상기 도너 반도체 웨이퍼의 주입표면과 직접 또는 간접적으로 접촉시키는 단계;
    (i) 상기 유리기판의 제1 표면과 상기 반도체 웨이퍼의 주입면의 접합점이 적어도 하나의 유리기판의 변형점의 약 -100℃에서 -50℃ 사이의 온도가 되고, (ii) 상기 제1 표면에 마주하는 상기 유리기판의 제2 표면은 상기 유리기판의 제1 표면의 온도보다 적어도 50℃ 낮은 온도가 되도록 적어도 하나의 유리기판과 상기 반도체 웨이퍼를 가열하는 단계;
    상기 유리기판과 반도체 웨이퍼를 가로지르는 전위를 인가하는 단계;
    전기분해를 통해 상기 반도체 웨이퍼와 유리기판 간 양극 본딩을 야기하기 위해 접촉, 가열, 전압을 유지시키는 단계; 및
    도너 반도체 웨이퍼로부터 박리층을 분리시키는 단계를 포함하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  11. 청구항 10에 있어서,
    상기 유리기판의 제2 표면은 상기 유리기판의 제1 표면의 온도보다 약 50℃에서 약 150℃ 사이 정도 낮은 것을 특징으로 하는 유리구조 상의 반도체 형성방법.
  12. 청구항 10에 있어서,
    상기 가열단계는 가열원을 반도체 웨이퍼에 인가하나, 상기 유리기판의 제2 표면에는 인가하지 않는 단계를 포함하는 것을 특징으로 하는 유리구조 상의 반도체 형성방법.


KR1020127007627A 2009-08-26 2010-08-24 반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법 KR20120089812A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/547,522 2009-08-26
US12/547,522 US8062956B2 (en) 2009-08-26 2009-08-26 Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process
PCT/US2010/046436 WO2011025761A1 (en) 2009-08-26 2010-08-24 Semiconductor on insulator and methods of forming same using temperature gradient in an anodic bonding process

Publications (1)

Publication Number Publication Date
KR20120089812A true KR20120089812A (ko) 2012-08-13

Family

ID=43014571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127007627A KR20120089812A (ko) 2009-08-26 2010-08-24 반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법

Country Status (7)

Country Link
US (1) US8062956B2 (ko)
EP (1) EP2471092A1 (ko)
JP (1) JP2013503484A (ko)
KR (1) KR20120089812A (ko)
CN (1) CN102484094A (ko)
TW (1) TW201126645A (ko)
WO (1) WO2011025761A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872189B (zh) * 2012-12-18 2016-09-07 比亚迪股份有限公司 垂直结构白光led芯片及其制备方法
US10295707B2 (en) 2014-02-27 2019-05-21 Corning Incorporated Durability coating for oxide films for metal fluoride optics

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3300060B2 (ja) 1992-10-22 2002-07-08 キヤノン株式会社 加速度センサー及びその製造方法
JP2001010847A (ja) * 1999-06-25 2001-01-16 Matsushita Electric Works Ltd 陽極接合方法
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2008510315A (ja) 2004-08-18 2008-04-03 コーニング インコーポレイテッド 絶縁体上歪半導体構造及び絶縁体上歪半導体構造を作成する方法
US20070246450A1 (en) 2006-04-21 2007-10-25 Cady Raymond C High temperature anodic bonding apparatus
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower

Also Published As

Publication number Publication date
JP2013503484A (ja) 2013-01-31
US8062956B2 (en) 2011-11-22
US20110053344A1 (en) 2011-03-03
CN102484094A (zh) 2012-05-30
EP2471092A1 (en) 2012-07-04
WO2011025761A1 (en) 2011-03-03
TW201126645A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
US7619283B2 (en) Methods of fabricating glass-based substrates and apparatus employing same
US7691730B2 (en) Large area semiconductor on glass insulator
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
KR101291956B1 (ko) 증착된 장벽층을 구비한 유리 절연체 상의 반도체
US7410883B2 (en) Glass-based semiconductor on insulator structures and methods of making same
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US7456057B2 (en) Germanium on glass and glass-ceramic structures
WO2008121262A2 (en) Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
KR20120089812A (ko) 반도체 온 절연체 및 이를 양극 본딩 공정에서 온도 변화도를 이용하여 형성하는 방법
EP1974375A2 (en) Germanium on glass and glass-ceramic structures
TWI459451B (zh) 改良基板組成份及形成半導體於絕緣體元件上之方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid