TW201707178A - 用於修復裝置翹曲的方法和結構 - Google Patents

用於修復裝置翹曲的方法和結構 Download PDF

Info

Publication number
TW201707178A
TW201707178A TW105123882A TW105123882A TW201707178A TW 201707178 A TW201707178 A TW 201707178A TW 105123882 A TW105123882 A TW 105123882A TW 105123882 A TW105123882 A TW 105123882A TW 201707178 A TW201707178 A TW 201707178A
Authority
TW
Taiwan
Prior art keywords
dielectric layer
conductor
thickness
mask
conductor element
Prior art date
Application number
TW105123882A
Other languages
English (en)
Inventor
塞普里昂 艾米卡 烏卓
桂蓮 高
李奉燮
史考特 麥克葛拉斯
虹 沈
查爾斯Ｇ 威奇克
亞卡爾古德Ｒ 西塔朗
阿卡許 阿拉瓦爾
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201707178A publication Critical patent/TW201707178A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本發明提供一種處理互連元件的方法，其包含提供一基板元件，該基板元件具有反向的前表面與後表面以及導電結構；一疊置在該前表面上方的第一介電層並且在該第一介電層的一第一表面處有複數個導體接點；以及一疊置在該後表面上方的第二介電層並且在該第二介電層的一第二表面處有一導體元件。該方法還會包含移除該第二介電層的一部分，以便將該部分的厚度縮減至一第二厚度，並且用以提供該第二介電層的一具有第一厚度的隆起部分以及一具有第二厚度的下降部分。該第一厚度會大於該第二厚度。該導體元件的至少一部分會凹陷至該第二介電層的該第一厚度的高度之下。

Description

用於修復裝置翹曲的方法和結構
本發明關於微電子裝置及中介片結構的封裝，特別是關於導體互連結構及在半導體及中介片封裝之中形成此些結構的方法。
微電子元件大體上包括一半導體材料(例如，矽或砷化鎵)薄板，通常被稱為晶粒或半導體晶片。半導體晶片通常被提供作為單獨、經過事先封裝的單元。於某些單元設計中，該半導體晶片係被鑲嵌至一基板或晶片載板，接著，該基板或晶片載板會被鑲嵌在一電路平板(例如，印刷電路板)上。
主動式電路系統會被製造於該半導體晶片的第一面(舉例來說，一第二表面)之中。為幫助電氣連接至該主動式電路系統，該晶片會在同一面上具備焊接觸墊。該些焊接觸墊通常被放置在一圍繞該晶粒之邊緣的規則陣列之中，或者，於許多記憶體裝置中，會被放置在位於該晶粒中央的規則陣列之中。該些焊接觸墊通常係由一導體金屬製成，例如，銅或鋁，厚度約0.5μm。該些焊接觸墊會包含單一金屬層或是多層金屬。該些焊接觸墊的尺寸雖然會隨著裝置類型而改變；但是，一側邊的大小通常為數十微米至數百微米。
因為從習知的導體互連結構處所散發出來的非最佳應力分 佈以及一半導體晶片和該晶片所焊接的結構之間的熱膨脹係數(Coefficient of Thermal Expansion，CTE)匹配誤差的關係，習知的導體互連結構可能會有可靠度的問題。舉例來說，當一半導體晶片裡面的導體通孔藉由一相對薄且堅硬的介電質材料而被絕緣時，由於通孔的導體材料和該基板的材料之間的CTE匹配誤差的關係，在該些通孔裡面可能會出現明顯的應力。此外，當該半導體晶片被焊接至一聚合基板的導體元件時，介於該晶片以及該基板的較高CTE結構之間的電氣連接線將會受到肇因於CTE匹配誤差的應力的作用。
尺寸為任何實體晶片排列中的重要考量。隨著可攜式電子裝置的快速進展，越來越強烈需要更緊密的實體晶片排列。僅透過範例來說，通常被稱為「智慧型電話(smart phone)」的裝置便整合一蜂巢式電話的功能以及功能強大的資料處理器、記憶體、以及輔助性裝置，例如，全球定位系統接收器、電子照相機、區域網路連接線、高解析度顯示器、以及相關聯的影像處理晶片。此些裝置能夠在一口袋尺寸的裝置之中提供諸如下面的其中一項、更多、以及所有功能：完整的網際網路連線、娛樂(其包含全解析度視訊)、導航、電子銀行。複雜的可攜式裝置需要將眾多晶片封裝於一小型的空間之中。又，該些晶片中的一部分可能會有許多輸入和輸出連接線，通常稱為「I/O」。此些I/O必須和其它晶片的I/O互連。該些互連線應該很短並且應該具有低阻抗，以便最小化訊號傳播延遲。構成該些互連的器件不可以大幅增加該組裝件的尺寸。在其它的應用中會有雷同的需求，舉例來說，在網際網路搜尋引擎中所使用的資料伺服器之中。舉例來說，在複雜的晶片之間提供眾多短程、低阻抗互連線的結構會增加該搜尋 引擎的頻寬並且降低其功率消耗。
不論導體互連結構以及在半導體和中介片封裝之中形成此些結構的方法如何進步，仍有需要加以改良，以便最小化半導體晶片和中介片結構的尺寸並且提高電氣互連線的可靠度。
本發明提供一種處理互連元件的方法，其包含提供一基板元件，該基板元件具有反向的前表面與後表面以及導電結構；一疊置在該前表面上方的第一介電層並且在該第一介電層的一第一表面處有複數個導體接點；以及一疊置在該後表面上方的第二介電層並且在該第二介電層的一第二表面處有一導體元件。該第二介電層會有一第一厚度，並且該些導體接點中的至少其中一者會經由該導電結構來電氣耦接該導體元件。
該方法還包含移除該第二介電層的一部分，以便將該部分的厚度縮減至一第二厚度，並且用以提供該第二介電層的一具有該第一厚度的隆起部分以及一具有該第二厚度的下降部分。該第一厚度會大於該第二厚度。該導體元件的至少一部分會凹陷至該第二介電層的該第一厚度的高度之下。
本發明提供另一種處理互連元件的方法，其包含提供一基板元件，該基板元件具有一表面；一疊置在該表面上方並且具有一第一厚度的介電層；以及一相鄰於該介電層並且至少部分疊置在該介電層上方的導體元件；以及移除該介電層中相鄰於該導體元件的一部分，以便將該介電層的一部分的厚度縮減至一第二厚度。該導體元件的至少一部分會延伸在該介電層的該第一厚度的高度之下。
於一特殊的實施例中，該移除形成該介電層的一具有該第一厚度的隆起部分以及一具有該第二厚度的下降部分。於其中一範例中，該表面能夠為該基板元件的一後表面，該基板元件會具有一和該後表面反向的前表面，並且該基板元件會具有導電結構。該介電層能夠為一第二介電層，該基板元件會具有一疊置在該前表面上方的第一介電層並且在該第一介電層的一第一表面處有複數個導體接點，該導體元件能夠位於該第二介電層的一第二表面處，並且該些導體接點中的至少其中一者會經由該導電結構來電氣耦接該導體元件。
於一示範性實施例中，該方法還包含在該移除之前先提供一遮罩，用以覆蓋該導體元件的至少一部分。該介電層的該部分會藉由該遮罩而露出，並且該移除會包含蝕刻藉由該遮罩而露出的該介電層的部分。於一特殊的範例中，該移除會包含利用該導體元件作為一疊置在該介電層之被覆蓋位置上方的遮罩來蝕刻該介電層，用以在對齊該導體元件的該些被覆蓋位置處形成該隆起的部分。
於一實施例中，該介電層會定義一凹部，其從該介電層的該隆起部分的一表面處朝該後表面延伸，並且該導體元件能夠位於該凹部裡面並且延伸在該隆起部分之上，而且該導體元件不會接觸該下降部分。於一特殊的實施例中，該基板元件會有一貫穿開口，其延伸在該些前表面與後表面之間，並且該導電結構會包含一延伸在該開口裡面的導體通孔。於其中一範例中，該基板元件於一平行於該後表面的平面中會有小於8ppm/°C的第一熱膨脹係數(CTE)，而該介電層於一平行於該後表面的平面中會有大於12ppm/℃的第二CTE。
於一示範性實施例中，該方法還會包含於延伸在該介電層的該第一厚度的高度之下的該導體元件的該部分上提供一導電的焊接材料。於一特殊的範例中，該複數個導體接點會在該前表面之上延伸一第一距離。該方法還會包含移除該第一介電層的一部分，俾使得該第一表面的一部分會下降至該前表面之上的一第二距離處，該第一距離大於該第二距離。
於一實施例中，該方法還會包含並列放置位在一微電子元件的一面處的元件接點和該複數個導體接點，以及接合該些元件接點和該些導體接點。於一特殊的實施例中，該導電結構會包含位於該第二介電層的該隆起部分的至少一部分下方的一或更多條導電線路，該導電結構會耦接該導體元件。於其中一範例中，該第二厚度能夠為零。
本發明提供又一種處理互連元件的方法，其包含提供一基板元件，該基板元件具有反向的前表面與後表面以及導電結構；一疊置在該前表面上方的第一介電層並且在該第一介電層的一第一表面處有複數個導體接點；以及一疊置在該後表面上方並且具有一第二表面的第二介電層，該第二介電層具有一第一厚度。
該方法還會包含移除該第二介電層的一部分，以便將該部分的厚度縮減至一第二厚度，並且用以提供該第二介電層的一具有該第一厚度的隆起部分，該第一厚度大於該第二厚度，該移除包括於該第二介電層裡面形成一凹部，其從該第二表面的的該隆起部分處朝該後表面延伸。該方法會進一步包含接著於該凹部裡面形成一導體元件，該導體元件會電氣耦接該導電結構。
於一示範性實施例中，該導體元件可以僅被形成在該凹部裡 面。於一特殊的範例中，該方法還會包含在形成該導體元件之前先於該凹部裡面塗敷一無電極鎳沉浸金質塗層。該導體元件會被形成在該塗層上。於一實施例中，該方法還會包含在該移除之前先沉積一第一介電質遮罩，用以疊置在該第二介電層的被覆蓋位置的上方。該移除會包含蝕刻該第二介電層的該部分，該第二介電層的該部分會藉由該第一介電質遮罩而露出。
於一特殊的實施例中，該基板元件會有一貫穿開口，其延伸在該些前表面與後表面之間，並且該導電結構會包含一延伸在該開口裡面的導體通孔，而且該移除會於該凹部裡面露出該導體通孔的一頂端表面。於其中一範例中，該方法還會包含在沉積該第一介電質遮罩之前先於該導體通孔的該頂端表面的至少一部分上沉積一第二介電質遮罩。該第二介電質遮罩會包含一和該第一介電質遮罩不同的材料。
一互連元件會包含一基板元件，其基本上係由介電質材料或半導體材料中的至少其中一者所組成，該基板元件具有一表面、一疊置在該表面上方的介電層、以及一位於該介電層處的導體元件。該介電層在該後表面之上的一隆起高度處具有一有第一厚度的隆起部分，並且在該後表面之上的一下降高度處具有一有第二厚度的下降部分，該第一厚度大於該第二厚度。該導體元件的至少一部分會凹陷於該介電層的該第一厚度的一高度之下。該導體元件能夠被一焊接材料潤濕。
於一示範性實施例中，該隆起部分能夠為平坦並且該隆起高度能夠為位在該表面之上的一恆定隆起高度，而該下降部分能夠為平坦並且該下降高度能夠為位在該表面之上的一恆定下降高度。於一特殊的範例中，該表面能夠為一後表面，而且該基板元件能夠有一和該前表面反向的 前表面。該介電層能夠為一第二介電層。該互連元件還會包含一疊置在該前表面上方並且具有一第一表面的第一介電層，而且會有複數個導體接點位在該第一表面處。該導體元件會藉由該些前表面與後表面之間的導電結構而電氣耦接該些接點。
於一實施例中，該導體元件的該至少一部分能夠為一第一部分，並且該導體元件的至少一第二部分會疊置在該介電層的該隆起部分的上方。於一特殊的實施例中，該互連元件還會包含一導體焊接材料，其延伸在該導體元件的該些第一部分與第二部分兩者之上。於其中一範例中，該導體元件會完全凹陷於該介電層的該第一厚度的高度之下。
於一示範性實施例中，該導電結構會包含位於該第二介電層的該隆起部分的至少一部分下方的一或更多條導電線路。於一特殊的範例中，該第二厚度能夠為零。於一實施例中，該基板元件會定義一200微米或更小的厚度。於一特殊的實施例中，一系統能夠包含如上面所述的互連元件以及和該互連元件電氣連接的一或更多個其它電子器件。於其中一範例中，該系統還會包含一殼體，該互連元件以及該一或更多個其它電子器件會與該殼體組裝在一起。
100‧‧‧互連元件
100a‧‧‧互連元件
100b‧‧‧互連元件
110‧‧‧基板元件
112‧‧‧前表面
114‧‧‧後表面
116‧‧‧貫穿開口
120‧‧‧第一介電層
122‧‧‧第一表面
122'‧‧‧第一表面
130‧‧‧導體接點
140‧‧‧第二介電層
140a‧‧‧第二介電層
140b‧‧‧第二介電層
142‧‧‧第二表面
142'‧‧‧第二表面
144‧‧‧隆起部分
144a‧‧‧隆起部分
144b‧‧‧隆起部分
146‧‧‧下降部分
146a‧‧‧下降部分
146b‧‧‧下降部分
148‧‧‧凹部
150‧‧‧導體元件
152‧‧‧高部分
154‧‧‧凹陷部分
156‧‧‧過渡部分
160‧‧‧導體通孔
162‧‧‧接點部分
170‧‧‧導電焊接材料
180‧‧‧介電質遮罩
D1‧‧‧第一方向
D2‧‧‧第二方向
T‧‧‧厚度
T'‧‧‧厚度
T1‧‧‧厚度
T2‧‧‧厚度
T3‧‧‧厚度
T4‧‧‧厚度
T5‧‧‧厚度
T6‧‧‧厚度
T7‧‧‧厚度
T8‧‧‧厚度
A1‧‧‧第一距離
A2‧‧‧第二距離
200‧‧‧互連元件
210‧‧‧基板元件
212‧‧‧前表面
214‧‧‧後表面
216‧‧‧貫穿開口
220‧‧‧第一介電層
222‧‧‧第一表面
230‧‧‧導體接點
240‧‧‧第二介電層
242‧‧‧第二表面
242'‧‧‧第二表面
244‧‧‧隆起部分
246‧‧‧下降部分
248‧‧‧凹部
250‧‧‧導體元件
252‧‧‧無電極鎳沉浸金質塗層
260‧‧‧導體通孔
262‧‧‧接點部分
270‧‧‧導電焊接材料
280‧‧‧第一保護性遮罩
280'‧‧‧第一遮罩的殘留部分
281‧‧‧間隙
282‧‧‧第二遮罩
300‧‧‧互連元件
340‧‧‧第二介電層
340a‧‧‧下方介電層
340b‧‧‧上方介電層
342a‧‧‧第一裸露表面
342b‧‧‧第二裸露表面
342b'‧‧‧初始第二裸露表面
344‧‧‧隆起部分
346‧‧‧下降部分
348‧‧‧凹部
380‧‧‧保護性遮罩
381‧‧‧間隙
400‧‧‧互連元件
440‧‧‧第二介電層
440a‧‧‧下方介電層
440b‧‧‧上方介電層
442a‧‧‧第一裸露表面
442b‧‧‧第二裸露表面
500‧‧‧互連元件
520‧‧‧第一介電層
522‧‧‧第一表面
524‧‧‧隆起部分
526‧‧‧下降部分
600‧‧‧系統
601‧‧‧殼體
602‧‧‧電路板、主機板、或是直豎板
604‧‧‧導體
606‧‧‧模組或器件
608‧‧‧電子器件
610‧‧‧電子器件
611‧‧‧電子器件
圖1A所示的係根據本發明一實施例的互連元件的側面剖視圖。
圖1B至1F所示的係根據圖1A中所示實施例的製造階段的側面剖視圖。
圖1G與1H所示的係兩個可能的替代俯視平面圖，各自對應於圖1A 的側面剖視圖。
圖2A所示的係根據本發明另一實施例的互連元件的側面剖視圖。
圖2B至2E所示的係根據圖2A中所示實施例的製造階段的側面剖視圖。
圖3A所示的係根據本發明另一實施例的互連元件的側面剖視圖。
圖3B與3C所示的係根據圖3A中所示實施例的製造階段的側面剖視圖。
圖4所示的係根據本發明另一實施例的互連元件的側面剖視圖。
圖5所示的係根據本發明另一實施例的互連元件的側面剖視圖。
圖6所示的係根據本發明一實施例的系統的略圖。
如本揭示內容中參考一基板的用法，當一基板沒有和任何其它元件組裝在一起時，一導電元件「位於」該基板的一表面處的敘述係表示該導電元件可以接觸一理論點，該理論點會在一垂直於該基板之該表面的方向中從該基板的外面朝該基板的表面移動。因此，一位在一基板的一表面處的終端或是其它導體元件可以從此表面處突出；可以和此表面齊平；或者可以以此表面為基準而凹陷於該基板中的一孔洞或凹口之中。如本文中的用法，其中一個表面或元件位於另一個表面或元件之上或之下的一「恆定」高度處之敘述的意義為在製造公差內保持恆定，舉例來說，一已完成的單一互連元件的面積的±10%。如本文中的用法，以一給定數值為基準的「大約」一詞的意義為實際數值落在熟習該給定數值之相關技術的人士已知的標準製造公差裡面。
如圖1A中所示，一互連元件100能夠包含一基板元件110，其具有一前表面112以及一和該前表面反向的後表面114。該互連元件100還會包含：一第一介電層120，其疊置在該前表面112的上方並且具有一第一表面122，而且在該第一表面處有複數個導體接點130；以及一第二介電層140，其疊置在該後表面114的上方並且具有一第二表面142，而且在該第二表面處有一導體元件150。該互連元件100還會包含介於該些前表面112與後表面114之間的導電結構，圖1A中被顯示為具有一導體通孔160的形式，其能夠電氣耦接該導體元件150和一或更多個該些接點130。於圖1A的實施例中，該導體通孔160會延伸在一延伸於該些前表面112與後表面114之間的貫穿開口116裡面。
在圖1A之中，平行於該基板元件110的前表面112與後表面114的方向在本文中會被稱為「水平」或「橫向」方向；反之，垂直於該些前表面與後表面的方向在本文中則被稱為朝上或朝下方向並且在本文中亦被稱為「垂直」方向。本文中所表示的方向係位在該些結構所參考的參考架構之中。因此，此些方向可能落在以標準參考架構或重力參考架構為基準的任何配向處。其中一個特徵元件被設置在「一表面之上」比另一個特徵元件更大的高度處的意義為該其中一個特徵元件係位在和該另一個特徵元件相同的正交方向中比該另一個特徵元件更遠離該表面的距離處。相反地，其中一個特徵元件被設置在「一表面之上」比另一個特徵元件更小的高度處的意義則為該其中一個特徵元件係位在和該另一個特徵元件相同的正交方向中比該另一個特徵元件更接近該表面的距離處。
該基板元件110基本上能夠由介電質材料或半導體材料中 的至少其中一者所組成。舉例來說，於某些實施例中，該基板元件110基本上能夠由半導體材料(例如，矽)所組成。該基板元件110會在該基板的一平面之中具有每攝氏度小於百萬分之10(10ppm/℃)的熱膨脹係數(CTE)。於一特殊的實施例中，該基板元件110會具有小於7ppm/℃的CTE。於其中一範例中，複數個主動式半導體裝置(舉例來說，電晶體、二極體、…等)會被設置在位於該前表面112及/或該後表面114處及/或下方的一主動式半導體區域之中。介於該基板元件110的前表面112及後表面114之間的基板元件110的厚度會小於500μm，並且可能會更小，舉例來說，小於200μm、130μm、70μm、甚至更小。
於某些實施例中，該基板元件110能夠由一介電質材料(例如，陶瓷、玻璃、液晶材料、複合材料(例如，玻璃-環氧樹脂複合物或是纖維強化複合物)、層疊結構、或是它們的組合)製成。於某些實施例中，該基板元件110能夠為一支撐介電質元件，舉例來說，捲帶式自動焊接(Tape Automated Bonding，TAB)之中所使用的捲帶。於其中一範例中，該基板元件110基本上能夠由一在該基板的一平面之中具有小於10ppm/℃的熱膨脹係數的介電質元件所組成。於一特殊的實施例中，該基板元件110基本上能夠由一在該基板的一平面之中具有介於約10ppm/℃和約20ppm/℃之間的熱膨脹係數的介電質元件所組成。
該第一介電層120會疊置在該基板元件110的前表面112的上方。該第一介電層120會定義一第一表面122，該第一表面122大體上面向垂直於前表面112的第一方向D1。該第一介電層120會在該第一表面122處有複數個導體接點130。該些導體接點130會被配置成用以接合一微電子 元件或是另一外部器件的對應元件接點。於某些實施例中，該些導體接點130能夠各自為一薄的、平坦的金屬(例如，銅或是鋁)觸墊。該第一介電層120會在該第一表面122與該前表面112之間具有一相對均勻的厚度T。
本文雖然參考圖1A僅顯示且說明單一導體通孔160以及單一導體元件150；不過，應該瞭解的係，該互連元件100亦能夠包含複數個導體通孔和導體元件(如在圖1G和1H中所看見)，舉例來說，一個m x n的導體通孔和導體元件陣列，m和n中的一或兩者大於一。舉例來說，該些導體接點130、該導體元件150、以及該導體通孔160可以被用來在該基板元件110的前表面112和後表面114之間攜載訊號或資訊、電力、或是一參考電位。
該第一介電層120能夠為一重新分佈層，其包含延伸在介電質材料裡面的一或更多個導體層，該些導體層在該導體通孔160以及一或更多個該些導體接點130之間提供電氣連接。該第一介電層120能夠為一絕緣介電層，當該基板包括一導電材料或是一半導體材料時，該第一介電層120能夠電氣絕緣導體元件(例如，該些導體接點130以及該導體通孔160)和該基板。
於某些實施例中，第一介電層120會被稱為該基板元件110的一「鈍化層」。此介電層能夠包含一無機介電質材料或有機介電質材料或兩者。於其中一範例中，該第一介電層120會包括二氧化矽。此介電層會包括一電極沉積的保形塗層或是其它介電質材料，舉例來說，可光成像的聚合材料，舉例來說，防焊遮罩材料。於其中一範例中，該第一介電層120會具有介於約0.5微米和約3.0微米之間的厚度。於另一範例中，該第一介 電層120會具有小於約0.5微米(也就是，小於500奈米)的厚度。於另一範例中，該第一介電層120會具有小於約1微米的厚度。
該第二介電層140能夠疊置在該基板元件110的後表面114的上方。該第二介電層140會定義一第二表面142，其大體上面向和第一方向D1反向的第二方向D2，該第二方向垂直於後表面114。該第二介電層140在該第二表面142處具有一導體元件150，如圖1A中所示，或者，在該第二表面處具有複數個或m x n的導體元件150陣列，如在圖1G和1H中所看見。
該些導體元件150會被配置成用以接合一電路板(舉例來說，一模組卡、主機板、…等)或是另一外部器件的對應接點。該互連元件100會包含一導電焊接材料170，其會接觸該些導體元件150中一或更多者的表面，以便接合該些導體元件和一電路板或是另一外部器件的此些對應接點。該些導體元件150可以被該導體焊接材料170潤濕。
舉例來說，該導體焊接材料170能夠為一焊接金屬質塊(例如，焊料、錫、銦、金、共晶組成物、或是它們的組合)或是另一接合材料質塊(例如，導體焊膏或是導體黏著劑)。於一特殊的實施例中，該導體焊接材料170會包含一導電母質材料，例如，美國專利申請案第13/155,719號和第13/158,797號中所述的材料，本文以引用的方式將其揭示內容內容併入。於一特殊的實施例中，該導體焊接材料170能夠有如本文中所述的雷同結構或是以如本文中所述的方式來形成像。於某些範例中，用於該導體焊接材料170的合宜材料能夠包含填充著顆粒形式之導體材料的聚合物，例如，有金屬填充的聚合物，舉例來說，其包含有金屬填充的環氧樹脂、有金屬 填充的熱固性聚合物、有金屬填充的熱塑性聚合物、或是導電油墨。
第二介電層140能夠為一絕緣的介電層，當該基板包括一導電材料或是一半導體材料時，該第二介電層140便能夠電氣絕緣導體元件(例如，導體元件150以及導體通孔160)和該基板。
第二介電層140能夠包含一無機介電質材料或有機介電質材料或兩者。於其中一範例中，該第二介電層140會包括聚醯胺或聚醯亞胺。此介電層會包含一電極沉積的保形塗層或是其它介電質材料，舉例來說，可光成像的聚合材料，舉例來說，防焊遮罩材料。
於其中一範例中，該第二介電層140會具有介於約3微米和約10微米之間的厚度。於一特殊的實施例中，該第二介電層在平行於該後表面114的該基板元件110的一水平平面之中會有介於約3ppm/℃與約20ppm/℃之間的CTE。於又一範例中，該第二介電層140能夠為一各向異性的介電質，其在平行於該後表面114的該基板元件110的一水平平面之中會有介於約3ppm/℃與約20ppm/℃之間的CTE並且在垂直於該後表面的該基板元件的一垂直平面之中會有介於約40ppm/℃與約100ppm/℃之間的CTE。於一實施例中，該第二介電層140會包括一第一介電質材料並且於其中分佈著一由不同於該第一材料的第二材料所組成的顆粒，用以改變該介電層的CTE和硬度。
如在圖1A中所看見，該第二介電層140會有一隆起部分144以及一下降部分146，該隆起部分144在該第二表面142與該後表面114之間具有一第一厚度T1，而該下降部分146在該第二表面與該後表面之間則具有一第二厚度T2，該第一厚度大於該第二厚度。於其中一範例中，T1能 夠為約5微米，而T2能夠為約2微米。於另一範例中，T1能夠為介於約3微米與約10微米之間，而T2能夠為介於約0.5微米與約4微米之間，T1大於T2。於其中一範例中，T1能夠為介於約3微米與約10微米之間，而T2能夠為約T1的厚度的一半。於一特殊的實施例中，T2能夠為約T1的厚度的一半或是小於約T1的厚度的一半。
該第二介電層140會定義一延伸在該隆起部分144的表面下方的凹部148，從該第二表面142處朝該後表面114處延伸。如在圖1A中所看見，該凹部148可以完全延伸貫穿該第二介電層140，俾使得在該後表面114處被耦接至該導電通孔160的一接點部分162會在該凹部裡面露出。
本案發明人已經發現，縮減該互連元件100的該第二介電層140的某些部份的厚度可以減少使用中的互連元件的翹曲，尤其是當該第二介電層的CTE明顯大於該基板元件110的CTE時。舉例來說，於一實施例中，在平行於該後表面114的一平面之中的該基板元件110的CTE會小於8ppm/℃，而在平行於該第二表面142的一平面之中的該第二介電層140的CTE則會大於12ppm/℃。當該基板元件110很薄(也就是，小於200微米)並且該第二介電層140的介電質材料略為堅硬時，此效應可能會特別顯著。因縮減該第二介電層的某些部份的厚度而減少翹曲所達成的潛在優點亦可以在下面將作說明的圖2A的實施例之中實現。
上面的潛在優點亦能夠套用於二或更多個互連元件100以堆疊配置的方式彼此接合的實施例中。舉例來說，一第一互連元件能夠接合一第二互連元件，每一個互連元件的彼此相向的導體元件150會經由該導體焊接材料170而彼此接合。舉例來說，因為該些互連元件100中的一或 兩者的第二介電層140中的某些部分的縮減厚度的關係，相較於習知的互連元件，於由多個互連元件100所組成的此堆疊組裝件之中，該些導體元件150之間的電氣連接的可靠度能夠獲得改良。
此些被接合的互連元件100能夠在被接合之後讓該些前表面112彼此相向、讓該些後表面114彼此相向、或者讓一第一互連元件的前表面面向另一互連元件的後表面。此些被接合的互連元件100的導體元件之間的電氣連接能夠經由下面之中的一或更多者來達成：覆晶接合、焊線接合、以及直接金屬對金屬導體元件接合。
於一實施例中，第二厚度T2能夠為零，俾使得該第二介電層140會有一開口延伸貫穿一第一隆起部分144和一與該第一隆起部分隔開的第二隆起部分之間。於此實施例中，該些隆起部分144能夠為該第二介電層140的複數個隔開的不連續部分，而非一連續的第二介電層中的多個隆起部分。
如圖1A中所示，該導體元件150會有一位於凹部148裡面的凹陷部分154，其凹陷於該第二介電層的該第一厚度的高度之下。該導體元件150會延伸在該隆起部分144之上。舉例來說，該導體元件150的一高部分152會疊置在該第二介電層140的隆起部分144的上方。舉例來說，該高部分152可以具有環形形狀。於一實施例中，該導體元件150的該凹陷部分154會疊置在被耦接至該導體通孔160的接點部分162的上方。舉例來說，該凹陷部分154可以具有圓形形狀。該導體元件150的高部分152以及該凹陷部分154會藉由一過渡部分156來連接，舉例來說，該過渡部分156可以具有截頭錐形的形狀。於圖1A的實施例中，該導體元件150沒有接觸 該第二介電層140的下降部分146。
介由前表面112和後表面114之間的導體通孔160或是其它導電結構會包含一金屬，例如，銅、鋁、鎢、包含銅的合金、包含鎳的合金、或是包含鎢的合金、以及其它金屬。於其中一範例中，該導體通孔160基本上能夠由銅所組成。
圖1A中雖然以導電通孔160(其在後表面114處有一接點部分162裸露於凹部148裡面)的形式來顯示能夠電氣耦接該導體元件150和該些接點130中的一或更多者的導電結構；不過，情況並非需要如此。於其它實施例中，能夠電氣耦接該導體元件150和該些接點130中的一或更多者的導電結構亦能夠包含位於該第二介電層140的隆起部分144的至少一部分下方的一或更多條導電線路。
現在將參考圖1B至1F來說明一種製造該互連元件100(圖1A)的方法。如圖1B中所示，該基板元件110會於一開始具備一第二介電層140，除了在已經形成凹部148的地方之外，該第二介電層140會在該第二表面以及該後表面114之間具有一具有初始厚度T1的大體上均勻的初始第二表面142'。該基板元件110會於一開始具備一第一介電層120，其會在該第一表面以及該前表面112之間具有一具有初始厚度T'的初始第一表面122'，T'厚過圖1A中所示的厚度T。該導體元件150的高部分152會疊置在相鄰於該凹部148的該第二介電層140的該初始第二表面142'的一部分的上方。
如在圖1C中所看見，一遮罩180會被提供疊置在該導體元件150的上方。於一實施例中，該遮罩可以為一可重覆使用的接點遮罩， 例如，通常係由金屬所製成。於另一實施例中，該遮罩可以為一能夠被形成在特定位置處的保護性的介電質遮罩。舉例來說，一可光成像的層(舉例來說，一光阻層)能夠被沉積與圖樣化，用以僅覆蓋該第二介電層140的該初始第二表面142'的一部分。該介電質遮罩180可以保護該導體元件150，避免在移除該第二介電層140的一部分期間遭到破壞。
現在參考圖1D，第二介電層140的一部分會在沒有被該遮罩180覆蓋(也就是，露出)的位置處被移除，俾便將該部分的厚度縮減至第二厚度T2，並且用以提供具有第一厚度T1的該第二介電層的隆起部分144以及具有第二厚度T2的下降部分146，該第一厚度大於該第二厚度。該移除該第二介電層140的該部分會包含蝕刻該要被移除的該第二介電層140的部分。於其中一範例中，該移除該第二介電層140的該部分能夠藉由各向同性蝕刻來實施。如圖1E中所示，在該第二介電層140的隆起部分144和下降部分146藉由此製程來定義之後，遮罩180便會被移除。
如上面提及，於某些實施例中，移除該第二介電層140的一或更多個部分會被實施，俾使得第二厚度T2為零，並且該第二介電層140會有一開口延伸貫穿其整個厚度。依此方式，一第一隆起部分144以及一第二隆起部分144會彼此隔開，該開口則介於它們之間。於此實施例中，該些隆起部分144能夠為該第二介電層140的複數個隔開的不連續部分，而非一連續的第二介電層中的多個隆起部分。
於圖1C至1E中所示之該方法的一部份的變化例，遮罩180會被省略。於此變化例中，該導體元件150能夠充當一遮罩，用以疊置在該第二介電層140的初始第二表面142'的被覆蓋位置的上方，以便將該第二 介電層中沒有被該導體元件覆蓋的部分的厚度縮減至第二厚度T2，並且用以提供具有該第一厚度T1的該第二介電層的隆起部分144以及具有該第二厚度T2的下降部分146。於此變化例中，該隆起部分144會被形成在該初始第二表面142'的被覆蓋位置處，對齊該導體元件150。於此變化例的其中一範例中，該移除該第二介電層140的該部分能夠藉由各向異性蝕刻來實施。
如在圖1F中所看見，該第一介電層120的一部分會被移除，以便將該第一介電層的厚度從其介於一初始第一表面122'和該基板元件110的前表面112之間的初始厚度T'(圖1B)縮減至介於一經縮減的第一表面122和該前表面之間的縮減厚度T'(圖1F)。
該第一介電層120的該縮減厚度會具有在該第一表面122處裸露該複數個導體接點130的更多厚度的效應。舉例來說，該複數個導體接點130會延伸在該前表面112之上的一第一距離A1處，而在該第一介電層120的該部分被移除之後，該第一表面122的一部分會下降至該前表面之上的一第二距離A2處，該第一距離大於該第二距離。
再次參考圖1A，導電焊接材料170會被提供在延伸於該第二介電層140的隆起部分144的下方的凹部148之中。於圖1A中所示的實施例中，該導體焊接材料170會被提供為使其不會接觸該第二介電層140的下降部分146。最後，如果需要的話，該複數個導體接點130中的至少一部分可以接合位在一微電子元件(圖中並未顯示)的一面處的元件接點。
本案發明人已經發現，保持該導電焊接材料170被容納於該第二介電層的隆起部分144裡面可以允許使用較小體積的焊接材料，且結 果，因為該焊接材料的橫向抑制的關係，可以達成該些導體元件150中相鄰導體元件150之間有較小間距的目的(也就是，比較小的距離)。此抑制該導體焊接材料的潛在優點亦可以實現在下面將說明的圖2A的實施例之中。
圖1G和1H所示的係兩個可能的替代俯視平面圖，各自對應於圖1A的側面剖視圖。於圖1G中所示的範例中，一互連元件100a的第二介電層140a會包含複數個隔開的隆起部分144a，每一者皆位於一對應的導體元件150的一部分的下方，一下降部分146a則延伸在該些隆起部分中的相鄰隆起部分之間。如上面所示，於其中一範例中，該下降部分可以具有為零的厚度T2；或者，可以具有為該些隆起部分144a之厚度T1的某個百分率(舉例來說，5%至95%)的恆定厚度T2。
於圖1H中所示的替代範例中，一互連元件100b的第二介電層140b會包含以連續的方式延伸在該些導體元件150中的至少兩個相鄰的導體元件150之間的一或更多個隆起部分144b。該些導體元件150中的至少某些相鄰導體元件150會被一下降部分146b分開。如在圖1H中所看見，該互連元件100b可以有複數個隔開的下降部分146b，它們延伸在一連續的隆起部分144b裡面。再次地，該些下降部分146b會具有為零的厚度T2；或者，會具有為T1的某個百分率的恆定厚度T2。
圖2A所示的係一互連元件200，其為圖1A的互連元件100的變化例；但是，該互連元件200具有一導體元件250，其僅被設置在第二介電層240裡面的一凹部248裡面。
如圖2A中所示，一互連元件200能夠包含一基板元件210，其具有一前表面212以及一和該前表面反向的後表面214。該互連元件200 還會包含：一第一介電層220，其疊置在該前表面212的上方並且具有一第一表面222，而且在該第一表面處有複數個導體接點230；以及一第二介電層240，其疊置在該後表面214的上方並且具有一第二表面242，而且在該第二表面處有一導體元件250。該互連元件200還會包含介於該些前表面212與後表面214之間的導電結構，圖2A中被顯示為具有一導體通孔260的形式，其能夠電氣耦接該導體元件250和一或更多個該些接點230。於圖2A的實施例中，該導體通孔260會延伸在一延伸於該些前表面212與後表面214之間的貫穿開口216裡面。
如在圖2A中所看見，該第二介電層240會有一隆起部分244以及一下降部分246，該隆起部分244在該第二表面242與該後表面214之間具有一第一厚度T3，而該下降部分246在該第二表面與該後表面之間則具有一第二厚度T4，該第一厚度大於該第二厚度。該第二介電層240會定義一延伸在該隆起部分244的表面下方的凹部248，從該第二表面242處朝該後表面214處延伸。如在圖2A中所看見，該凹部248可以完全延伸貫穿該第二介電層240，俾使得在該後表面214處被耦接至該導電通孔260的一接點部分262會在該凹部裡面露出。
和圖1A的實施例雷同，於其中一範例中，該第二厚度T4能夠為零，俾使得該第二介電層240會有一開口延伸貫穿該第二介電層的整個厚度，從而分離一第一隆起部分244以及一與其隔開的第二隆起部分。於此實施例中，該些隆起部分244能夠為該第二介電層240的複數個隔開的不連續部分，而非一連續的第二介電層中的多個隆起部分。
如圖2A中所示，該導體元件250可能僅位於該凹部248裡 面而沒有延伸在該隆起部分244或是該下降部分246之上。換言之，該導體元件250會完全位於該凹部248裡面。該導體元件250能夠疊置在被耦接至該導體通孔260的接點部分262的上方。舉例來說，該導體元件250可以具有圓形形狀。
現在將參考圖2B至2E來說明一種製造該互連元件200(圖2A)的方法，該方法為上面參考圖1A至1H所述之方法的變化例，本文中僅會指出不同的地方。如圖2B中所示，該基板元件210會於一開始具備一第二介電層240，其會在該第二表面以及該後表面214之間具有一具有初始厚度T3的大體上均勻的初始第二表面242'。該基板元件210會於一開始具備一第一介電層220，其會在該第一表面以及該前表面212之間具有一具有初始厚度T5的第一表面222。
如在圖2C中所看見，一第一保護性遮罩280會被提供用以疊置在該第二介電層240的初始第二表面242'的一部分的上方。舉例來說，一可光成像的層(舉例來說，一光阻層)能夠被沉積與圖樣化，用以僅覆蓋該第二介電層240的該初始第二表面242'的一部分，俾使得該第一遮罩280會有間隙281對齊希望形成凹部248的位置，舉例來說，在平行於該後表面214的橫向方向中對齊被耦接至該些導體通孔260的接點部分262。
參考圖2D，該第二介電層240的一部分會在沒有被該第一遮罩280覆蓋(也就是，露出)的位置處被移除，以便形成凹部248用以延伸貫穿介於該初始第二表面242'和被耦接至該些導體通孔260的接點部分262之間的第二介電層。於一實施例中，移除該第二介電層240的該部分會於該凹部248裡面露出該導體通孔260的一頂端表面，其可以為該導體通孔的 一接點部分262。該移除該第二介電層240的該部分會包含蝕刻要被移除的該第二介電層的部分。於其中一範例中，該移除該第二介電層240的該部分能夠藉由各向同性蝕刻來實施。
繼續參考圖2D，在該凹部248被形成貫穿該第二介電層240之後，一第二遮罩282會被提供於該些凹部裡面，位於被耦接至該些導體通孔260的接點部分262的上方。該第二遮罩282可以保護該些接點部分262，避免在移除該第二介電層240的額外部分期間遭到破壞。於一實施例中，該第二介電質遮罩會包括和該第一第二介電質遮罩不同的材料。
如在圖2D中所看見，該第一遮罩280可以被部分移除，俾使得該第一遮罩的一部分280'會殘留在希望提供該第二介電層的隆起部分244的地方；並且使得在希望縮減該第二介電層之厚度的地方的該第一遮罩的部分會被移除，以便提供該些下降部分246。
接著，第二介電層240的一部分會在沒有被該第一遮罩的該些部分280'覆蓋(也就是，露出)的位置處被移除，俾便將該些未被覆蓋的位置的厚度縮減至第二厚度T4，並且用以提供具有第一厚度T3的該第二介電層的隆起部分244以及具有第二厚度T4的下降部分246，該第一厚度大於該第二厚度。該移除該第二介電層240的該部分會包含蝕刻要被移除的該第二介電層的部分。於其中一範例中，該移除該第二介電層240的該部分能夠藉由各向同性蝕刻來實施。如圖2E中所示，在形成該第二介電層240的隆起部分244以及下降部分246之後，該第一遮罩層的殘留部分280'以及該第二遮罩層282便會被移除。
再次參考圖2A，一無電極鎳沉浸金質(Electroless Nickel Immersion Gold，ENIG)塗層252會被沉積在被耦接至該些導體通孔260的接點部分262之上，僅在該些凹部248裡面。接著，該導體元件250便會被沉積在該ENIG塗層252之上，僅在該些凹部248裡面。
接著，導電焊接材料270會被沉積在延伸於該第二介電層240的隆起部分244的下方的凹部248之中。於圖2A中所示的實施例中，該導體焊接材料270會被沉積為使其不會接觸該第二介電層240的隆起部分244或是下降部分246。
圖3A所示的係一互連元件300，其為圖1A至1F的互連元件100的變化例。互連元件300和互連元件100相同，例外的係，第二介電層340包括由不同材料所製成的兩個介電層。該第二介電層340會包含一疊置在基板元件110的後表面114上方的下方介電層340a以及一疊置在該下方介電層上方的上方介電層340b。該下方介電層340a在該後表面114以及該下方介電層的一第一裸露表面342a之間會有一厚度T1。該上方介電層340b在該下方介電層的第一裸露表面342a以及該上方介電層的一第二裸露表面342b之間會有一厚度T5。該些下方介電層340a以及上方介電層340b會一起在該後表面114以及該上方介電層的該第二裸露表面342b之間有一厚度T1。
於其中一範例中，該些下方介電層340a以及上方介電層340b會各自為聚合物。於一實施例中，該下方介電層340a會包括二氧化矽或是另一種氧化物或有機材料，而該上方介電層340b則會包括聚醯胺。於一特殊的範例中，該下方介電層340a會包括一屈從性的材料，例如，一聚合材料(舉例來說，矽酮)，並且該下方介電層的楊氏模數會低於該上方介電 層340b的楊氏模數。舉例來說，該下方介電層340a的材料的楊氏模數會小於3GPa。
現在將參考圖3B與3C來說明一種製造該互連元件300(圖3A)的方法，該方法為上面參考圖1A至1H所述之方法的變化例，本文中僅會指出不同的地方。如圖3B中所示，該下方介電層340a會被沉積在該基板元件110的後表面114之上，而該上方介電層340b則會被沉積在該下方介電層的第一裸露表面342a之上。
該些下方介電層340a和上方介電層340b會各自有一大體上均勻的個別初始厚度T2、T5。於其中一範例中，該下方介電層340a會被沉積在(舉例來說，被旋塗在)該後表面114之上，並且在該下方介電層340a完全固化之後，該上方介電層340b便會被沉積在(舉例來說，被旋塗在)該下方介電層之上。於一特殊的實施例中，該下方介電層340a會覆蓋被耦接至該些導體通孔160的接點部分162。
接著，一保護性遮罩380會被提供用以疊置在該上方介電層340b的初始第二裸露表面342b'的一部分的上方。舉例來說，一可光成像的層(舉例來說，一光阻層)能夠被沉積與圖樣化，用以僅覆蓋該上方介電層340b的該初始第二裸露表面342b'的一部分，俾使得該遮罩380會有間隙381對齊希望形成凹部348的位置，舉例來說，在平行於該後表面114的橫向方向中對齊被耦接至該些導體通孔160的接點部分162。
參考圖3C，下方介電層340a和上方介電層340b兩者中的一部分會在沒有被該遮罩380覆蓋(也就是，露出)的位置處被移除，以便形成凹部348用以延伸貫穿介於該初始第二裸露表面342b'和被耦接至該些導 體通孔160的接點部分162之間的第二介電層340。於其中一範例中，移除該上方介電層340b的該部分能夠藉由濕式蝕刻來實施，而移除該下方介電層340a的該部分則能夠藉由反應離子蝕刻來實施。
在該凹部348被形成延伸貫穿該第二介電層340之後，該導體元件150便會被沉積在該凹部之中並且延伸在該上方介電層340b的初始第二裸露表面342b'之上。一遮罩(例如，遮罩380)能夠被用來保護位在不希望形成該些導體元件150的位置處的該上方介電層340b的初始第二裸露表面342b'的一部分，且接著，在該些導體元件被形成之後，該遮罩便會被移除。
接著，該上方介電層340b會在沒有被該些導體元件150覆蓋的位置處被移除，舉例來說，藉由濕式蝕刻，從而在該上方介電層340b的該初始第二裸露表面342b'的有覆蓋的位置處形成隆起部分344，對齊於該些導體元件150。於其中一範例中，一遮罩(例如，遮罩380)能夠在移除該上方介電層340b的一部分期間被用來保護該些導體元件150，如圖1C以及1D中所示。或者，該些導體元件150亦可以在移除該上方介電層340b的一部分期間充當一遮罩，如上面參考圖1A至1H所述。
於圖3A至3C中所示的範例，該上方介電層340b會在沒有被該些導體元件150覆蓋的位置處被完全移除，而該下方介電層340a則可能僅有在要形成該些凹部348的位置處的部分會被移除。於圖中所示的範例中，該些隆起部分344會包括該些下方介電層340a和上方介電層340b的一部分，而該下降部分346則會僅包括該下方介電層的一部分。
圖4所示的係一互連元件400，其為圖2A至2E的互連元件 200的變化例。互連元件400和互連元件200相同，例外的係，第二介電層440包括由不同材料所製成的兩個介電層。該第二介電層440會包含一疊置在基板元件210的後表面214上方的下方介電層440a以及一疊置在該下方介電層上方的上方介電層440b。該下方介電層440a在該後表面214以及該下方介電層的一第一裸露表面442a之間會有一厚度T4。該上方介電層440b在該下方介電層的第一裸露表面442a以及該上方介電層的一第二裸露表面442b之間會有一厚度T6。該些下方介電層440a以及上方介電層440b會一起在該後表面214以及該上方介電層的該第二裸露表面442b之間有一厚度T3。沉積與蝕刻疊置在該後表面214上方的下方介電層440a以及上方介電層440b的方法能夠和配合沉積與蝕刻圖3A至3C的互連元件300的下方介電層340a以及上方介電層340b於上面所述的方法相同。
圖5所示的係一互連元件500的正面部分，其能夠為圖1A至4的互連元件100、200、300、或400中的任一互連元件的變化例。該互連元件500和互連元件100(或是200、300、或400)相同，例外的係，第一介電層520會有在第一表面522和該前表面112之間具有第一厚度T7的隆起部分524以及在第一表面和該後表面112之間具有第二厚度T8的下降部分526，該第一厚度T7大於該第二厚度T8。於其中一範例中，T7能夠為約1.0微米，而T8能夠為約0.5微米。於另一範例中，T7能夠為介於約1微米與約3微米之間，而T8能夠為介於約0.5微米與約2微米之間，T7大於T8。於一特殊的範例中，T8能夠為約T71的厚度的一半或是小於約T7的厚度的一半。如圖5中所示，該些導體接點130會疊置在該第一介電層520的該些隆起部分524的上方，而該些下降部分526則會延伸在該些隆起部分 中的相鄰隆起部分之間。遮罩處理該第一介電層520的蝕刻作業能夠以和配合圖1A至4的互連元件100、200、300、或400中的任何一者於上面所揭示的相同方式來實施。
和互連元件100的隆起部分144以及下降部分146雷同，於某些實施例中，移除該第一介電層520的一或更多個部分會被實施，俾使得該第二厚度T8為零，並且該第一介電層520會有一開口延伸貫穿其整個厚度。依此方式，一第一隆起部分524以及一第二隆起部分524會彼此隔開，該開口則介於它們之間。於此實施例中，該些隆起部分524能夠為第一介電層520的複數個隔開的不連續部分，而非一連續的第一介電層中的多個隆起部分。
再者，雷同於圖1G中所示的配置，該互連元件500的第一介電層520會包含複數個隔開的隆起部分524，每一者皆位於一對應的導體接點130的下方，一下降部分526則延伸在該些隆起部分中的相鄰隆起部分之間。如上面所示，於其中一範例中，該下降部分526可以具有為零的厚度T8；或者，可以具有為該些隆起部分524之厚度T7的某個百分率(舉例來說，5%至95%)的恆定厚度T8。
和圖1H雷同，該互連元件500的第一介電層520會包含以連續的方式延伸在該些導體接點130中的至少兩個相鄰的導體接點130之間的一或更多個隆起部分524。該些導體接點130中的至少某些相鄰導體接點130會被一下降部分526分開。該互連元件500可以有複數個隔開的下降部分526，它們延伸在一連續的隆起部分524裡面。再次地，該些下降部分526會具有為零的厚度T8；或者，會具有為T7的某個百分率的恆定厚度T8。
上面參考圖1A至5所述的互連元件能夠被用來建構各式各樣的電子系統，例如，圖6中所示的系統600。舉例來說，根據本發明進一步實施例的系統600便包含用以搭配其它電子器件608、610、以及611的複數個模組或器件606，例如，上面所述的互連元件。
於圖中所示的示範性系統600中，該系統會包含一電路板、主機板、或是直豎板602(例如，撓性的印刷電路板)，並且該電路板會包含許多導體604(圖6中僅描繪其中一者)，用以將該些模組或器件606、608、610彼此互連。此電路板602能夠傳輸訊號給該系統600之中所包含的該些互連元件、微電子封裝、及/或微電子組裝件中的每一者並且能夠自該系統600之中所包含的該些互連元件、微電子封裝、及/或微電子組裝件中的每一者處傳輸訊號。然而，這僅為示範性；用於在該些模組或器件606之間達成電氣連接的任何合宜結構皆能夠被使用。
於圖6中所描繪的範例中，器件608雖然為一半導體晶片而器件610為一顯示器螢幕；但是，任何其它器件皆能夠被使用在系統600之中。當然地，圖6中雖然為達清楚解釋的目的而僅描繪兩個器件608以及611；不過，該系統600亦能夠包含任何數量的此些器件。
模組或器件606以及器件608和611能夠被鑲嵌於一共同的殼體601(圖中以虛線概略描繪)之中，並且能夠於必要時彼此電氣互連而形成所希望的電路。舉例來說，該殼體601於圖中被描繪成具有可以使用於蜂巢式電話或個人數位助理之中的類型的可攜式殼體，而螢幕610則裸露於該殼體的表面處。於一結構606包含光敏元件(例如，成像晶片)的實施例中，一透鏡611或是其它光學裝置亦能夠被提供用於繞送光給該結構。再 次地，圖6中所示的簡化系統僅為示範性；利用上面所討論的結構亦能夠製造其它系統，其包含通常被視為固定式結構的系統，例如，桌上型電腦、路由器、以及類似物。
本發明雖然已經參考特殊實施例作過說明；不過，應該瞭解的係，此些實施例僅係解釋本發明的原理和應用。所以，應該瞭解的係，可以對該些解釋性實施例進行許多修正並且可以設計出其它排列方式，其並不會脫離隨附申請專利範圍所定義之本發明的精神與範疇。
應該明白的係，各種專利依附項以及於其中所提出的特點皆能夠以不同於原始專利項中所提出的方式來結合。還應該明白的係，配合獨特實施例所述的特點亦可以為已述實施例中的其它實施例共用。
100‧‧‧互連元件
110‧‧‧基板元件
112‧‧‧前表面
114‧‧‧後表面
116‧‧‧貫穿開口
120‧‧‧第一介電層
122‧‧‧第一表面
130‧‧‧導體接點
140‧‧‧第二介電層
142‧‧‧第二表面
144‧‧‧隆起部分
146‧‧‧下降部分
148‧‧‧凹部
150‧‧‧導體元件
152‧‧‧高部分
154‧‧‧凹陷部分
156‧‧‧過渡部分
160‧‧‧導體通孔
162‧‧‧接點部分
170‧‧‧導電焊接材料
D1‧‧‧第一方向
D2‧‧‧第二方向
T‧‧‧厚度
T1‧‧‧厚度
T2‧‧‧厚度

Claims (19)

  1. 一種處理互連元件的方法，其包括：提供一基板元件，該基板元件具有一表面，一疊置在該表面上方並且具有一第一厚度的介電層，以及一相鄰於該介電層並且至少部分疊置在該介電層上方的導體元件；移除該介電層中相鄰於該導體元件的一部分，以便將該介電層的一部分的厚度縮減至一第二厚度，其中，該導體元件的至少一部分延伸在該介電層的該第一厚度的高度之下。
  2. 根據申請專利範圍第1項的方法，其中，該移除形成該介電層的一隆起部分以及一下降部分，該隆起部分具有第一厚度且該下降部分具有第二厚度。
  3. 根據申請專利範圍第1項的方法，其中，該表面為該基板元件的一後表面，該基板元件具有一和該後表面反向的前表面，而且該基板元件具有導電結構，以及其中，該介電層為一第二介電層，該基板元件具有一疊置在該前表面上方的第一介電層以及位在該第一介電層的一第一表面處的複數個導體接點，該導體元件位在該第二介電層的一第二表面處，並且該些導體接點中的至少其中一者經由該導電結構而與該導體元件電氣耦接。
  4. 根據申請專利範圍第1項的方法，其進一步包括在該移除之前先提供一遮罩，用以覆蓋該導體元件的至少一部分，其中，該介電層的該部分藉由該遮罩而露出，並且該移除包含蝕刻藉由該遮罩而露出的該介電層的部分。
  5. 根據申請專利範圍第2項的方法，其中，該移除包含利用該導體元件作為一疊置在該介電層之被覆蓋位置上方的遮罩來蝕刻該介電層，用以在對齊該導體元件的該些被覆蓋位置處形成該隆起的部分。
  6. 根據申請專利範圍第2項的方法，其中，該介電層定義一凹部，其從該介電層的該隆起部分的一表面處朝該後表面延伸，並且該導體元件位於該凹部裡面並且延伸在該隆起部分之上，而且該導體元件不會接觸該下降部分。
  7. 根據申請專利範圍第3項的方法，其中，該基板元件有一貫穿開口，其延伸在該些前表面與後表面之間，並且該導電結構包含一延伸在該開口裡面的導體通孔。
  8. 根據申請專利範圍第1項的方法，其中，該基板元件於一平行於該後表面的平面中具有小於8ppm/℃的第一熱膨脹係數(CTE)，並且該介電層於一平行於該後表面的平面中具有大於12ppm/℃的第二CTE。
  9. 根據申請專利範圍第1項的方法，其進一步包括於延伸在該介電層的該第一厚度的高度之下的該導體元件的該部分上提供一導電的焊接材料。
  10. 根據申請專利範圍第3項的方法，其中，該複數個導體接點在該前表面之上延伸一第一距離，該方法進一步包括移除該第一介電層的一部分，使得該第一表面的一部分下降至該前表面之上的一第二距離處，該第一距離大於該第二距離。
  11. 根據申請專利範圍第3項的方法，其進一步包括並列放置位在一微電子元件的一面處的元件接點和該複數個導體接點，以及接合該些元件接點和該些導體接點。
  12. 根據申請專利範圍第3項的方法，其中，該導電結構包含位於該第二介電層的該隆起部分的至少一部分下方的一或更多條導電線路，該導電結構耦接該導體元件。
  13. 根據申請專利範圍第1項的方法，其中，該第二厚度為零。
  14. 一種處理互連元件的方法，其包括：提供一基板元件，該基板元件具有反向的前表面與後表面以及導電結構，一疊置在該前表面上方的第一介電層並且在該第一介電層的一第一表面處有複數個導體接點，以及一疊置在該後表面上方並且具有一第二表面的第二介電層，該第二介電層具有一第一厚度；移除該第二介電層的一部分，以便將該部分的厚度縮減至一第二厚度，並且用以提供該第二介電層的一具有該第一厚度的隆起部分以及一具有該第二厚度的下降部分，該第一厚度大於該第二厚度，該移除包括於該第二介電層裡面形成一凹部，其從該第二表面的的該隆起部分處朝該後表面延伸；以及接著，於該凹部裡面形成一導體元件，該導體元件電氣耦接該導電結構。
  15. 根據申請專利範圍第14項的方法，其中，該導體元件僅被形成在該凹部裡面。
  16. 根據申請專利範圍第15項的方法，其進一步包括在形成該導體元件之前先於該凹部裡面塗敷一無電極鎳沉浸金質塗層，其中，該導體元件被形成在該塗層上。
  17. 根據申請專利範圍第15項的方法，其進一步包括在該移除之前先沉 積一第一介電質遮罩，用以疊置在該第二介電層的被覆蓋位置的上方，其中，該移除包含蝕刻該第二介電層的該部分，該第二介電層的該部分藉由該第一介電質遮罩而露出。
  18. 根據申請專利範圍第17項的方法，其中，該基板元件有一貫穿開口，其延伸在該些前表面與後表面之間，並且該導電結構包含一延伸在該開口裡面的導體通孔，而且該移除於該凹部裡面露出該導體通孔的一頂端表面。
  19. 根據申請專利範圍第18項的方法，其進一步包括在沉積該第一介電質遮罩之前先於該導體通孔的該頂端表面的至少一部分上沉積一第二介電質遮罩，該第二介電質遮罩包含一和該第一介電質遮罩不同的材料。
TW105123882A 2015-08-06 2016-07-28 用於修復裝置翹曲的方法和結構 TW201707178A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/819,744 US9859234B2 (en) 2015-08-06 2015-08-06 Methods and structures to repair device warpage

Publications (1)

Publication Number Publication Date
TW201707178A true TW201707178A (zh) 2017-02-16

Family

ID=57943549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105123882A TW201707178A (zh) 2015-08-06 2016-07-28 用於修復裝置翹曲的方法和結構

Country Status (3)

Country Link
US (1) US9859234B2 (zh)
TW (1) TW201707178A (zh)
WO (1) WO2017023579A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120647B4 (de) * 2015-11-27 2017-12-28 Snaptrack, Inc. Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
US10157871B1 (en) * 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US11031342B2 (en) * 2017-11-15 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10763199B2 (en) * 2018-12-24 2020-09-01 Nanya Technology Corporation Semiconductor package structure and method for preparing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742023A (en) 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US5248903A (en) 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
JP3346263B2 (ja) 1997-04-11 2002-11-18 イビデン株式会社 プリント配線板及びその製造方法
US6286207B1 (en) 1998-05-08 2001-09-11 Nec Corporation Resin structure in which manufacturing cost is cheap and sufficient adhesive strength can be obtained and method of manufacturing it
JP3701807B2 (ja) 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
WO2002062117A1 (fr) 2001-01-31 2002-08-08 The Furukawa Electric Co., Ltd. Procede d'assemblage de pieces electroniques
KR100403619B1 (ko) 2001-02-21 2003-10-30 삼성전자주식회사 열적/기계적 스트레스에 저항성이 강한 반도체 소자의 본드패드 및 그 형성방법
US6500760B1 (en) * 2001-08-02 2002-12-31 Sandia Corporation Gold-based electrical interconnections for microelectronic devices
JP2004288785A (ja) 2003-03-20 2004-10-14 Sony Corp 導電突起の接合構造及び接合方法
US7279390B2 (en) 2005-03-21 2007-10-09 Semiconductor Components Industries, L.L.C. Schottky diode and method of manufacture
JP4535002B2 (ja) 2005-09-28 2010-09-01 Ｔｄｋ株式会社 半導体ｉｃ内蔵基板及びその製造方法
US20080112318A1 (en) 2006-11-13 2008-05-15 Rejean Groleau Traffic shaping and scheduling in a network
US7485564B2 (en) 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4
US7952207B2 (en) 2007-12-05 2011-05-31 International Business Machines Corporation Flip-chip assembly with organic chip carrier having mushroom-plated solder resist opening
KR101627574B1 (ko) 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
US8399350B2 (en) 2010-02-05 2013-03-19 International Business Machines Corporation Formation of air gap with protection of metal lines
US8258055B2 (en) * 2010-07-08 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor die
JP2012099738A (ja) 2010-11-04 2012-05-24 Panasonic Corp 窒化物半導体レーザ装置およびその製造方法
JP5601380B2 (ja) * 2010-12-28 2014-10-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US8884432B2 (en) 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法

Also Published As

Publication number Publication date
US20170040270A1 (en) 2017-02-09
US9859234B2 (en) 2018-01-02
WO2017023579A1 (en) 2017-02-09

Similar Documents

Publication Publication Date Title
US9812433B2 (en) Batch process fabrication of package-on-package microelectronic assemblies
US8592952B2 (en) Semiconductor chip and semiconductor package with stack chip structure
US20180045885A1 (en) Method of manufacturing semiconductor devices, corresponding device and circuit
JP2014512695A (ja) 成形された低ｃｔｅ誘電体を有するインターポーザ
TW201801285A (zh) 具有藉由延伸穿過囊封物的連接件所耦合的堆疊端子的微電子組件
US9034696B2 (en) Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
JP6153471B2 (ja) 超小型電子ユニット、積層アセンブリ、システム、及びモジュール
US10396114B2 (en) Method of fabricating low CTE interposer without TSV structure
US8951845B2 (en) Methods of fabricating a flip chip package for dram with two underfill materials
TW201707178A (zh) 用於修復裝置翹曲的方法和結構
JP2010087229A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR20140029268A (ko) 반도체 장치의 제조 방법
JP2001156203A (ja) 半導体チップ実装用プリント配線板
US7226808B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
US11410933B2 (en) Package structure and manufacturing method thereof
US9601398B2 (en) Thin wafer handling and known good die test method
US9543277B1 (en) Wafer level packages with mechanically decoupled fan-in and fan-out areas
KR20100060402A (ko) 인쇄회로기판 및 그 제조방법
KR101179516B1 (ko) 임베디드 패키지 및 그 형성방법
JP2002231765A (ja) 半導体装置
CN219642829U (zh) 半导体封装结构
CN115547985A (zh) 芯片封装结构和芯片封装方法
JP2011082447A (ja) 素子搭載用基板、半導体モジュールおよび携帯機器
TW201828396A (zh) 新型端子
KR20050095497A (ko) 칩 스케일 패키지 구조