JPWO2002062117A1 - 電子部品の接合方法 - Google Patents

電子部品の接合方法 Download PDF

Info

Publication number
JPWO2002062117A1
JPWO2002062117A1 JP2002562133A JP2002562133A JPWO2002062117A1 JP WO2002062117 A1 JPWO2002062117 A1 JP WO2002062117A1 JP 2002562133 A JP2002562133 A JP 2002562133A JP 2002562133 A JP2002562133 A JP 2002562133A JP WO2002062117 A1 JPWO2002062117 A1 JP WO2002062117A1
Authority
JP
Japan
Prior art keywords
plating
electroless
plating film
solder
nickel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002562133A
Other languages
English (en)
Inventor
平野　潤也
潤也 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Publication of JPWO2002062117A1 publication Critical patent/JPWO2002062117A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/001—Interlayers, transition pieces for metallurgical bonding of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemically Coating (AREA)

Abstract

電子部品の接合端子を構成する基板金属層上にリンを含む無電解ニッケルめっき被膜を形成し、該ニッケルめっき被膜上に鉛フリーはんだを介して接合させる方法において、該ニッケルめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅が５度以下である電子部品の接合方法。

Description

技術分野
本発明は、電子部品の接合方法に係り、特に鉛フリーはんだとそれに接合するめっき被膜に関する。
背景技術
近年、携帯用通信機器、パソコン、オーディオ機器等の小型化・高密度化に伴い電子部品も小型で軽量のものが望まれている。この電子部品の小型化により端子電極等の接合端子の面積も小面積化したため、接合不良が生じ易く接合における信頼性を高める必要がでてきた。
この接合信頼性では、電極のはんだ濡れ性とはんだ／電極間の密着強度を高める必要がある。従来はんだ濡れ性を高めるため、電極表面処理に無電解Ｎｉ／Ａｕめっきを使用する傾向にあった。この無電解Ｎｉ／Ａｕめっきは、電極端子上へリンを含む無電解Ｎｉめっきを行ない、更にフラッシュＡｕめっきを行ったものである。保管時には表層のＡｕが下層のＮｉの酸化を防ぎ、はんだ接合時にはすばやくはんだ内部に拡散しフレッシュなＮｉが露出するため、非常に良好なはんだ濡れ性を示す。
しかし、ここで使われているはんだは、Ｓｎ−Ｐｂはんだで鉛を含有するものである。Ｓｎ−Ｐｂはんだを使用した機器は、廃棄後雨雪や風化によりそのＰｂ成分が土壌や飲料水を汚染し、環境に重大な影響を与えることが指摘されるようになった。そのため、電子部品にはＰｂを含まない鉛フリーはんだによる接合に切り替えが急がれている。
そして、無電解Ｎｉめっき被膜の場合、接合はＳｎ−Ｐｂ／Ｎｉにより行われてきたが、鉛フリーはんだと無電解Ｎｉめっきとの接合性については歴史が浅いためほとんど研究がなされていず、開発が進んでいない。
本発明の上記及び他の特徴及び利点は、添付の図面とともに考慮することにより、下記の記載からより明らかになるであろう。
発明の開示
本発明によれば、以下の手段が提供される。
（１）電子部品の接合端子を構成する基板金属層上にリンを含む無電解ニッケルめっき被膜を形成し、該ニッケルめっき被膜上に鉛フリーはんだを介して接合させる方法において、該ニッケルめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅が５度以下であることを特徴とする電子部品の接合方法、および
（２）５．５質量％以下のリンを含む無電解ニッケルめっき液でめっき被膜を形成することを特徴とする（１）記載の電子部品の接合方法。
発明を実施するための最良の形態
本発明者は、電子部品の接合端子を形成する無電解Ｎｉめっきの接合について研究したところ、鉛フリーはんだと無電解Ｎｉめっき被膜を接合させた場合には、以下のような問題点が発生することを見出した。これらの問題点は、特にＣＳＰ（チップサイズパッケージ）やウエハ表面などの３００μｍ以下のパッドの場合に顕著に現れることが分かった。
１．その密着力はＳｎ−Ｐｂはんだに比べ鉛フリーはんだではかなり低下する。
２．リフローを繰り返すことにより、無電解Ｎｉめっきがはんだへ溶出していく。
３．金薄膜めっき時の表面酸化が起こりやすい。
このため接合部の信頼性を大きく損なう結果を招くことになってしまう。そこで、これらの欠点を無くすためにさらに鋭意、研究を重ねた。
その結果、本発明者は以下のことを見出した。すなわち、Ｎｉめっき層と鉛フリーはんだとの界面では、はんだとＮｉ金属との間で拡散が生起し、［無電解Ｎｉめっき／はんだ］の拡散層が生成する。この拡散層と密着性および拡散層とＮｉめっき層の結晶性との関係に着目し、無電解Ｎｉめっきの結晶性を制御することにより、はんだ／無電解Ｎｉめっきの接合界面を改善できることを本発明者は見出し、その密着性に顕著な効果があることを確認し本発明を完成するに至った。
以下に本発明をさらに説明する。
本発明の一実施の形態について、図１によって半導体チップのニッケル被膜上にはんだを介して接合する方法について説明する。半導体素子の半導体基板４上には、Ａｌ又はＣｕ等の電極基板３が形成されている。
５は樹脂からなる絶縁膜である。電極金属層３上に自然酸化膜が生じるので脱脂処理をした後、酸又はアルカリをエッチング液として表面の自然酸化膜を除去する。エッチング液を洗い流した後、すぐ市販のジンケート処理液を用いて、電極基板３の表面層をＺｎに置換させ再酸化するのを防止する。その後純水で洗浄した後、５０℃〜９０℃程度に加熱した一般に使用されているリン含有無電解Ｎｉめっき液の中に漬けて電極基板３の上にのみＮｉめっき被膜１を形成していく。厚みが約０．５〜２０μｍ程度の所定の厚さまでＮｉめっき膜を形成した後、めっき液を水洗し、Ｎｉめっき被膜１上にのみフラッシュＡｕめっき層を形成する。
次いで、溶融させたはんだ槽内に漬けて選択的にフラッシュＡｕ層のめっき膜があるところの上にバンプ形成用としてはんだ層２を形成させる。この時用いるはんだは、Ｓｎ−Ａｇ、Ｓｎ、Ｓｎ−Ａｇ−Ｃｕ等のはんだが好ましく、これらは廃棄後の問題を考慮して鉛フリーはんだである。はんだ槽内温度は約１８０℃〜２５０℃程度が好ましい。
一実施態様として半導体チップの接合について記載したが、電子部品パッケージでのボールグリッドアレイについても同様にリン含有ニッケルめっき被覆の上に鉛フリーはんだ層を形成することができる。
本発明は、この時形成するリンを含む無電解Ｎｉめっき被膜のＮｉの結晶性が高い無電解Ｎｉめっき被膜を形成するものである。
Ｎｉめっき被膜上にはんだボールを載せると、Ｎｉめっき被膜とはんだとの界面では、はんだとＮｉ金属との間で拡散が生起し、無電解Ｎｉめっき／はんだの拡散層が生成する。このとき、Ｎｉめっき被膜の結晶性が高いものにおいては、均一性の高い拡散層が生成することにより密着力が改善され、Ｎｉめっきの溶解を防ぐことがわかった。
通常の無電解Ｎｉめっきで形成されている金属めっき層のＮｉの結晶構造は使用するめっき液やめっき工程での熱負荷等により変わるものであるが、そのＮｉ結晶の（１１１）面のＸ線回折半値幅は一般に６〜１２度であった。
そこで、８０μｍ角のパッド上に結晶性を種々かえた無電解Ｎｉめっき被膜を形成し、その上に径が１５０μｍの鉛フリーのＳｎ−Ａｇはんだボールをのせシェア強度を測定した。無電解Ｎｉめっき被膜の結晶性は、Ｘ線回折によりその（１１１）面のＸ線回折半値幅で表示した。シェア強度（密着力）は、はんだをめっき被膜から引き剥がすのに必要な力を表している。その得られた結果を、図２に示す。
これにより、Ｎｉ結晶の（１１１）面のＸ線回折半値幅が５度を下回り結晶性が高くなると、シェア強度が急激に向上することがわかる。またＮｉめっき被膜のはんだへの溶解についても、この半値幅が５度より大きいときはＮｉが溶解するが、半値幅が５度より小さくなった時点でＮｉの溶解を防ぐことができる。
Ｘ線回折半値幅が５度以下になると、破壊界面ははんだの内部で起こり、めっき／はんだ界面での破壊は生起しなくなり、その界面の顕微鏡写真を見ると、Ｎｉめっきの溶解は認められなく、拡散層は均一に生成している。
Ｎｉ結晶の（１１１）面のＸ線回折半値幅が５度以下であれば密着力は確保でき、Ｎｉめっき被膜の溶出は防ぐことができるが、Ｘ線回折半値幅が４度以下ではその密着力もさらに大きくなり好ましい。しかし、その半値幅を２度以下とするには、無電解Ｎｉめっき液の調製やアニーリング処理工程等に技術的な困難が伴い、経済的にも得策ではない。したがって、Ｎｉ結晶の（１１１）面のＸ線回折半値幅が４度〜２度の範囲であるのがさらに好ましい。
リンを含む無電解Ｎｉめっきの結晶性を高める手段として、めっき工程でのアニーリングによる方法があることを発明者は見だした。
発明者は、無電解Ｎｉめっき工程のアニーリング温度と生成する無電解Ｎｉめっき層の結晶性との関係を検討し、実験により図３にグラフで示すような結果を得た。このグラフから理解できるように、１５０℃以上の温度でのアニーリング処理でＮｉ結晶の（１１１）面のＸ線回折半値幅が５度以下になり、その結晶性が高まることが認められた。そして、このニッケルめっき被膜上に鉛フリーはんだを被着すれば、その密着性が改善し、Ｎｉ溶解が防げることがわかった。
アニーリング温度は、１５０℃以上であれば良いが、先にも述べたように、そのはんだとの密着性は、半値幅が４度〜２度であるものが好ましいことから、アニーリング温度は２５０℃〜４００℃がさらに好ましい。
また、無電解Ｎｉめっきの結晶性を高める手段として、使用する無電解Ｎｉめっき液のＰ含有率を制御する方法があることを発明者は見出した。
発明者は、使用するリン含有無電解Ｎｉめっき液のＰ含有率と生成する無電解Ｎｉめっき被膜の結晶性との関係を検討し、同様に実験により図４にグラフで示す結果を得た。このグラフから分かるように、無電解Ｎｉめっき液のＰ含有率が低下し５．５質量％を割ったところで無電解Ｎｉめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅が５度以下になり、その結晶性が高まることが認められた。そうすれば、このめっき層にはんだを載せた場合、その密着性が改善し、Ｎｉ溶解が防げることが理解できる。
したがって、無電解Ｎｉめっき液のＰ含有率は、５．５質量％以下が好ましいが、先にも述べたように、その鉛フリーはんだとの好ましい密着性からＰ含有率は４．５質量％以下であればより好ましい。
このことから、めっき工程でのアニーリング温度やめっき液のＰ含有率の調整により、無電解Ｎｉ被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅を５度以下にすれば、鉛フリーはんだとの密着力を確保でき、Ｎｉ溶解が防げることが明らかである。
本発明のシェア強度は、めっき被膜上に搭載した鉛フリーはんだをそのめっき被膜から引き剥がすのに必要な力であり、その測定方法を模式図でもって図５（ａ）に示す。その破壊時の破壊界面がはんだ内部で生起した場合の状態を模式的に図示したのが図５（ｂ）であり、このような破壊状態の場合には、界面の密着が良いものと判断した。また、その破壊界面がＮｉめっき面とはんだ面との界面で生起した場合の状態を模式的に図示したのが図５（ｅ）であり、このような破壊状態の場合には、界面の密着が悪いものと判断した。
本発明の電子部品の接合方法は、そのニッケルめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅が５度以下であることを特徴とするものであるので、Ｎｉめっき面と鉛フリーはんだ面との密着性が良好でシェア強度が極めて強く、破壊が生じてもはんだ内部で生起する。また、繰り返しリフローしても無電解Ｎｉめっきが溶出しない。そして、特にパッドが３００μｍ以下の小さなものであっても、この効果は充分に発揮できる。したがって、その接続部の信頼性は大幅に高まった。
また、ニッケルめっき被膜上に鉛フリーのはんだを被着させたものであるので、この電子部品を実装した電子機器が廃棄処分をされても環境汚染の心配をする必要が無いものである。
実施例
次に本発明を実施例に基づきさらに詳細に説明するが、本発明はこれらに限定されるものではない。
実施例１ リン含有無電解ニッケルめっきによるＵＢＭ（バンプ下層金属層）の作製
電極基板である下記のＡｌパッドをもつウエハを準備した。
ウエハ上のＡｌパッド
材質 ：Ｓｉ １質量％含有のＡｌ
サイズ ：１００×１００μｍ
Ａｌ厚 ：１．０μｍ
この電極基板のパッド上へ下記の工程で、無電解Ｎｉめっき−Ａｕめっきを施した。
先ず、パッドを２１℃で１分間界面活性機能のある脱脂液で脱脂処理を行い、濃度３％フッ化水素水を用いてＡｌ電極表面に生じた酸化膜を除去した。次いで、硝酸液を洗い流した後すぐ市販のアルカリジンケート液（奥野製薬製 サブスターＺＮ１１１（商品名））を用いて２１℃２分でＺｎに置換し、酸化を防止した。続いて、純水でジンケート液を洗い流した後、８５℃の市販の中リンタイプの無電解Ｎｉめっき液（奥野製薬製 無電解ＮｉめっきニコロンＺ（商品名））中に３０分浸漬してＡｌパッド上にＮｉめっき被膜を形成した。得られた膜厚は、８．０μｍであった。純水で洗浄後、無電解Ａｕめっき液（上村工業製 ＴＫＫ−５１（商品名））を使用して８５℃８分でフッラシュＡｕめっき層を形成した。洗浄後、３００℃で１時間アニーリング処理を行った。
上記の工程で無電解Ｎｉめっきを施し、アニーリング処理を行うことにより、無電解Ｎｉめっき被膜の結晶構造は（１１１）面のＸ線回折半値幅が５．５度から３．２度になった。
下記にアニーリング処理の有無によるＳｎ−Ａｇはんだに対する密着性と拡散について、調査した結果を示す。
Figure 2002062117
このようにアニーリングによりＮｉめっき被膜の結晶構造が変化し、Ｓｎ−Ａｇはんだに対し密着力が向上し、拡散に対する状況を改善した。
実施例２ Ｐ含有率４％のＰ含有無電解Ｎｉめっき液の使用
電極基板である下記のパッド上へ無電解Ｎｉ−Ａｕめっきを施した。
パッド
パッド表面 ：電解銅
パッドサイズ：φ３００μｍ（パッド形状 丸型）
パッド周辺部：ソルダーレジスト（エポキシ）
このパッド上へ次のようにしてニッケルめっきを施した。
先ず、パッドを６０℃で５分間界面活性機能のある脱脂液で脱脂処理を行い、過酸化水素−硫酸からなるエッチング液で１分間処理して表面に生じた酸化膜を除去した。続いて、３％硫酸で３０秒間酸洗いし、市販のＰｄ濃度３ｍｇ／１のＰｄ触媒溶液を用い３０℃で２分間触媒溶液処理を行い、表面にＰｄの触媒核を付与した。次に、市販の無電解Ｎｉめっき液（奥野製薬製 無電解ＮｉめっきニコロンＺ）をｐＨ５．５に調製しリン含有率４％とした溶液８５℃中に３０分浸漬してパッド上にＮｉめっき被膜を形成した。得られた膜厚は、８．０μｍであった。純水で洗浄後、無電解Ａｕめっき液（上村工業製 ＴＫＫ−５１）を使用して８５℃８分でＡｕめっき層を形成した。
このＰ含有率４％無電解Ｎｉめっき液を使用すると、得られるめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅は４．５度であった。
この工程により作製した無電解Ｎｉめっきのパッド上に、Ｓｎ−Ａｇはんだボールを載せシェア試験を行ったところ、全て破壊ははんだ内部で生起した。
産業上の利用可能性
本発明の電子部品の接合方法によれば、Ｎｉめっき面と鉛フリーはんだ面との密着性が良好でシェア強度が極めて強く、破壊が生じてもはんだ内部で生起する。また、繰り返しリフローしても無電解Ｎｉめっきが溶出しない。そして、特にパッドが３００μｍ以下の小さなものであっても、この効果は充分に発揮できる。したがって、その接続部の信頼性を大幅に高める方法として好適である。
また、ニッケルめっき被膜上に鉛フリーのはんだを被着させたものであるので、この電子部品を実装した電子機器が廃棄処分をされても環境汚染の心配をする必要が無い方法として好適である。
本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
【図面の簡単な説明】
図１は、本発明の一実施形態の半導体の電極構造の断面図である。
図２は、Ｘ線回折半値幅とＳｎ−Ａｇはんだボールのシェア強度との関係を示すグラフである。
図３は、無電解Ｎｉめっきの加熱による結晶性の変化を示したグラフである。
図４は、ニッケルめっき液のＰ含有率と結晶性の関係を示したグラフである。
図５（ａ）はシェア強度の測定方法を示す模式説明図であり、図５（ｂ）は破壊時の破壊界面がはんだ内部で生起したものの模式説明図であり、図５（ｃ）は破壊時の破壊界面がＮｉめっき面とはんだ面との界面で生起したものの模式説明図である。

Claims (6)

  1. 電子部品の接合端子を構成する基板金属層上にリンを含む無電解ニッケルめっき被膜を形成し、該ニッケルめっき被膜上に鉛フリーはんだを介して接合させる方法において、該ニッケルめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅が５度以下であることを特徴とする電子部品の接合方法。
  2. ５．５質量％以下のリンを含む無電解ニッケルめっき液でめっき被膜を形成することを特徴とする請求項１記載の接合方法。
  3. ４．５質量％以下のリンを含む無電解ニッケルめっき液でめっき被膜を形成することを特徴とする請求項１記載の接合方法。
  4. 該ニッケルめっき被膜のＮｉ結晶の（１１１）面のＸ線回折半値幅が４度〜２度の範囲内であることを特徴とする請求項１記載の接合方法。
  5. 該無電解ニッケルめっき被膜を形成後、１５０℃以上の温度でアニーリング処理することを特徴とする請求項１記載の接合方法。
  6. 該無電解ニッケルめっき被膜を形成後、２５０℃〜４００℃の温度でアニーリング処理することを特徴とする請求項１記載の接合方法。
JP2002562133A 2001-01-31 2002-01-30 電子部品の接合方法 Pending JPWO2002062117A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001024976 2001-01-31
JP2001024976 2001-01-31
JP2001272692 2001-09-07
JP2001272692 2001-09-07
PCT/JP2002/000730 WO2002062117A1 (fr) 2001-01-31 2002-01-30 Procede d'assemblage de pieces electroniques

Publications (1)

Publication Number Publication Date
JPWO2002062117A1 true JPWO2002062117A1 (ja) 2004-06-03

Family

ID=26608730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002562133A Pending JPWO2002062117A1 (ja) 2001-01-31 2002-01-30 電子部品の接合方法

Country Status (4)

Country Link
US (1) US7721425B2 (ja)
JP (1) JPWO2002062117A1 (ja)
DE (1) DE10295882T1 (ja)
WO (1) WO2002062117A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449168B2 (en) * 2004-12-27 2008-11-11 Saudi Basic Industries Corporation Process for making a germanium-zeolite
US7670951B2 (en) * 2005-06-27 2010-03-02 Intel Corporation Grid array connection device and method
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
KR100793970B1 (ko) * 2007-03-12 2008-01-16 삼성전자주식회사 Ｚｎ을 이용하는 솔더링 구조물 및 솔더링 방법
WO2009038565A1 (en) * 2007-09-21 2009-03-26 Agere Systems, Inc. Soldering method and related device for improved resistance to brittle fracture
JP5735245B2 (ja) * 2010-09-28 2015-06-17 スタンレー電気株式会社 光半導体素子、発光ダイオード、およびそれらの製造方法
US20120267779A1 (en) * 2011-04-25 2012-10-25 Mediatek Inc. Semiconductor package
US8884432B2 (en) * 2011-06-08 2014-11-11 Tessera, Inc. Substrate and assembly thereof with dielectric removal for increased post height
US9859234B2 (en) 2015-08-06 2018-01-02 Invensas Corporation Methods and structures to repair device warpage
JP2019029581A (ja) 2017-08-02 2019-02-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2178146C (en) * 1995-06-06 2002-01-15 Mark W. Zitko Electroless nickel cobalt phosphorous composition and plating process
US6358630B1 (en) * 1997-06-04 2002-03-19 Ibiden Co., Ltd. Soldering member for printed wiring boards
JP3660798B2 (ja) * 1998-02-26 2005-06-15 京セラ株式会社 回路基板
JP2000038682A (ja) * 1998-07-24 2000-02-08 Fujitsu Ltd ニッケルめっき方法及び半導体装置
SG78324A1 (en) * 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
JP3871472B2 (ja) * 1999-07-13 2007-01-24 電気化学工業株式会社 はんだ付け用Ｎｉ部材、電気部品と放熱部品の製造方法

Also Published As

Publication number Publication date
WO2002062117A1 (fr) 2002-08-08
US7721425B2 (en) 2010-05-25
US20040020045A1 (en) 2004-02-05
DE10295882T1 (de) 2003-12-24

Similar Documents

Publication Publication Date Title
TWI223361B (en) Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same
US6476494B1 (en) Silver-tin alloy solder bumps
US6683375B2 (en) Semiconductor die including conductive columns
JP4349641B1 (ja) ボールボンディング用被覆銅ワイヤ
US6780751B2 (en) Method for eliminating voiding in plated solder
US20030155408A1 (en) Sacrificial seed layer process for forming c4 solder bumps
US20040121267A1 (en) Method of fabricating lead-free solder bumps
JPH10511226A (ja) フリップチップ実装用はんだバンプおよびその製造方法
JPWO2002062117A1 (ja) 電子部品の接合方法
JP3400408B2 (ja) フリップチップ実装方法
US6271111B1 (en) High density pluggable connector array and process thereof
JPH10294337A (ja) 半導体装置及びその製造方法
JP4667637B2 (ja) 電子部品の接合方法
US8268716B2 (en) Creation of lead-free solder joint with intermetallics
JP4175858B2 (ja) はんだ被覆ボールの製造方法
Liu Development of a Cost‐effective and Flexible Bumping Method for Flip‐chip Interconnections
JP3916850B2 (ja) 半導体装置
JP3980473B2 (ja) 電子部品の製造方法
JP3091076B2 (ja) バンプ用微小金ボール
JP3086126B2 (ja) バンプ用微小金ボール
JP2004320064A (ja) 半導体装置の製造方法
JP2008258552A (ja) 半導体チップ積層実装体の製造方法
JPH0745664A (ja) 半導体装置の実装方法
JP2002373913A5 (ja)
JP2005044976A (ja) バンプ形成方法