JPH01298738A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造技術に関し、特に欠陥救済
用の冗長回路を備えた半導体メモリのヒユーズ開口プロ
セスに適用して有効な技術に関するものである。

〔従来の技術〕

近年の大規模半導体メモリにおいては、メモリアレイの
一部に予備の行や列を設け、欠陥ビットを含む行や列を
上記予備の行や列と置き換えることによって欠陥救済を
行う、いわゆる冗長回路技術が導入されている。

欠陥ビットを含む行や列を冗長回路と置き換えるには、
例えば特開昭６０−６５５４５号公報に記載があるよう
に、ポリノリコンなどの導電】で形成したヒユーズに大
電流を流すか、あるいはレーザービームを照射してヒユ
ーズを溶断する方法が用いられている。

また、上記ヒユーズは、通常その表面が絶縁膜で被覆さ
れているため、ヒユーズの溶断を行うにはヒユーズの上
方領域の絶縁膜をエツチングで開口してヒユーズを露出
するプロセス、いわゆるヒユーズ開口プロセスが半導体
メモリの製造プロセスに伴われる。

上記ヒユーズ開口プロセスを伴う半導体メモリの製造技
術については、例えば特開昭５８−１６１３６１号公報
があり、絶縁膜を開口してヒユーズを露出する際にシリ
コン基板が露出するのを防止するため、ヒユーズの上方
領域に導電層からなるヒユーズ保護層を形成する技術が
開示されている。

〔発明が解決しようとする課題〕

しかし、本発明者の検討によれば、ヒユーズの上方領域
にヒユーズ保護層を形成する上記従来技術（特開昭５８
−１６１３６１号）は、絶縁膜を開口してヒユーズを露
出する際にヒユーズ保護層が開口部側壁に露出するため
、ヒユーズ溶断時にヒユーズ保護層とその下方のヒユー
ズとが７ヨートする虞れのあることが見い出された。

また、上記従来技術では、集積回路形成後の追加工程で
絶縁膜の開口を行っているため、半導体メモリの製造工
程が増加してしまうという欠点がある。

本発明は、上記した問題点に着目してなされたものであ
り、その目的は、半導体メモリの製造工程を増加させる
ことなく、欠陥救済を行うことができる技術を提供する
ことにある。

また、本発明の他の目的は、ヒユーズ溶断時にヒユーズ
保護層とその下方のヒユーズ層とがショートするのを確
実に防止することができる技術を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明
細書の記述および添付図面から明ろかになるであろう。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、半導体基板のフィールド絶縁膜表面に被着し
た第一の導電層をパターニングしてヒユーズ層を形成す
る工程と、上記ヒユーズ層を被覆する絶縁膜の表面に被
着した第二の導電層をパターニングして上記ヒユーズ層
の上方領域にヒユーズ保護層を形成する工程と、上記ヒ
ユーズ保護層を被覆する第一の層間絶縁膜を孔開けして
上記ヒユーズ保護層を露出する工程と、上記第一の層間
絶縁膜表面に被着した第一の金属膜をパターニングして
上記ヒユーズ層の上方領域に金属層を形成した後、上記
金属層を被覆する第二の層間絶縁膜を孔開けする工程と
、上記第二の層間絶縁膜表面に被着した第二の金属膜を
パターニングして上記ヒユーズ層の上方領域に開口を形
成する工程と、上記開口を被覆するパッシベーション膜
を孔開けして上記ヒユーズ層を露出する工程と、上記ヒ
ユーズ層を必要に応じて溶断して欠陥救済を行う工程と
を備えた半導体メモリの製造方法である。

〔作用〕

上記した手段によれば、パッシベーション膜を孔開けし
てヒユーズ層を露出する際、ヒユーズ保護層が開口部側
壁に露出しないので、ヒユーズ溶断時にヒユーズ保護層
とその下方のヒユーズ層とがショートするのを確実に防
止することができる。

また、半導体メモリ素子の製造と並行してヒユーズ層の
上方領域に開口を形成するので、半導体メモリの製造工
程を増加させることなく、欠陥救済を行うことができる
。

〔実施例〕

第１図（ａ）〜（ｇ）は、本発明の一実施例である半導
体装置の製造方法を示す半導体基板の要部断面図である
。

まず、５１３Ｎ４膜をマスクに用いた選択的熱酸化によ
り、ｐ形シリコン単結晶基板（以下、基板という）ｌの
主面上にフィールド絶縁膜２と第一ゲート絶縁膜３とを
形成した後、基板ｌの表面に被着した、例えばポリシリ
コンからなる第一の導′ｗｉ層をパターニングして活性
素子領域にはキャパシタ電極４を、またフィールド絶縁
膜２の表面には冗長回路（図示せず）に接続されるヒユ
ーズ層５をそれぞれ形成する（第１図（ａ））。

次に、活性素子領域表面の第一ゲート絶縁膜３を除去し
、基板１を熱酸化して活性素子領域には第二ゲート絶縁
膜６を、またキャバシク電極４とヒユーズ層５との表面
には絶縁膜７をそれぞれ形成した後、基板１０表面に被
着した、例えばポリンリコンとタングステンシリサイド
（ＷＳｉ□）との二層からなる第二の導電層をパターニ
ングして第二ゲート絶縁膜６の表面にはゲート電極８を
、またヒユーズ層５の上方領域にはヒユーズ保護層９を
それぞれ形成する（第１図Ｑ）））。

次に、基板ｌの表面にヒ素などのｎ形不純物イオンを打
ち込み、ゲート電極８の両側に自己整合的にソース・ド
レイン領域１０を形成した後、基板１の表面に、例えば
リンケイ酸ガラス（ＰＳＧ）またはホウ素リンケイ酸ガ
ラス（ＢＰＳＧ）とスピンオングラス（ＳＯＧ）とから
なる第一の層間絶縁膜１１を被着し、ソース・ドレイン
領域１０の上方領域を孔開けしてコンタクトホール１２
を形成すると同時に、ヒユーズ層５の上方領域を孔開け
してヒユーズ保護層９を露出させる（第１図（Ｃ））。

このとき、ヒユーズ保護層９は第一の層間絶縁膜１１の
エツチングストッパーとして働く。その際ヒユーズ層５
は絶縁膜７とヒユーズ保護層９とによってその表面が保
護されている。

次に、基板１の表面に被着した八２などの金属膜をパタ
ーニングして第−層配線１３を形成するとともに、ヒユ
ーズ層５の上方領域に金属層１４を形成した後、基板１
の表面に、例えばプラズマＳ　１０２　／　Ｓ　ＯＧ／
プラズマ５１０２　の三層からなる第二の層間絶縁膜１
５を被着し、第−層配線１３の上方領域を孔開けして層
間スルーホール１６を形成すると同時に、ヒユーズＮ５
の上方領域を孔開けして金、嘱層１４を露出させる（第
１図（ｄ））。

このとき、金属層１４は第二の層Ｉｖ１絶縁膜１５のエ
ツチングストッパーとして働くヒューズ層５は絶縁膜７
とヒユーズ保護層９と金寓層１４とによってその表面が
保護されている。

次に、基板１の表面に被着したＡＩなどの金属膜をパタ
ーニングして第二層配線１７を形成する際、同時にヒユ
ーズ保護層９と金属層１４とをエツチングしてヒユーズ
層５の上方領域の開口を促進する（第１図（ｅ））。

このとき、ヒユーズ層５は絶縁膜７によってその表面が
保護されているため、金属層１４およびヒユーズ保護層
９のエツチングストッパーとして働く。

なお、ここまでの工程に代えて、前記第−層配線１３を
形成する際にヒユーズ層５の上方領域には金属層１４を
形成せず、第−層配線１３を被覆する第二の層間絶縁膜
１５を孔開けして層間スルーホール１６を形成すると同
時に、ヒユーズ層５の上方領域の第二の層間絶縁膜１５
と第一の層間絶縁膜１１とを孔開けしてヒユーズ保護層
９を露出させ、第二層記線１７を形成する際、同時にヒ
ユーズ保護層９をエツチングしてヒユーズ層５の上方領
域の開口を促進する工程を用いてもよい。

次に、基板ｌの表面に被着したパッシベーション膜１８
を孔開けして電極パッド（図示せず）をを形成すると同
時に、ヒユーズ層５の上方領域のパッシベーション膜１
８と絶縁膜７とを孔開けしてヒユーズ層５を露出させる
（第１図（ｆ））。

その後、プローブ試験を行い、欠陥ビットが見出された
場合には、ヒユーズ層５に大電流を流すか、またはレー
ザービームを照射してヒユーズ層５を溶断し、欠陥ビッ
トを含む行や列を冗長回路と置き換える。

このとき、ヒユーズ層５の上方領域に形成された開口部
１９の側壁は、パッシベーション膜１８によって絶縁さ
れているので、導電材料からなる金属層１４やヒユーズ
保護層９とヒユーズ層５とのンヨートが確実に防止され
る。

なお、レーザービームを照射してヒユーズ層５を溶断す
る場合には、ヒユーズ層５の表面に絶縁膜７が多少残存
していても支障はない。

このようにして、欠陥救済を行った後、ヒューズ層５の
表面を必要に応じて第二のパッシベーション膜２０で被
覆し、樹脂封止時の信頼性を確保する（第１図（ｇ））
。

以上の工程からなる本実施例によれば、Ｍ　ＯＳ形メモ
リ素子を形成する工程と並行してヒユーズ層５の上方領
域を開口するので、製造工程を増加させることなく、欠
陥救済を行うことができる。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、半導体基板のフィールド絶縁膜表面に被着し
た第一の導電層をパターニングしてヒユーズ層を形成す
る工程と、上記ヒユーズ層を被覆する絶縁膜の表面に被
着した第二の導電層をパターニングして上記ヒユーズ層
の上方領域にヒユーズ保護層を形成する工程と、上記ヒ
ユーズ保護層を被覆する第一の層間絶縁膜を孔開けして
上記ヒユーズ保護層を露出する工程と、上記第一の層間
絶縁膜表面に被着した第一の金属膜をパターニングして
上記ヒユーズ層の上方領域に金属層を形成した後、上記
金属層を被覆する第二の層間絶縁膜を孔開けする工程と
、上記第二の層間絶縁膜表面に被着した第二の金属膜を
パターニングして上記ヒユーズ層の上方領域に開口を形
成する工程と、上記開口を被覆するパッシベーション膜
を孔開けして上記ヒユーズ層を露出する工程と、上記ヒ
ユーズ層を必要に応じて溶断して欠陥救済を行う工程と
を備えて半導体装置を製造することにより、製造工程を
増加させることなく、欠陥救済を行うことができ、また
、ヒユーズ溶断時におけるヒユーズ層と他の導電層とが
ショートするのを確実に防止することができる。

【図面の簡単な説明】

第１図（ａ）〜（ｇ）は本発明の一実施例である半導体
装置の製造方法を示す半導体基板の要部断面図である。 ｌ・・・ｐ形シリコン単結晶基板（半導体基板）、２・
・・フィールド絶縁膜、３・・・第一ゲート絶縁膜、４
・・・キャパシタ電極、５・・・ヒユーズ層、６・・・
第二ゲート絶縁膜、７・・・絶縁膜、８・・・ゲート１
楊、９・・・ヒユー、”保Ｊｉ層、１０・・・ソース・
ドレイン領域、Ｉｌ・・・第一の層間絶縁膜、１２・・
・コンタクトホール、１３・・・第−層配線、１４・・
・金属層、１５・・・第二の層間絶縁膜、１６・・・層
間スルーホール、１７・・・第二層配線、１８・・・パ
ッシベーション膜、１９・・・開口部、２０・・・第二
のパッシベーション膜。 ｒｒ）　　　−−

Claims (1)

【特許請求の範囲】
1. １、欠陥救済用の冗長回路を備えたＭＯＳ形半導体装置
   の製造方法であって、半導体基板のフィールド絶縁膜表
   面に被着した第一の導電層をパターニングしてヒューズ
   層を形成する工程と、前記ヒューズ層を被覆する絶縁膜
   の表面に被着した第二の導電層をパターニングして前記
   ヒューズ層の上方領域にヒューズ保護層を形成する工程
   と、前記ヒューズ保護層を被覆する第一の層間絶縁膜を
   孔開けして前記ヒューズ保護層を露出する工程と、前記
   第一の層間絶縁膜表面に被着した第一の金属膜をパター
   ニングして前記ヒューズ層の上方領域に金属層を形成し
   た後に前記金属層を被覆する第二の層間絶縁膜を孔開け
   する工程と、前記第二の層間絶縁膜表面に被着した第二
   の金属膜をパターニングして前記ヒューズ層の上方領域
   に開口を形成する工程と、前記開口を被覆するパッシベ
   ーション膜を孔開けして前記ヒューズ層を露出する工程
   と、前記ヒューズ層を必要に応じて溶断して欠陥救済を
   行う工程とを備えたことを特徴とする半導体装置の製造
   方法。