JP2011077466A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011077466A
JP2011077466A JP2009230167A JP2009230167A JP2011077466A JP 2011077466 A JP2011077466 A JP 2011077466A JP 2009230167 A JP2009230167 A JP 2009230167A JP 2009230167 A JP2009230167 A JP 2009230167A JP 2011077466 A JP2011077466 A JP 2011077466A
Authority
JP
Japan
Prior art keywords
silicon
guard ring
insulating film
film
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009230167A
Other languages
English (en)
Other versions
JP5544812B2 (ja
Inventor
Masashi Oshima
将史 大嶋
Masaya Otsuka
正也 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2009230167A priority Critical patent/JP5544812B2/ja
Priority to US12/888,640 priority patent/US8217491B2/en
Publication of JP2011077466A publication Critical patent/JP2011077466A/ja
Application granted granted Critical
Publication of JP5544812B2 publication Critical patent/JP5544812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止する。
【解決手段】下地絶縁膜３上にシリコンヒューズ５、シリコン配線パターン７、シリコンガードリング９が形成されている。シリコンガードリング９は、シリコンヒューズ５の周囲を取り囲み、シリコン配線パターン７と接触しないようにシリコン切欠き部９ａをもつ。シリコンガードリング９上の層間絶縁膜１１に、シリコン切欠き部９ａ上にビア切欠き部１５ａをもつビアガードリング１５が形成されている。層間絶縁膜１１上及びビアガードリング１５上に環状の金属配線ガードリング１７が形成されている。金属配線ガードリング１７を覆って層間絶縁膜１１上に窒化シリコン膜１９が形成されている。ビア切欠き部１５ａにおける層間絶縁膜１１と金属配線ガードリング１７の界面は窒化シリコン膜１９で覆われている。
【選択図】図５

Description

本発明は、半導体装置に関し、特に、シリコン膜パターンからなるシリコンヒューズ、シリコンヒューズの周囲を取り囲んで形成された金属材料からなるガードリング、及び、シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されてなるヒューズ用開口部を備えた半導体装置に関するものである。
シリコン膜パターンからなるヒューズ（シリコンヒューズと呼ぶ）は、冗長回路やプログラミング、抵抗値調整による設定電圧変更などに広く使用されている。シリコンヒューズを切断するために、ＩＣ（Integrated Circuit）チップには、シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部が形成されている。
シリコンヒューズを備えたＩＣチップにおいては、ヒューズ用開口部から水分等が浸入することによる信頼性不良や特性の経時変化が問題となる。この不具合を防止するために、従来、様々な工夫がなされてきている。その代表的な手法として、シリコンヒューズの周囲にガードリングを配置する手法がある（例えば特許文献１を参照。）。
図６、図７及び図８は、シリコンヒューズ及びガードリングを備えた従来の半導体装置を示す概略図である。図６は平面図である。図７は図６のＸ−Ｘ’位置での断面図である。図８は図６のＹ−Ｙ’位置での断面図である。図６ではヒューズ用開口部の配置を除いて、シリコン膜パターンよりも上層側の構造の図示は省略されている。
半導体基板１０１上に下地絶縁膜１０３が形成されている。下地絶縁膜１０３上に、シリコン膜からなるシリコンヒューズ１０５、２本のシリコン配線パターン１０７及びシリコンガードリング１０９が形成されている。
２本のシリコン配線パターン１０７は、シリコンヒューズ１０５の両端に接続されている。
シリコンガードリング１０９は、シリコンヒューズ１０５を取り囲んで配置されている。シリコンガードリング１０９には、シリコン配線パターン１０７に対して絶縁するために、シリコン配線パターン１０７と交差する部分で、切欠き部１０９ａが設けられている。
シリコンヒューズ１０５、シリコン配線パターン１０７及びシリコンガードリング１０９を覆って下地絶縁膜１０３上にシリコン−金属配線間の層間絶縁膜１１１が形成されている。
シリコンガードリング１０９上の層間絶縁膜１１１に、シリコンガードリング１０９の配置に沿ってコンタクトホールが形成されている。そのコンタクトホール内に金属材料が埋め込まれて第１ビアガードリング１１３が形成されている。コンタクトホール及び第１ビアガードリング１１３は、第１ビアガードリング１１３をシリコン配線パターン１０７に対して絶縁するために、シリコン配線パターン１０７上及び切欠き部１０９ａ上には形成されていない。シリコン配線パターン１０７上及び切欠き部１０９ａ上には、コンタクトホール及び第１ビアガードリング１１３が形成されていないため、層間絶縁膜１１１が配置されている。
層間絶縁膜１１１上及び第１ビアガードリング１１３上に金属材料からなる第１金属配線ガードリング１１５が形成されている。第１金属配線ガードリング１１５は、シリコンガードリング１０９及び切欠き部１０９ａの配置に沿って、シリコンヒューズ１０５の周囲を囲って環状に形成されている。
第１金属配線ガードリング１１５を覆って層間絶縁膜１１１上に金属配線−金属配線間の層間絶縁膜１１７が形成されている。
層間絶縁膜１１７に、第１金属配線ガードリング１１５の配置に沿ってビアホールが形成されている。そのビアホール内に金属材料が埋め込まれて第２ビアガードリング１１９が形成されている。第２ビアガードリング１１９は第１金属配線ガードリング１１５の配置に沿って環状に配置されている。
層間絶縁膜１１７上及び第２ビアガードリング１１９上に金属材料からなる第２金属配線ガードリング１２１が形成されている。第２金属配線ガードリング１２１は第２ビアガードリング１２１の配置に沿って環状に配置されている。
第２金属配線ガードリング１２１上を覆って、層間絶縁膜１１７上に最終保護膜１２３が形成されている。
シリコンヒューズ１０５上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部１２５が形成されている。
図７に示すように、第１ビアガードリング１１３は、シリコン配線パターン１０７との短絡を防止するために一部切り欠いた構造を有している。第１ビアガードリング１１３の切欠き部部分には層間絶縁膜１１１が存在している。その層間絶縁膜１１１部分と第１金属配線ガードリング１１５との界面は、ヒューズ用開口部１２５から、ガードリング外に設けられた内部回路（図示は省略）への水分伝達経路となり、内部回路にＩＣの信頼性に影響を与える要素が侵入してしまうという問題があった。
本発明は、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる半導体装置を提供することを目的とする。
本発明にかかる半導体装置は、半導体基板上に形成された下地絶縁膜と、上記下地絶縁膜上に形成されたシリコンヒューズと、上記下地絶縁膜上に形成され、上記シリコンヒューズの両端にそれぞれ接続された２本のシリコン配線パターンと、上記下地絶縁膜上に形成され、上記シリコンヒューズの周囲を取り囲み、上記シリコン配線パターンと接触しないようにシリコン切欠き部が形成されたシリコンガードリングと、上記シリコンヒューズ、上記シリコン配線パターン及び上記シリコンガードリングを覆って上記下地絶縁膜上に形成された層間絶縁膜と、上方から見て上記シリコンヒューズの周囲を取り囲んで上記シリコンガードリング上の上記層間絶縁膜に形成されたビアホールに埋め込まれた金属材料からなり、上記シリコン切欠き部の上の位置にビア切欠き部をもつビアガードリングと、上方から見て上記シリコンヒューズの周囲を取り囲んで上記層間絶縁膜上及び上記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、上記金属配線ガードリングを覆って上記層間絶縁膜上に形成された窒化シリコン膜と、上記窒化シリコン膜上に形成された絶縁膜からなる最終保護膜と、上記ガードリングの内側で上記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備えている。
上記層間絶縁膜は、下層側がＢＰＳＧ（Boro-Phospho Silicate Glass）膜、上層側がＳＯＧ（Spin On Glass）膜の積層膜によって形成されており、上記窒化シリコン膜は、ガードリング外の上記層間絶縁膜上にも形成されている例を挙げることができる。ただし、上記層間絶縁膜は、当該積層膜に限定されるものではない。
また、上記ヒューズ用開口部は、上記窒化シリコン膜よりも上に形成されていることが好ましい。
また、上記窒化シリコン膜と上記最終保護膜の間に、金属配線−金属配線間の層間絶縁膜である第２層間絶縁膜、上記金属ガードリング上の上記第２層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状の第２ビアガードリング、及び上記第２ビアガードリング上に形成された環状の第２金属配線ガードリングの組を１層又は複数層備えているようにしてもよい。
本発明の半導体装置では、ガードリングは、シリコン切欠き部をもつシリコンガードリングと、シリコン切欠き部の上の位置にビア切欠き部をもって層間絶縁膜に埋め込まれてなるビアガードリングと、層間絶縁膜上及びビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングによって構成されている。さらに、金属配線ガードリングを覆って層間絶縁膜上に形成された窒化シリコン膜を備えている。
シリコン切欠き部及びビア切欠き部に位置する層間絶縁膜部分は、ガードリング内外で連通しているが、その部分における層間絶縁膜と金属ガードリングの界面は緻密な膜である窒化シリコン膜で覆われているので、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。これにより、より信頼性が高く、特性の経時変化の少ない半導体装置を提供できる。
また、層間絶縁膜は、下層側がＢＰＳＧ膜、上層側がＳＯＧ膜の積層膜によって形成されている場合、窒化シリコン膜は、ガードリング外の層間絶縁膜上にも形成されているようにすれば、仮に、ビア切欠き部に位置するＳＯＧ膜部分が水分伝達経路となっても、当該ＳＯＧ膜部分を伝達する水分がガードリング外で窒化シリコン膜よりも上層側に伝達するのを防止でき、金属配線の腐食を防止できる。
また、ヒューズ用開口部は、上記窒化シリコン膜よりも上に形成されているようにすれば、ヒューズ用開口部内に層間絶縁膜が露出するのを防止でき、ヒューズ用開口部からガードリング外への水分等の伝達をより強固に防止できる。特に、この効果はヒューズ切断前において有効である。
また、上記窒化シリコン膜と上記最終保護膜の間に、金属配線−金属配線間の層間絶縁膜である第２層間絶縁膜、上記金属ガードリング上の上記第２層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状の第２ビアガードリング、及び上記第２ビアガードリング上に形成された環状の第２金属配線ガードリングの組を１層又は複数層備えているようにすれば、多層金属配線構造に対応できる。
一実施例を説明するための概略的な平面図である。 図１のＡ−Ａ’位置での概略的な断面図である。 図１のＢ−Ｂ’位置での概略的な断面図である。 図１のＣ−Ｃ’位置での概略的な断面図である。 図１のＤ−Ｄ’位置での概略的な断面図である。 従来技術を説明するための概略的な平面図である。 図６のＸ−Ｘ’位置での概略的な断面図である。 図６のＹ−Ｙ’位置での概略的な断面図である。
図１〜図５は一実施例を説明するための概略図である。図１は平面図である。図２は図１のＡ−Ａ’位置での断面図である。図３は図１のＢ−Ｂ’位置での断面図である。図４は図１のＣ−Ｃ’位置での断面図である。図５は図１のＤ−Ｄ’位置での断面図である。図１では、ヒューズ用開口部の配置を除いて、シリコン膜パターンよりも上層側の構造の図示は省略されている。
半導体基板１上に下地絶縁膜３が形成されている。下地絶縁膜３は例えばＬＯＣＯＳ（local oxidation of silicon）膜によって形成されている。下地絶縁膜３上に、例えば膜厚が０.１〜０.５μｍ（マイクロメートル）のポリシリコン膜パターンからなるシリコンヒューズ５、２本のシリコン配線パターン７，７及びシリコンガードリング９が形成されている。
２本のシリコン配線パターン７は、シリコンヒューズ５の両端に接続されている。
シリコンガードリング９はシリコンヒューズ５を取り囲んで配置されている。シリコンガードリング９には、シリコン配線パターン７に対して絶縁するために、シリコン配線パターン７と交差する部分で、シリコン切欠き部９ａが設けられている。
シリコンヒューズ５、シリコン配線パターン７及びシリコンガードリング９を覆って下地絶縁膜３上にシリコン−金属配線間の層間絶縁膜１１が形成されている。層間絶縁膜１１は、例えば、膜厚が０.５〜１.０μｍのＢＰＳＧ膜１１ａと、その上層に形成されたＳＯＧ膜１１ｂによって形成されている。
シリコンガードリング９上の層間絶縁膜１１にコンタクトホール１３が形成されている。コンタクトホール１３は、上方から見てシリコンヒューズ５の周囲を取り囲んで形成されている。シリコン切欠き部９ａ上に位置する層間絶縁膜１１にはコンタクトホール１３は形成されていない。
コンタクトホール１３内に例えばタングステン等の金属材料が埋め込まれて第１ビアガードリング１５（ビアガードリング）が形成されている。第１ビアガードリング１５は、上方から見てシリコンヒューズ５の周囲を取り囲んでいる。第１ビアガードリング１５には、シリコン切欠き部９ａ上でビア切欠き部１５ａが形成されている。
層間絶縁膜１１上及び第１ビアガードリング１５上に金属材料からなる第１金属配線ガードリング１７（金属配線ガードリング）が形成されている。第１金属配線ガードリング１７は、上方から見てシリコンヒューズ５の周囲を取り囲んで環状に形成されている。第１金属配線ガードリング１７は例えば膜厚が０.５〜１.０μｍのアルミニウムによって形成されている。
層間絶縁膜１１は、第１金属配線ガードリング１７のパターニング時のエッチング処理により、第１金属配線ガードリング１７で覆われている部分以外の部分で表面側の一部分が除去されている。この実施例では第１金属配線ガードリング１７下にＳＯＧ膜１１ｂが形成されているが、第１金属配線ガードリング１７下にはＳＯＧ膜１１ｂが形成されていないこともある。
第１金属配線ガードリング１７を覆って層間絶縁膜１１上に窒化シリコン膜１９が形成されている。窒化シリコン膜１９の膜厚は例えば０.０５〜０.２μｍである。窒化シリコン膜１９は層間絶縁膜１１と第１金属配線ガードリング１７の界面を覆っている。
窒化シリコン膜１９上に金属配線−金属配線間の層間絶縁膜２１が形成されている。層間絶縁膜２１は、例えば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜２１ａと、その上層に形成されたＳＯＧ膜２１ｂによって形成されている。
第１金属配線ガードリング１７上の窒化シリコン膜１９及び層間絶縁膜２１にビアホール２３が形成されている。ビアホール２３は、上方から見てシリコンヒューズ５の周囲を取り囲んで環状に形成されている。
ビアホール２３内及び層間絶縁膜２１上に金属材料膜が形成されて、ビアホール２３内に第２ビアガードリング２５が形成され、第２ビアガードリング２５上及び層間絶縁膜２１上に第２金属配線ガードリング２７が形成されている。第２ビアガードリング２５及び第２金属配線ガードリング２７は、上方から見てシリコンヒューズ５の周囲を取り囲んで環状に形成されている。第２ビアガードリング２５及び第２金属配線ガードリング２７は例えば膜厚が０.５〜１.０μｍのアルミニウムによって形成されている。ここでは、第２ビアガードリング２５及び第２金属配線ガードリング２７が同一材料によって形成されているが、第２ビアガードリング２５及び第２金属配線ガードリング２７は別々の材料によって形成されていてもよい。
層間絶縁膜２１は、第２金属配線ガードリング２７のパターニング時のエッチング処理により、第２金属配線ガードリング２７で覆われている部分以外の部分で表面側の一部分が除去されている。この実施例では第２金属配線ガードリング２７下にＳＯＧ膜２１ｂが形成されているが、第２金属配線ガードリング２７下にはＳＯＧ膜２１ｂが形成されていないこともある。
第２金属配線ガードリング２７上を覆って、層間絶縁膜２１上に最終保護膜２９が形成されている。最終保護膜２９は例えば酸化シリコン膜と窒化シリコン膜の積層膜、又は窒化シリコン膜の単層膜によって形成されている。
シリコンヒューズ５上の絶縁膜が周囲よりも薄く形成されてヒューズ用開口部３１が形成されている。この実施例では、ヒューズ用開口部３１は、最終保護膜２９及び層間絶縁膜２１に設けられた貫通孔によって形成されており、窒化シリコン膜１９よりも上に形成されていてもよい。ここで、ヒューズ用開口部３１の深さは任意である。例えば、ヒューズ用開口部３１は、最終保護膜２９、層間絶縁膜２１及び窒化シリコン膜１９に設けられた貫通孔、及びその貫通孔の下の層間絶縁膜１１表面に設けられた凹部によって形成されていてもよいし、窒化シリコン膜１９に到達しない深さで形成されていてもよい。
図１〜図５では図示していない領域で、半導体基板１上や下地絶縁膜３上にトランジスタや容量素子、抵抗素子などの半導体素子が形成されて、内部回路等が形成されている。また、図１〜図５では図示していない領域には、ビアガードリング１５，２５や金属配線ガードリング１７，２７と同時に形成されたビアや金属配線パターンも形成されている。
この実施例では、ヒューズ切断前の状態において、ヒューズ用開口部３１は窒化シリコン膜１９よりも上に形成されているので、ヒューズ用開口部３１内に層間絶縁膜１１が露出するのを防止でき、ヒューズ用開口部３１からガードリング外への水分等の伝達をより強固に防止できる。
また、ヒューズ切断後の状態であっても、シリコン切欠き部９ａ及びビア切欠き部１５ａに位置する層間絶縁膜１１の部分は、ガードリング内外で連通しているが、その部分における層間絶縁膜１１と第１金属ガードリング１７の界面は緻密な膜である窒化シリコン膜１９で覆われているので、ヒューズ用開口部３１からガードリング外への水分等の伝達をより強固に防止できる。
これにより、より信頼性が高く、特性の経時変化の少ない半導体装置を提供できる。
また、層間絶縁膜１１は、下層側がＢＰＳＧ膜１１ａ、上層側がＳＯＧ膜１１ｂの積層膜によって形成されており、窒化シリコン膜１９は、ガードリング外の層間絶縁膜１１上にも形成されているので、仮に、ビア切欠き部１５ａに位置するＳＯＧ膜１１ｂの部分が水分伝達経路となっても、このＳＯＧ膜１５部分を伝達する水分がガードリング外で窒化シリコン膜１９よりも上層側に伝達するのを防止でき、金属配線の腐食を防止できる。
上記実施例では、層間絶縁膜１１は、下層側がＢＰＳＧ膜１１ａ、上層側がＳＯＧ膜１１ｂの積層膜によって形成されているが、本発明はこれに限定されるものではなく、本発明において層間絶縁膜は、通常の半導体装置に用いられる他の絶縁膜によって形成されていてもよい。例えば、層間絶縁膜はＢＰＳＧ膜やＰＳＧ（Phospho Silicate Glass）膜などの単層膜によって形成されていてもよい。
また、ヒューズ用開口部３１が窒化シリコン膜１９よりも下層の膜に到達する深さで形成されている場合であっても、上記のヒューズ切断後の状態での説明と同じく、ガードリング外への水分等の伝達を防止できる。
以上、本発明の実施例を説明したが、本発明はこれに限定されるものではなく、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
例えば、２層金属配線構造の半導体装置を用いて上記実施例を説明しているが、本発明の半導体装置は、１層金属配線構造又は３層以上の金属配線構造の半導体装置にも適用できる。
本発明は、シリコンヒューズ、及びシリコンヒューズ上の絶縁膜に形成されたヒューズ用開口部を備えた半導体装置に適用できる。
３ 下地絶縁膜
５ シリコンヒューズ
７ シリコン配線パターン
９ シリコンガードリング
１１ シリコン−金属配線間の層間絶縁膜（層間絶縁膜）
１３ コンタクトホール（ビアホール）
１５ 第１ビアガードリング（ビアガードリング）
１７ 第１金属配線ガードリング（金属配線ガードリング）
１９ 窒化シリコン膜
２１ 金属配線−金属配線間の層間絶縁膜
２３ 環状のビアホール
２５ 第２ビアガードリング
２７ 第２金属配線ガードリング
２９ 最終保護膜
３１ ヒューズ用開口部
第２６９５５４８号公報

Claims (4)

  1. 半導体基板上に形成された下地絶縁膜と、
    前記下地絶縁膜上に形成されたシリコンヒューズと、
    前記下地絶縁膜上に形成され、前記シリコンヒューズの両端にそれぞれ接続された２本のシリコン配線パターンと、
    前記下地絶縁膜上に形成され、前記シリコンヒューズの周囲を取り囲み、前記シリコン配線パターンと接触しないようにシリコン切欠き部が形成されたシリコンガードリングと、
    前記シリコンヒューズ、前記シリコン配線パターン及び前記シリコンガードリングを覆って前記下地絶縁膜上に形成された層間絶縁膜と、
    上方から見て前記シリコンヒューズの周囲を取り囲んで前記シリコンガードリング上の前記層間絶縁膜に形成されたビアホールに埋め込まれた金属材料からなり、前記シリコン切欠き部の上の位置にビア切欠き部をもつビアガードリングと、
    上方から見て前記シリコンヒューズの周囲を取り囲んで前記層間絶縁膜上及び前記ビアガードリング上に形成された環状の金属材料からなる金属配線ガードリングと、
    前記金属配線ガードリングを覆って前記層間絶縁膜上に形成された窒化シリコン膜と、
    前記窒化シリコン膜上に形成された絶縁膜からなる最終保護膜と、
    前記ガードリングの内側で前記シリコンヒューズ上の絶縁膜が周囲よりも薄く形成されて設けられたヒューズ用開口部と、を備えた半導体装置。
  2. 前記層間絶縁膜は、下層側がＢＰＳＧ膜、上層側がＳＯＧ膜の積層膜によって形成されており、
    前記窒化シリコン膜は、ガードリング外の前記層間絶縁膜上にも形成されている請求項１に記載の半導体装置。
  3. 前記ヒューズ用開口部は、前記窒化シリコン膜よりも上に形成されている請求項１又は２記載の半導体装置。
  4. 前記窒化シリコン膜と前記最終保護膜の間に、金属配線−金属配線間の層間絶縁膜である第２層間絶縁膜、前記金属ガードリング上の前記第２層間絶縁膜に形成された環状のビアホールに埋め込まれた金属材料からなる環状の第２ビアガードリング、及び前記第２ビアガードリング上に形成された環状の第２金属配線ガードリングの組を１層又は複数層備えている請求項１から３のいずれか一項に記載の半導体装置。
JP2009230167A 2009-10-02 2009-10-02 半導体装置 Active JP5544812B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009230167A JP5544812B2 (ja) 2009-10-02 2009-10-02 半導体装置
US12/888,640 US8217491B2 (en) 2009-10-02 2010-09-23 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009230167A JP5544812B2 (ja) 2009-10-02 2009-10-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2011077466A true JP2011077466A (ja) 2011-04-14
JP5544812B2 JP5544812B2 (ja) 2014-07-09

Family

ID=43822552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009230167A Active JP5544812B2 (ja) 2009-10-02 2009-10-02 半導体装置

Country Status (2)

Country Link
US (1) US8217491B2 (ja)
JP (1) JP5544812B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276398B2 (en) 2011-03-17 2016-03-01 Ricoh Company, Ltd. Protective semiconductor device for secondary cell
TWI682519B (zh) * 2015-03-12 2020-01-11 日商艾普凌科有限公司 半導體裝置及其製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011107044A2 (zh) * 2011-04-19 2011-09-09 华为技术有限公司 焊盘的防水结构、防水焊盘和形成该防水结构的方法
JP6215020B2 (ja) * 2013-01-25 2017-10-18 エスアイアイ・セミコンダクタ株式会社 半導体装置
US20150255388A1 (en) 2014-03-09 2015-09-10 International Business Machines Corporation Enhancement of iso-via reliability
US9536829B2 (en) 2014-09-11 2017-01-03 Internatonal Business Machines Corporation Programmable electrical fuse in keep out zone
US9818691B2 (en) * 2015-03-12 2017-11-14 Sii Semiconductor Corporation Semiconductor device having a fuse element

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298738A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置の製造方法
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP2002299444A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695548B2 (ja) 1991-09-04 1997-12-24 富士通株式会社 半導体装置
US6015210A (en) 1993-11-29 2000-01-18 Canon Kabushiki Kaisha Ink container with two ink absorbing members for controlling ink flow to a recording head
GB2326847B (en) 1995-04-05 1999-05-26 Seiko Epson Corp Ink-jet recording apparatus
JPH09139431A (ja) 1995-11-15 1997-05-27 Nec Corp 半導体装置とその製造方法
US6050681A (en) 1997-01-14 2000-04-18 Minolta Co., Ltd. Ink cartridge and ink supplying apparatus
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
JP2001199082A (ja) 1999-10-08 2001-07-24 Seiko Epson Corp インクカートリッジ、インクジェット記録装置、及びインクカートリッジの装着方法
JP3754954B2 (ja) 2002-11-27 2006-03-15 キヤノン株式会社 液体収容容器およびインクジェット記録装置
JP4047258B2 (ja) 2003-09-29 2008-02-13 キヤノン株式会社 液体供給システム
EP1835213B1 (en) 2004-12-17 2012-03-07 Brother Kogyo Kabushiki Kaisha Valve and actuator employing capillary electrowetting phenomenon

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01298738A (ja) * 1988-05-27 1989-12-01 Hitachi Ltd 半導体装置の製造方法
JP2002050692A (ja) * 2000-08-01 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP2002299444A (ja) * 2001-04-04 2002-10-11 Seiko Epson Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276398B2 (en) 2011-03-17 2016-03-01 Ricoh Company, Ltd. Protective semiconductor device for secondary cell
TWI682519B (zh) * 2015-03-12 2020-01-11 日商艾普凌科有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US20110079873A1 (en) 2011-04-07
US8217491B2 (en) 2012-07-10
JP5544812B2 (ja) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5544812B2 (ja) 半導体装置
JP4699172B2 (ja) 半導体装置
JP5175066B2 (ja) 半導体装置
US8039963B2 (en) Semiconductor device having seal ring structure
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
JP2005109145A (ja) 半導体装置
JP2004296843A (ja) 半導体装置
JP2006005288A (ja) 半導体装置
US9099464B2 (en) Semiconductor device having capacitor capable of reducing additional processes and its manufacture method
JP2005142553A (ja) 半導体装置
JP2011139103A (ja) 半導体装置
JP2009081351A (ja) 半導体装置及びその製造方法
JP4280204B2 (ja) 半導体装置
JP5521422B2 (ja) 半導体装置
JP2008311504A (ja) 半導体集積回路
JP4814694B2 (ja) 半導体装置
JP5483772B2 (ja) 半導体装置
JP2010206226A (ja) 半導体装置の製造方法
JP5504311B2 (ja) 半導体装置およびその製造方法
JP2007299939A (ja) 半導体装置
JP2007214284A (ja) 半導体装置
US20110304030A1 (en) Semiconductor device and manufacturing method thereof
US20070096250A1 (en) Semiconductor device and method of manufacturing the same
WO2017072871A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R151 Written notification of patent or utility model registration

Ref document number: 5544812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250