JP2002313835A - ボンディングパッド、半導体装置及びワイヤボンディング方法 - Google Patents

ボンディングパッド、半導体装置及びワイヤボンディング方法

Info

Publication number
JP2002313835A
JP2002313835A JP2001109936A JP2001109936A JP2002313835A JP 2002313835 A JP2002313835 A JP 2002313835A JP 2001109936 A JP2001109936 A JP 2001109936A JP 2001109936 A JP2001109936 A JP 2001109936A JP 2002313835 A JP2002313835 A JP 2002313835A
Authority
JP
Japan
Prior art keywords
wire
bonding
wire bonding
bonding pad
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001109936A
Other languages
English (en)
Inventor
Shigenari Aoki
重成 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2001109936A priority Critical patent/JP2002313835A/ja
Priority to US09/910,953 priority patent/US6579734B2/en
Publication of JP2002313835A publication Critical patent/JP2002313835A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンド性の低下を引き起こすことのな
いワイヤボンディングによって得られる半導体装置を提
供する。 【解決手段】 ワイヤボンディング領域３４とワイヤボ
ンディング領域３４外にテスト領域３６とが設定された
ボンディングパッド３８を用意する工程と、テスト領域
において半導体素子に対する特性テストを行う工程と、
ワイヤボンディング領域においてワイヤ６０を結線する
ワイヤボンディングを行う工程とを経ることにより半導
体装置を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、集積回路の一部
であるボンディングパッド（電極）部に関するものであ
る。
【０００２】
【従来の技術】従来より、集積回路の製造工程におい
て、半導体ウェハ上のボンディングパッド（電極）にプ
ローブ針を接触させて電気的特性を検査することによ
り、半導体素子としての良品性の判別を行うプローブテ
スト（またはウェハテストとも言う）をウェハプロセス
終了後に行っている。
【０００３】このプローブテストの結果に基づいて、半
導体素子として不良であると判別された場合には、半導
体チップに対応する内部電圧のトリミングや不良ビット
の冗長置換等の処理がなされる。
【０００４】これら処理は、レーザ光等を利用して、半
導体チップ内部に設けられたヒューズ部のうち所望のヒ
ューズを、ヒューズ上に形成されているパッシベーショ
ン膜と共に吹き飛ばし（蒸発させ）て切断させることに
より行う。
【０００５】従来、このヒューズ部は、多層構造を有す
る半導体素子において複数層形成されているポリシリコ
ン（Ｐｏｌｙ Ｓｉ）層のうち、最上層に形成されたポ
リシリコン層に設けていた。
【０００６】しかし、近年においては、超ＬＳＩの高集
積化、高密度化、高速動作化、及びＬＳＩの汎用化等を
達成するためのＬＳＩの多層配線化が進むに従い、ポリ
シリコン層より上層に存在するメタル配線層の層数が増
えた結果、半導体ウェハ表面からヒューズ部を備えるポ
リシリコン層までの厚膜化が進むことになった。
【０００７】その結果、最上層に形成されたポリシリコ
ン層であっても、レーザ光等によるヒューズ部の切断は
以前に比べて困難になり切断性が低下した。
【０００８】そこで、切断性の向上を狙って、近年、こ
のヒューズ部を、前述のポリシリコン層よりも上部に形
成されているメタル（金属）層に設けている（尚、この
メタル層に設けられたヒューズ部を、以下メタルヒュー
ズ部と称する。）。
【０００９】このようにすることにより、メタルヒュー
ズ部から半導体ウェハ表面までの厚膜化が回避され、レ
ーザ光等によるヒューズの切断性は以前よりも改善され
た。
【００１０】しかし、メタルヒューズ部を備えるメタル
層は、通常、アルミニウム（Ａｌ）である。
【００１１】そのため、メタルヒューズ部のヒューズ切
断後は、ヒューズ切断面がパッシベーション膜によって
保護されずにむき出しになるため、ＬＳＩパッケージ部
に吸湿された水分が、ヒューズ切断面を通してＬＳＩ内
部のメタル層（メタルヒューズ部、メタル配線等）に侵
入し、メタル層を形成するＡｌを腐食することによって
生じる耐湿性の劣化の発生が懸念される。
【００１２】そこで、このメタルヒューズ部を備える半
導体ウェハでは、メタルヒューズ部のヒューズ切断後
に、ウェハ全面にパッシベーション膜（絶縁膜）等の保
護膜を再度形成することにより、ヒューズ切断部（面）
とパッケージ内に吸湿されている水分との接触を回避し
ている。
【００１３】この保護膜の再形成後、好適なエッチング
法によって再成膜したパッシベーション膜をエッチング
することにより、ボンディングパッドを再開口させる。
【００１４】その後、この開口部を有するウェハは、ワ
イヤボンディング等の組立工程を経る。
【００１５】
【発明が解決しようとする課題】しかしながら、従来、
上述したボンディングパッド上でのプローブテストやワ
イヤボンディングを行う領域は、実質的に合同（同一）
である。
【００１６】そのため、プローブテストを始めとするワ
イヤボンディングに至るまでの諸工程において、ボンデ
ィングパッドが受けるダメージによってワイヤボンド性
の低下が引き起こる。
【００１７】そこで、この機構につき図５及び図６を参
照して以下説明する。尚、図５（Ａ）〜（Ｃ）、図６
（Ａ）及び（Ｂ）は、この従来の一構成例を断面の切り
口で示す工程図である。
【００１８】先ず、半導体ウェハのシリコン酸化膜（Ｓ
ｉＯ2）１０上の、アルミニウム（Ａｌ）から成るボン
ディングパッド１２に対して、特性のテストであるプロ
ーブテストを行う。このとき、ボンディングパッド１２
及び、ボンディングパッド１２とシリコン酸化膜１０と
の間に設けたＴｉ膜１４及びＴｉＮ膜１６の膜厚は均一
とする（図５（Ａ））。
【００１９】尚、ボンディングパッド１２を図５（Ａ）
のように形成するに当たり、ボンディングパッド１２
は、ボンディングパッド１２を含む半導体ウェハのシリ
コン酸化膜１０全面に成膜されたパッシベーション膜２
２のうち、ボンディングパッド１２上部のパッシベーシ
ョン膜を任意好適なエッチング方法によりエッチングし
て形成する。
【００２０】また、Ｔｉ膜１４及びＴｉＮ膜１６は、ボ
ンディングパッド１２とシリコン酸化膜１０との間のバ
リアメタル層であり、ボンディングパッド１２の上部に
形成されたＴｉ膜１８及びＴｉＮ膜２０は、ボンディン
グパッド１２とパッシベーション膜２２との間のバリア
メタル層である。
【００２１】そこで、ボンディングパッド１２でプロー
ブテストを行うために、ボンディングパッド１２上にプ
ローブ針２４を接触させるが、このとき、ボンディング
パッド１２がプローブ針２４により損傷（ダメージ）を
受ける。
【００２２】なぜなら、アルミニウムから成るボンディ
ングパッド１２は、プローブ針２４の接触時における微
小な圧力によってでさえも、その表面が押し潰されるた
めである。
【００２３】そのため、プローブ針２４によりダメージ
を受けた箇所（ダメージ部）２６のボンディングパッド
１２の膜厚は、ダメージ部２６の周辺のボンディングパ
ッド１２の膜厚よりも薄くなる（図５（Ｂ））。
【００２４】その後、このプローブテストの結果に基づ
いて、ヒューズ切断等の処理（図示せず）を行った後、
半導体ウェハ上のパッシベーション膜２２上全面に、更
にヒューズ切断部（図示せず）を保護するための新たな
パッシベーション膜２８を成膜する（図５（Ｃ））。
【００２５】そして、然る後、任意好適なエッチング方
法によりボンディングパッド部１２を再開口するエッチ
ングを行うが、このとき、ボンディングパッド１２上の
パッシベーション膜２８と共に、ボンディングパッド１
２自体もエッチングされる。
【００２６】そのため、ダメージ部２６の下層の膜であ
るＴｉ膜１４が、このエッチングにより露出して露出部
３０を形成する（図６（Ａ））。
【００２７】そして、然る後、この露出部３０を有する
ボンディングパッド１２とワイヤ３２とを結線してワイ
ヤボンディングを行う（図６（Ｂ））。
【００２８】しかしこのとき、この露出部３０を備える
ボンディングパッド１２上にワイヤ３２を接合するワイ
ヤボンディングでは、露出部３０によってボンディング
パッド１２とワイヤ３２との接合面積が減少するため
に、ワイヤボンド性の低下が引き起こされる。
【００２９】従って、上述の問題点における技術的な解
決方法の出現がこれまで望まれていた。
【００３０】
【課題を解決するための手段】そこで、この発明に係る
半導体素子のボンディングパッドは、下記のような構成
上の特徴を有する。すなわち、このボンディングパッド
は、ワイヤボンディング領域と、ワイヤボンディング領
域外にテスト領域とを具えている。
【００３１】このようにすると、ボンディングパッド上
を、ワイヤボンディングにおいてワイヤとの接合に必要
なワイヤボンディング領域と、半導体素子に対する特性
テスト等に必要なテスト領域とに設定でき、双方の領域
をそれぞれ異なる領域とすることが可能とされる。
【００３２】よって、ワイヤボンディングにおいて、半
導体素子の特性のテスト等で形成され得る損傷（ダメー
ジ）部を備えるボンディングパッド上の領域に、ワイヤ
を接合させることを回避できるのでワイヤボンド性の低
下を防止できる。
【００３３】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。尚、図１から図４は、
この発明に係るボンディングパッドを含む半導体装置及
びワイヤボンディング方法の構成例を断面の切り口で示
す工程図である。尚、各構成要素の断面を表すハッチン
グ等は、一部分省略して示してある。また、各図は、こ
の発明が理解できる程度に各構成成分の寸法、形状、お
よび配置関係を概略的に示してある。また、以下の説明
において、特定の材料および条件等を用いることがある
が、これら材料および条件等は好適例の一つに過ぎず、
従って、何らこれらに限定されるものではない。
【００３４】＜第１の実施の形態＞この発明に係る半導
体装置は半導体素子の上面に形成されたボンディングパ
ッドとワイヤとを具えている。
【００３５】そこで、第１の実施の形態では、この発明
の半導体装置におけるボンディングパッドとワイヤとの
ワイヤボンディング方法につき図１（Ａ）〜（Ｃ）と図
２（Ａ）及び（Ｂ）を参照して以下説明する。
【００３６】先ず、第１工程として、ワイヤボンディン
グ領域３４とワイヤボンディング領域３４外にテスト領
域３６とが設定されたボンディングパッド３８を用意す
る。
【００３７】そこで、半導体ウェハのシリコン酸化膜
（ＳｉＯ2）４０の上面に、アルミニウム（Ａｌ）から
成るボンディングパッド３８を形成するが、このとき、
この発明におけるボンディングパッド３８は、ワイヤボ
ンディングにおいてワイヤとの接合に必要なワイヤボン
ディング領域３４と、半導体素子に対する特性テスト等
に必要なテスト領域３６とに設定でき、双方の領域をそ
れぞれ異なる領域として各々具えている。
【００３８】尚、ボンディングパッド３８を図１（Ａ）
のように形成するに当たり、ボンディングパッド３８
は、ボンディングパッド３８を含む半導体ウェハのシリ
コン酸化膜４０全面に成膜されたパッシベーション膜４
２のうち、ボンディングパッド３８上部のパッシベーシ
ョン膜４２を任意好適なエッチング方法によりエッチン
グして形成する（図示せず）。
【００３９】そこで、この実施の形態では、テスト領域
であるプローブテスト領域３６及びワイヤボンディング
領域３４上のパッシベーション膜４２を、共にエッチン
グにより除去する（図１（Ａ））。
【００４０】尚、Ｔｉ膜４４及びＴｉＮ膜４６は、ボン
ディングパッド３８とシリコン酸化膜４０との間のバリ
アメタル層であり、ボンディングパッド３８の上部に形
成されたＴｉ膜４８及びＴｉＮ膜５０は、ボンディング
パッド３８とパッシベーション膜４２との間のバリアメ
タル層である。
【００４１】然る後に、第２工程として、プローブテス
ト領域３６において、半導体素子に対する特性テストで
あるプローブテストを行う。
【００４２】このとき、アルミニウムから成るボンディ
ングパッド３８におけるプローブテスト領域３６上に、
プローブ針５２を接触させる。
【００４３】このとき、アルミニウムから成るボンディ
ングパッド３８には、プローブ針５２の接触によるダメ
ージ部５４が形成される（図１（Ｂ））。
【００４４】そして、このプローブテストの結果に基づ
いて、ヒューズ切断等の処理（図示せず）を行った後、
半導体ウェハ上のパッシベーション膜４２上全面に、更
にヒューズ切断部（面）（図示せず）を保護するための
新たなパッシベーション膜５６を成膜する（図１
（Ｃ））。
【００４５】そして、然る後に、任意好適なエッチング
方法によりボンディングパッド３８を再開口するための
エッチングを行う。
【００４６】そこで、この実施の形態では、プローブテ
スト領域３６及びワイヤボンディング領域３４上のパッ
シベーション膜５６をエッチングにより除去する。
【００４７】このとき、ボンディングパッド３８上のパ
ッシベーション膜５６と共にボンディングパッド３８自
体もエッチングされるため、ダメージ部５４の下層の膜
であるＴｉ膜４４がこのエッチングにより露出して露出
部５８を形成する（図２（Ａ））。
【００４８】然る後に、第３工程として、ボンディング
パッド３８のうちワイヤボンディング領域３４にワイヤ
６０を結線してワイヤボンディングを行う（図２
（Ｂ））。
【００４９】以上のように、この実施の形態では、ボン
ディングパッド３８上を、ワイヤボンディングにおいて
ワイヤとの接合に必要なワイヤボンディング領域３４
と、半導体素子に対する電気的特性テスト等に必要なテ
スト領域３６とに設定でき、双方の領域をそれぞれ異な
る領域とすることが可能とされる。
【００５０】よって、ワイヤボンディングにおいて、半
導体素子の特性のテスト等で形成され得る損傷（ダメー
ジ）部５４を備えるプローブテスト領域３６に、ワイヤ
６０を接合することを回避できるのでワイヤボンド性の
低下を防止できる。
【００５１】＜第２の実施の形態＞第２の実施の形態に
よれば、先ず、第１の実施の形態と同様に第１工程を行
う。
【００５２】そこで、この実施の形態では、第１工程に
おいて、ボンディングパッド開口時にテスト領域３６の
みを開口することにより、ワイヤボンディング領域３４
上にパッシベーション膜４２からなる第２保護膜を形成
する。そこで、この工程につき以下説明する。
【００５３】第１工程の際であって第２工程の前に、ボ
ンディングパッド３８を含む半導体ウェハであるシリコ
ン酸化膜４０全面に成膜されたパッシベーション膜４２
を任意好適なエッチング方法によりエッチングしてい
る。
【００５４】このとき、この実施の形態では、ボンディ
ングパッド３８は、プローブテスト領域３６上のパッシ
ベーション膜４２のみエッチングにより除去する。
【００５５】そしてこのとき、ワイヤボンディング領域
３４上に残存するパッシベーション膜４２を、ここでは
第２保護膜６２とする（図３（Ａ））。
【００５６】尚、Ｔｉ膜４４及びＴｉＮ膜４６は、ボン
ディングパッド３８とシリコン酸化膜４０との間のバリ
アメタル層であり、ボンディングパッド３８の上部に形
成されたＴｉ膜４８及びＴｉＮ膜５０は、ボンディング
パッド３８とパッシベーション膜４２との間のバリアメ
タル層である。
【００５７】然る後に、第１の実施の形態と同様に第２
工程を行う。
【００５８】このとき、第１の実施の形態と同様に、ア
ルミニウムから成るボンディングパッド３８に、プロー
ブ針５２の接触によるダメージ部５４が形成される（図
３（Ｂ））。
【００５９】そして、このプローブテストの結果に基づ
いて、ヒューズ切断等の処理（図示せず）を行った後、
半導体ウェハのパッシベーション膜４２上全面に、更に
ヒューズ切断部（面）（図示せず）を保護するための新
たなパッシベーション膜５６を成膜する（図３
（Ｃ））。
【００６０】そして、然る後、任意好適なエッチング方
法によりボンディングパッド３８を再開口するためのエ
ッチングを行う。
【００６１】このとき、この実施の形態では、第２工程
と第３工程との間に、第２保護膜６２を除去する工程
と、プローブテスト領域３６の上面に第１保護膜６４を
新たに形成する工程とを行う。そこで、これら工程につ
き以下説明する。
【００６２】すなわち、第２工程後であって第３工程の
前に、ワイヤボンディング領域３４上のパッシベーショ
ン膜５６、第２保護膜６２、ＴｉＮ膜５０及びＴｉ膜４
８を任意好適なエッチング方法によって除去すると共
に、プローブテスト領域３６上のパッシベーション膜５
６は除去せずに残存させる。
【００６３】このとき、ボンディングパッド３８のうち
プローブテスト領域３６上のみに残存するパッシベーシ
ョン膜５６を、ここでは第１保護膜６４とする（図４
（Ａ））。
【００６４】然る後に、第１の実施の形態と同様に第３
工程を行い、ボンディングパッド３８のうちワイヤボン
ディング領域３４にワイヤ６０を結線してワイヤボンデ
ィングを行う（図４（Ｂ））。
【００６５】以上のように、この実施の形態では、ボン
ディングパッド３８上を、ワイヤボンディングにおいて
ワイヤとの接合に必要なワイヤボンディング領域３４
と、半導体素子に対する電気的特性テスト等に必要なテ
スト領域３６とに設定でき、双方の領域をそれぞれ異な
る領域とすることが可能とされる。
【００６６】よって、ワイヤボンディングにおいて、半
導体素子の特性のテスト等で形成され得る損傷（ダメー
ジ）部５４を備えるプローブテスト領域３６に、ワイヤ
６０を接合することを回避できるのでワイヤボンド性の
低下を防止できる。
【００６７】更に、この実施の形態では、第２工程にお
いてプローブテストを行うに当たり、ワイヤボンディン
グ領域３４上に第２保護膜６２を形成している。
【００６８】よって、ワイヤボンディング領域３４に誤
ってプローブ針５２が接触することに伴う後工程でのト
ラブルを予め回避することができる。
【００６９】更に、この実施の形態では、プローブテス
トによるダメージ部５４を第１保護膜６４で保護するこ
とができるため、このダメージ部５４から水分が侵入す
る懸念がなく、ダメージ部５４からの水分侵入による耐
湿性の低下を防止できる。
【００７０】以上、この発明の実施の形態を図面に沿っ
て説明したが、この発明は、前述の実施の形態において
示された事項に限定されない。よって、特許請求の範囲
及び発明の詳細な説明の記載、並びに周知の技術に基づ
いて、当業者がその変更・応用を行うことができる範囲
が含まれる。
【００７１】例えば、この発明における、ワイヤボンデ
ィング領域３４とワイヤボンディング領域３４外に形成
されるテスト領域３６とは、上述した実施の形態のよう
に互いに接して連続して形成されている場合のみに限ら
れるものではなく、デバイスのサイズが大きくなる可能
性はあるが双方が互いに離間して形成されていても良
い。
【００７２】また、上述の実施の形態における条件等
は、上述の組み合せのみに限定されない。よって、任意
好適な段階において、好適な条件を組み合わせること
で、この発明を適用させることができる。
【００７３】
【発明の効果】以上、詳述したようにこの発明によれ
ば、ボンディングパッド上を、ワイヤボンディングにお
いてワイヤとの接合に必要とされるワイヤボンディング
領域と、半導体素子に対する電気的特性テスト等に用い
るテスト領域とに設定でき、双方の領域をそれぞれ異な
る領域とすることが可能とされる。
【００７４】よって、ワイヤボンディングにおいて、半
導体素子の電気的特性のテスト等で形成され得る損傷
（ダメージ）部を有するボンディングパッド上の領域
に、ワイヤを接合することを回避できるのでワイヤボン
ド性の低下を防止できる。
【図面の簡単な説明】
【図１】第１の実施の形態の半導体装置におけるワイヤ
ボンディング方法を示す断面図である。
【図２】第１の実施の形態の半導体装置におけるワイヤ
ボンディング方法を示す断面図である。
【図３】第２の実施の形態の半導体装置におけるワイヤ
ボンディング方法を示す断面図である。
【図４】第２の実施の形態の半導体装置におけるワイヤ
ボンディング方法を示す断面図である。
【図５】従来の半導体装置におけるワイヤボンディング
方法を示す断面図である。
【図６】従来の半導体装置におけるワイヤボンディング
方法を示す断面図である。
【符号の説明】
１０，４０：シリコン酸化膜 １２，３８：ボンディングパッド １４，１８，４４，４８：Ｔｉ膜 １６，２０，４６，５０：ＴｉＮ膜 ２２，２８，４２，５６：パッシベーション膜 ２４，５２：プローブ針 ２６，５４：ダメージ部 ３０，５８：露出部 ３２，６０：ワイヤ ３４：ワイヤボンディング領域 ３６：プローブテスト領域 ６２：第２保護膜 ６４：第１保護膜
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/04 Ｈ０１Ｌ 27/04 Ｔ Ｆターム(参考） 4M106 AA01 AA07 AC01 AC04 AD14 AD24 BA01 DD13 5F033 HH08 HH18 HH33 MM08 VV07 VV12 XX00 5F038 AV03 AV15 BE07 DT15 EZ15 EZ20 5F044 EE01 EE07 EE21

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子のボンディングパッドにおい
    て、 ワイヤボンディング領域と、該ワイヤボンディング領域
    外にテスト領域とを具えることを特徴とするボンディン
    グパッド。
  2. 【請求項２】 請求項１に記載のボンディングパッドに
    おいて、前記テスト領域はその上面に保護膜を具えてい
    ることを特徴とするボンディングパッド。
  3. 【請求項３】 半導体素子と該半導体素子上に設けられ
    たボンディングパッドとワイヤとを具える半導体装置に
    おいて、 前記ボンディングパッドは、ワイヤボンディング領域と
    該ワイヤボンディング領域外にテスト領域とを具え、 前記ワイヤは前記ワイヤボンディング領域に接合されて
    いることを特徴とする半導体装置。
  4. 【請求項４】 請求項３に記載の半導体装置において、
    前記テスト領域はその上面に保護膜を具えていることを
    特徴とする半導体装置。
  5. 【請求項５】 半導体素子、該半導体素子上に設けられ
    たボンディングパッド及びワイヤを具える半導体装置の
    前記ボンディングパッドと前記ワイヤとのワイヤボンデ
    ィング方法であって、 ワイヤボンディング領域と該ワイヤボンディング領域外
    にテスト領域とが設定された前記ボンディングパッドを
    用意する第１工程と、 前記テスト領域において前記半導体素子に対する特性テ
    ストを行う第２工程と、 前記ワイヤボンディング領域に前記ワイヤを結線する第
    ３工程とを含むことを特徴とするワイヤボンディング方
    法。
  6. 【請求項６】 請求項５に記載のワイヤボンディング方
    法において、前記第２工程と前記第３工程との間に、前
    記テスト領域の上面に第１保護膜を形成する工程を更に
    含むことを特徴とするワイヤボンディング方法。
  7. 【請求項７】 請求項５または６に記載のワイヤボンデ
    ィング方法において、前記第１工程と前記第２工程との
    間もしくは前記第１工程において、前記ワイヤボンディ
    ング領域の上面に第２保護膜を形成する工程を含み、 更に、前記第２工程と前記第３工程との間に、前記第２
    保護膜を除去する工程とを含むことを特徴とするワイヤ
    ボンディング方法。
  8. 【請求項８】 請求項５ないし７のいずれか一項に記載
    のワイヤボンディング方法において、前記特性テストは
    電気的特性のテストであって、前記テスト領域に探針を
    接触させてテストすることを特徴とするワイヤボンディ
    ング方法。
JP2001109936A 2001-04-09 2001-04-09 ボンディングパッド、半導体装置及びワイヤボンディング方法 Withdrawn JP2002313835A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001109936A JP2002313835A (ja) 2001-04-09 2001-04-09 ボンディングパッド、半導体装置及びワイヤボンディング方法
US09/910,953 US6579734B2 (en) 2001-04-09 2001-07-24 Wire bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001109936A JP2002313835A (ja) 2001-04-09 2001-04-09 ボンディングパッド、半導体装置及びワイヤボンディング方法

Publications (1)

Publication Number Publication Date
JP2002313835A true JP2002313835A (ja) 2002-10-25

Family

ID=18961797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001109936A Withdrawn JP2002313835A (ja) 2001-04-09 2001-04-09 ボンディングパッド、半導体装置及びワイヤボンディング方法

Country Status (2)

Country Link
US (1) US6579734B2 (ja)
JP (1) JP2002313835A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093184A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置及びその製造方法
JP2006210438A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW531776B (en) * 2002-03-21 2003-05-11 Nanya Technology Corp Metal pad structure suitable for connection pad and inspection pad
US6784556B2 (en) * 2002-04-19 2004-08-31 Kulicke & Soffa Investments, Inc. Design of interconnection pads with separated probing and wire bonding regions
US6787375B2 (en) * 2002-05-13 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication die electrical test method providing enhanced microelectronic fabrication die electrical test efficiency
JP2005116724A (ja) * 2003-10-07 2005-04-28 Renesas Technology Corp 半導体装置及びその製造方法
US7919864B2 (en) * 2003-10-13 2011-04-05 Stmicroelectronics S.A. Forming of the last metallization level of an integrated circuit
US7105379B2 (en) * 2004-04-28 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Implementation of protection layer for bond pad protection
US7262123B2 (en) * 2004-07-29 2007-08-28 Micron Technology, Inc. Methods of forming wire bonds for semiconductor constructions
JP5050384B2 (ja) * 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7875546B1 (en) * 2006-09-01 2011-01-25 National Semiconductor Corporation System and method for preventing metal corrosion on bond pads
KR100919588B1 (ko) * 2007-10-31 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2010278141A (ja) * 2009-05-27 2010-12-09 Renesas Electronics Corp 半導体装置及び半導体装置の検査方法
KR101901890B1 (ko) * 2012-09-28 2018-09-28 엘지이노텍 주식회사 발광 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517127A (en) * 1995-01-09 1996-05-14 International Business Machines Corporation Additive structure and method for testing semiconductor wire bond dies
US5981370A (en) * 1997-12-01 1999-11-09 Texas Instruments Incorporated Method for maximizing interconnection integrity and reliability between integrated circuits and external connections
US6166556A (en) * 1998-05-28 2000-12-26 Motorola, Inc. Method for testing a semiconductor device and semiconductor device tested thereby
US6297561B1 (en) * 1999-05-26 2001-10-02 United Microelectronics Corp. Semiconductor chip
US6251694B1 (en) * 1999-05-26 2001-06-26 United Microelectronics Corp. Method of testing and packaging a semiconductor chip
US20020016070A1 (en) * 2000-04-05 2002-02-07 Gerald Friese Power pads for application of high current per bond pad in silicon technology

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004093184A1 (ja) * 2003-04-15 2004-10-28 Fujitsu Limited 半導体装置及びその製造方法
CN100426481C (zh) * 2003-04-15 2008-10-15 富士通株式会社 半导体装置及其制造方法
US7741713B2 (en) 2003-04-15 2010-06-22 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US8735275B2 (en) 2003-04-15 2014-05-27 Fujitsu Semiconductor Limited Semiconductor device and method of manufacturing the same
US9331035B2 (en) 2003-04-15 2016-05-03 Socionext Inc. Semiconductor device and method of manufacturing the same
JP2006210438A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20020146898A1 (en) 2002-10-10
US6579734B2 (en) 2003-06-17

Similar Documents

Publication Publication Date Title
JP3275875B2 (ja) 半導体装置
JP2002313835A (ja) ボンディングパッド、半導体装置及びワイヤボンディング方法
JPH10321631A (ja) 半導体装置およびその製造方法
JP2004296905A (ja) 半導体装置
US7211500B2 (en) Pre-process before cutting a wafer and method of cutting a wafer
JPH081942B2 (ja) セラミック基板上の保護被覆
KR100741990B1 (ko) 반도체 장치 및 그 제조 방법
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
JPH09139431A (ja) 半導体装置とその製造方法
JP2006108489A (ja) 半導体装置の製造方法
KR100728964B1 (ko) 반도체 소자의 퓨즈 및 그 형성방법
JP4118044B2 (ja) 最適化された金属ヒューズの処理工程
JP3506369B2 (ja) 半導体集積回路装置及びその製造方法
KR100871389B1 (ko) 반도체 소자의 퓨즈 및 그의 형성방법
EP0887858A2 (en) Protection layer for laser blown fuses in semiconductor devices
US20070298547A1 (en) Semiconductor device having a composite passivation layer and method of manufacturing the same
KR20080027078A (ko) 반도체 소자의 퓨즈 박스 및 그의 형성방법
KR100792442B1 (ko) 퓨즈 패턴을 구비하는 반도체 소자 및 그의 제조방법
KR20070041111A (ko) 반도체 소자의 퓨즈 형성방법
KR100668863B1 (ko) 반도체 소자 및 그 제조방법
KR100833588B1 (ko) 반도체 소자의 제조방법
KR20070048404A (ko) 반도체 소자의 퓨즈
KR20030001815A (ko) 반도체 소자의 퓨즈 층 형성 방법
JPH0945637A (ja) 半導体装置の製造方法
KR20010094353A (ko) 메모리 반도체 소자의 퓨즈

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080701