JPH11111847A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11111847A JPH11111847A JP26634297A JP26634297A JPH11111847A JP H11111847 A JPH11111847 A JP H11111847A JP 26634297 A JP26634297 A JP 26634297A JP 26634297 A JP26634297 A JP 26634297A JP H11111847 A JPH11111847 A JP H11111847A
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- film
- interlayer insulating
- silicon oxide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ素子とアルミニウム配線との高さが
異なっているため、ヒューズ素子を溶断するための窓を
形成しなけらばならず、窓を形成するためのエッチング
によりアルミニウム配線を断線させることがあった。 【解決手段】 半導体装置３１の表面上に形成されたシ
リコン酸化膜３２、このシリコン酸化膜３２の表面上の
うち少なくともヒューズ素子を形成する領域上に形成さ
れたシリコン酸化膜３３、少なくともこのシリコン酸化
膜３３の表面上に形成されたヒューズ素子３４、シリコ
ン酸化膜３３の表面とヒューズ素子３４の表面とを覆う
ように形成された層間絶縁膜３５、層間絶縁膜３５の表
面上のうちシリコン酸化膜３３が形成されていない領域
に形成されたアルミニウム配線３６を備え、シリコン酸
化膜３３からなる下地膜をヒューズ素子３４の下に形成
することで、ヒューズ素子３４とアルミニウム配線３６
との段差を小さくして、ヒューズ溶断用窓の形成を不要
とすることができる。
異なっているため、ヒューズ素子を溶断するための窓を
形成しなけらばならず、窓を形成するためのエッチング
によりアルミニウム配線を断線させることがあった。 【解決手段】 半導体装置３１の表面上に形成されたシ
リコン酸化膜３２、このシリコン酸化膜３２の表面上の
うち少なくともヒューズ素子を形成する領域上に形成さ
れたシリコン酸化膜３３、少なくともこのシリコン酸化
膜３３の表面上に形成されたヒューズ素子３４、シリコ
ン酸化膜３３の表面とヒューズ素子３４の表面とを覆う
ように形成された層間絶縁膜３５、層間絶縁膜３５の表
面上のうちシリコン酸化膜３３が形成されていない領域
に形成されたアルミニウム配線３６を備え、シリコン酸
化膜３３からなる下地膜をヒューズ素子３４の下に形成
することで、ヒューズ素子３４とアルミニウム配線３６
との段差を小さくして、ヒューズ溶断用窓の形成を不要
とすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係わり、特に冗長配線を備えた装置及びその
製造方法に関する。
製造方法に係わり、特に冗長配線を備えた装置及びその
製造方法に関する。
【０００２】
【従来の技術】半導体装置において、例えば半導体記憶
装置では冗長回路を備え、メモリセルアレイに不良が存
在した場合に冗長回路に置き換えることが行われる。こ
の冗長回路への置き換えは、ヒューズ素子をレーザ光を
照射して溶断することにより行われる場合が多い。
装置では冗長回路を備え、メモリセルアレイに不良が存
在した場合に冗長回路に置き換えることが行われる。こ
の冗長回路への置き換えは、ヒューズ素子をレーザ光を
照射して溶断することにより行われる場合が多い。
【０００３】図４に、従来の半導体装置におけるヒュー
ズ素子と、本来の回路におけるアルミニウム配線との断
面構造、及びこの装置を製造する方法を工程別に示し、
さらに図４（ｆ）の工程における平面構造を図５に示
す。ここで、図４（ｆ）は図５におけるＣ−Ｃ線に沿う
縦断面図に相当する。図４（ａ）に示されたように、半
導体基板１１上にＣＶＤ法によりシリコン酸化膜が下地
膜１２として形成される。図４（ｂ）のように、下地膜
１２上にＣＶＤ法により多結晶シリコン膜が堆積された
後、パターニングされて冗長配線としてヒューズ素子１
３が形成される。
ズ素子と、本来の回路におけるアルミニウム配線との断
面構造、及びこの装置を製造する方法を工程別に示し、
さらに図４（ｆ）の工程における平面構造を図５に示
す。ここで、図４（ｆ）は図５におけるＣ−Ｃ線に沿う
縦断面図に相当する。図４（ａ）に示されたように、半
導体基板１１上にＣＶＤ法によりシリコン酸化膜が下地
膜１２として形成される。図４（ｂ）のように、下地膜
１２上にＣＶＤ法により多結晶シリコン膜が堆積された
後、パターニングされて冗長配線としてヒューズ素子１
３が形成される。
【０００４】図４（ｃ）に示されるように、表面全体に
ＣＶＤ法によりシリコン酸化膜が堆積されて層間絶縁膜
１４が形成される。この層間絶縁膜１４の表面上にスパ
ッタリングによりアルミニウムが堆積され、パターニン
グされてアルミニウム配線１５が形成される。
ＣＶＤ法によりシリコン酸化膜が堆積されて層間絶縁膜
１４が形成される。この層間絶縁膜１４の表面上にスパ
ッタリングによりアルミニウムが堆積され、パターニン
グされてアルミニウム配線１５が形成される。
【０００５】表面全体に例えばシリコン酸化膜あるいは
ポリイミドが堆積されて、保護膜１６が形成される。こ
の保護膜１６及び層間絶縁膜１４に対してエッチングが
行われ、ヒューズ溶断用窓１７が形成される。このよう
な窓１７が形成されるのは、ヒューズ素子１３とアルミ
ニウム配線１５との間に層間絶縁膜１４（一般に、約４
００００オングストローム）が存在するので、ヒューズ
素子１３をレーザ光により溶断する場合にヒューズ素子
１３上の層間絶縁膜の厚さを薄くする必要があるからで
ある。尚図５中、１８は例えばアルミニウム配線１５と
同一工程で形成されたアルミニウム配線層、１９はヒュ
ーズ素子１３とアルミニウム配線層１８とを接続するた
めのコンタクトホールである。
ポリイミドが堆積されて、保護膜１６が形成される。こ
の保護膜１６及び層間絶縁膜１４に対してエッチングが
行われ、ヒューズ溶断用窓１７が形成される。このよう
な窓１７が形成されるのは、ヒューズ素子１３とアルミ
ニウム配線１５との間に層間絶縁膜１４（一般に、約４
００００オングストローム）が存在するので、ヒューズ
素子１３をレーザ光により溶断する場合にヒューズ素子
１３上の層間絶縁膜の厚さを薄くする必要があるからで
ある。尚図５中、１８は例えばアルミニウム配線１５と
同一工程で形成されたアルミニウム配線層、１９はヒュ
ーズ素子１３とアルミニウム配線層１８とを接続するた
めのコンタクトホールである。
【０００６】
【発明が解決しようとする課題】しかし、このような構
造を備えた従来の半導体装置には、次のような問題があ
った。保護膜１６及び層間絶縁膜１４にエッチングを行
ってヒューズ溶断用窓１７を形成する際に、このエッチ
ング用のフォトマスクと、アルミニウム配線１５を形成
するときのパターニング用のフォトマスクとの間にマス
ク合わせずれが存在する場合がある。このような場合、
保護膜１６及び層間絶縁膜１４にエッチングを行ったと
きにアルミニウム配線１５が断線し、装置の信頼性及び
歩留まりの低下を招くことになる。このような問題は、
微細化が進むにつれてより顕著なものとなってきた。
造を備えた従来の半導体装置には、次のような問題があ
った。保護膜１６及び層間絶縁膜１４にエッチングを行
ってヒューズ溶断用窓１７を形成する際に、このエッチ
ング用のフォトマスクと、アルミニウム配線１５を形成
するときのパターニング用のフォトマスクとの間にマス
ク合わせずれが存在する場合がある。このような場合、
保護膜１６及び層間絶縁膜１４にエッチングを行ったと
きにアルミニウム配線１５が断線し、装置の信頼性及び
歩留まりの低下を招くことになる。このような問題は、
微細化が進むにつれてより顕著なものとなってきた。
【０００７】本発明は上記事情に鑑み、冗長回路を有す
る装置における信頼性及び歩留まりの向上と微細化とを
共に達成することが可能な半導体装置とその製造方法を
提供することを目的とする。
る装置における信頼性及び歩留まりの向上と微細化とを
共に達成することが可能な半導体装置とその製造方法を
提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上の少なくともヒューズ素子を形成する領域
に形成された下地膜と、少なくとも前記下地膜の表面上
に形成されたヒューズ素子と、前記下地膜の表面と前記
ヒューズ素子の表面とを覆うように形成された層間絶縁
膜と、前記層間絶縁膜の表面上のうち前記下地膜が形成
されていない領域に形成された配線とを備えることを特
徴とする。
半導体基板上の少なくともヒューズ素子を形成する領域
に形成された下地膜と、少なくとも前記下地膜の表面上
に形成されたヒューズ素子と、前記下地膜の表面と前記
ヒューズ素子の表面とを覆うように形成された層間絶縁
膜と、前記層間絶縁膜の表面上のうち前記下地膜が形成
されていない領域に形成された配線とを備えることを特
徴とする。
【０００９】ここで、前記ヒューズ素子は多結晶シリコ
ンにより形成され、前記ヒューズ素子が形成されている
部分における前記下地膜の膜厚と前記配線が形成されて
いる部分における前記層間絶縁膜の膜厚とが略同一にな
るように設定されてよい。
ンにより形成され、前記ヒューズ素子が形成されている
部分における前記下地膜の膜厚と前記配線が形成されて
いる部分における前記層間絶縁膜の膜厚とが略同一にな
るように設定されてよい。
【００１０】本発明の半導体装置の製造方法は、半導体
基板の表面上に第１の下地膜を形成する工程と、前記第
１の下地膜の表面上の少なくともヒューズ素子を形成す
る領域に第２の下地膜を形成する工程と、少なくとも前
記第２の下地膜の表面上にヒューズ素子を形成する工程
と、前記第１及び第２の下地膜の表面と前記ヒューズ素
子の表面とを覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面上における前記第２の下地膜が存
在しない領域に配線を形成する工程とを備えることを特
徴とする。
基板の表面上に第１の下地膜を形成する工程と、前記第
１の下地膜の表面上の少なくともヒューズ素子を形成す
る領域に第２の下地膜を形成する工程と、少なくとも前
記第２の下地膜の表面上にヒューズ素子を形成する工程
と、前記第１及び第２の下地膜の表面と前記ヒューズ素
子の表面とを覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面上における前記第２の下地膜が存
在しない領域に配線を形成する工程とを備えることを特
徴とする。
【００１１】ここで、前記層間絶縁膜の表面と前記配線
の表面とを覆うように保護膜を形成する工程をさらに備
えてもよい。
の表面とを覆うように保護膜を形成する工程をさらに備
えてもよい。
【００１２】さらには、本発明の半導体装置の製造方法
は、半導体基板の表面上に、絶縁性の第１の下地膜を形
成する工程と、前記第１の下地膜の表面上に絶縁性材料
を堆積し、少なくともヒューズ素子を形成する領域が残
存するようにパターニングして第２の下地膜を形成する
工程と、少なくとも前記第２の下地膜の表面上に多結晶
シリコンを堆積し、パターニングを行って少なくとも前
記第２の下地膜の表面上にヒューズ素子を形成する工程
と、前記第１及び第２の下地膜の表面と前記ヒューズ素
子の表面とを覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面上に導電性材料を堆積し、パター
ニングを行って前記第２の下地膜が形成されてない領域
上に配線を形成する工程と、前記層間絶縁膜の表面と前
記配線の表面とを覆うように保護膜を形成する工程とを
備え、前記ヒューズ素子が形成されている部分における
前記第２の下地膜の膜厚と前記配線が形成されている部
分における前記層間絶縁膜の膜厚とはほぼ同じになるよ
うに設定されていることを特徴とする。
は、半導体基板の表面上に、絶縁性の第１の下地膜を形
成する工程と、前記第１の下地膜の表面上に絶縁性材料
を堆積し、少なくともヒューズ素子を形成する領域が残
存するようにパターニングして第２の下地膜を形成する
工程と、少なくとも前記第２の下地膜の表面上に多結晶
シリコンを堆積し、パターニングを行って少なくとも前
記第２の下地膜の表面上にヒューズ素子を形成する工程
と、前記第１及び第２の下地膜の表面と前記ヒューズ素
子の表面とを覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面上に導電性材料を堆積し、パター
ニングを行って前記第２の下地膜が形成されてない領域
上に配線を形成する工程と、前記層間絶縁膜の表面と前
記配線の表面とを覆うように保護膜を形成する工程とを
備え、前記ヒューズ素子が形成されている部分における
前記第２の下地膜の膜厚と前記配線が形成されている部
分における前記層間絶縁膜の膜厚とはほぼ同じになるよ
うに設定されていることを特徴とする。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。図１に、本実施の形態に
よる半導体装置の断面構造、及びこの装置の工程別の素
子断面を示し、さらに図１（ｆ）に示された工程におけ
る平面構造を図２に示す。尚、図１（ｆ）は図２におけ
るＡ−Ａ線に沿う縦断面図に相当する。また、図２にお
けるＢ−Ｂ線に沿う縦断面を図３に示す。
いて図面を参照して説明する。図１に、本実施の形態に
よる半導体装置の断面構造、及びこの装置の工程別の素
子断面を示し、さらに図１（ｆ）に示された工程におけ
る平面構造を図２に示す。尚、図１（ｆ）は図２におけ
るＡ−Ａ線に沿う縦断面図に相当する。また、図２にお
けるＢ−Ｂ線に沿う縦断面を図３に示す。
【００１４】図１（ａ）に示されるように、半導体基板
３１上にＣＶＤ法により約３００ｎｍの膜厚でシリコン
酸化膜が堆積され、第１の下地膜３２が形成される。図
１（ｂ）のように、第１の下地膜３２の表面上にＣＶＤ
法により約１２００ｎｍの膜厚でシリコン酸化膜が堆積
される。このシリコン酸化膜に対して異方性エッチング
が行われて、ヒューズ素子の下地膜となるような形状に
パターニングされて第２の下地膜３３が形成される。
３１上にＣＶＤ法により約３００ｎｍの膜厚でシリコン
酸化膜が堆積され、第１の下地膜３２が形成される。図
１（ｂ）のように、第１の下地膜３２の表面上にＣＶＤ
法により約１２００ｎｍの膜厚でシリコン酸化膜が堆積
される。このシリコン酸化膜に対して異方性エッチング
が行われて、ヒューズ素子の下地膜となるような形状に
パターニングされて第２の下地膜３３が形成される。
【００１５】表面全体に、ＣＶＤ法により多結晶シリコ
ンが堆積され、あるいはスパッタリングによりモリブデ
ン・シリコン（ＭｏＳｉ）、タングステン・シリコン
（ＷＳｉ）等の高融点金属化合物が約２５０ｎｍの膜厚
で堆積されて、異方性エッチングによりヒューズ素子の
形状にパターニングされ、少なくとも第２の下地膜３２
の表面上にヒューズ素子３４が形成される。
ンが堆積され、あるいはスパッタリングによりモリブデ
ン・シリコン（ＭｏＳｉ）、タングステン・シリコン
（ＷＳｉ）等の高融点金属化合物が約２５０ｎｍの膜厚
で堆積されて、異方性エッチングによりヒューズ素子の
形状にパターニングされ、少なくとも第２の下地膜３２
の表面上にヒューズ素子３４が形成される。
【００１６】図１（ｄ）に示されるように、表面全体に
ＣＶＤ法によりシリコン酸化膜あるいはＢＰＳＧ膜が約
１２００ｎｍの膜厚で堆積されて、層間絶縁膜３５が形
成される。層間絶縁膜３５の表面上に、スパッタリング
によりアルミニウム（Ａｌ−Ｓｉ−Ｃｕ）が堆積され、
異方性エッチングにより配線形状にパターニングされ
て、アルミニウム配線３６が形成される。表面全体に、
例えばシリコン酸化膜又はポリイミドが堆積されて保護
膜３７が形成される。
ＣＶＤ法によりシリコン酸化膜あるいはＢＰＳＧ膜が約
１２００ｎｍの膜厚で堆積されて、層間絶縁膜３５が形
成される。層間絶縁膜３５の表面上に、スパッタリング
によりアルミニウム（Ａｌ−Ｓｉ−Ｃｕ）が堆積され、
異方性エッチングにより配線形状にパターニングされ
て、アルミニウム配線３６が形成される。表面全体に、
例えばシリコン酸化膜又はポリイミドが堆積されて保護
膜３７が形成される。
【００１７】図１（ｆ）より明らかなように、本実施の
形態によればヒューズ素子３４は第２の下地膜３３の存
在によってその高さがアルミニウム配線３６とほぼ同じ
高さとなる。これにより、図４（ｆ）に示されたような
従来の装置におけるヒューズを溶断するための窓１７を
保護膜１６に形成する工程は不要である。従って、従来
の装置において発生していた保護膜１６をエッチングす
る際にアルミニウム配線１５が断線する事態が回避さ
れ、信頼性及び歩留まりの向上と共に微細化を達成する
ことができる。
形態によればヒューズ素子３４は第２の下地膜３３の存
在によってその高さがアルミニウム配線３６とほぼ同じ
高さとなる。これにより、図４（ｆ）に示されたような
従来の装置におけるヒューズを溶断するための窓１７を
保護膜１６に形成する工程は不要である。従って、従来
の装置において発生していた保護膜１６をエッチングす
る際にアルミニウム配線１５が断線する事態が回避さ
れ、信頼性及び歩留まりの向上と共に微細化を達成する
ことができる。
【００１８】尚、図２及び図３に示されたように、ヒュ
ーズ素子３４は、層間絶縁膜３５の表面上に形成された
アルミニウム配線層４１と、コンタクトホール４２を介
して電気的に接続されている。ヒューズ素子３４が溶断
されると、アルミニウム配線層４１の両端が電気的に遮
断されることになる。
ーズ素子３４は、層間絶縁膜３５の表面上に形成された
アルミニウム配線層４１と、コンタクトホール４２を介
して電気的に接続されている。ヒューズ素子３４が溶断
されると、アルミニウム配線層４１の両端が電気的に遮
断されることになる。
【００１９】上述した実施の形態は一例であり、本発明
を限定するものではない。例えば、実施の形態における
それぞれの膜の材質は他のものを用いてもよく、形成方
法や膜厚等のプロセス条件も必要に応じて変更が可能で
ある。また、ヒューズ素子３４とアルミニウム配線３６
とはほぼ同じ高さになるように、第２の下地膜３３の膜
厚と層間絶縁膜３５の膜厚とが略同一の厚さに設定され
るのが好ましいが、ヒューズ素子３４の溶断に支障がな
い範囲で段差が存在してもよい。
を限定するものではない。例えば、実施の形態における
それぞれの膜の材質は他のものを用いてもよく、形成方
法や膜厚等のプロセス条件も必要に応じて変更が可能で
ある。また、ヒューズ素子３４とアルミニウム配線３６
とはほぼ同じ高さになるように、第２の下地膜３３の膜
厚と層間絶縁膜３５の膜厚とが略同一の厚さに設定され
るのが好ましいが、ヒューズ素子３４の溶断に支障がな
い範囲で段差が存在してもよい。
【００２０】
【発明の効果】以上説明したように、本発明の半導体装
置及びその製造方法によれば、ヒューズ素子がヒューズ
素子形成領域に形成された下地膜上に形成され、配線が
下地膜が形成されていない領域の層間絶縁膜上に形成さ
れており、ヒューズ素子の高さと配線の高さとが下地膜
の存在により大きな段差がなく、ヒューズ素子溶断用の
窓を形成するためのエッチングが不要であり、このエッ
チングにより配線が断線する事態が回避され、信頼性及
び歩留まりの向上と共に、微細化を達成することができ
る。
置及びその製造方法によれば、ヒューズ素子がヒューズ
素子形成領域に形成された下地膜上に形成され、配線が
下地膜が形成されていない領域の層間絶縁膜上に形成さ
れており、ヒューズ素子の高さと配線の高さとが下地膜
の存在により大きな段差がなく、ヒューズ素子溶断用の
窓を形成するためのエッチングが不要であり、このエッ
チングにより配線が断線する事態が回避され、信頼性及
び歩留まりの向上と共に、微細化を達成することができ
る。
【図面の簡単な説明】
【図１】本発明の一実施の形態による半導体装置の製造
方法を工程別に示した縦断面図。
方法を工程別に示した縦断面図。
【図２】同半導体装置の平面構造を示した平面図。
【図３】図２におけるＢ−Ｂ線に沿う断面構造を示した
縦断面図。
縦断面図。
【図４】従来の半導体装置の製造方法を工程別に示した
縦断面図。
縦断面図。
【図５】同半導体装置の平面構造を示した平面図。
【符号の説明】 ３１ 半導体基板 ３２ 第１の下地膜 ３３ 第２の下地膜 ３４ ヒューズ素子 ３５ 層間絶縁膜 ３６、４１ アルミニウム配線 ３７ 保護膜 ４２ コンタクトホール
Claims (4)
- 【請求項１】半導体基板上の少なくともヒューズ素子を
形成する領域に形成された下地膜と、 少なくとも前記下地膜の表面上に形成されたヒューズ素
子と、 前記下地膜の表面と前記ヒューズ素子の表面とを覆うよ
うに形成された層間絶縁膜と、 前記層間絶縁膜の表面上のうち前記下地膜が形成されて
いない領域に形成された配線と、 を備えることを特徴とする半導体装置。 - 【請求項２】前記ヒューズ素子は多結晶シリコンにより
形成され、前記ヒューズ素子が形成されている部分にお
ける前記下地膜の膜厚と前記配線が形成されている部分
における前記層間絶縁膜の膜厚とが略同一になるように
設定されていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】半導体基板の表面上に第１の下地膜を形成
する工程と、 前記第１の下地膜の表面上の少なくともヒューズ素子を
形成する領域に第２の下地膜を形成する工程と、 少なくとも前記第２の下地膜の表面上にヒューズ素子を
形成する工程と、 前記第１及び第２の下地膜の表面と前記ヒューズ素子の
表面とを覆うように層間絶縁膜を形成する工程と、 前記層間絶縁膜の表面上における前記第２の下地膜が存
在しない領域に配線を形成する工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項４】前記層間絶縁膜の表面と前記配線の表面と
を覆うように保護膜を形成する工程をさらに備えること
を特徴とする請求項３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26634297A JPH11111847A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26634297A JPH11111847A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111847A true JPH11111847A (ja) | 1999-04-23 |
Family
ID=17429608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26634297A Pending JPH11111847A (ja) | 1997-09-30 | 1997-09-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989577B2 (en) | 2000-09-14 | 2006-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple insulation layers |
-
1997
- 1997-09-30 JP JP26634297A patent/JPH11111847A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6989577B2 (en) | 2000-09-14 | 2006-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device having multiple insulation layers |
| US7268068B2 (en) | 2000-09-14 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| US6649997B2 (en) | Semiconductor device having fuses or anti-fuses | |
| US6232647B1 (en) | Air gap with borderless contact | |
| JPH10270566A (ja) | レーザ溶断導線を有する固体回路とその固体回路の製造方法 | |
| US7911025B2 (en) | Fuse/anti-fuse structure and methods of making and programming same | |
| JPH10223762A (ja) | 半導体装置及びその製造方法 | |
| KR900002084B1 (ko) | 반도체장치 | |
| KR0146284B1 (ko) | 반도체 기판상의 가용성 링크 제조방법 | |
| US6218721B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6750529B2 (en) | Semiconductor devices including fuses and multiple insulation layers | |
| EP0999592B1 (en) | Fuse layout for improved fuse blow process window | |
| US20030038339A1 (en) | Semiconductor devices | |
| JPH11111847A (ja) | 半導体装置及びその製造方法 | |
| US6518158B1 (en) | Method of manufacturing a semiconductor device including a fuse | |
| JPH1012722A (ja) | 半導体装置 | |
| JPH0969570A (ja) | 半導体装置及びその製造方法 | |
| US8709931B2 (en) | Fuse part in semiconductor device and method for forming the same | |
| JPH0955476A (ja) | 半導体装置 | |
| JPH0352254A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JP2001298093A (ja) | 半導体装置及びその製造方法 | |
| JP2003037164A (ja) | 半導体装置 | |
| KR0151025B1 (ko) | 반도체장치의 리던던시 퓨즈 형성방법 | |
| JP2830636B2 (ja) | 半導体装置の製造方法 | |
| JP2004335612A (ja) | 半導体装置及びその製造方法 | |
| EP0887858A2 (en) | Protection layer for laser blown fuses in semiconductor devices |