JPH1084042A - 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法 - Google Patents
半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法Info
- Publication number
- JPH1084042A JPH1084042A JP9218382A JP21838297A JPH1084042A JP H1084042 A JPH1084042 A JP H1084042A JP 9218382 A JP9218382 A JP 9218382A JP 21838297 A JP21838297 A JP 21838297A JP H1084042 A JPH1084042 A JP H1084042A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- dielectric material
- layer
- fuse
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 ヒューズ・エレメントに隣接して形成したタ
ングステン・バリアを使用して、ポリシリコン・ヒュー
ズのピッチを減少させる方法の提供。 【解決手段】 タングステン・バリアは、クラック・ス
トップ中の接点レベルのタングステン上に、バイア・レ
ベルのタングステンを積層することにより、クラック・
ストップを形成する工程に適合するようにする。ヒュー
ズを被覆するために、中間レベルの誘電体を使用する。
ングステン・バリアを使用して、ポリシリコン・ヒュー
ズのピッチを減少させる方法の提供。 【解決手段】 タングステン・バリアは、クラック・ス
トップ中の接点レベルのタングステン上に、バイア・レ
ベルのタングステンを積層することにより、クラック・
ストップを形成する工程に適合するようにする。ヒュー
ズを被覆するために、中間レベルの誘電体を使用する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置中へのシ
リコン・ヒューズの製造に関するものであり、特にヒュ
ーズが溶断する時に、隣接するヒューズが損傷する危険
なく、ヒューズの密度を高くするように、ピッチが密接
したポリシリコン・ヒューズを形成する方法に関するも
のである。
リコン・ヒューズの製造に関するものであり、特にヒュ
ーズが溶断する時に、隣接するヒューズが損傷する危険
なく、ヒューズの密度を高くするように、ピッチが密接
したポリシリコン・ヒューズを形成する方法に関するも
のである。
【０００２】
【従来の技術】チップのダイシングにより生じる損傷を
減少させるために、シリコン・チップの処理にクラック
・ストップが使用されている。クラック・ストップは通
常、チップ周囲のシリコン基板までエッチングされた狭
いトレンチである。クラック・ストップを形成する一般
的な方法は、チップの周囲にタングステンを充填したト
レンチを形成し、タングステン・トレンチを露出させ、
過酸化水素を使用してタングステンを湿式エッチングす
る方法である。
減少させるために、シリコン・チップの処理にクラック
・ストップが使用されている。クラック・ストップは通
常、チップ周囲のシリコン基板までエッチングされた狭
いトレンチである。クラック・ストップを形成する一般
的な方法は、チップの周囲にタングステンを充填したト
レンチを形成し、タングステン・トレンチを露出させ、
過酸化水素を使用してタングステンを湿式エッチングす
る方法である。
【０００３】ヒューズ・アレイは通常、超高密度集積回
路（ＶＬＳＩ）中に形成する。ヒューズの目的は、特定
の用途のために半導体装置に各種のカスタマイズを行
い、または冗長部品を接続したまま、装置の欠陥部分を
分離することである。ヒューズを溶断させるのに好まし
い方法は、レーザ・アブレーションによるものである
が、これにより、隣接するヒューズの損傷を避けるた
め、アレイ中のヒューズをどれだけ密接に配置できるか
を制限するピットが形成される。
路（ＶＬＳＩ）中に形成する。ヒューズの目的は、特定
の用途のために半導体装置に各種のカスタマイズを行
い、または冗長部品を接続したまま、装置の欠陥部分を
分離することである。ヒューズを溶断させるのに好まし
い方法は、レーザ・アブレーションによるものである
が、これにより、隣接するヒューズの損傷を避けるた
め、アレイ中のヒューズをどれだけ密接に配置できるか
を制限するピットが形成される。
【０００４】隣接するヒューズを保護するため、アルミ
ニウム・銅（ＡｌＣｕ）合金ヒューズ中にタングステン
のヒューズ・バリアを使用することが知られている。し
かし、タングステンのヒューズ・バリアは標準のポリシ
リコン・ヒューズおよびクラック・ストップ工程に適合
しない。これは、標準の処理では、ポリシリコン・ヒュ
ーズの上の絶縁体を薄くする端子バイアの反応性イオン
・エッチング（ＲＩＥ）により、タングステンのクラッ
ク・ストップも露出させるためである。タングステンの
ヒューズ・バリアがあったとしても、過酸化水素による
エッチングによりタングステンのクラック・ストップを
除去するときに除去されてしまう。
ニウム・銅（ＡｌＣｕ）合金ヒューズ中にタングステン
のヒューズ・バリアを使用することが知られている。し
かし、タングステンのヒューズ・バリアは標準のポリシ
リコン・ヒューズおよびクラック・ストップ工程に適合
しない。これは、標準の処理では、ポリシリコン・ヒュ
ーズの上の絶縁体を薄くする端子バイアの反応性イオン
・エッチング（ＲＩＥ）により、タングステンのクラッ
ク・ストップも露出させるためである。タングステンの
ヒューズ・バリアがあったとしても、過酸化水素による
エッチングによりタングステンのクラック・ストップを
除去するときに除去されてしまう。
【０００５】
【発明が解決しようとする課題】本発明の目的は、ポリ
シリコン・ヒューズのピッチを近接させるためにタング
ステン・ヒューズを使用した、ピッチが近接してポリシ
リコン・ヒューズの製法を提供することにある。
シリコン・ヒューズのピッチを近接させるためにタング
ステン・ヒューズを使用した、ピッチが近接してポリシ
リコン・ヒューズの製法を提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、タング
ステン・バリアがヒューズ・エレメントに隣接してタン
グステン・バリアを形成した後、このタングステン・バ
リアがクラック・ストップを形成する工程に適合させる
ことにより、ポリシリコン・ヒューズのピッチを減少さ
せる方法が提供される。好ましい実施例では、クラック
・ストップ中の接点レベルのタングステン上に、バイア
・レベルのタングステンを積層し、中間レベルの誘電体
を使用してヒューズを被覆する。このようにして、タン
グステン・ヒューズ・バリアがポリシリコン・ヒューズ
とクラック・ストップの工程に適合するようにする。
ステン・バリアがヒューズ・エレメントに隣接してタン
グステン・バリアを形成した後、このタングステン・バ
リアがクラック・ストップを形成する工程に適合させる
ことにより、ポリシリコン・ヒューズのピッチを減少さ
せる方法が提供される。好ましい実施例では、クラック
・ストップ中の接点レベルのタングステン上に、バイア
・レベルのタングステンを積層し、中間レベルの誘電体
を使用してヒューズを被覆する。このようにして、タン
グステン・ヒューズ・バリアがポリシリコン・ヒューズ
とクラック・ストップの工程に適合するようにする。
【０００７】
【発明の実施の形態】本発明の新規の特徴を説明するた
め、図を参照して、特に図４を参照して、まず従来のク
ラック・ストップおよびポリシリコン・ヒューズを説明
する。図４では、半導体装置中に形成した従来のクラッ
ク・ストップの断面図を示す。このクラック・ストップ
は、装置の周辺に形成される。図４はまた、半導体装置
の他の場所に形成した従来のポリシリコン・ヒューズの
断面も示す。ヒューズは、そのような装置のアレイ中に
形成した金属酸化物半導体（ＭＯＳ）装置のゲート構造
として構成することができる。
め、図を参照して、特に図４を参照して、まず従来のク
ラック・ストップおよびポリシリコン・ヒューズを説明
する。図４では、半導体装置中に形成した従来のクラッ
ク・ストップの断面図を示す。このクラック・ストップ
は、装置の周辺に形成される。図４はまた、半導体装置
の他の場所に形成した従来のポリシリコン・ヒューズの
断面も示す。ヒューズは、そのような装置のアレイ中に
形成した金属酸化物半導体（ＭＯＳ）装置のゲート構造
として構成することができる。
【０００８】図４に示すクラック・ストップとヒューズ
は、半導体装置の製造工程の一部として形成する。基板
１０から開始して、ポリシリコン・ヒューズ１１を基板
上にパターン形成する。次に、薄いケイ酸リン・ガラス
（ＰＳＧ）の層１２を付着させる。ＰＳＧは、リンをド
ーピングした二酸化シリコン（ＳｉＯ2）である。次
に、ＰＳＧ層１２を半導体装置の近くでリング型にエッ
チングし、タングステン（Ｗ）フィル１３を接点レベル
（ＣＴ）で付着させて、エッチングしたリング領域にク
ラック・ストップを形成する。同時に、ＰＳＧ１２のエ
ッチングした領域にタングステンの接点１７を形成す
る。タングステンの接点１７と電気的に接触する第１の
配線層を構成する第１のメタライゼーション層（Ｍ１：
図中ではｍ１と小文字で表記、以下、ｍ２についても同
様。）を通常ＰＳＧ層１２上に形成する。次に、層間誘
電体（ＩＬＤ）層１４を付着させる。このＩＬＤ層１４
中に象眼状の（ｄａｍａｓｃｅｎｅ）配線レベルを、ま
たはＩＬＤ層１４の上に第２の配線層を構成する第２の
メタライゼーション層（Ｍ２）を形成する。この選択
は、特定の半導体装置および使用する工程に依存する。
図示した例では、ＩＬＤ層１４の選択した領域を第１の
メタライゼーション層（Ｍ１）までエッチングし、タン
グステンを付着させてタングステンのバイア１８を形成
する。次に、ＩＬＤ層１４の上にバイア（ＶＩＡ）１８
に電気的に接触する第２のメタライゼーション層（Ｍ
２）を形成する。次に最終パッシベーション層１５を付
着させる。この層は、たとえば二酸化シリコン（ＳｉＯ
2）または窒化シリコン（Ｓｉ3Ｎ4）とすることができ
る。次に、最終パッシベーション層１５上にポリイミド
層１６を付着させる。次に装置をパターン形成し、エッ
チングして接点レベルのタングステン・フィル１３を露
出させる。図４に示すように、ポリシリコン・ヒューズ
１１の上に薄い酸化物が残る。この薄い酸化物が、ヒュ
ーズが溶断しなければ、装置配線の一部となるヒューズ
を封止する。最終の処理工程で、装置を過酸化水素（Ｈ
2Ｏ2）に浸漬（ｄｉｐ）エッチングして、クラック・ス
トップ・トレンチ中のタングステンをエッチングし、図
５に示す構造を形成する。ポリシリコン・ヒューズ１１
の間にタングステン・バリアがあれば、クラック・スト
ップのタングステン１３に露出され、過酸化水素による
エッチングの間に、クラック・ストップのタングステン
に沿って除去される。
は、半導体装置の製造工程の一部として形成する。基板
１０から開始して、ポリシリコン・ヒューズ１１を基板
上にパターン形成する。次に、薄いケイ酸リン・ガラス
（ＰＳＧ）の層１２を付着させる。ＰＳＧは、リンをド
ーピングした二酸化シリコン（ＳｉＯ2）である。次
に、ＰＳＧ層１２を半導体装置の近くでリング型にエッ
チングし、タングステン（Ｗ）フィル１３を接点レベル
（ＣＴ）で付着させて、エッチングしたリング領域にク
ラック・ストップを形成する。同時に、ＰＳＧ１２のエ
ッチングした領域にタングステンの接点１７を形成す
る。タングステンの接点１７と電気的に接触する第１の
配線層を構成する第１のメタライゼーション層（Ｍ１：
図中ではｍ１と小文字で表記、以下、ｍ２についても同
様。）を通常ＰＳＧ層１２上に形成する。次に、層間誘
電体（ＩＬＤ）層１４を付着させる。このＩＬＤ層１４
中に象眼状の（ｄａｍａｓｃｅｎｅ）配線レベルを、ま
たはＩＬＤ層１４の上に第２の配線層を構成する第２の
メタライゼーション層（Ｍ２）を形成する。この選択
は、特定の半導体装置および使用する工程に依存する。
図示した例では、ＩＬＤ層１４の選択した領域を第１の
メタライゼーション層（Ｍ１）までエッチングし、タン
グステンを付着させてタングステンのバイア１８を形成
する。次に、ＩＬＤ層１４の上にバイア（ＶＩＡ）１８
に電気的に接触する第２のメタライゼーション層（Ｍ
２）を形成する。次に最終パッシベーション層１５を付
着させる。この層は、たとえば二酸化シリコン（ＳｉＯ
2）または窒化シリコン（Ｓｉ3Ｎ4）とすることができ
る。次に、最終パッシベーション層１５上にポリイミド
層１６を付着させる。次に装置をパターン形成し、エッ
チングして接点レベルのタングステン・フィル１３を露
出させる。図４に示すように、ポリシリコン・ヒューズ
１１の上に薄い酸化物が残る。この薄い酸化物が、ヒュ
ーズが溶断しなければ、装置配線の一部となるヒューズ
を封止する。最終の処理工程で、装置を過酸化水素（Ｈ
2Ｏ2）に浸漬（ｄｉｐ）エッチングして、クラック・ス
トップ・トレンチ中のタングステンをエッチングし、図
５に示す構造を形成する。ポリシリコン・ヒューズ１１
の間にタングステン・バリアがあれば、クラック・スト
ップのタングステン１３に露出され、過酸化水素による
エッチングの間に、クラック・ストップのタングステン
に沿って除去される。
【０００９】図１は、本発明によるタングステン・バリ
アを有するクラック・ストップおよびポリシリコン・ヒ
ューズを示す。まず基板２０上にポリシリコン・ヒュー
ズ２１をパターン形成した後、上述のものと同様にケイ
酸リン・ガラス（ＰＳＧ）の層２２を付着させる。次
に、ポリシリコン・ヒューズ２１の両側と、半導体装置
の周囲に近い第１のリング型領域中のＰＳＧをエッチン
グする。次に第１のタングステン（Ｗ）フィルを接点レ
ベル（ＣＴ）で付着させて、タングステン・バリア領域
２９とクラック・ストップ２３を形成する。第１のメタ
ライゼーション層（Ｍ１）をＰＳＧ層２２の上に形成す
る。次に、層間誘電体（ＩＬＤ）層２４を付着させる。
次にＩＬＤ層をエッチングして、クラック・ストップの
第１のタングステン・フィル２３を露出させ、バイア・
レベルで第２のリングを形成する。次にこの第２のリン
グを、第１のタングステン・フィル２３上面に付着させ
た第２のタングステン・フィル３０で充填する。クラッ
ク・ストップ中では、接点レベルのタングステン・フィ
ル２３とバイア・レベルのタングステン・フィル３０が
重なっていることに注目されたい。この場合も、象眼状
の配線レベルをＩＬＤ層２４中に形成しても、または図
１に示すようにこの配線レベルを構成する第２のメタラ
イゼーション層（Ｍ２）をＩＬＤ層２４上面に形成して
もよい。次に最終パッシベーション層２５を付着させ
る。上述のものと同様に、この層はたとえば二酸化シリ
コン（ＳｉＯ2）または窒化シリコン（Ｓｉ3Ｎ4）とす
ることができる。次に、最終パッシベーション層２５上
にポリイミド層２６を付着させる。次に装置をパターン
形成し、エッチングしてバイア・レベルのタングステン
・フィル３０を露出させる。図１に示すように、ポリシ
リコン・ヒューズ２１の上に薄い酸化物と薄いＩＬＤが
残る。最終処理工程で、装置を過酸化水素（Ｈ2Ｏ2）に
浸漬エッチングして、図２に示すように、クラック・ス
トップの積層されたタングステンのバイアおよび接点レ
ベルをエッチングする。タングステン・バイアのライナ
を使用する場合は、短時間エッチングした後、もう一度
過酸化水素によるエッチングを行う必要がある。タング
ステン・バイアのライナは、タングステン・バイアの抵
抗を減少させるために使用する。
アを有するクラック・ストップおよびポリシリコン・ヒ
ューズを示す。まず基板２０上にポリシリコン・ヒュー
ズ２１をパターン形成した後、上述のものと同様にケイ
酸リン・ガラス（ＰＳＧ）の層２２を付着させる。次
に、ポリシリコン・ヒューズ２１の両側と、半導体装置
の周囲に近い第１のリング型領域中のＰＳＧをエッチン
グする。次に第１のタングステン（Ｗ）フィルを接点レ
ベル（ＣＴ）で付着させて、タングステン・バリア領域
２９とクラック・ストップ２３を形成する。第１のメタ
ライゼーション層（Ｍ１）をＰＳＧ層２２の上に形成す
る。次に、層間誘電体（ＩＬＤ）層２４を付着させる。
次にＩＬＤ層をエッチングして、クラック・ストップの
第１のタングステン・フィル２３を露出させ、バイア・
レベルで第２のリングを形成する。次にこの第２のリン
グを、第１のタングステン・フィル２３上面に付着させ
た第２のタングステン・フィル３０で充填する。クラッ
ク・ストップ中では、接点レベルのタングステン・フィ
ル２３とバイア・レベルのタングステン・フィル３０が
重なっていることに注目されたい。この場合も、象眼状
の配線レベルをＩＬＤ層２４中に形成しても、または図
１に示すようにこの配線レベルを構成する第２のメタラ
イゼーション層（Ｍ２）をＩＬＤ層２４上面に形成して
もよい。次に最終パッシベーション層２５を付着させ
る。上述のものと同様に、この層はたとえば二酸化シリ
コン（ＳｉＯ2）または窒化シリコン（Ｓｉ3Ｎ4）とす
ることができる。次に、最終パッシベーション層２５上
にポリイミド層２６を付着させる。次に装置をパターン
形成し、エッチングしてバイア・レベルのタングステン
・フィル３０を露出させる。図１に示すように、ポリシ
リコン・ヒューズ２１の上に薄い酸化物と薄いＩＬＤが
残る。最終処理工程で、装置を過酸化水素（Ｈ2Ｏ2）に
浸漬エッチングして、図２に示すように、クラック・ス
トップの積層されたタングステンのバイアおよび接点レ
ベルをエッチングする。タングステン・バイアのライナ
を使用する場合は、短時間エッチングした後、もう一度
過酸化水素によるエッチングを行う必要がある。タング
ステン・バイアのライナは、タングステン・バイアの抵
抗を減少させるために使用する。
【００１０】図３および図６は、本発明により得られる
ヒューズのピッチの改善を相対的に示す。図６は、間隔
が４．５μｍのポリシリコン・ヒューズの部分的なアレ
イを示し、これは現在ヒューズがつくられる時に、ヒュ
ーズがレーザ・アブレーションにより溶断した場合に、
隣接のヒューズを損傷させる高い危険のない間隔であ
る。図３は、交互にタングステン・バリアを有するポリ
シリコン・ヒューズの部分的なアレイを示す。タングス
テン・バリアを追加することにより、特定の実施態様で
は、間隔は１．８μｍに減少している。
ヒューズのピッチの改善を相対的に示す。図６は、間隔
が４．５μｍのポリシリコン・ヒューズの部分的なアレ
イを示し、これは現在ヒューズがつくられる時に、ヒュ
ーズがレーザ・アブレーションにより溶断した場合に、
隣接のヒューズを損傷させる高い危険のない間隔であ
る。図３は、交互にタングステン・バリアを有するポリ
シリコン・ヒューズの部分的なアレイを示す。タングス
テン・バリアを追加することにより、特定の実施態様で
は、間隔は１．８μｍに減少している。
【００１１】このように、本発明はポリシリコン・ヒュ
ーズの製造工程に適合する工程で、タングステンのヒュ
ーズ・バリアを使用することができる。このことはさら
に、ヒューズが溶断した時に隣接のヒューズが損傷する
可能性なく、密度を高めたヒューズ・アレイが得られる
ように、ピッチが密接したポリシリコン・ヒューズを形
成することができる。
ーズの製造工程に適合する工程で、タングステンのヒュ
ーズ・バリアを使用することができる。このことはさら
に、ヒューズが溶断した時に隣接のヒューズが損傷する
可能性なく、密度を高めたヒューズ・アレイが得られる
ように、ピッチが密接したポリシリコン・ヒューズを形
成することができる。
【００１２】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００１３】（１）ポリシリコン・ヒューズが第１およ
び第２の誘電材料により被覆され、ヒューズ・バリアが
第２の誘電材料により被覆された、ポリシリコン・ヒュ
ーズに隣接するヒューズ・バリアを具備する半導体装
置。 （２）上記第２の誘電材料の上に最終パッシベーション
層とポリイミド層を有し、ポリイミド層、最終パッシベ
ーション層、および第２の誘電材料層の一部につくられ
た大きいチャネルと、第２の誘電材料層の残りの部分、
および第１の誘電材料の真下につくられた狭いチャネル
によりクラック・ストップが設けられていることを特徴
とする、上記（１）に記載の半導体装置。 （３）上記ヒューズ・バリアがタングステンであること
を特徴とする、上記（２）に記載の半導体装置。 （４）上記クラック・ストップが、接点レベルで第１の
タングステン・フィルに、バイア・レベルで積層された
タングステン・フィルにより画定され、第１のタングス
テン・フィルおよび積層されたタングステン・フィルが
エッチングにより除去され、第２の誘電材料がタングス
テン・ヒューズ・バリアをエッチングから保護すること
を特徴とする、上記（３）に記載の半導体装置。 （５）上記第１の誘電材料がドーピングされた二酸化シ
リコンであり、上記第２の誘電材料が二酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
であることを特徴とする、上記（３）に記載の半導体装
置。 （６）基板の周辺を有する部分の上面にポリシリコンの
ヒューズを形成する段階と、ヒューズと基板の上面に第
１の誘電材料を付着させる段階と、ヒューズのいずれか
の側にある所定のバリア領域と、上記周辺近傍にある第
１のリング状領域から第１の誘電材料を除去する段階
と、バリア領域と第１のリング状領域の両方を、第１の
タングステン・フィルにより充填する段階と、第１の誘
電材料と第１のタングステン・フィルの上面に第２の誘
電材料を付着させる段階と、第１のリングの上から第２
の誘電材料を除去して第１のタングステン・フィルを露
出させ、これにより第２のリングを形成する段階と、第
２のリングを第２のタングステン・フィルで充填する段
階と、第２の誘電材料と第２のタングステン・フィルの
上面に最終パッシベーション層を付着させる段階と、最
終パッシベーション層の上にポリイミド層を付着させる
段階と、ポリシリコン・ヒュ−ズおよび第２のリングの
上にある、ポリイミド層、最終パッシベーション層、お
よび第２の誘電材料の一部を除去する段階と、第２のフ
ィルと、上記第１のリング型領域中にある第１のタング
ステン・フィルをエッチングする段階とを含む半導体装
置の製法。 （７）上記第１の誘電材料がドーピングされた二酸化シ
リコンであり、上記第２の誘電材料が二酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
であり、上記第２の誘電材料が、バリア領域の第１のタ
ングステン・フィルを保護することを特徴とする、上記
（６）に記載の半導体装置の製法。 （８）周辺を有する半導体装置が形成された半導体基板
の上面にピッチが密接したポリシリコン・ヒューズのア
レイを形成する段階と、ヒューズと、基板上面にケイ酸
リン・ガラスの層を付着させる段階と、ポリシリコン・
ヒューズのアレイ中にある中間のヒューズに位置する所
定のバリア領域と、半導体装置の周辺に近い第１のリン
グ型の領域にあるケイ酸リン・ガラスを除去する段階
と、このバリア領域と第１のリング型領域の両方を第１
のタングステン・フィルで充填する段階と、ケイ酸リン
・ガラス層と第１のタングステン・フィルの上面に中間
レベルの誘電体層を付着させる段階と、上記第１のリン
グ上から中間レベルの誘電体層を除去して第１のタング
ステン・フィルを露出させ、これにより第２のリングを
形成する段階と、第２のリングを第２のタングステン・
フィルで充填する段階と、中間レベルの誘電体層と第２
のタングステン・フィルの上面に最終パッシベーション
層を付着させる段階と、最終パッシベーション層の上面
にポリイミド層を付着させる段階と、バリア領域の上に
あるポリイミド層と最終パッシベーション層を除去する
段階と、第２のタングステン・フィルと、第１のリング
型領域中にある第１のタングステン・フィルを除去し、
上記第２の誘電体材料が上記除去する段階中にバリア領
域中の第１のタングステン・フィルを保護するようにす
る段階とを含む、半導体中にピッチが密接したポリシリ
コン・ヒューズを形成する方法。 （９）第１の誘電材料がドーピングした二酸化シリコン
であり、上記第２の誘電材料が二酸化シリコンおよび窒
化シリコンからなるグループから選択された材料である
ことを特徴とする、上記（８）に記載の半導体中にピッ
チが密接したポリシリコン・ヒューズを形成する方法。
び第２の誘電材料により被覆され、ヒューズ・バリアが
第２の誘電材料により被覆された、ポリシリコン・ヒュ
ーズに隣接するヒューズ・バリアを具備する半導体装
置。 （２）上記第２の誘電材料の上に最終パッシベーション
層とポリイミド層を有し、ポリイミド層、最終パッシベ
ーション層、および第２の誘電材料層の一部につくられ
た大きいチャネルと、第２の誘電材料層の残りの部分、
および第１の誘電材料の真下につくられた狭いチャネル
によりクラック・ストップが設けられていることを特徴
とする、上記（１）に記載の半導体装置。 （３）上記ヒューズ・バリアがタングステンであること
を特徴とする、上記（２）に記載の半導体装置。 （４）上記クラック・ストップが、接点レベルで第１の
タングステン・フィルに、バイア・レベルで積層された
タングステン・フィルにより画定され、第１のタングス
テン・フィルおよび積層されたタングステン・フィルが
エッチングにより除去され、第２の誘電材料がタングス
テン・ヒューズ・バリアをエッチングから保護すること
を特徴とする、上記（３）に記載の半導体装置。 （５）上記第１の誘電材料がドーピングされた二酸化シ
リコンであり、上記第２の誘電材料が二酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
であることを特徴とする、上記（３）に記載の半導体装
置。 （６）基板の周辺を有する部分の上面にポリシリコンの
ヒューズを形成する段階と、ヒューズと基板の上面に第
１の誘電材料を付着させる段階と、ヒューズのいずれか
の側にある所定のバリア領域と、上記周辺近傍にある第
１のリング状領域から第１の誘電材料を除去する段階
と、バリア領域と第１のリング状領域の両方を、第１の
タングステン・フィルにより充填する段階と、第１の誘
電材料と第１のタングステン・フィルの上面に第２の誘
電材料を付着させる段階と、第１のリングの上から第２
の誘電材料を除去して第１のタングステン・フィルを露
出させ、これにより第２のリングを形成する段階と、第
２のリングを第２のタングステン・フィルで充填する段
階と、第２の誘電材料と第２のタングステン・フィルの
上面に最終パッシベーション層を付着させる段階と、最
終パッシベーション層の上にポリイミド層を付着させる
段階と、ポリシリコン・ヒュ−ズおよび第２のリングの
上にある、ポリイミド層、最終パッシベーション層、お
よび第２の誘電材料の一部を除去する段階と、第２のフ
ィルと、上記第１のリング型領域中にある第１のタング
ステン・フィルをエッチングする段階とを含む半導体装
置の製法。 （７）上記第１の誘電材料がドーピングされた二酸化シ
リコンであり、上記第２の誘電材料が二酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
であり、上記第２の誘電材料が、バリア領域の第１のタ
ングステン・フィルを保護することを特徴とする、上記
（６）に記載の半導体装置の製法。 （８）周辺を有する半導体装置が形成された半導体基板
の上面にピッチが密接したポリシリコン・ヒューズのア
レイを形成する段階と、ヒューズと、基板上面にケイ酸
リン・ガラスの層を付着させる段階と、ポリシリコン・
ヒューズのアレイ中にある中間のヒューズに位置する所
定のバリア領域と、半導体装置の周辺に近い第１のリン
グ型の領域にあるケイ酸リン・ガラスを除去する段階
と、このバリア領域と第１のリング型領域の両方を第１
のタングステン・フィルで充填する段階と、ケイ酸リン
・ガラス層と第１のタングステン・フィルの上面に中間
レベルの誘電体層を付着させる段階と、上記第１のリン
グ上から中間レベルの誘電体層を除去して第１のタング
ステン・フィルを露出させ、これにより第２のリングを
形成する段階と、第２のリングを第２のタングステン・
フィルで充填する段階と、中間レベルの誘電体層と第２
のタングステン・フィルの上面に最終パッシベーション
層を付着させる段階と、最終パッシベーション層の上面
にポリイミド層を付着させる段階と、バリア領域の上に
あるポリイミド層と最終パッシベーション層を除去する
段階と、第２のタングステン・フィルと、第１のリング
型領域中にある第１のタングステン・フィルを除去し、
上記第２の誘電体材料が上記除去する段階中にバリア領
域中の第１のタングステン・フィルを保護するようにす
る段階とを含む、半導体中にピッチが密接したポリシリ
コン・ヒューズを形成する方法。 （９）第１の誘電材料がドーピングした二酸化シリコン
であり、上記第２の誘電材料が二酸化シリコンおよび窒
化シリコンからなるグループから選択された材料である
ことを特徴とする、上記（８）に記載の半導体中にピッ
チが密接したポリシリコン・ヒューズを形成する方法。
【図１】本発明による積層タングステン・バリアのクラ
ック・ストップと、タングステン・バリアを使用するポ
リシリコン・ヒューズの断面図である。
ック・ストップと、タングステン・バリアを使用するポ
リシリコン・ヒューズの断面図である。
【図２】過酸化水素でエッチングしてクラック・ストッ
プ・トレンチ中のタングステンを除去した後の、図１の
構造を示す断面図である。
プ・トレンチ中のタングステンを除去した後の、図１の
構造を示す断面図である。
【図３】本発明によるタングステン・バリアを有するポ
リシリコン・ヒューズの相対間隔を示す平面図である。
リシリコン・ヒューズの相対間隔を示す平面図である。
【図４】従来の技術によるタングステン・バリアのクラ
ック・ストップと、ポリシリコン・ヒューズ構造を示す
断面図である。
ック・ストップと、ポリシリコン・ヒューズ構造を示す
断面図である。
【図５】過酸化水素でエッチングしてクラック・ストッ
プ・トレンチ中のタングステンを除去した後の、図４の
構造を示す断面図である。
プ・トレンチ中のタングステンを除去した後の、図４の
構造を示す断面図である。
【図６】タングステン・バリアのない従来の技術を使用
したポリシリコン・ヒューズの相対間隔を示す平面図で
ある。
したポリシリコン・ヒューズの相対間隔を示す平面図で
ある。
１０ 基板 １１ ポリシリコン・ヒューズ １２ ケイ酸リン・ガラス層 １３ タングステン・フィル １４ 層間誘電体層 １５ 最終パッシベーション層 １６ ポリイミド層 １７ タングステン接点 １８ タングステン・バイア ２０ 基板 ２１ ポリシリコン・ヒューズ ２２ ケイ酸リン・ガラス層 ２３ 第１タングステン・フィル ２４ 層間誘電体層 ２５ 最終パッシベーション層 ２６ ポリイミド層 ２９ タングステン・バリア領域 ２７ タングステン・フィル ２８ タングステン・フィル ３０ タングステン・フィル
Claims (9)
- 【請求項１】ポリシリコン・ヒューズが第１および第２
の誘電材料により被覆され、ヒューズ・バリアが第２の
誘電材料により被覆された、ポリシリコン・ヒューズに
隣接するヒューズ・バリアを具備する半導体装置。 - 【請求項２】上記第２の誘電材料の上に最終パッシベー
ション層とポリイミド層を有し、ポリイミド層、最終パ
ッシベーション層、および第２の誘電材料層の一部につ
くられた大きいチャネルと、第２の誘電材料層の残りの
部分、および第１の誘電材料の真下につくられた狭いチ
ャネルによりクラック・ストップが設けられていること
を特徴とする、請求項１に記載の半導体装置。 - 【請求項３】上記ヒューズ・バリアがタングステンであ
ることを特徴とする、請求項２に記載の半導体装置。 - 【請求項４】上記クラック・ストップが、接点レベルで
第１のタングステン・フィルに、バイア・レベルで積層
されたタングステン・フィルにより画定され、第１のタ
ングステン・フィルおよび積層されたタングステン・フ
ィルがエッチングにより除去され、第２の誘電材料がタ
ングステン・ヒューズ・バリアをエッチングから保護す
ることを特徴とする、請求項３に記載の半導体装置。 - 【請求項５】上記第１の誘電材料がドーピングされた二
酸化シリコンであり、上記第２の誘電材料が二酸化シリ
コンおよび窒化シリコンからなるグループから選択され
た材料であることを特徴とする、請求項３に記載の半導
体装置。 - 【請求項６】基板の周辺を有する部分の上面にポリシリ
コンのヒューズを形成する段階と、 ヒューズと基板の上面に第１の誘電材料を付着させる段
階と、 ヒューズのいずれかの側にある所定のバリア領域と、上
記周辺近傍にある第１のリング状領域から第１の誘電材
料を除去する段階と、 バリア領域と第１のリング状領域の両方を、第１のタン
グステン・フィルにより充填する段階と、 第１の誘電材料と第１のタングステン・フィルの上面に
第２の誘電材料を付着させる段階と、 第１のリングの上から第２の誘電材料を除去して第１の
タングステン・フィルを露出させ、これにより第２のリ
ングを形成する段階と、 第２のリングを第２のタングステン・フィルで充填する
段階と、 第２の誘電材料と第２のタングステン・フィルの上面に
最終パッシベーション層を付着させる段階と、 最終パッシベーション層の上にポリイミド層を付着させ
る段階と、 ポリシリコン・ヒュ−ズおよび第２のリングの上にあ
る、ポリイミド層、最終パッシベーション層、および第
２の誘電材料の一部を除去する段階と、 第２のフィルと、上記第１のリング型領域中にある第１
のタングステン・フィルをエッチングする段階とを含む
半導体装置の製法。 - 【請求項７】上記第１の誘電材料がドーピングされた二
酸化シリコンであり、上記第２の誘電材料が二酸化シリ
コンおよび窒化シリコンからなるグループから選択され
た材料であり、上記第２の誘電材料が、バリア領域の第
１のタングステン・フィルを保護することを特徴とす
る、請求項６に記載の半導体装置の製法。 - 【請求項８】周辺を有する半導体装置が形成された半導
体基板の上面にピッチが密接したポリシリコン・ヒュー
ズのアレイを形成する段階と、 ヒューズと、基板上面にケイ酸リン・ガラスの層を付着
させる段階と、 ポリシリコン・ヒューズのアレイ中にある中間のヒュー
ズに位置する所定のバリア領域と、半導体装置の周辺に
近い第１のリング型の領域にあるケイ酸リン・ガラスを
除去する段階と、 このバリア領域と第１のリング型領域の両方を第１のタ
ングステン・フィルで充填する段階と、 ケイ酸リン・ガラス層と第１のタングステン・フィルの
上面に中間レベルの誘電体層を付着させる段階と、 上記第１のリング上から中間レベルの誘電体層を除去し
て第１のタングステン・フィルを露出させ、これにより
第２のリングを形成する段階と、 第２のリングを第２のタングステン・フィルで充填する
段階と、 中間レベルの誘電体層と第２のタングステン・フィルの
上面に最終パッシベーション層を付着させる段階と、 最終パッシベーション層の上面にポリイミド層を付着さ
せる段階と、 バリア領域の上にあるポリイミド層と最終パッシベーシ
ョン層を除去する段階と、 第２のタングステン・フィルと、第１のリング型領域中
にある第１のタングステン・フィルを除去し、上記第２
の誘電体材料が上記除去する段階中にバリア領域中の第
１のタングステン・フィルを保護するようにする段階と
を含む、 半導体中にピッチが密接したポリシリコン・ヒューズを
形成する方法。 - 【請求項９】第１の誘電材料がドーピングした二酸化シ
リコンであり、上記第２の誘電材料が二酸化シリコンお
よび窒化シリコンからなるグループから選択された材料
であることを特徴とする、請求項８に記載の半導体中に
ピッチが密接したポリシリコン・ヒューズを形成する方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US69983096A | 1996-08-20 | 1996-08-20 | |
| US08/699830 | 1996-08-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084042A true JPH1084042A (ja) | 1998-03-31 |
| JP3183851B2 JP3183851B2 (ja) | 2001-07-09 |
Family
ID=24811097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21838297A Expired - Fee Related JP3183851B2 (ja) | 1996-08-20 | 1997-08-13 | 半導体基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US5851903A (ja) |
| JP (1) | JP3183851B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495918B1 (en) * | 2000-09-05 | 2002-12-17 | Infineon Technologies Ag | Chip crack stop design for semiconductor chips |
| KR100424657B1 (ko) * | 2001-07-12 | 2004-03-24 | 삼성전자주식회사 | 퓨즈 형성 방법 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
| US6127721A (en) * | 1997-09-30 | 2000-10-03 | Siemens Aktiengesellschaft | Soft passivation layer in semiconductor fabrication |
| JP3667507B2 (ja) * | 1997-10-27 | 2005-07-06 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6111301A (en) * | 1998-04-24 | 2000-08-29 | International Business Machines Corporation | Interconnection with integrated corrosion stop |
| JPH11345880A (ja) * | 1998-06-01 | 1999-12-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6100118A (en) * | 1998-06-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of metal fuse design for redundancy technology having a guard ring |
| JP4390297B2 (ja) * | 1998-06-19 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3630999B2 (ja) | 1998-08-19 | 2005-03-23 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100294346B1 (ko) | 1998-11-07 | 2001-07-12 | 허인구 | 제거가능한 토목용 앵커 |
| US6518140B2 (en) | 1998-11-07 | 2003-02-11 | Samsung Electronics Co., Ltd. | Manufacturing methods for defect removable semiconductor devices |
| US6486526B1 (en) * | 1999-01-04 | 2002-11-26 | International Business Machines Corporation | Crack stop between neighboring fuses for protection from fuse blow damage |
| US6008075A (en) * | 1999-02-11 | 1999-12-28 | Vanguard International Semiconductor Corporation | Method for simultaneous formation of contacts between metal layers and fuse windows in semiconductor manufacturing |
| US6344679B1 (en) | 1999-11-19 | 2002-02-05 | International Business Machines Corporation | Diode with alterable conductivity and method of making same |
| US6372652B1 (en) | 2000-01-31 | 2002-04-16 | Chartered Semiconductor Manufacturing Ltd. | Method for forming a thin-film, electrically blowable fuse with a reproducible blowing wattage |
| US6355968B1 (en) * | 2000-08-10 | 2002-03-12 | Infineon Technologies Ag | Wiring through terminal via fuse |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| US6653710B2 (en) | 2001-02-16 | 2003-11-25 | International Business Machines Corporation | Fuse structure with thermal and crack-stop protection |
| US6518643B2 (en) * | 2001-03-23 | 2003-02-11 | International Business Machines Corporation | Tri-layer dielectric fuse cap for laser deletion |
| US20030025177A1 (en) * | 2001-08-03 | 2003-02-06 | Chandrasekharan Kothandaraman | Optically and electrically programmable silicided polysilicon fuse device |
| US6873027B2 (en) * | 2001-10-26 | 2005-03-29 | International Business Machines Corporation | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same |
| US20050026397A1 (en) * | 2003-07-28 | 2005-02-03 | International Business Machines Corporation | Crack stop for low k dielectrics |
| KR100526474B1 (ko) * | 2003-12-31 | 2005-11-08 | 동부아남반도체 주식회사 | 반도체 소자의 제조방법 |
| US7242072B2 (en) * | 2004-11-23 | 2007-07-10 | International Business Machines Corporation | Electrically programmable fuse for silicon-on-insulator (SOI) technology |
| US7477130B2 (en) * | 2005-01-28 | 2009-01-13 | Littelfuse, Inc. | Dual fuse link thin film fuse |
| US7910408B2 (en) * | 2006-10-26 | 2011-03-22 | International Business Machines Corporation | Damage propagation barrier and method of forming |
| CN104766929A (zh) * | 2007-10-23 | 2015-07-08 | 皇家飞利浦电子股份有限公司 | 用于照明的装置、方法和系统 |
| KR20090070826A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 |
| US9812404B2 (en) | 2015-12-30 | 2017-11-07 | Globalfoundries Inc | Electrical connection around a crackstop structure |
| US20210399136A1 (en) * | 2020-06-18 | 2021-12-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and manufacturing method thereof |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847596Y2 (ja) * | 1979-09-05 | 1983-10-29 | 富士通株式会社 | 半導体装置 |
| US4796075A (en) * | 1983-12-21 | 1989-01-03 | Advanced Micro Devices, Inc. | Fusible link structure for integrated circuits |
| US4792835A (en) * | 1986-12-05 | 1988-12-20 | Texas Instruments Incorporated | MOS programmable memories using a metal fuse link and process for making the same |
| US4862243A (en) * | 1987-06-01 | 1989-08-29 | Texas Instruments Incorporated | Scalable fuse link element |
| US5017510A (en) * | 1987-06-01 | 1991-05-21 | Texas Instruments Incorporated | Method of making a scalable fuse link element |
| US5252844A (en) * | 1988-11-17 | 1993-10-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit and method of manufacturing thereof |
| US5241212A (en) * | 1990-05-01 | 1993-08-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a redundant circuit portion and a manufacturing method of the same |
| US5059555A (en) * | 1990-08-20 | 1991-10-22 | National Semiconductor Corporation | Method to fabricate vertical fuse devices and Schottky diodes using thin sacrificial layer |
| US5235205A (en) * | 1991-04-23 | 1993-08-10 | Harris Corporation | Laser trimmed integrated circuit |
| US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
| JPH05235170A (ja) * | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体装置 |
| US5285099A (en) * | 1992-12-15 | 1994-02-08 | International Business Machines Corporation | SiCr microfuses |
| JPH06232362A (ja) * | 1993-02-05 | 1994-08-19 | Toshiba Corp | リダンダンシ−回路を備えた半導体記憶装置 |
| US5365104A (en) * | 1993-03-25 | 1994-11-15 | Paradigm Technology, Inc. | Oxynitride fuse protective/passivation film for integrated circuit having resistors |
| US5550404A (en) * | 1993-05-20 | 1996-08-27 | Actel Corporation | Electrically programmable antifuse having stair aperture |
| US5300456A (en) * | 1993-06-17 | 1994-04-05 | Texas Instruments Incorporated | Metal-to-metal antifuse structure |
| JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5349775A (en) * | 1993-09-03 | 1994-09-27 | Mondares Valentino G | Adjustable ground-inserted fishing rod holder |
| US5420455A (en) * | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
| US5444287A (en) * | 1994-08-10 | 1995-08-22 | International Business Machines Corporation | Thermally activated noise immune fuse |
| US5550399A (en) * | 1994-11-03 | 1996-08-27 | Kabushiki Kaisha Toshiba | Integrated circuit with windowed fuse element and contact pad |
| US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
-
1997
- 1997-02-21 US US08/805,023 patent/US5851903A/en not_active Expired - Fee Related
- 1997-07-30 US US08/903,439 patent/US5955773A/en not_active Expired - Fee Related
- 1997-08-13 JP JP21838297A patent/JP3183851B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-25 US US09/276,160 patent/US6104079A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6495918B1 (en) * | 2000-09-05 | 2002-12-17 | Infineon Technologies Ag | Chip crack stop design for semiconductor chips |
| KR100424657B1 (ko) * | 2001-07-12 | 2004-03-24 | 삼성전자주식회사 | 퓨즈 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5851903A (en) | 1998-12-22 |
| JP3183851B2 (ja) | 2001-07-09 |
| US5955773A (en) | 1999-09-21 |
| US6104079A (en) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3183851B2 (ja) | 半導体基板及びその製造方法 | |
| KR100279790B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US6162686A (en) | Method for forming a fuse in integrated circuit application | |
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US5286674A (en) | Method for forming a via structure and semiconductor device having the same | |
| JP3268554B2 (ja) | ヒューズ構造及びその形成方法 | |
| US7148089B2 (en) | Method for forming copper fuse links | |
| US6541314B2 (en) | Semiconductor device with SOI structure and method of manufacturing the same | |
| US5783490A (en) | Photolithography alignment mark and manufacturing method | |
| WO2004097917A1 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
| US6440839B1 (en) | Selective air gap insulation | |
| JP4272269B2 (ja) | 集積化電子装置を封止するための形態的端部構成体の製造方法及び対応する装置 | |
| US5808363A (en) | Semiconductor device and method of fabricating the same | |
| JP2959668B2 (ja) | 半導体製造方法 | |
| JPH11317394A (ja) | エッチングすべき領域に隣接した領域を保護する方法および装置 | |
| JP4094713B2 (ja) | 集積化電子装置を封止するための端部構成体の製造方法及び対応する装置 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| JP3132451B2 (ja) | 半導体装置およびその製造方法 | |
| KR100734251B1 (ko) | 반도체 소자의 퓨즈라인 개구부 형성방법 | |
| US20050142856A1 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US6372555B1 (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| US7763951B2 (en) | Fuse structure for maintaining passivation integrity | |
| JPH1131748A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |