JP3268554B2 - ヒューズ構造及びその形成方法 - Google Patents
ヒューズ構造及びその形成方法Info
- Publication number
- JP3268554B2 JP3268554B2 JP2000092149A JP2000092149A JP3268554B2 JP 3268554 B2 JP3268554 B2 JP 3268554B2 JP 2000092149 A JP2000092149 A JP 2000092149A JP 2000092149 A JP2000092149 A JP 2000092149A JP 3268554 B2 JP3268554 B2 JP 3268554B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- etching
- forming
- cavity
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 58
- 239000004020 conductor Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 86
- 238000005530 etching Methods 0.000 claims description 62
- 239000012212 insulator Substances 0.000 claims description 47
- 238000002955 isolation Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- 238000007789 sealing Methods 0.000 claims description 16
- 238000005538 encapsulation Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000010276 construction Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000003463 adsorbent Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
Classifications
-
- H01L21/82—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一般に、半導体素
子内のヒューズに関し、より詳細には、ゲート・スタッ
ク導体ヒューズの周りに空洞を有する構造及びその形成
方法に関する。
子内のヒューズに関し、より詳細には、ゲート・スタッ
ク導体ヒューズの周りに空洞を有する構造及びその形成
方法に関する。
【０００２】
【従来の技術】半導体集積回路（ＩＣ）とその製造技術
は周知である。典型的な集積回路では、シリコン基板上
に多数の半導体素子を作製することができる。所望の機
能を達成するために、一般に、複数の導体を設けて選択
した素子を互いに結合する。一部の集積回路では、導電
リンクをヒューズに結合し、このヒューズは作製後にレ
ーザや過剰電流／電圧を使用して切断または溶断させる
ことができる。
は周知である。典型的な集積回路では、シリコン基板上
に多数の半導体素子を作製することができる。所望の機
能を達成するために、一般に、複数の導体を設けて選択
した素子を互いに結合する。一部の集積回路では、導電
リンクをヒューズに結合し、このヒューズは作製後にレ
ーザや過剰電流／電圧を使用して切断または溶断させる
ことができる。
【０００３】ダイナミック・ランダム・アクセス・メモ
リ（ＤＲＡＭ）回路では、たとえば、トランジスタのゲ
ート・スタックの一部を不慮の電荷の蓄積による破壊か
ら保護するために、製造中にヒューズを使用することが
ある。ＩＣの製造が実質上完了した後に、ヒューズを溶
断または切断して、保護電流経路が存在しなかったかの
ようにＤＲＡＭ回路を動作させることができる。
リ（ＤＲＡＭ）回路では、たとえば、トランジスタのゲ
ート・スタックの一部を不慮の電荷の蓄積による破壊か
ら保護するために、製造中にヒューズを使用することが
ある。ＩＣの製造が実質上完了した後に、ヒューズを溶
断または切断して、保護電流経路が存在しなかったかの
ようにＤＲＡＭ回路を動作させることができる。
【０００４】可融リンクは一般に、過剰なエネルギーを
加えてリンク材料の一部分を蒸発または溶融させること
によって爆発的に溶断することができる金属線を含む。
一般に、可融リンクは、細く、アルミニウムまたはポリ
シリコンで作られる。あるいは、ヒューズ・リンクは、
チップ導体と同じ金属で作ることもある。
加えてリンク材料の一部分を蒸発または溶融させること
によって爆発的に溶断することができる金属線を含む。
一般に、可融リンクは、細く、アルミニウムまたはポリ
シリコンで作られる。あるいは、ヒューズ・リンクは、
チップ導体と同じ金属で作ることもある。
【０００５】このような可融リンク材料の背景となる原
動力は、論理チップの速度要件がますます高くなってき
たことである。より一般的には、ＤＲＡＭ回路内の冗長
アレイ要素のイネーブル・ビットとアドレス・ビットを
設定するためにヒューズを使用することがある。
動力は、論理チップの速度要件がますます高くなってき
たことである。より一般的には、ＤＲＡＭ回路内の冗長
アレイ要素のイネーブル・ビットとアドレス・ビットを
設定するためにヒューズを使用することがある。
【０００６】図１は、主メモリ・アレイ１０２を有する
典型的なダイナミック・ランダム・アクセス・メモリ集
積回路を示す。主メモリ・アレイ１０２の欠陥のある主
アレイ要素の取り換えを容易にするために、図のような
冗長アレイ１０４が設けられている。冗長アレイ１０４
には、ヒューズ・ラッチ・アレイ１０８とヒューズ・デ
コーダ回路１１０を介してヒューズ・アレイ１０６の複
数のヒューズが結合されている。欠陥のある主メモリ・
アレイ要素を取り換えるには、ヒューズ・アレイ１０６
の個々のヒューズを溶断または切断して、その値をデコ
ーダ回路によって必要とされる「１」または「０」に設
定することができる。
典型的なダイナミック・ランダム・アクセス・メモリ集
積回路を示す。主メモリ・アレイ１０２の欠陥のある主
アレイ要素の取り換えを容易にするために、図のような
冗長アレイ１０４が設けられている。冗長アレイ１０４
には、ヒューズ・ラッチ・アレイ１０８とヒューズ・デ
コーダ回路１１０を介してヒューズ・アレイ１０６の複
数のヒューズが結合されている。欠陥のある主メモリ・
アレイ要素を取り換えるには、ヒューズ・アレイ１０６
の個々のヒューズを溶断または切断して、その値をデコ
ーダ回路によって必要とされる「１」または「０」に設
定することができる。
【０００７】動作中に、一般に、ヒューズ・アレイ１０
６のヒューズの値が、電源投入時にヒューズ・ラッチ・
アレイ１０８にロードされる。次に、実行時間中に、そ
れらの値が、ヒューズ・デコーダ回路１１０によってデ
コードされ、それにより、特定の欠陥のある主メモリ・
アレイ要素を、冗長アレイ１０４の特定の冗長要素と取
り換えることが容易になる。欠陥のある主メモリ・アレ
イ要素を冗長アレイ要素と取り換える技術は、当技術分
野では周知であり、本明細書では詳しく考察しない。
６のヒューズの値が、電源投入時にヒューズ・ラッチ・
アレイ１０８にロードされる。次に、実行時間中に、そ
れらの値が、ヒューズ・デコーダ回路１１０によってデ
コードされ、それにより、特定の欠陥のある主メモリ・
アレイ要素を、冗長アレイ１０４の特定の冗長要素と取
り換えることが容易になる。欠陥のある主メモリ・アレ
イ要素を冗長アレイ要素と取り換える技術は、当技術分
野では周知であり、本明細書では詳しく考察しない。
【０００８】
【発明が解決しようとする課題】上述のように、ヒュー
ズ・アレイ１０６のヒューズ・リンクは、レーザ光線ま
たは過剰な電流／電圧により選択的に溶断または切断す
ることができる。ヒューズは、溶断された後、高導電状
態から高抵抗（すなわち、非導通）状態に変化する。溶
断されたヒューズは、電流がその中を流れるのを阻止
し、電流経路にとって開路となる。図２を参照すると、
ヒューズ・アレイ要素１０６のヒューズ・リンク２０
２、２０４、２０６、２０８が、溶断されていない（す
なわち、導通）状態で示されている。図３では、ヒュー
ズ・リンク２０４が溶断され（「開路され」）、それに
よりその中を通る電流の流れが阻止される。
ズ・アレイ１０６のヒューズ・リンクは、レーザ光線ま
たは過剰な電流／電圧により選択的に溶断または切断す
ることができる。ヒューズは、溶断された後、高導電状
態から高抵抗（すなわち、非導通）状態に変化する。溶
断されたヒューズは、電流がその中を流れるのを阻止
し、電流経路にとって開路となる。図２を参照すると、
ヒューズ・アレイ要素１０６のヒューズ・リンク２０
２、２０４、２０６、２０８が、溶断されていない（す
なわち、導通）状態で示されている。図３では、ヒュー
ズ・リンク２０４が溶断され（「開路され」）、それに
よりその中を通る電流の流れが阻止される。
【０００９】しかし、ヒューズ・リンク材料が、周辺部
分に十分に分散しない場合、ヒューズ・リンクは、理論
的に溶断された後でも導通経路となることがある。換言
すると、特に電気的に溶断したヒューズの場合、ヒュー
ズの溶断は信頼性が低い場合がある。したがって、溶融
し蒸発した材料が分散する場所を提供するために、ヒュ
ーズ・リンク材料の近くに空洞または吸着材料の領域が
しばしば配置される。
分に十分に分散しない場合、ヒューズ・リンクは、理論
的に溶断された後でも導通経路となることがある。換言
すると、特に電気的に溶断したヒューズの場合、ヒュー
ズの溶断は信頼性が低い場合がある。したがって、溶融
し蒸発した材料が分散する場所を提供するために、ヒュ
ーズ・リンク材料の近くに空洞または吸着材料の領域が
しばしば配置される。
【００１０】
【課題を解決するための手段】本発明の目的は、ゲート
導体スタックの上に空洞ヒューズを作成する構造および
方法を提供することである。この方法は、浅いトレンチ
分離領域上にゲート導体スタックを有する半導体基板を
提供する段階と、ゲート導体スタックの周りの基板上に
酸化物層を形成する段階と、酸化物層を貫通して基板ま
で電気コンタクト孔をエッチングする段階と、電気コン
タクト孔を第１の導電材料で充填して、ゲート導体スタ
ックとの電気接触を確立する段階と、酸化物層の最上部
の酸化物層にパターンをエッチングする段階と、酸化物
層と電気的コンタクトの上に第２の導電材料の導電層を
付着させる段階と、導電材料が前記パターンで残るよう
に導電層を平面化する段階と、酸化物層を異方性エッチ
ングして、酸化物層を貫通し浅いトレンチ分離領域まで
少なくとも１つのエッチング孔を形成する段階と、酸化
物層の少なくともエッチング孔の周りの部分を等方性エ
ッチングする段階とを含み、それにより導電層パターン
の少なくとも一部分の下に空洞を形成し、ゲート導体ス
タックがヒューズを含む。
導体スタックの上に空洞ヒューズを作成する構造および
方法を提供することである。この方法は、浅いトレンチ
分離領域上にゲート導体スタックを有する半導体基板を
提供する段階と、ゲート導体スタックの周りの基板上に
酸化物層を形成する段階と、酸化物層を貫通して基板ま
で電気コンタクト孔をエッチングする段階と、電気コン
タクト孔を第１の導電材料で充填して、ゲート導体スタ
ックとの電気接触を確立する段階と、酸化物層の最上部
の酸化物層にパターンをエッチングする段階と、酸化物
層と電気的コンタクトの上に第２の導電材料の導電層を
付着させる段階と、導電材料が前記パターンで残るよう
に導電層を平面化する段階と、酸化物層を異方性エッチ
ングして、酸化物層を貫通し浅いトレンチ分離領域まで
少なくとも１つのエッチング孔を形成する段階と、酸化
物層の少なくともエッチング孔の周りの部分を等方性エ
ッチングする段階とを含み、それにより導電層パターン
の少なくとも一部分の下に空洞を形成し、ゲート導体ス
タックがヒューズを含む。
【００１１】異方性エッチングは、ドライ・エッチング
であることが好ましく、等方性エッチングは、ウェット
・エッチングであることが好ましい。さらに、等方性エ
ッチングは、酸化物層を、半導体基板、ゲート導体スタ
ック、第１の導電材料、または第２の導電材料をエッチ
ングするよりも速い速度でエッチングする。したがっ
て、空洞は、半導体基板、第１の導電材料、および第２
の導電材料によって境界を画される。換言すると、等方
性エッチングは、ゲート導体スタックを完全に囲むよう
に空洞を形成し、その、結果ゲート導体スタックは、空
洞内の半導体基板のある部分から半導体基板の別の部分
まで懸架される。
であることが好ましく、等方性エッチングは、ウェット
・エッチングであることが好ましい。さらに、等方性エ
ッチングは、酸化物層を、半導体基板、ゲート導体スタ
ック、第１の導電材料、または第２の導電材料をエッチ
ングするよりも速い速度でエッチングする。したがっ
て、空洞は、半導体基板、第１の導電材料、および第２
の導電材料によって境界を画される。換言すると、等方
性エッチングは、ゲート導体スタックを完全に囲むよう
に空洞を形成し、その、結果ゲート導体スタックは、空
洞内の半導体基板のある部分から半導体基板の別の部分
まで懸架される。
【００１２】等方性エッチングの後、エッチング孔を封
止するために第２の導電層の上に絶縁体を付着する。さ
らに、酸化物層は、ＢＰＳＧ層またはＴＥＯＳ層あるい
はその両方でよい。また、第１の導体は、ポリシリコン
であり、第２の導体は、タングステンでよい。
止するために第２の導電層の上に絶縁体を付着する。さ
らに、酸化物層は、ＢＰＳＧ層またはＴＥＯＳ層あるい
はその両方でよい。また、第１の導体は、ポリシリコン
であり、第２の導体は、タングステンでよい。
【００１３】本発明のもう１つの実施形態は、ヒューズ
を形成する方法であって、基板上にヒューズ要素を形成
する段階と、基板および導体上に少なくとも１つの絶縁
体を形成する段階と、絶縁体の上に封止部を形成する段
階と、封止部と絶縁体を貫通する少なくとも１つの開口
部を形成する段階と、開口部を通して絶縁体をエッチン
グしてヒューズ要素に隣接して空洞を形成する段階とを
含み、空洞は、基板と封止部によって境界を画される。
を形成する方法であって、基板上にヒューズ要素を形成
する段階と、基板および導体上に少なくとも１つの絶縁
体を形成する段階と、絶縁体の上に封止部を形成する段
階と、封止部と絶縁体を貫通する少なくとも１つの開口
部を形成する段階と、開口部を通して絶縁体をエッチン
グしてヒューズ要素に隣接して空洞を形成する段階とを
含み、空洞は、基板と封止部によって境界を画される。
【００１４】この方法は、また、絶縁体中に少なくとも
１つのコンタクト開口部を形成し、コンタクト開口部を
導体で充填し、その結果、導体がヒューズ要素と電気接
触する段階を含む。封止部の形成は、絶縁体の上にパタ
ーン形成された導電層を形成し、その結果、パターン形
成された導体層が、導体に電気的に接続される段階を含
む。導体とパターン形成された導電層が、封止部を構成
する。したがって、基板と封止があいまってヒューズ要
素を囲み、その結果エッチングが、基板と封止部を残し
て空洞を形成する。
１つのコンタクト開口部を形成し、コンタクト開口部を
導体で充填し、その結果、導体がヒューズ要素と電気接
触する段階を含む。封止部の形成は、絶縁体の上にパタ
ーン形成された導電層を形成し、その結果、パターン形
成された導体層が、導体に電気的に接続される段階を含
む。導体とパターン形成された導電層が、封止部を構成
する。したがって、基板と封止があいまってヒューズ要
素を囲み、その結果エッチングが、基板と封止部を残し
て空洞を形成する。
【００１５】ヒューズ要素は、基板内の浅いトレンチ分
離領域の上のゲート導体でよい。エッチングは、浅いト
レンチ分離領域を除去して、ゲート導体を完全に取り囲
む空洞を形成し、その結果、空洞内の基板のある部分か
ら基板の別の部分までゲート導体が懸架される。
離領域の上のゲート導体でよい。エッチングは、浅いト
レンチ分離領域を除去して、ゲート導体を完全に取り囲
む空洞を形成し、その結果、空洞内の基板のある部分か
ら基板の別の部分までゲート導体が懸架される。
【００１６】開口部の形成は、ドライ・エッチングを含
み、絶縁体のエッチングは、ウェット・エッチングを含
む。エッチングは、絶縁体を、基板、ヒューズ要素、封
止部をエッチングするよりも速い速度でエッチングし、
その結果、空洞が、基板と封止部によって境界を画され
る。エッチングの後、開口部を封止するために封止部の
上に第２の絶縁体を付着させる。
み、絶縁体のエッチングは、ウェット・エッチングを含
む。エッチングは、絶縁体を、基板、ヒューズ要素、封
止部をエッチングするよりも速い速度でエッチングし、
その結果、空洞が、基板と封止部によって境界を画され
る。エッチングの後、開口部を封止するために封止部の
上に第２の絶縁体を付着させる。
【００１７】本発明のもう１つの実施形態は、基板と、
基板の上のゲート導体スタックと、基板上の少なくとも
１つの導電コンタクトと、ゲート導体スタックの上にあ
り導電コンタクトに接続された導電パターンと、基板、
導電体コンタクト、および導電パターンによって境界を
画されたゲート導体スタックを囲む空洞とを含み、導電
パターンは、空洞を形成するための少なくとも１つのエ
ッチング開口部を含むヒューズ構造である。
基板の上のゲート導体スタックと、基板上の少なくとも
１つの導電コンタクトと、ゲート導体スタックの上にあ
り導電コンタクトに接続された導電パターンと、基板、
導電体コンタクト、および導電パターンによって境界を
画されたゲート導体スタックを囲む空洞とを含み、導電
パターンは、空洞を形成するための少なくとも１つのエ
ッチング開口部を含むヒューズ構造である。
【００１８】空洞は、基板内に拡がり、その結果、ゲー
ト導体が、空洞内の基板のある部分から基板の別の部分
まで懸架される。この構造は、また、開口部を封止する
絶縁体を含むことができる。
ト導体が、空洞内の基板のある部分から基板の別の部分
まで懸架される。この構造は、また、開口部を封止する
絶縁体を含むことができる。
【００１９】
【発明の実施の形態】以下に詳細に説明する発明は、ゲ
ート導体スタック（ヒューズ・リンクとして使用され
る）の周りの空洞、および関連する独特の構造物を形成
する独特の方法を含む。より具体的には、本発明によれ
ば、空洞領域の上面の穴を通して、ヒューズ・リンクの
周りの絶縁層のウェット・エッチングが行われる。この
方法は、空洞形成プロセスを簡略化し、きわめて小さい
集積回路フィーチャ（ヒューズ・リンクとして利用され
るゲート・スタック構造など）が空洞を含むことを可能
にする。
ート導体スタック（ヒューズ・リンクとして使用され
る）の周りの空洞、および関連する独特の構造物を形成
する独特の方法を含む。より具体的には、本発明によれ
ば、空洞領域の上面の穴を通して、ヒューズ・リンクの
周りの絶縁層のウェット・エッチングが行われる。この
方法は、空洞形成プロセスを簡略化し、きわめて小さい
集積回路フィーチャ（ヒューズ・リンクとして利用され
るゲート・スタック構造など）が空洞を含むことを可能
にする。
【００２０】次に、図４ないし図９を参照し、本発明の
方法と構造を詳細に説明する。より具体的には、図４
は、浅いトレンチ分離（ＳＴＩ）領域３１が形成された
基板３０を示す。基板３０は、シリコン基板など任意の
標準的な基板を含むことができ、同様に、浅いトレンチ
分離領域３１は、当業者に周知のオルトケイ酸テトラエ
チル（ＴＥＯＳ）など任意の従来の分離材料を含むこと
ができる。
方法と構造を詳細に説明する。より具体的には、図４
は、浅いトレンチ分離（ＳＴＩ）領域３１が形成された
基板３０を示す。基板３０は、シリコン基板など任意の
標準的な基板を含むことができ、同様に、浅いトレンチ
分離領域３１は、当業者に周知のオルトケイ酸テトラエ
チル（ＴＥＯＳ）など任意の従来の分離材料を含むこと
ができる。
【００２１】ゲート・スタック３２は、浅いトレンチ分
離領域３１の上に形成され、たとえば当技術分野で周知
の一連の絶縁層と導電層を含むことができる。絶縁層
は、たとえば、酸化物材料と窒化物材料を含むことがで
き、導電層は、金属、合金、ポリシリコン、その他の周
知の導体を含むことができる。
離領域３１の上に形成され、たとえば当技術分野で周知
の一連の絶縁層と導電層を含むことができる。絶縁層
は、たとえば、酸化物材料と窒化物材料を含むことがで
き、導電層は、金属、合金、ポリシリコン、その他の周
知の導体を含むことができる。
【００２２】浅いトレンチ分離領域３１とゲート・スタ
ック３２は、当業者に周知の化学的気相付着（ＣＶＤ）
やスパッタリングなどの様々な付着方法、ならびに等方
性および異方性のウェットおよびドライ・エッチングを
含むリソグラフィ・マスキングやエッチングなど多くの
パターン形成方法およびエッチング方法を含めて周知の
従来の方法を使用して形成される。
ック３２は、当業者に周知の化学的気相付着（ＣＶＤ）
やスパッタリングなどの様々な付着方法、ならびに等方
性および異方性のウェットおよびドライ・エッチングを
含むリソグラフィ・マスキングやエッチングなど多くの
パターン形成方法およびエッチング方法を含めて周知の
従来の方法を使用して形成される。
【００２３】基板／ゲートスタック構造３０〜３２の上
に、１つまたは複数の絶縁層３３、３４を形成する。た
とえば、ホウリンケイ酸ガラス（ＢＰＳＧ）層３３とＴ
ＥＯＳ層３４を、図４に示した基板／ゲート構造３０〜
３２の上に形成することができる。化学的気相付着（Ｃ
ＶＤ）と、化学機械研磨（ＣＭＰ）などの一般的な平面
化技術を使用して、図４に示した絶縁体３３、３４を付
着し平面化することができる。
に、１つまたは複数の絶縁層３３、３４を形成する。た
とえば、ホウリンケイ酸ガラス（ＢＰＳＧ）層３３とＴ
ＥＯＳ層３４を、図４に示した基板／ゲート構造３０〜
３２の上に形成することができる。化学的気相付着（Ｃ
ＶＤ）と、化学機械研磨（ＣＭＰ）などの一般的な平面
化技術を使用して、図４に示した絶縁体３３、３４を付
着し平面化することができる。
【００２４】次に、図５を参照すると、コンタクト線４
０が、絶縁層３３、３４内に開けられ、導電材料で充填
される。図８により詳細に示したように、コンタクト線
４０は、ゲート・スタック３２の一部分の周りに箱形ま
たは開放立方体構造を形成する。コンタクト４０は、図
８の破断図により明瞭に示したように、基板３０および
ゲート・スタック３２と電気接触する。コンタクト４０
に使用される材料は、金属、合金、ポリシリコンなど任
意の導電材料を含むことができ、好ましい実施形態で
は、ＣＶＤ法を使用して付着させたポリシリコンを含
む。
０が、絶縁層３３、３４内に開けられ、導電材料で充填
される。図８により詳細に示したように、コンタクト線
４０は、ゲート・スタック３２の一部分の周りに箱形ま
たは開放立方体構造を形成する。コンタクト４０は、図
８の破断図により明瞭に示したように、基板３０および
ゲート・スタック３２と電気接触する。コンタクト４０
に使用される材料は、金属、合金、ポリシリコンなど任
意の導電材料を含むことができ、好ましい実施形態で
は、ＣＶＤ法を使用して付着させたポリシリコンを含
む。
【００２５】次に、導電層４１が構造物の上に形成さ
れ、開口部４２を含むようにパターン形成される。導電
層４１は、コンタクト４０を介してゲート・スタック構
造３０〜３２と電気接触する。導電層４１は、前述のよ
うな任意の標準的な導体を含むことができ、好ましい実
施形態では、スパッタリング法を使用して付着させたタ
ングステンを含む。
れ、開口部４２を含むようにパターン形成される。導電
層４１は、コンタクト４０を介してゲート・スタック構
造３０〜３２と電気接触する。導電層４１は、前述のよ
うな任意の標準的な導体を含むことができ、好ましい実
施形態では、スパッタリング法を使用して付着させたタ
ングステンを含む。
【００２６】図６に示したように、カラム開口部５０
が、絶縁層３３、３４を貫通して、浅いトレンチ分離領
域３１中まで形成される。カラム開口部５０は、開口部
４２の真下に形成され、本開示を読めば当業者には周知
のいくつかの従来の方法を使用して形成することができ
る。たとえば、カラム開口部５０は、開口部４２を通し
て供給したＣ4Ｆ8および酸素ガスを使用するドライ・エ
ッチングで形成することができる。図８により明瞭に示
すように、カラム開口部５０は、絶縁層３３、３４と浅
いトレンチ分離領域３１内に小さくかつ細いカラムを含
む。
が、絶縁層３３、３４を貫通して、浅いトレンチ分離領
域３１中まで形成される。カラム開口部５０は、開口部
４２の真下に形成され、本開示を読めば当業者には周知
のいくつかの従来の方法を使用して形成することができ
る。たとえば、カラム開口部５０は、開口部４２を通し
て供給したＣ4Ｆ8および酸素ガスを使用するドライ・エ
ッチングで形成することができる。図８により明瞭に示
すように、カラム開口部５０は、絶縁層３３、３４と浅
いトレンチ分離領域３１内に小さくかつ細いカラムを含
む。
【００２７】図７に示したように、緩衝ＨＦ（または希
釈ＨＦ）溶液を使用するウェット・エッチングなど異な
るエッチングを、カラム開口部５０から絶縁層３３、３
４と浅いトレンチ分離領域３１に施す。開口部４２、５
０を介したウェット・エッチングでは、ゲート導体スタ
ック３２の周りに空洞６０が生成する。この追加のウェ
ット・エッチングは、必要なアンダーカット（たとえ
ば、タングステン板の下でかつゲート導体線の上の空
洞）を作成するために必要である。空洞がない場合は、
次の付着プロセスで、開口部５０が再充填される。
釈ＨＦ）溶液を使用するウェット・エッチングなど異な
るエッチングを、カラム開口部５０から絶縁層３３、３
４と浅いトレンチ分離領域３１に施す。開口部４２、５
０を介したウェット・エッチングでは、ゲート導体スタ
ック３２の周りに空洞６０が生成する。この追加のウェ
ット・エッチングは、必要なアンダーカット（たとえ
ば、タングステン板の下でかつゲート導体線の上の空
洞）を作成するために必要である。空洞がない場合は、
次の付着プロセスで、開口部５０が再充填される。
【００２８】図８により明瞭に示したように、ゲート導
体スタック３２は、空洞６０内に懸架され、基板３０の
部分と浅いトレンチ分離領域３１の部分の縁部に乗る。
体スタック３２は、空洞６０内に懸架され、基板３０の
部分と浅いトレンチ分離領域３１の部分の縁部に乗る。
【００２９】コンタクト４０と導電層４１は、基板３０
とあいまって、空洞６０を形成する枠を形成する。した
がって、コンタクト４０と導電層４１は、開口部４２を
通したウェット・エッチングによって除去される絶縁体
３０、３１の量を制限する遮蔽として働く。
とあいまって、空洞６０を形成する枠を形成する。した
がって、コンタクト４０と導電層４１は、開口部４２を
通したウェット・エッチングによって除去される絶縁体
３０、３１の量を制限する遮蔽として働く。
【００３０】空洞６０が形成された後、導電層４１の上
に絶縁体６１を付着させることによって、開口部４２が
封止される。たとえば、この絶縁体６１は、シランまた
はホウリンケイ酸ガラスを含むことができる。
に絶縁体６１を付着させることによって、開口部４２が
封止される。たとえば、この絶縁体６１は、シランまた
はホウリンケイ酸ガラスを含むことができる。
【００３１】本発明の前述の実施形態は、可融リンクと
して利用されるゲート導体スタック構造に関して説明し
たが、本開示を読めば当業者によって知られているよう
に、本発明は、任意の可融構造に適用可能である。たと
えば、本発明は、任意の形態の基板の上のパターン形成
された導電配線構造にも同様に適用可能である。
して利用されるゲート導体スタック構造に関して説明し
たが、本開示を読めば当業者によって知られているよう
に、本発明は、任意の可融構造に適用可能である。たと
えば、本発明は、任意の形態の基板の上のパターン形成
された導電配線構造にも同様に適用可能である。
【００３２】図９に、本発明を表すフローチャートを示
す。最初に、項目８０に示すように、可融リンク３２と
基板３０の上に絶縁体３３、３４を形成する。次に、項
目８１に示すように、空洞６０になる領域の周りに保護
封止部／障壁４０、４１を形成する。構造物の上部と絶
縁体３３、３４内に開口部４２とカラム５０を形成す
る。項目８３で、前述のようにウェット・エッチングを
使用して空洞６０を除去する。最後に、項目８４に示す
ように、開口部４２を封止６１する。
す。最初に、項目８０に示すように、可融リンク３２と
基板３０の上に絶縁体３３、３４を形成する。次に、項
目８１に示すように、空洞６０になる領域の周りに保護
封止部／障壁４０、４１を形成する。構造物の上部と絶
縁体３３、３４内に開口部４２とカラム５０を形成す
る。項目８３で、前述のようにウェット・エッチングを
使用して空洞６０を除去する。最後に、項目８４に示す
ように、開口部４２を封止６１する。
【００３３】本発明によれば、ヒューズ・リンクの周り
の絶縁層のウェット・エッチングは、空洞領域の上面の
開口部を通して行われる。この方法は、空洞形成プロセ
スを簡略化し、かなり小さい集積回路フィーチャ（ヒュ
ーズ・リンクとして利用されるゲート・スタック構造な
ど）が空洞を含むことを可能にする。そのような小さい
構造が空洞を含むことにより、ヒューズ切断操作の信頼
性は、従来の構造に比べて大幅に向上する。
の絶縁層のウェット・エッチングは、空洞領域の上面の
開口部を通して行われる。この方法は、空洞形成プロセ
スを簡略化し、かなり小さい集積回路フィーチャ（ヒュ
ーズ・リンクとして利用されるゲート・スタック構造な
ど）が空洞を含むことを可能にする。そのような小さい
構造が空洞を含むことにより、ヒューズ切断操作の信頼
性は、従来の構造に比べて大幅に向上する。
【００３４】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００３５】 （１）ゲート導体スタックの上に空洞ヒューズ構造を作
成する方法であって、 （ａ）浅いトレンチ分離領域の上にゲート導体スタック
を有する半導体基板を提供する段階と、 （ｂ）前記基板上の前記ゲート導体スタックの周りに酸
化物層を形成する段階と、 （ｃ）前記酸化物層を貫通して前記基板まで電気コンタ
クト孔をエッチングする段階と、 （ｄ）前記電気コンタクト孔を第１の導電材料で充填し
て、前記ゲート導体スタックとの電気接触を確立する段
階と、 （ｅ）前記酸化物層の最上部の酸化物層にパターンをエ
ッチングする段階と、 （ｆ）前記酸化物層と前記電気的コンタクトの上に第２
の導電材料の導電層を付着させる段階と、 （ｇ）前記導電材料が前記パターン内でのみ残るように
前記導電層を平面化する段階と、 （ｈ）前記酸化物層を異方性エッチングして、前記酸化
物層を貫通し前記浅いトレンチ分離領域まで少なくとも
１つのエッチング孔を形成する段階と、 （ｉ）前記酸化物層の少なくとも前記エッチング孔の周
りの部分を等方性エッチングする段階とを含み、それに
より前記導電層パターンの少なくとも一部分の下に空洞
が形成され、前記ゲート導体スタックがヒューズを含む
方法。 （２）前記異方性エッチングが、ドライ・エッチングを
含み、前記等方性エッチングがウェット・エッチングを
含む、上記（１）に記載の方法。 （３）前記異方性エッチングが、前記酸化物層を、前記
半導体基板、前記ゲート導体スタック、前記第１の導電
材料、または前記第２の導電材料よりも速い速度でエッ
チングし、その結果、前記空洞が、前記半導体基板、前
記第１の導電材料、および前記第２の導電材料によって
境界を画される、上記（１）に記載の方法。 （４）前記等方性エッチングが、前記ゲート導体スタッ
クを完全に囲むように前記空洞を形成し、その結果、前
記ゲート導体スタックが、前記空洞内で、前記半導体基
板のある部分から前記半導体基板の別の部分まで懸架さ
れる、上記（１）に記載の方法。 （５）前記等方性エッチングの後で、前記第２の導電層
の上に絶縁体を付着させる段階をさらに含み、前記絶縁
体が前記エッチング孔を封止する、上記（１）に記載の
方法。 （６）前記酸化物層を形成する前記段階が、ＢＰＳＧ層
とＴＥＯＳ層を形成する段階を含み、前記第１の導体が
ポリシリコンを含み、前記第２の導体がタングステンを
含む、上記（１）に記載の方法。 （７）ヒューズを形成する方法であって、基板上にヒュ
ーズ要素を形成する段階と、前記基板および前記ヒュー
ズ要素上に少なくとも１つの絶縁体を形成する段階と、
空洞となる領域の周りに封止部を形成する段階と、前記
封止部と該封止部内の前記絶縁体を貫通する少なくとも
１つの開口部を形成する段階と、前記開口部を通して前
記絶縁体をエッチングして前記ヒューズ要素に隣接して
前記空洞を形成する段階とを含み、前記空洞が、前記絶
縁体内に形成され、前記基板と前記封止部によって境界
を画される方法。 （８）前記絶縁体中に少なくとも１つのコンタクト孔を
形成し、前記コンタクト孔を導体で充填し、その結果、
前記導体が前記ヒューズ要素と電気接触する段階をさら
に含む、上記（７）に記載の方法。 （９）前記封止部を形成する前記段階が、前記絶縁体の
上にパターン形成された導電層を形成し、その結果、前
記パターン形成された導電層が、前記導体と電気接続す
る段階を含む、上記（８）に記載の方法。 （１０）前記導体と前記パターン形成された導電層が、
前記封止部を含む、上記（９）に記載の方法。 （１１）前記基板と前記封止部とが前記ヒューズ要素と
ともに該ヒューズ要素の周りの前記絶縁体を囲み、その
結果、前記エッチングによって残された、前記基板およ
び前記封止部が前記空洞を形成する、上記（７）に記載
の方法。 （１２）前記ヒューズ要素が、前記基板内の浅いトレン
チ分離領域の上にゲート導体を含み、前記エッチング
が、前記浅いトレンチ分離領域を除去し、前記ゲート導
体を完全に囲むように前記空洞を形成し、その結果、前
記ゲート導体が、前記空洞内の前記基板のある部分から
前記基板の別の部分まで懸架される、上記（７）に記載
の方法。 （１３）前記開口部の前記形成がドライ・エッチングを
含み、前記絶縁体の前記エッチングがウェット・エッチ
ングを含む上記（７）に記載の方法。 （１４）前記エッチングが、前記絶縁体を、前記基板、
前記ヒューズ要素または前記封止部をエッチングするよ
りも速い速度でエッチングし、その結果、前記空洞が、
前記基板と前記封止部によって境界を画される、上記
（７）に記載の方法。 （１５）前記エッチング後に、前記封止部の上に第２の
絶縁体を付着させる段階をさらに含み、前記第２の絶縁
体が前記開口部を封止する、上記（７）に記載の方法。 （１６）前記絶縁体の前記形成が、ＢＰＳＧ層とＴＥＯ
Ｓ層を形成する段階を含み、前記封止部が、ポリシリコ
ンの接点と上部のタングステン層を含む、上記（７）に
記載の方法。 （１７）基板と、前記基板の上にあるゲート導体スタッ
クと、前記基板上の少なくとも１つの導電コンタクト
と、前記ゲート導体スタックの上にあり、前記導電コン
タクトに接続された導電パターンと、前記基板、前記導
電コンタクト、および前記導電パターンによって境界を
画された前記ゲート導体スタックを囲む空洞とを含み、
前記導電パターンが、前記空洞を形成するための少なく
とも１つのエッチング開口部を含む、ヒューズ構造。 （１８）前記空洞が前記基板内に、前記ゲート導体が前
記空洞内の前記基板のある部分から前記基板の別の部分
まで懸架されるように延びる、上記（１７）に記載のヒ
ューズ構造。 （１９）前記開口部を封止する絶縁体をさらに含む、上
記（１７）に記載のヒューズ構造。 （２０）前記基板がシリコン基板を含み、前記導電体コ
ンタクトがポリシリコンを含み、前記導電パターンがタ
ングステンを含む、上記（１７）に記載のヒューズ構
造。
成する方法であって、 （ａ）浅いトレンチ分離領域の上にゲート導体スタック
を有する半導体基板を提供する段階と、 （ｂ）前記基板上の前記ゲート導体スタックの周りに酸
化物層を形成する段階と、 （ｃ）前記酸化物層を貫通して前記基板まで電気コンタ
クト孔をエッチングする段階と、 （ｄ）前記電気コンタクト孔を第１の導電材料で充填し
て、前記ゲート導体スタックとの電気接触を確立する段
階と、 （ｅ）前記酸化物層の最上部の酸化物層にパターンをエ
ッチングする段階と、 （ｆ）前記酸化物層と前記電気的コンタクトの上に第２
の導電材料の導電層を付着させる段階と、 （ｇ）前記導電材料が前記パターン内でのみ残るように
前記導電層を平面化する段階と、 （ｈ）前記酸化物層を異方性エッチングして、前記酸化
物層を貫通し前記浅いトレンチ分離領域まで少なくとも
１つのエッチング孔を形成する段階と、 （ｉ）前記酸化物層の少なくとも前記エッチング孔の周
りの部分を等方性エッチングする段階とを含み、それに
より前記導電層パターンの少なくとも一部分の下に空洞
が形成され、前記ゲート導体スタックがヒューズを含む
方法。 （２）前記異方性エッチングが、ドライ・エッチングを
含み、前記等方性エッチングがウェット・エッチングを
含む、上記（１）に記載の方法。 （３）前記異方性エッチングが、前記酸化物層を、前記
半導体基板、前記ゲート導体スタック、前記第１の導電
材料、または前記第２の導電材料よりも速い速度でエッ
チングし、その結果、前記空洞が、前記半導体基板、前
記第１の導電材料、および前記第２の導電材料によって
境界を画される、上記（１）に記載の方法。 （４）前記等方性エッチングが、前記ゲート導体スタッ
クを完全に囲むように前記空洞を形成し、その結果、前
記ゲート導体スタックが、前記空洞内で、前記半導体基
板のある部分から前記半導体基板の別の部分まで懸架さ
れる、上記（１）に記載の方法。 （５）前記等方性エッチングの後で、前記第２の導電層
の上に絶縁体を付着させる段階をさらに含み、前記絶縁
体が前記エッチング孔を封止する、上記（１）に記載の
方法。 （６）前記酸化物層を形成する前記段階が、ＢＰＳＧ層
とＴＥＯＳ層を形成する段階を含み、前記第１の導体が
ポリシリコンを含み、前記第２の導体がタングステンを
含む、上記（１）に記載の方法。 （７）ヒューズを形成する方法であって、基板上にヒュ
ーズ要素を形成する段階と、前記基板および前記ヒュー
ズ要素上に少なくとも１つの絶縁体を形成する段階と、
空洞となる領域の周りに封止部を形成する段階と、前記
封止部と該封止部内の前記絶縁体を貫通する少なくとも
１つの開口部を形成する段階と、前記開口部を通して前
記絶縁体をエッチングして前記ヒューズ要素に隣接して
前記空洞を形成する段階とを含み、前記空洞が、前記絶
縁体内に形成され、前記基板と前記封止部によって境界
を画される方法。 （８）前記絶縁体中に少なくとも１つのコンタクト孔を
形成し、前記コンタクト孔を導体で充填し、その結果、
前記導体が前記ヒューズ要素と電気接触する段階をさら
に含む、上記（７）に記載の方法。 （９）前記封止部を形成する前記段階が、前記絶縁体の
上にパターン形成された導電層を形成し、その結果、前
記パターン形成された導電層が、前記導体と電気接続す
る段階を含む、上記（８）に記載の方法。 （１０）前記導体と前記パターン形成された導電層が、
前記封止部を含む、上記（９）に記載の方法。 （１１）前記基板と前記封止部とが前記ヒューズ要素と
ともに該ヒューズ要素の周りの前記絶縁体を囲み、その
結果、前記エッチングによって残された、前記基板およ
び前記封止部が前記空洞を形成する、上記（７）に記載
の方法。 （１２）前記ヒューズ要素が、前記基板内の浅いトレン
チ分離領域の上にゲート導体を含み、前記エッチング
が、前記浅いトレンチ分離領域を除去し、前記ゲート導
体を完全に囲むように前記空洞を形成し、その結果、前
記ゲート導体が、前記空洞内の前記基板のある部分から
前記基板の別の部分まで懸架される、上記（７）に記載
の方法。 （１３）前記開口部の前記形成がドライ・エッチングを
含み、前記絶縁体の前記エッチングがウェット・エッチ
ングを含む上記（７）に記載の方法。 （１４）前記エッチングが、前記絶縁体を、前記基板、
前記ヒューズ要素または前記封止部をエッチングするよ
りも速い速度でエッチングし、その結果、前記空洞が、
前記基板と前記封止部によって境界を画される、上記
（７）に記載の方法。 （１５）前記エッチング後に、前記封止部の上に第２の
絶縁体を付着させる段階をさらに含み、前記第２の絶縁
体が前記開口部を封止する、上記（７）に記載の方法。 （１６）前記絶縁体の前記形成が、ＢＰＳＧ層とＴＥＯ
Ｓ層を形成する段階を含み、前記封止部が、ポリシリコ
ンの接点と上部のタングステン層を含む、上記（７）に
記載の方法。 （１７）基板と、前記基板の上にあるゲート導体スタッ
クと、前記基板上の少なくとも１つの導電コンタクト
と、前記ゲート導体スタックの上にあり、前記導電コン
タクトに接続された導電パターンと、前記基板、前記導
電コンタクト、および前記導電パターンによって境界を
画された前記ゲート導体スタックを囲む空洞とを含み、
前記導電パターンが、前記空洞を形成するための少なく
とも１つのエッチング開口部を含む、ヒューズ構造。 （１８）前記空洞が前記基板内に、前記ゲート導体が前
記空洞内の前記基板のある部分から前記基板の別の部分
まで懸架されるように延びる、上記（１７）に記載のヒ
ューズ構造。 （１９）前記開口部を封止する絶縁体をさらに含む、上
記（１７）に記載のヒューズ構造。 （２０）前記基板がシリコン基板を含み、前記導電体コ
ンタクトがポリシリコンを含み、前記導電パターンがタ
ングステンを含む、上記（１７）に記載のヒューズ構
造。
【図１】メモリ・アレイおよび関連する構成要素の概略
図である。
図である。
【図２】ヒューズ・リンクの概略図である。
【図３】ヒューズ・リンクの概略図である。
【図４】本発明による部分的に完成したヒューズ構造の
概略断面図である。
概略断面図である。
【図５】本発明による部分的に完成したヒューズ構造の
概略断面図である。
概略断面図である。
【図６】本発明による部分的に完成したヒューズ構造の
概略断面図である。
概略断面図である。
【図７】本発明による完成したヒューズ構造の概略断面
図である。
図である。
【図８】本発明による完成したヒューズ構造の概略上面
図である。
図である。
【図９】本発明の一実施形態を示すフローチャートであ
る。
る。
３０ 基板 ３１ トレンチ分離領域 ３２ ゲート導体スタック ３３ 絶縁層 ３４ 絶縁層 ４０ コンタクト ４１ 導電層 ４２ 開口部 ５０ カラム開口部 ６０ 空洞 ６１ 絶縁体
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 399035836 インフィニオン テクノロジーズ ノー ス アメリカ コーポレイション Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇ ｉｅｓ Ｎｏｒｔｈ Ａｍｅｒｉｃａ Ｃｏｒｐ アメリカ合衆国 カリフォルニア サン ホセ ノース ファースト ストリー ト 1730 1730 Ｎｏｒｔｈ Ｆｉｒｓｔ Ｓｔｒ ｅｅｔ、Ｓａｎ Ｊｏｓｅ、ＣＡ、ＵＳ Ａ (72)発明者 ケニス・シー・アーント アメリカ合衆国12524 ニューヨーク州 フィッシュキル バーニック・コート 10 (72)発明者 アクセル・シー・ブリンツィンガー アメリカ合衆国12524 ニューヨーク州 フィッシュキル アスペン・コート 20 (72)発明者 リチャード・エイ・コンティ アメリカ合衆国10549 ニューヨーク州 マウント・キスコ フォックスウッド・ サークル 47 (72)発明者 ドンナ・アール・コート アメリカ合衆国12603 ニューヨーク州 ポーキープシー トロッター・レーン 18 (72)発明者 チャンドラセカル・ナラーヤン アメリカ合衆国12533 ニューヨーク州 ホープウェル・ジャンクション ケンジ ントン・ドライブ 62 (72)発明者 ラヴィクマル・ラーマチャンドラン アメリカ合衆国12508 ニューヨーク州 ビーコン ハドソン・ビュー・ドライブ ９ (72)発明者 トマス・エス・ルップ アメリカ合衆国12582 ニューヨーク州 ストームヴィル サニー・レーン 109 (72)発明者 センティル・ケイ・スリーニヴァサン アメリカ合衆国12590 ニューヨーク州 ワッピンガーズ・フォールズ タウン・ ビュー・ドライブ 345 (56)参考文献 特開 昭60−134437（ＪＰ，Ａ) 特開 平11−317394（ＪＰ，Ａ) 特開 昭63−307758（ＪＰ，Ａ) 欧州特許出願公開903784（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 21/8242 H01L 27/108
Claims (20)
- 【請求項１】ゲート導体スタックの上に空洞ヒューズ構
造を作成する方法であって、（ａ）浅いトレンチ分離領
域の上にゲート導体スタックを有する半導体基板を提供
する段階と、（ｂ）前記基板上の前記ゲート導体スタッ
クの周りに酸化物層を形成する段階と、（ｃ）前記酸化
物層を貫通して前記基板まで電気コンタクト孔をエッチ
ングする段階と、（ｄ）前記電気コンタクト孔を第１の
導電材料で充填して、前記ゲート導体スタックとの電気
接触を確立する段階と、（ｅ）前記酸化物層の最上部の
酸化物層にパターンをエッチングする段階と、（ｆ）前
記酸化物層と前記電気的コンタクトの上に第２の導電材
料の導電層を付着させる段階と、（ｇ）前記導電材料が
前記パターン内でのみ残るように前記導電層を平面化す
る段階と、（ｈ）前記酸化物層を異方性エッチングし
て、前記酸化物層を貫通し前記浅いトレンチ分離領域ま
で少なくとも１つのエッチング孔を形成する段階と、
（ｉ）前記酸化物層の少なくとも前記エッチング孔の周
りの部分を等方性エッチングする段階とを含み、それに
より前記導電層パターンの少なくとも一部分の下に空洞
が形成され、前記ゲート導体スタックがヒューズを含む
方法。 - 【請求項２】前記異方性エッチングが、ドライ・エッチ
ングを含み、前記等方性エッチングがウェット・エッチ
ングを含む、請求項１に記載の方法。 - 【請求項３】前記異方性エッチングが、前記酸化物層
を、前記半導体基板、前記ゲート導体スタック、前記第
１の導電材料、または前記第２の導電材料よりも速い速
度でエッチングし、その結果、前記空洞が、前記半導体
基板、前記第１の導電材料、および前記第２の導電材料
によって境界を画される、請求項１に記載の方法。 - 【請求項４】前記等方性エッチングが、前記ゲート導体
スタックを完全に囲むように前記空洞を形成し、その結
果、前記ゲート導体スタックが、前記空洞内で、前記半
導体基板のある部分から前記半導体基板の別の部分まで
懸架される、請求項１に記載の方法。 - 【請求項５】前記等方性エッチングの後で、前記第２の
導電層の上に絶縁体を付着させる段階をさらに含み、前
記絶縁体が前記エッチング孔を封止する、請求項１に記
載の方法。 - 【請求項６】前記酸化物層を形成する前記段階が、ＢＰ
ＳＧ層とＴＥＯＳ層を形成する段階を含み、前記第１の
導体がポリシリコンを含み、前記第２の導体がタングス
テンを含む、請求項１に記載の方法。 - 【請求項７】ヒューズを形成する方法であって、 基板上にヒューズ要素を形成する段階と、 前記基板および前記ヒューズ要素上に少なくとも１つの
絶縁体を形成する段階と、空洞となる領域の周りに 封止部を形成する段階と、 前記封止部と該封止部内の前記絶縁体を貫通する少なく
とも１つの開口部を形成する段階と、 前記開口部を通して前記絶縁体をエッチングして前記ヒ
ューズ要素に隣接して前記空洞を形成する段階とを含
み、前記空洞が、前記絶縁体内に形成され、前記基板と
前記封止部によって境界を画される方法。 - 【請求項８】前記絶縁体中に少なくとも１つのコンタク
ト孔を形成し、前記コンタクト孔を導体で充填し、その
結果、前記導体が前記ヒューズ要素と電気接触する段階
をさらに含む、請求項７に記載の方法。 - 【請求項９】前記封止部を形成する前記段階が、前記絶
縁体の上にパターン形成された導電層を形成し、その結
果、前記パターン形成された導電層が、前記導体と電気
接続する段階を含む、請求項８に記載の方法。 - 【請求項１０】前記導体と前記パターン形成された導電
層が、前記封止部を含む、請求項９に記載の方法。 - 【請求項１１】前記基板と前記封止部とが前記ヒューズ
要素とともに該ヒューズ要素の周りの前記絶縁体を囲
み、その結果、前記エッチングによって残された、前記
基板および前記封止部が前記空洞を形成する、請求項７
に記載の方法。 - 【請求項１２】前記ヒューズ要素が、前記基板内の浅い
トレンチ分離領域の上にゲート導体を含み、前記エッチ
ングが、前記浅いトレンチ分離領域を除去し、前記ゲー
ト導体を完全に囲むように前記空洞を形成し、その結
果、前記ゲート導体が、前記空洞内の前記基板のある部
分から前記基板の別の部分まで懸架される、請求項７に
記載の方法。 - 【請求項１３】前記開口部の前記形成がドライ・エッチ
ングを含み、前記絶縁体の前記エッチングがウェット・
エッチングを含む請求項７に記載の方法。 - 【請求項１４】前記エッチングが、前記絶縁体を、前記
基板、前記ヒューズ要素または前記封止部をエッチング
するよりも速い速度でエッチングし、その結果、前記空
洞が、前記基板と前記封止部によって境界を画される、
請求項７に記載の方法。 - 【請求項１５】前記エッチング後に、前記封止部の上に
第２の絶縁体を付着させる段階をさらに含み、前記第２
の絶縁体が前記開口部を封止する、請求項７に記載の方
法。 - 【請求項１６】前記絶縁体の前記形成が、ＢＰＳＧ層と
ＴＥＯＳ層を形成する段階を含み、前記封止部が、ポリ
シリコンの接点と上部のタングステン層を含む、請求項
７に記載の方法。 - 【請求項１７】基板と、 前記基板の上にあるゲート導体スタックと、 前記基板上の少なくとも１つの導電コンタクトと、 前記ゲート導体スタックの上にあり、前記導電コンタク
トに接続された導電パターンと、 前記基板、前記導電コンタクト、および前記導電パター
ンによって境界を画された前記ゲート導体スタックを囲
む空洞とを含み、 前記導電パターンが、前記空洞を形成するための少なく
とも１つのエッチング開口部を含む、ヒューズ構造。 - 【請求項１８】前記空洞が前記基板内に、前記ゲート導
体が前記空洞内の前記基板のある部分から前記基板の別
の部分まで懸架されるように延びる、請求項１７に記載
のヒューズ構造。 - 【請求項１９】前記開口部を封止する絶縁体をさらに含
む、請求項１７に記載のヒューズ構造。 - 【請求項２０】前記基板がシリコン基板を含み、前記導
電体コンタクトがポリシリコンを含み、前記導電パター
ンがタングステンを含む、請求項１７に記載のヒューズ
構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/282134 | 1999-03-31 | ||
| US09/282,134 US6274440B1 (en) | 1999-03-31 | 1999-03-31 | Manufacturing of cavity fuses on gate conductor level |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000311948A JP2000311948A (ja) | 2000-11-07 |
| JP3268554B2 true JP3268554B2 (ja) | 2002-03-25 |
Family
ID=23080244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000092149A Expired - Fee Related JP3268554B2 (ja) | 1999-03-31 | 2000-03-29 | ヒューズ構造及びその形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6274440B1 (ja) |
| EP (1) | EP1041629A1 (ja) |
| JP (1) | JP3268554B2 (ja) |
| KR (1) | KR100388399B1 (ja) |
| CN (1) | CN1171284C (ja) |
| TW (1) | TW457685B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017531166A (ja) * | 2014-07-28 | 2017-10-19 | アムス インターナショナル エージー | 容量性圧力センサ用の懸架メンブレン |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524941B2 (en) | 1998-06-08 | 2003-02-25 | International Business Machines Corporation | Sub-minimum wiring structure |
| US6222244B1 (en) | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
| DE10144847A1 (de) * | 2001-09-12 | 2003-03-27 | Infineon Technologies Ag | Verfahren zur Herstellung einer Membran |
| US7364932B2 (en) * | 2002-12-27 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method of manufacturing the same |
| EP1450406A1 (en) * | 2003-02-19 | 2004-08-25 | Cavendish Kinetics Limited | Micro fuse |
| GB0330010D0 (en) | 2003-12-24 | 2004-01-28 | Cavendish Kinetics Ltd | Method for containing a device and a corresponding device |
| DE102004063277A1 (de) * | 2004-12-29 | 2006-07-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter Stützkapazität |
| GB0516148D0 (en) * | 2005-08-05 | 2005-09-14 | Cavendish Kinetics Ltd | Method of integrating an element |
| US7675796B2 (en) * | 2005-12-27 | 2010-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7470929B2 (en) * | 2006-07-24 | 2008-12-30 | International Business Machines Corporation | Fuse/anti-fuse structure and methods of making and programming same |
| US7566593B2 (en) * | 2006-10-03 | 2009-07-28 | International Business Machines Corporation | Fuse structure including cavity and methods for fabrication thereof |
| US7927990B2 (en) * | 2007-06-29 | 2011-04-19 | Sandisk Corporation | Forming complimentary metal features using conformal insulator layer |
| US7825490B2 (en) * | 2007-07-18 | 2010-11-02 | International Business Machines Corporation | Electrical fuse having a cavity thereupon |
| US20090040006A1 (en) * | 2007-08-08 | 2009-02-12 | International Business Machines Corporation | Electrical fuse with enhanced programming current divergence |
| US7550323B2 (en) * | 2007-08-08 | 2009-06-23 | International Business Machines Corporation | Electrical fuse with a thinned fuselink middle portion |
| US7745855B2 (en) * | 2007-10-04 | 2010-06-29 | International Business Machines Corporation | Single crystal fuse on air in bulk silicon |
| US7713792B2 (en) | 2007-10-10 | 2010-05-11 | International Business Machines Corporation | Fuse structure including monocrystalline semiconductor material layer and gap |
| US7838963B2 (en) * | 2007-10-26 | 2010-11-23 | International Business Machines Corporation | Electrical fuse having a fully silicided fuselink and enhanced flux divergence |
| US7989262B2 (en) | 2008-02-22 | 2011-08-02 | Cavendish Kinetics, Ltd. | Method of sealing a cavity |
| KR100979357B1 (ko) * | 2008-03-13 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US7993950B2 (en) | 2008-04-30 | 2011-08-09 | Cavendish Kinetics, Ltd. | System and method of encapsulation |
| US7960809B2 (en) * | 2009-01-16 | 2011-06-14 | International Business Machines Corporation | eFuse with partial SiGe layer and design structure therefor |
| US8907718B2 (en) | 2009-03-04 | 2014-12-09 | Sensortechnics GmbH | Passive resistive-heater addressing network |
| US7892926B2 (en) * | 2009-07-24 | 2011-02-22 | International Business Machines Corporation | Fuse link structures using film stress for programming and methods of manufacture |
| US8962467B2 (en) | 2012-02-17 | 2015-02-24 | International Business Machines Corporation | Metal fuse structure for improved programming capability |
| CN109346435B (zh) * | 2016-12-02 | 2023-09-05 | 深圳市威能腾达科技有限公司 | 可编程多晶硅熔丝结构的制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1439711A1 (de) | 1964-08-04 | 1968-11-28 | Telefunken Patent | Halbleiteranordnung mit geringer Nebenschlusskapazitaet |
| US4032949A (en) | 1975-05-15 | 1977-06-28 | Raytheon Company | Integrated circuit fusing technique |
| US4209894A (en) | 1978-04-27 | 1980-07-01 | Texas Instruments Incorporated | Fusible-link semiconductor memory |
| NL8002634A (nl) | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| US4472239A (en) | 1981-10-09 | 1984-09-18 | Honeywell, Inc. | Method of making semiconductor device |
| JPH06105764B2 (ja) * | 1986-06-20 | 1994-12-21 | 株式会社東芝 | ヒユ−ズ内蔵型半導体装置 |
| US4879587A (en) * | 1986-11-13 | 1989-11-07 | Transensory Devices, Inc. | Apparatus and method for forming fusible links |
| US5895262A (en) * | 1996-01-31 | 1999-04-20 | Micron Technology, Inc. | Methods for etching fuse openings in a semiconductor device |
| US5812046A (en) * | 1997-01-30 | 1998-09-22 | Cooper Technologies, Inc. | Subminiature fuse and method for making a subminiature fuse |
| JP3301334B2 (ja) | 1997-01-31 | 2002-07-15 | 三菱電機株式会社 | センサ素子及びその製造方法 |
| US5899736A (en) * | 1997-09-19 | 1999-05-04 | Siemens Aktiengesellschaft | Techniques for forming electrically blowable fuses on an integrated circuit |
| US5970346A (en) * | 1997-09-19 | 1999-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fuse window guard ring structure for nitride capped self aligned contact processes |
| US6060398A (en) | 1998-03-09 | 2000-05-09 | Siemens Aktiengesellschaft | Guard cell for etching |
-
1999
- 1999-03-31 US US09/282,134 patent/US6274440B1/en not_active Expired - Fee Related
-
2000
- 2000-02-25 EP EP00103967A patent/EP1041629A1/en not_active Withdrawn
- 2000-02-29 TW TW089103449A patent/TW457685B/zh not_active IP Right Cessation
- 2000-03-23 CN CNB001043897A patent/CN1171284C/zh not_active Expired - Fee Related
- 2000-03-28 KR KR10-2000-0015746A patent/KR100388399B1/ko not_active IP Right Cessation
- 2000-03-29 JP JP2000092149A patent/JP3268554B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017531166A (ja) * | 2014-07-28 | 2017-10-19 | アムス インターナショナル エージー | 容量性圧力センサ用の懸架メンブレン |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000311948A (ja) | 2000-11-07 |
| TW457685B (en) | 2001-10-01 |
| KR20000071497A (ko) | 2000-11-25 |
| CN1171284C (zh) | 2004-10-13 |
| EP1041629A1 (en) | 2000-10-04 |
| US6274440B1 (en) | 2001-08-14 |
| CN1278107A (zh) | 2000-12-27 |
| KR100388399B1 (ko) | 2003-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3268554B2 (ja) | ヒューズ構造及びその形成方法 | |
| US5985765A (en) | Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings | |
| KR100483226B1 (ko) | 퓨즈를 갖는 반도체 장치 및 그 제조 방법 | |
| US5663590A (en) | Product of process for formation of vias (or contact openings) and fuses in the same insulation layer with minimal additional steps | |
| US6218279B1 (en) | Vertical fuse and method of fabrication | |
| US5880512A (en) | Programmable interconnect structures and programmable integrated circuits | |
| US7115968B2 (en) | Method of closing an antifuse using laser energy | |
| US6124165A (en) | Method for making openings in a passivation layer over polycide fuses using a single mask while forming reliable tungsten via plugs on DRAMs | |
| US5557136A (en) | Programmable interconnect structures and programmable integrated circuits | |
| US5955773A (en) | Closely pitched polysilicon fuses and method of forming the same | |
| US6432760B1 (en) | Method and structure to reduce the damage associated with programming electrical fuses | |
| EP0967638B1 (en) | Semiconductor fuse | |
| KR100488186B1 (ko) | 퓨즈 및 안티퓨즈와, 이들의 형성 방법 | |
| US6087677A (en) | High density self-aligned antifuse | |
| US6265257B1 (en) | Method of making a barrier layer to protect programmable antifuse structure from damage during fabrication sequence | |
| US6756655B2 (en) | Fuse for a semiconductor configuration and method for its production | |
| JPH11317394A (ja) | エッチングすべき領域に隣接した領域を保護する方法および装置 | |
| US20030080393A1 (en) | Encapsulated energy-dissipative fuse for integrated circuits and method of making the same | |
| US20030109125A1 (en) | Fuse structure for a semiconductor device and manufacturing method thereof | |
| US7763951B2 (en) | Fuse structure for maintaining passivation integrity | |
| JPH1187514A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |